WO2021148250A1 - Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips - Google Patents

Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
WO2021148250A1
WO2021148250A1 PCT/EP2021/050167 EP2021050167W WO2021148250A1 WO 2021148250 A1 WO2021148250 A1 WO 2021148250A1 EP 2021050167 W EP2021050167 W EP 2021050167W WO 2021148250 A1 WO2021148250 A1 WO 2021148250A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metallic
metallic contact
radiation
mirror
Prior art date
Application number
PCT/EP2021/050167
Other languages
English (en)
French (fr)
Inventor
Matin MOHAJERANI
Zeynep Meric-Polster
Martin Behringer
Berthold Hahn
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/793,049 priority Critical patent/US20230047118A1/en
Publication of WO2021148250A1 publication Critical patent/WO2021148250A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Definitions

  • a radiation-emitting semiconductor chip and a method for producing a radiation-emitting semiconductor chip are specified.
  • One problem to be solved consists in specifying a radiation-emitting semiconductor chip which is mechanically particularly stable.
  • a method for producing such a radiation-emitting semiconductor chip is to be specified.
  • the radiation-emitting semiconductor chip is designed, for example, to emit electromagnetic radiation during operation.
  • the electromagnetic radiation emitted by the radiation-emitting semiconductor chip can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the radiation-emitting semiconductor chip has, for example, a main plane of extent.
  • a vertical direction extends perpendicular to the main extension plane and lateral directions extend parallel to the main extension plane.
  • the radiation-emitting semiconductor chip comprises a
  • the semiconductor layer sequence is epitaxial on one Growing substrate.
  • the semiconductor layer sequence is based, for example, on a III-V compound semiconductor material.
  • the III-V compound semiconductor material is, for example, a phosphide, arsenide and / or nitride compound semiconductor material, for example In x AlyGa ] __ x _yP, In x AlyGa ] _- x -yAs and / or In x AlyGa ] _- x -yN with 0
  • the semiconductor layer sequence can have dopants and additional components.
  • the essential components of the crystal lattice of the semiconductor layer sequence i.e. Al, Ga,
  • N Indicated in, N, As or P, even if these can be replaced and / or supplemented in some areas by small amounts of other substances.
  • the semiconductor layer sequence comprises a first semiconductor layer, for example of a first conductivity type, and a second semiconductor layer, for example a second conductivity type different from the first conductivity type.
  • the first semiconductor layer is n-doped and thus n-conductive.
  • the second semiconductor layer is p-doped and thus p-conductive.
  • the first semiconductor layer and the second semiconductor layer are for example stacked one above the other in the vertical direction. Furthermore, an active region can be arranged between the first semiconductor layer and the second semiconductor layer.
  • the active area is designed, for example, to generate electromagnetic radiation.
  • the active area has a pn junction, such as a heterostructure, a single quantum well structure or a multiple quantum well structure.
  • the radiation-emitting semiconductor chip comprises a first metallic mirror, with which charge carriers can be impressed into the first semiconductor layer.
  • the first metallic mirror is connected to the first semiconductor layer in an electrically conductive manner.
  • the first metallic mirror is, for example, in direct contact with the first semiconductor layer.
  • an electrically conductive layer to be arranged between the first metallic mirror and the first semiconductor layer.
  • the first metallic mirror extends, for example, through the second semiconductor layer into the first semiconductor layer or up to the first semiconductor layer.
  • the first metallic mirror completely penetrates the second semiconductor layer.
  • the first semiconductor layer is not completely broken through by the first metallic mirror.
  • the first metallic mirror extends, for example, along grid lines of a first regular grid.
  • the first regular grid is a square grid.
  • the first metallic mirror has, for example, an electrically conductive metal or consists of it.
  • the first metallic mirror it is possible for the first metallic mirror to comprise a plurality of layers. In this case they are Layers of the first metallic mirror stacked one on top of the other in the vertical direction.
  • the metal of the first metallic mirror is, for example, one or more of the following materials: copper, gold, platinum, titanium, aluminum, silver.
  • the first metallic mirror is designed, for example, to reflect electromagnetic radiation, in particular the electromagnetic radiation impinging on the first metallic mirror and generated in the active area, by at least 95%, in particular at least 98%.
  • the radiation-emitting semiconductor chip comprises a first metallic contact layer which is arranged on the first metallic mirror.
  • the first metallic contact layer is arranged in the vertical direction above the first metallic mirror.
  • the first metallic contact layer largely covers the first metallic mirror.
  • a cross-sectional area in lateral directions of the first metallic contact layer is, for example, smaller than a cross-sectional area in lateral directions of the first metallic mirror.
  • the first metallic contact layer has, for example, an electrically conductive metal or consists of it.
  • the electrically conductive metal is, for example, one of the following materials: copper, nickel.
  • the radiation-emitting semiconductor chip comprises a second metallic contact layer which is arranged on the first metallic contact layer.
  • the second metallic contact layer is arranged in the vertical direction above the first metallic contact layer.
  • the second metallic contact layer is arranged, for example, exclusively in an outer region of the radiation-emitting semiconductor chip on the first metallic contact layer.
  • the outer region extends, for example, along outer grid lines of the first regular grid. In this case, the outer grid lines are the outermost grid lines which are each arranged on an edge of the first regular grid.
  • the second metallic contact layer can be contacted from the outside. That is to say that the second metallic contact layer is in particular a connection layer via which an electrical current can be impressed into the first semiconductor layer via the first metallic contact layer and the first metallic mirror.
  • the second metallic contact layer has, for example, an electrically conductive metal or consists of it.
  • the second metallic contact layer is formed with the same material as the first metallic contact layer.
  • the first metallic contact layer and / or the second metallic contact layer has, for example, an extension in the vertical direction of at least 1 pm and at most 20 pm, in particular of at least 3 pm and at most 10 pm.
  • the first metallic contact layer and the second metallic contact layer do not have the same extent in the vertical direction.
  • a first seed layer is arranged between the first metallic contact layer and the first metallic mirror.
  • the first seed layer is, for example, in direct contact with the first metallic contact layer and the first metallic mirror.
  • the first seed layer has an extension in lateral directions which, for example, is at least as large as an extension in lateral directions of the first metallic contact layer. Alternatively, the first seed layer projects beyond the first metallic contact layer in lateral directions.
  • the first seed layer has, for example, an electrically conductive metal or consists of it.
  • a seed layer is designed, for example, so that a metallic layer can be grown on it.
  • the seed layer forms, for example, crystallization seeds for the metallic layer that can be grown on it.
  • the seed layer it is possible for the seed layer to have partial layers.
  • the partial layers of the first seed layer are stacked one on top of the other in the vertical direction, for example.
  • the metal of the first seed layer is, for example, one or more of the following materials: titanium, platinum, gold.
  • the radiation-emitting semiconductor chip there is between the first metallic contact layer and the second metallic contact layer arranged a second seed layer.
  • the second seed layer is, for example, in direct contact with the first metallic contact layer and the second metallic contact layer.
  • the second seed layer has an expansion in lateral directions which is, for example, the same size as an expansion in lateral directions of the first metallic contact layer.
  • the second seed layer has, for example, an electrically conductive metal or consists of it.
  • the second seed layer is formed with the same materials as the first seed layer.
  • the radiation-emitting semiconductor chip comprises one
  • first metallic contact layer and a second metallic contact layer are arranged on the first metallic mirror are.
  • the first metallic contact layer and the second metallic contact layer which for example both comprise nickel, advantageously make such a radiation-emitting semiconductor chip particularly stable.
  • the radiation-emitting semiconductor chip can thus advantageously be made particularly thin.
  • Such a radiation-emitting semiconductor chip has, for example, an extension in the vertical direction of at least 5 gm and at most 20 gm.
  • the radiation-emitting semiconductor chip comprises a multiplicity of second metallic mirrors, with which charge carriers can each be impressed into the second semiconductor layer.
  • the second metallic mirrors are arranged at a distance from one another in lateral directions.
  • the second metallic mirrors are arranged, for example, at grid points of a second regular grid.
  • the second metallic mirrors are arranged like a matrix, in particular along rows and columns.
  • the second regular grid can be a square grid, for example.
  • the grid points of the second regular grid are arranged, for example, between the grid lines of the first regular grid.
  • the second metallic mirrors have, for example, an electrically conductive metal or consist of it.
  • the second metallic mirrors it is possible for the second metallic mirrors to each comprise a plurality of layers. In this case the layers of the second metallic mirror are stacked one on top of the other in the vertical direction.
  • the metal of the second metallic mirror is, for example, one or more of the following materials: copper, gold, platinum, titanium, aluminum, silver, nickel.
  • the second metallic mirrors are formed with the same material as the first metallic mirror.
  • the second metallic mirrors are designed, for example, to reflect electromagnetic radiation, in particular the electromagnetic radiation impinging on the second metallic mirror and generated in the active area, by at least 95%, in particular at least 98%.
  • the radiation-emitting semiconductor chip comprises a multiplicity of third metallic contact layers.
  • one of the third metallic contact layers is arranged on the second metallic mirror.
  • the third metallic contact layers are arranged in the vertical direction above the second metallic mirror.
  • one of the third metallic contact layers each completely covers one of the second metallic mirrors.
  • one of the second metallic contact layers projects beyond one of the second metallic mirrors in lateral directions. That is to say, a cross-sectional area in lateral directions is in each case one of the second metallic contact layers for example, greater than a respective cross-sectional area in lateral directions of one of the second metallic mirrors.
  • the third metallic contact layers are arranged at the grid points of the second regular grid.
  • the third metallic contact layers have, for example, an electrically conductive metal or consist of it.
  • the third metallic contact layers are formed with the same material as the second metallic contact layer.
  • the third metallic contact layers can be contacted from the outside. That is to say that the third metallic contact layers are, in particular, a connection layer via which an electrical current can be impressed into the second semiconductor layer via the second metallic mirror.
  • a third seed layer is in each case arranged between the third metallic contact layers and the second metallic mirrors.
  • the third seed layers are, for example, in direct contact with the third metallic contact layers and the second metallic mirrors.
  • one of the third seed layers has an extension in lateral directions which is, for example, the same size as an extension in the lateral directions of one of the third metallic contact layers.
  • the third seed layers have, for example, an electrically conductive metal or consist of it.
  • the third seed layers are formed with the same materials as the second seed layer.
  • the radiation-emitting semiconductor chip comprises a radiation exit area with a multiplicity of emission regions.
  • the first metallic mirror has a multiplicity of cutouts, each of which defines a lateral extent of one of the emission regions.
  • the active region of the semiconductor layer sequence may comprise a multiplicity of partial regions.
  • Each sub-area of the active area is designed, for example, to generate electromagnetic radiation and to emit it via an assigned emission area.
  • a single emission area is assigned to each sub-area of the active area.
  • the subregions are arranged at a distance from one another in lateral directions, for example. The spacing and in particular also the lateral extent of the subregions of the active region is predetermined by the first metallic mirror, which extends into the first semiconductor layer, that is to say in particular breaks through the active region.
  • the cutouts are arranged at grid points of the second regular grid.
  • the first metallic mirror is structured and in this case electrically connected.
  • one of the second metallic mirrors is arranged, for example, in one of the cutouts of the first metallic mirror. That is to say that every second metallic mirror is in each case completely surrounded by the first metallic mirror in lateral directions.
  • An individual partial area of the active area can be energized, for example, by one of the second metallic mirrors and part of the adjoining first metallic mirror.
  • the partial areas of the active layer can be supplied with current independently of one another.
  • the emission areas can emit electromagnetic radiation independently of one another.
  • part of the first metallic mirror that extends into the first semiconductor layer completely surrounds the subregions of the active layer in lateral directions. This advantageously reduces crosstalk of electromagnetic radiation that is generated in adjacent subregions of the active layer. This means that the contrast between different emission areas is particularly high.
  • the second metallic contact layer surrounds all second metallic mirrors in lateral directions.
  • the second metallic contact layer is arranged in lateral directions, for example in the form of a frame, around all of the second metallic mirrors.
  • the second metallic contact layer surrounds all third metallic contact layers in lateral directions.
  • a first insulating layer is arranged between the first metallic mirror and / or the second metallic mirror and the semiconductor layer sequence.
  • the first insulating layer is arranged completely on the second semiconductor layer. In this case, the first insulating layer is completely broken through by the first metallic mirror and / or the second metallic mirror.
  • the first insulating layer is designed to be electrically insulating.
  • the first insulating layer it is possible for the first insulating layer to have a plurality of partial layers.
  • the partial layers are formed, for example, with semiconductor and / or metal oxides and / or semiconductor and / or metal nitrides.
  • the first insulating layer comprises one or more of the following materials: SiNx, S10 2 .
  • a further first insulating layer is arranged on the first insulating layer and the first metallic mirror and / or the second metallic mirror.
  • the further first insulating layer completely covers an outer surface of the first insulating layer facing away from the semiconductor layer.
  • the further first insulating layer covers an outer surface of the first metallic mirror facing away from the semiconductor layer, for example in regions.
  • the further first insulating layer has, for example a first opening in which the first seed layer is disposed. In this area, the first seed layer is in direct contact with the metallic first mirror.
  • the further first insulating layer covers, for example, an outer surface of the second metallic mirror facing away from the semiconductor layer in each case in regions.
  • the further first insulating layer has a second opening in each case above one of the second metallic mirrors, in each of which one of the third seed layers is arranged. In this area, the third seed layers are each in direct contact with the metallic second mirrors.
  • an intermediate layer is arranged on the first insulating layer.
  • an intermediate layer is arranged on the further first insulating layer.
  • the further first insulating layer is arranged between the intermediate layer and the first insulating layer.
  • the intermediate layer completely covers the further first electrically insulating layer between the first metallic contact layer and the third metallic contact layers.
  • the intermediate layer is an anti-reflective layer.
  • the intermediate layer is designed to be electrically insulating, for example.
  • the intermediate layer comprises, for example, semiconductor and / or metal oxides and / or semiconductor and / or metal nitrides.
  • the intermediate layer comprises one or more of the following materials: SiNx, Siög.
  • a second insulating layer is arranged between the first metallic contact layer and the third metallic contact layer.
  • the second insulating layer covers gaps between the second metallic contact layer and the third metallic contact layers, for example completely.
  • the second insulating layer covers gaps between the first metallic contact layer and the third metallic contact layer, for example completely.
  • the second insulating layer is, for example, a dielectric mirror layer.
  • the second insulating layer comprises, for example, dielectric materials.
  • the partial layers of the second insulating layer are formed, for example, with semiconductor and / or metal oxides and / or semiconductor and / or metal nitrides.
  • the second insulating layer comprises one or more of the following materials: SiNx, SiOg.
  • the second insulating layer is designed, for example, to reflect electromagnetic radiation, in particular the electromagnetic radiation impinging on the second insulating layer and generated in the active area, to an extent of at least 95%, in particular to at least 98%.
  • a Current spreading layer arranged between the second metallic mirror and the semiconductor layer sequence.
  • the current spreading layer is arranged on the second semiconductor layer and completely covers it. In this case, the current spreading layer is broken through by the first metallic mirror.
  • the current spreading layer is in direct contact, for example, with the second metallic mirrors and the second semiconductor layer.
  • the current spreading layer has, for example, electrically conductive metals or transparent, electrically conductive oxides (English: Transparent Conductive Oxides, TCO for short) or are formed from one of these materials.
  • electrically conductive metals or transparent, electrically conductive oxides International to Organic Chemical Vapors, TCO for short
  • transparent Conductive Oxides TCO for short
  • zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide International: Indium Tin Oxide, ITO for short
  • TCOs are provided with a dopant.
  • the dopant is usually designed to give the TCOs electrically conductive properties.
  • a radiation exit area of the semiconductor layer sequence is free of a growth substrate.
  • the growth substrate is detached, for example.
  • an outer surface of the first semiconductor layer facing away from the contact layers is free of the growth substrate.
  • an outer surface of the semiconductor layer sequence, in particular of the first semiconductor layer, facing away from the contact layers to be structured.
  • Such a radiation-emitting semiconductor chip advantageously has a particularly small extent in the vertical direction.
  • it is possible for such a radiation-emitting semiconductor chip not to be rigid. That is to say, the radiation-emitting semiconductor chip is advantageously designed to be easily bendable. Easily bendable here means, for example, that the radiation-emitting semiconductor chip has a modulus of elasticity of at most 200 GPa, in particular at most 5 GPa.
  • a method for producing a radiation-emitting semiconductor chip is specified, with which a radiation-emitting semiconductor chip described here can be produced. All features and embodiments disclosed in connection with the radiation-emitting semiconductor chip can therefore also be used in connection with the method and vice versa.
  • a first semiconductor layer sequence having a first semiconductor layer and a second semiconductor layer is provided.
  • a first recess is produced which exposes the first semiconductor layer in regions.
  • the first recess completely breaks through the second semiconductor layer, for example.
  • the first recess extends from the second semiconductor layer into the semiconductor layer sequence.
  • the first semiconductor layer is, for example, not completely penetrated by the first recess.
  • the first recess lays the first semiconductor layer, for example free in areas. That is to say, a bottom surface of the first recess is formed by the first semiconductor layer.
  • at least one side surface of the first recess is formed, for example, by the first semiconductor layer and the second semiconductor layer.
  • the first recess is removed with a first photoresist mask and an etching process, in particular a dry etching process.
  • a dielectric mirror layer is applied in the first recess.
  • the dielectric mirror layer completely covers, for example, the side surfaces of the first recess and the bottom surfaces of the first recess.
  • the dielectric mirror layer does not completely fill the first recess here, for example.
  • the dielectric mirror layer is in direct contact with the first semiconductor layer, the second semiconductor layer and the reflective layer sequence in the region of the side surface of the first recess.
  • the dielectric mirror layer is in direct contact, for example, with the first semiconductor layer in the area of the bottom surface of the first recess.
  • the dielectric mirror layer produced in this way is removed, for example, on the bottom surface of the first recess in such a way that the second semiconductor layer is exposed there.
  • the dielectric mirror layer can be removed using an anisotropic etching process.
  • the anisotropic etching process has, for example, a higher etching rate in the vertical direction than in the lateral direction.
  • Such an etching process makes the dielectric Mirror layer in the area of the bottom surface of the first recess, for example completely removed, while the dielectric mirror layer remains on the side surface of the first recess.
  • the dielectric mirror layer has a thickness in the lateral direction of approximately 500 nanometers.
  • the dielectric mirror layer comprises, for example, a dielectric material such as SiOg.
  • a SiOg layer is applied, for example, by plasma-assisted chemical vapor deposition (“Plasma Enhanced Chemical Vapor Deposition”, or “PECVD” for short).
  • PECVD plasma-assisted chemical vapor deposition
  • the dielectric mirror layer has, for example, a reflection of at least 98%, in particular of at least 99%, for the electromagnetic radiation impinging on the dielectric mirror layer and generated in the active region.
  • a first metallic mirror is produced in the first recess.
  • the first metallic mirror completely fills the first recess. It is also possible for the first metallic mirror to protrude above the first recess in the vertical direction. If the first metallic mirror projects beyond the first recess in the vertical direction, the first metallic mirror also projects beyond the first recess, for example, in lateral directions.
  • the first metallic mirror is produced, for example, by means of a third photoresist mask.
  • a first seed layer is applied to the first metallic mirror.
  • the first seed layer is applied completely over the semiconductor layer sequence by means of a sputtering process.
  • the first seed layer is then structured photolithographically, for example.
  • a first metallic contact layer is deposited on the first seed layer.
  • a second seed layer is applied to the first metallic contact layer.
  • the second seed layer can be applied completely over the semiconductor layer sequence, for example by means of a sputtering process.
  • the second seed layer can then be structured photolithographically.
  • a second metallic contact layer is deposited on the second seed layer.
  • the first recess extends along grid lines of a first regular grid.
  • the first metallic mirror also extends along the first regular grating.
  • a first insulating layer is applied to the semiconductor layer sequence.
  • a multiplicity of second recesses is produced in the first insulating layer, each of which exposes the second semiconductor layer in regions.
  • the second recesses each expose the second semiconductor layer in regions, for example.
  • a current spreading layer it is possible for a current spreading layer to be arranged on the second semiconductor layer and to be in direct contact with it.
  • a bottom surface of the second recesses is formed by the current spreading layer.
  • side surfaces of the second recess are formed, for example, by the first insulating layer.
  • the second recesses are removed with a second photoresist mask and an etching process, in particular a dry etching process.
  • a second metallic mirror is produced in each of the second recesses.
  • one of the second metallic mirrors each completely fills one of the second recesses. It is also possible for one of the second metallic mirrors to protrude above one of the second recesses in the vertical direction. If the second metallic mirrors protrude beyond the second recesses in the vertical direction, the second metallic mirrors also protrude beyond the second recesses, for example, in lateral directions.
  • the second metallic mirrors are produced, for example, by means of a fourth photoresist mask.
  • the first metallic mirror and the second metallic mirror are produced by means of a common photoresist mask.
  • a third seed layer is applied to one of the second metallic mirrors in each case.
  • the second seed layer and the third seed layers are applied in a common process. It is also possible for the second seed layer and the third seed layers to be structured in a common process.
  • a third metallic contact layer is deposited on each of the third seed layers.
  • the second metallic contact layer and the third metallic contact layers are applied in a common process.
  • the second metallic contact layer and the third metallic contact layers are planarized.
  • the second metallic contact layer protrudes beyond the third metallic contact layers in the vertical direction after application.
  • the second metallic contact layer is removed in such a way that a top surface of the second metallic contact layer and a top surface of the third metallic contact layer lie in a common plane.
  • the second metallic contact layer and the third metallic contact layers are planarized by means of a grinding process.
  • the first metallic contact layer, the second metallic contact layer and / or the third metallic contact layers are deposited by means of electroplating.
  • the electrically conductive metal of the first metallic contact layer, the second metallic contact layer and / or the third metallic contact layer is deposited electrochemically on the respective seed layer.
  • each of the seed layers forms the crystal nuclei for the metallic contact layer deposited thereon.
  • a soldering layer is applied to the second metallic contact layer and to the third metallic contact layer.
  • the solder layers each comprise, for example, a solderable metal or are formed from a solderable metal.
  • an auxiliary carrier is applied to the second metallic contact layer and the third metallic contact layers.
  • the auxiliary carrier is applied to the solder layers.
  • the auxiliary carrier is removed again after the radiation exit surface has been structured.
  • a growth substrate of the semiconductor layer sequence is detached.
  • the auxiliary carrier for example, by applying the auxiliary carrier to the second metallic contact layer and to the third metallic contact layer, the growth substrate can be detached.
  • Figures 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 and 11 are schematic sectional representations of process stages in the production of a radiation-emitting semiconductor chip according to an exemplary embodiment
  • FIG. 12 shows a schematic sectional illustration of a radiation-emitting semiconductor chip in accordance with an exemplary embodiment
  • FIGS. 13 and 14 show schematic representations in plan view of a radiation-emitting semiconductor chip in accordance with an exemplary embodiment.
  • a semiconductor layer sequence 2 with a first semiconductor layer 3 and a second semiconductor layer 4 is provided.
  • a Current spreading layer 8 is applied on the second semiconductor layer 4 .
  • the current spreading layer 8 is in direct contact with the second semiconductor layer 4.
  • the current spreading layer 8 is formed with ITO, for example. Furthermore, the current spreading layer 8 has an extension in the vertical direction of approximately 60 nm.
  • a first insulating layer 9 is then applied to the current spreading layer 8.
  • the first insulating layer 9 has a plurality of partial layers.
  • a partial layer facing the semiconductor layer sequence 2 comprises SiOg, with a height in the vertical direction of approximately 600 nm.
  • a partial layer facing away from the semiconductor layer sequence 2 comprises, for example, SiNx with a height in the vertical direction of approximately 20 nm.
  • a multiplicity of second recesses 7 are produced in the first insulating layer 9, each of which exposes the current spreading layer 8 in regions.
  • a photoresist such as hexamethyldisilazane (HMDS for short) is applied to the first insulating layer 9 with a height in the vertical direction of approximately 6 ⁇ m.
  • the photoresist is exposed in such a way that it forms a second photoresist mask.
  • the first insulating layer 9 is removed by means of an etching process, in particular a plasma etching process, so that the
  • the second recesses 7 are arranged at grid points of a second regular grid, for example in connection with the exemplary embodiment in FIG. 13 shown.
  • the second regular grid is, for example, a square grid.
  • a first recess 6 is produced which exposes the first semiconductor layer 3 in regions.
  • a photoresist such as HMDS, with a height in the vertical direction of approximately 6 ⁇ m, is applied to the first insulating layer 9 and the exposed current spreading layer 8.
  • the photoresist is exposed in such a way that it forms a first photoresist mask.
  • the first insulating layer 9, the current spreading layer 8, the second semiconductor layer 4 and the first semiconductor layer 3 are removed by means of an etching process, in particular a plasma etching process, so that the first semiconductor layer 3 is exposed in certain areas.
  • the first recess 6 has approximately a maximum extent in lateral directions of approximately 1.8 ⁇ m.
  • the first recess 6 extends along grid lines of a first regular grid.
  • the first regular grid is in particular a square grid.
  • a dielectric mirror layer 13 is applied in the first recess 6.
  • the dielectric mirror layer 13 covers the side surface and the bottom surface of the first recess 6.
  • the dielectric mirror layer 13 is formed by SiOg.
  • the SiOg layer is applied here using a PECVD process.
  • the dielectric mirror layer 13 is made using Tetraethylorthosilicate (TEOS) produced.
  • TEOS Tetraethylorthosilicate
  • the dielectric mirror layer 13 produced in this way is removed from the bottom surface of the first recess 6 in such a way that the first semiconductor layer 3 is exposed there.
  • the dielectric mirror layer 13 on the bottom surface is removed using an anisotropic etching process. After the etching process, the dielectric mirror layer 13 has a thickness in the lateral direction of approximately 500 nanometers.
  • a first metallic mirror 14 is then produced in the first recess 6. Furthermore, a multiplicity of second metallic mirrors 15 are produced in the second recesses 7.
  • the first metallic mirror 14 is produced with a third photoresist mask.
  • a photoresist such as HMDS, with a height in the vertical direction of approximately 4.8 ⁇ m, is applied to the first insulating layer 9 and the exposed current spreading layer 8. The photoresist is exposed in such a way that it forms the third photoresist mask.
  • the second metallic mirrors 15 are produced with a fourth photoresist mask.
  • the first mirror 14 and the second mirror 15 comprise a layer sequence.
  • the layers of the layer sequence viewed from the semiconductor layer sequence 2, have the following partial layer sequence: 20 nm ITO, 200 nm Ag, 50 nm Pt, 100 nm Ti, 120 nm Ni, 5 nm Ti.
  • the first metallic mirror 14 completely fills the first recess 6 after it has been produced. Furthermore, the first metallic mirror 14 projects beyond the first recess 6 in the vertical direction. The part of the metallic mirror 14 which projects beyond the first recess 6 in the vertical direction also projects beyond the first recess 6 in lateral directions. That is to say, the first metallic mirror 14 is arranged in regions on the first electrically insulating layer 9.
  • the part of the first metallic mirror 14 arranged on the first electrically insulating layer 9 is spaced apart in lateral directions from each of the parts of the second metallic mirror 15 arranged on the first electrically insulating layer 9.
  • the distance in lateral directions is approximately 5 ⁇ m.
  • the second metallic mirrors 15 completely fill the second recesses 7 after they have been produced. In each case one of the second metallic mirrors 15 projects beyond one of the second recesses 6 in the vertical direction and in the lateral directions. That is to say, each of the second metallic mirrors 15 is arranged in regions on the first electrically insulating layer 9.
  • a further first insulating layer 10 is applied to the first insulating layer 9, the first metallic mirror 14 and the second metallic mirror 15.
  • the further first insulating layer 10 comprises, for example, SiNx and has a height in the vertical direction of 350 nm.
  • the further first insulating layer 10 is then structured by means of a fifth photoresist layer in such a way that that a first opening is produced in the further first insulating layer 10.
  • a photoresist such as HMDS
  • HMDS a photoresist
  • the photoresist is exposed in such a way that it forms the fifth photoresist mask.
  • the first opening is produced by means of a plasma etching process.
  • the first opening here exposes the first metallic mirror 14 in areas.
  • the exposed area of the first metallic mirror 14 has a width in the lateral directions of approximately 50 ⁇ m in the outer area. Furthermore, the first metallic mirror 14 is also exposed in some areas in an inner region through the first opening.
  • the outer area 28 is described in more detail in connection with FIG. 13, for example.
  • a photoresist such as HMDS, with a height in the vertical direction of approximately 3.9 ⁇ m, is applied to the further first insulating layer 10 and the exposed first metallic mirror 14.
  • the photoresist is exposed in such a way that it forms a sixth photoresist mask.
  • the sixth photoresist mask here exclusively covers areas between the first metallic mirror 14 and the second metallic mirrors 15 and areas above the second metallic mirrors 15. Areas above the first metallic mirror 14 are free of the sixth photoresist mask here.
  • a first seed layer 19 is then applied to the sixth photoresist mask and the areas that remain free.
  • the first seed layer 19 here comprises three sub-layers which, viewed from the first metallic mirror 14, has the following sub-layer sequence: 20 nm Ti, 20 nm Pt, 200 nm Au.
  • the sixth photoresist mask is then removed so that the first seed layer 19 is arranged over the area of the first metallic mirror 14.
  • an intermediate layer 11 is arranged on the further first insulating layer 10 and the first seed layer 19.
  • the seed layer 19 is arranged in regions between the intermediate layer 11 and the first seed layer 19.
  • the intermediate layer 11 is an anti-reflective layer which comprises SiNx.
  • the intermediate layer 11 has a height in the vertical direction of approximately 20 nm and is applied using a chemical vapor deposition (CVD) process.
  • a photoresist such as HMDS, is then applied to the intermediate layer 11 with a height in the vertical direction of approximately 15 ⁇ m.
  • the photoresist is exposed in such a way that it forms a seventh photoresist mask. Areas on which a first metallic contact layer 16 is grown are not covered by the seventh photoresist mask. In these areas, the intermediate layer 11 is removed by means of an etching process in such a way that the first seed layer 19 is exposed.
  • the first metallic contact layer 16 is produced on the exposed first seed layer 19.
  • the first metallic contact layer 16 is deposited by means of electroplating.
  • the first metallic contact layer 16 comprises Ni. After the deposition, the first metallic contact layer 16 has an extension in the vertical direction of approximately 10 ⁇ m.
  • a Ti layer is applied to a top surface of the first metallic contact layer 16.
  • the Ti layer is, in particular, an adhesion promoter.
  • the seventh photoresist mask is removed again after the Ti layer has been applied.
  • a second insulating layer 12 is arranged on the intermediate layer 11 and the first metallic contact layer 16.
  • the second insulating layer 12 is a dielectric mirror layer.
  • the second insulating layer 12 comprises a plurality of partial layers.
  • a partial layer facing the semiconductor layer sequence 2 comprises SiOg with a height and / or width of 660 nm and one of the
  • the partial layer facing the semiconductor layer sequence 2 comprises SiN x with a height and / or width of 250 nm.
  • the layer is applied here by a PECVD process using tetraethyl orthosilicate (TEOS).
  • TEOS tetraethyl orthosilicate
  • a photoresist such as HMDS
  • HMDS photoresist
  • the photoresist is then applied to the second insulating layer 12 with a height in the vertical direction of approximately 8 ⁇ m.
  • the photoresist is exposed in such a way that it forms an eighth photoresist mask.
  • a third recess 30 and a multiplicity of fourth recesses 31 are produced by a plasma etching process.
  • the third recess 30 completely breaks through the second insulating layer 12, which is arranged above the first metallic contact layer 16, such that the third recess 30 exposes the first metallic contact layer 16 in areas.
  • one of the fourth recesses 31 exposes one of the second metallic mirrors 15 in areas.
  • side surfaces of the fourth recesses 31 are formed by the further first insulating layer 10, the intermediate layer 11 and the second insulating layer 12.
  • the third recess 30 has, for example, an extension in lateral directions of approximately 90 ⁇ m.
  • one of the fourth recesses 31 has, for example, an extension in lateral directions of approximately 10 ⁇ m.
  • a second seed layer 20 and third seed layers 21 are applied to the second insulating layer 12, in the third recess 30 and in the fourth recesses 31.
  • the second seed layer 20 and the third seed layers 21 are applied in a common process.
  • the second seed layer 20 is arranged above the first metallic contact layer 16 and the third seed layers 21 above the second metallic mirror 15.
  • the second seed layer 20 is in direct contact with the first metallic contact layer 16 in the third recess 30 third seed layers 21 in each of the fourth recesses 31 in direct contact with each of the second metallic mirrors 15.
  • a photoresist with a height in the vertical direction of approximately 75 ⁇ m is applied to the second seed layer 20 and the third seed layers 21.
  • the photoresist is exposed in such a way that it forms a ninth photoresist mask.
  • a region on which a second metallic contact layer 17 is grown is not covered by the ninth photoresist mask.
  • the second seed layer 20 is exposed in this area.
  • areas on which third metallic contact layers 18 are grown are not covered by the ninth photoresist mask.
  • the third seed layers 21 are exposed in these areas.
  • the second metallic contact layer 17 is produced on the exposed second seed layer 20.
  • the second metallic contact layer 17 is deposited by means of electroplating.
  • the second metallic contact layer 17 comprises Ni.
  • the second metallic contact layer 17 has an extension in the vertical direction of approximately 15 ⁇ m.
  • the third metallic contact layers 18 are produced on the exposed third seed layers 21.
  • the third metallic contact layers 18 are also deposited here by means of electroplating. That is to say that the third metallic contact layers 18 also comprise Ni and each have an extension in the vertical direction of approximately 15 ⁇ m.
  • the eighth photoresist layer is then removed.
  • the second seed layer 20, which is arranged in lateral directions next to the second metallic contact layer 17, is removed by means of a wet-chemical etching process.
  • the third seed layers 21, which are arranged in lateral directions next to the third metallic contact layers 18, are removed by means of a wet chemical etching process.
  • the second metallic contact layer 17 and the third metallic contact layers 18 are planarized.
  • the second metallic contact layer 17 and the third metallic contact layers 18 are planarized by means of a grinding process in such a way that a top surface of the second metallic contact layer 17 and a top surface of the third metallic contact layers 18 lie in a common plane.
  • top surface of the second metallic contact layer 17 and the top surface of the third metallic contact layers 18 to be polished by means of a chemical mechanical polishing process.
  • soldering layer 22 is applied to the second metallic contact layer 17 and to the third metallic contact layer 18.
  • the solder layers 22 here comprise partial layers, for example.
  • a partial layer of the solder layers 22 facing the semiconductor layer sequence 2 comprises Ni with an extension in the vertical direction of approximately 10 nm and a partial layer of the solder layers 22 facing away from the semiconductor layer sequence 2 comprises Au with an extension in the vertical direction of approximately 100 nm.
  • the solder layers 22 cover each the top surface of the second metallic contact layer 17 and the top surface of the third metallic contact layers 18 completely.
  • an auxiliary carrier 23 is placed on the second metallic contact layer 17 and the third metallic
  • the radiation-emitting semiconductor chip 1 according to the exemplary embodiment in FIG. 12 can in particular be produced using the method described in conjunction with FIGS. 1 to 11.
  • the radiation-emitting semiconductor chip 1 has a semiconductor layer sequence 2 with a first semiconductor layer 3 and a second semiconductor layer 4.
  • An active region 25 is arranged between the first semiconductor layer 3 and the second semiconductor layer 4.
  • the radiation-emitting semiconductor chip 1 comprises a first metallic mirror 14, with which charge carriers can be impressed into the first semiconductor layer 3.
  • a further first insulating layer 10, which has a first opening, is arranged on the first metallic mirror 14.
  • a first seed layer 19 is arranged in the first opening.
  • the first seed layer 19 is also arranged in regions on the further first insulating layer 10.
  • An intermediate layer 11 is also arranged in regions on the first seed layer 19.
  • the intermediate layer 11 here provides a lateral region of the first seed layer 19 before, on which a first metallic contact layer 16 is arranged.
  • a second insulating layer 12 is arranged on the first metallic contact layer 16.
  • the second insulating layer 12 has a third recess 30.
  • the second insulating layer 12 completely covers the first metallic contact layer 16. The outer area 28 and the inner area 29 are described in more detail in connection with FIG. 13, for example.
  • a second seed layer 20 is also arranged on the first metallic contact layer 16 in the outer region 28.
  • the second seed layer 20 is arranged in the third recess 30. Furthermore, the second seed layer 20 is arranged in regions on the second insulating layer 12.
  • a second metallic contact layer 17 is arranged on the second seed layer 20.
  • a solder layer 22 is in turn arranged on the second metallic contact layer 17.
  • the radiation-emitting semiconductor chip comprises second metallic mirrors 15, with which charge carriers can be impressed into the second semiconductor layer 4.
  • the further first insulating layer 10, the intermediate layer 11 and the second insulating layer are respectively arranged on the second metallic mirrors 15.
  • the intermediate layer 11 and the second insulating layer there are in each case a fourth recess 31 above the second metallic mirror 15 arranged.
  • a third seed layer 21 is arranged in each of the fourth recesses 31.
  • the third seed layers 21 are also arranged in regions on the further first insulating layer 10.
  • a third metallic contact layer 18 is arranged on each of the third seed layers 21.
  • a soldering layer 22 is in turn arranged on each of the third metallic contact layers 18.
  • the first metallic mirror 14 extends in regions through the second semiconductor layer 2 into the first semiconductor layer 3. That is to say, the active region 25 is broken through and structured by the first metallic mirror 14.
  • the first metallic mirror 14 structures the active area 25 here into a plurality of partial areas 26 of the active area 25. Each partial area 26 of the active area 25 is designed to generate electromagnetic radiation and to emit it via an assigned emission area 27. All emission regions 27 form a radiation exit area 24 of the radiation-emitting semiconductor chip 1.
  • the radiation-emitting semiconductor chip 1 according to the exemplary embodiment in FIG. 13 comprises a multiplicity of emission regions 27 which are separated in lateral directions by the first metallic mirror 14.
  • the first metallic mirror 14 and the first metallic contact element 16 extend along grid lines of a first regular grid.
  • the emission regions 27 are arranged at grid points of a second regular grid.
  • the grid points of the second regular grid are arranged here between the grid lines of the first regular grid. That is to say, the first metallic mirror 14 has a multiplicity of cutouts 32, each of which defines a lateral extent of one of the emission regions 27.
  • the radiation-emitting semiconductor chip 1 has an outer region 28 and an inner region 29.
  • the outer region 28 extends along outer grid lines of the first regular grid.
  • the outer region 28 is arranged at a distance from the emission regions 27 of the radiation-emitting semiconductor chip 2 in lateral directions. That is to say that the outer region 28 completely surrounds the emission regions 27 in the inner region 29 in lateral directions.
  • Embodiments are combined with one another, even if not all combinations are explicitly described.
  • the exemplary embodiments described in connection with the figures can alternatively or additionally have further features according to the description in the general part.
  • the description on the basis of the exemplary embodiments is not restricted to the invention. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben, mit: - einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4), - einem ersten metallischen Spiegel (14), mit dem Ladungsträger in die erste Halbleiterschicht (3) einprägbar sind, - einer ersten metallischen Kontaktschicht (16), die auf dem ersten metallischen Spiegel (14) angeordnet ist, und - einer zweiten metallischen Kontaktschicht (17), die auf der ersten metallischen Kontaktschicht (16) angeordnet ist, wobei - zwischen der ersten metallischen Kontaktschicht(16) und dem ersten metallischen Spiegel (14) eine erste Keimschicht (19) angeordnet ist, und - zwischen der ersten metallischen Kontaktschicht (16) und der zweiten metallischen Kontaktschicht (17) eine zweite Keimschicht (20) angeordnet ist. Weiterhin wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) angegeben.

Description

Beschreibung
STRAHLUNGSEMITTIERENDER HALBLEITERCHIP UND VERFAHREN ZUR
HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN HALBLEITERCHIPS
Es werden ein strahlungsemittierender Halbleiterchip und ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen strahlungsemittierenden Halbleiterchip anzugeben, der mechanisch besonders stabil ist. Außerdem soll ein Verfahren zur Herstellung eines solchen strahlungsemittierenden Halbleiterchips angegeben werden.
Der strahlungsemittierende Halbleiterchip ist beispielsweise dazu ausgebildet, im Betrieb elektromagnetische Strahlung auszusenden. Die von dem strahlungsemittierenden Halbleiterchip ausgesendete elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein.
Der strahlungsemittierende Halbleiterchip weist beispielsweise eine Haupterstreckungsebene auf. Eine vertikale Richtung erstreckt sich senkrecht zur Haupterstreckungsebene und laterale Richtungen erstrecken sich parallel zur Haupterstreckungsebene.
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht. Beispielsweise ist die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat gewachsen. Die Halbleiterschichtenfolge basiert beispielsweise auf einem III-V- Verbindungshalbleitermaterial . Bei dem III-V- Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-, Arsenid- und/oder Nitrid- Verbindungshalbleitermaterial, also zum Beispiel um InxAlyGa]__x_yP, InxAlyGa]_-x-yAs und/oder InxAlyGa]_-x-yN mit 0
< x < 1, 0 < y < 1 und x + y d 1.
Die Halbleiterschichtenfolge kann Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, Ga,
In, N, As oder P angegeben, auch wenn diese bereichsweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Die Halbleiterschichtenfolge umfasst eine erste Halbleiterschicht, beispielsweise eines ersten Leitfähigkeitstyps, und eine zweite Halbleiterschicht, beispielsweise eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps. Beispielsweise ist die erste Halbleiterschicht n-dotiert und damit n-leitend ausgebildet. In diesem Fall ist die zweite Halbleiterschicht p-dotiert und damit p-leitend ausgebildet.
Die erste Halbleiterschicht und die zweite Halbleiterschicht sind beispielsweise in vertikaler Richtung übereinander gestapelt angeordnet. Weiterhin kann zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht ein aktiver Bereich angeordnet sein. Der aktive Bereich ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung zu erzeugen. Der aktive Bereich weist beispielsweise einen pn-Übergang, wie beispielsweise eine Heterostruktur, eine EinfachquantentopfStruktur oder eine MehrfachquantentopfStruktur auf.
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip einen ersten metallischen Spiegel, mit dem Ladungsträger in die erste Halbleiterschicht einprägbar sind. Der erste metallische Spiegel ist dazu elektrisch leitend mit der ersten Halbleiterschicht verbunden. Der erste metallische Spiegel steht beispielsweise in direktem Kontakt zu der ersten Halbleiterschicht. Alternativ ist es möglich, dass zwischen dem ersten metallischen Spiegel und der ersten Halbleiterschicht eine elektrisch leitende Schicht angeordnet ist.
Der erste metallische Spiegel erstreckt sich beispielsweise durch die zweite Halbleiterschicht hindurch bis in die erste Halbleiterschicht hinein oder bis zur ersten Halbleiterschicht hin. Der erste metallische Spiegel durchdringt die zweite Halbleiterschicht vollständig. Die erste Halbleiterschicht wird beispielsweise nicht vollständig durch den ersten metallischen Spiegel durchbrochen.
Der erste metallische Spiegel erstreckt sich beispielsweise entlang von Gitterlinien eines ersten regelmäßigen Gitters. Das erste regelmäßige Gitter ist zum Beispiel ein Viereckgitter.
Der erste metallische Spiegel weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Insbesondere ist es möglich, dass der erste metallische Spiegel mehrere Schichten umfasst. In diesem Fall sind die Schichten des ersten metallischen Spiegels in vertikaler Richtung übereinander gestapelt. Bei dem Metall des ersten metallischen Spiegels handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Kupfer, Gold, Platin, Titan, Aluminium, Silber.
Der erste metallische Spiegel ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf den ersten metallischen Spiegel auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren .
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine erste metallische Kontaktschicht, die auf dem ersten metallischen Spiegel angeordnet ist. Insbesondere ist die erste metallische Kontaktschicht in vertikaler Richtung über dem ersten metallischen Spiegel angeordnet. In Draufsicht bedeckt die erste metallische Kontaktschicht den ersten metallischen Spiegel zu großen Teilen. Zu großen Teilen bedeutet hier und im Folgenden, dass die erste metallische Kontaktschicht in Draufsicht wenigstens 80 %, insbesondere wenigstens 90 %, aber weniger als 100 % des ersten metallischen Spiegels bedeckt. Das heißt, eine Querschnittsfläche in lateralen Richtungen der ersten metallischen Kontaktschicht ist beispielsweise kleiner als eine Querschnittsfläche in lateralen Richtungen des ersten metallischen Spiegels.
Die erste metallische Kontaktschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Bei dem elektrisch leitenden Metall handelt es sich beispielsweise um eines der folgenden Materialien: Kupfer, Nickel. Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine zweite metallische Kontaktschicht, die auf der ersten metallischen Kontaktschicht angeordnet ist. Insbesondere ist die zweite metallische Kontaktschicht in vertikaler Richtung über der ersten metallischen Kontaktschicht angeordnet. Die zweite metallische Kontaktschicht ist beispielsweise ausschließlich in einem Außenbereich des strahlungsemittierenden Halbleiterchips auf der ersten metallischen Kontaktschicht angeordnet. Der Außenbereich erstreckt sich beispielsweise entlang von äußeren Gitterlinien des ersten regelmäßigen Gitters. Bei den äußeren Gitterlinien handelt es sich in diesem Fall um die äußersten Gitterlinien, die jeweils an einem Rand des ersten regelmäßigen Gitters angeordnet sind.
Beispielsweise ist die zweite metallische Kontaktschicht von außen kontaktierbar. Das heißt, die zweite metallische Kontaktschicht ist insbesondere eine Anschlussschicht, über die ein elektrischer Strom über die erste metallische Kontaktschicht und den ersten metallischen Spiegel in die erste Halbleiterschicht einprägbar ist.
Die zweite metallische Kontaktschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Beispielsweise ist die zweite metallische Kontaktschicht mit dem gleichen Material wie die erste metallische Kontaktschicht gebildet.
Die erste metallische Kontaktschicht und/oder die zweite metallische Kontaktschicht weist zum Beispiel eine Ausdehnung in vertikaler Richtung von wenigstens 1 pm und höchstens 20 pm, insbesondere von wenigstens 3 pm und höchstens 10 pm auf. Beispielsweise weisen die erste metallische Kontaktschicht und die zweite metallische Kontaktschicht nicht die gleiche Ausdehnung in vertikaler Richtung auf.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel eine erste Keimschicht angeordnet. Die erste Keimschicht steht zum Beispiel in direktem Kontakt zu der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel. Die erste Keimschicht weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise zumindest gleich groß ist wie eine Ausdehnung in lateralen Richtungen der ersten metallischen Kontaktschicht. Alternativ überragt die erste Keimschicht die erste metallische Kontaktschicht in lateralen Richtungen.
Die erste Keimschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Eine Keimschicht ist beispielsweise dazu ausgebildet, dass eine metallische Schicht auf diese aufwachsbar ist. Die Keimschicht bildet beispielsweise Kristallisationskeime für die darauf aufwachsbare metallische Schicht. Insbesondere ist es möglich, dass die Keimschicht Teilschichten aufweist. Die Teilschichten der ersten Keimschicht sind zum Beispiel in vertikaler Richtung übereinander gestapelt. Bei dem Metall der ersten Keimschicht handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Titan, Platin, Gold.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht eine zweite Keimschicht angeordnet. Die zweite Keimschicht steht zum Beispiel in direktem Kontakt zu der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht. Die zweite Keimschicht weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise gleich groß ist wie eine Ausdehnung in lateralen Richtungen der ersten metallischen Kontaktschicht .
Die zweite Keimschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Insbesondere ist die zweite Keimschicht mit den gleichen Materialien gebildet wie die erste Keimschicht.
In mindestens einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht, einen ersten metallischen Spiegel, mit dem Ladungsträger in die erste Halbleiterschicht einprägbar sind, eine erste metallische Kontaktschicht, die auf dem ersten metallischen Spiegel angeordnet ist, und eine zweite metallischen Kontaktschicht, die auf der ersten metallischen Kontaktschicht angeordnet ist. Weiterhin ist zwischen der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel eine erste Keimschicht angeordnet, und zwischen der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht ist eine zweite Keimschicht angeordnet.
Eine Idee des hier beschriebenen strahlungsemittierenden Halbleiterchips ist unter anderem, dass eine erste metallische Kontaktschicht und ein zweite metallische Kontaktschicht auf dem ersten metallischen Spiegel angeordnet sind. Durch die erste metallische Kontaktschicht und die zweite metallische Kontaktschicht, die beispielsweise beide Nickel umfassen, ist ein derartiger strahlungsemittierender Halbleiterchip mit Vorteil besonders stabil ausgebildet.
Es ist möglich, dass durch Verwendung der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht auf weitere mechanisch stabilisierende Träger verzichtet werden kann. Mit Vorteil kann der strahlungsemittierende Halbleiterchip so besonders dünn ausgebildet werden. Ein derartiger strahlungsemittierender Halbleiterchip weist beispielsweise eine Ausdehnung in vertikaler Richtung von wenigstens 5 gm und höchstens 20 gm auf.
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Vielzahl von zweiten metallischen Spiegeln, mit denen jeweils Ladungsträger in die zweite Halbleiterschicht einprägbar sind. Beispielsweise sind die zweiten metallischen Spiegel in lateralen Richtungen beabstandet voneinander angeordnet. Die zweiten metallischen Spiegel sind zum Beispiel an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet. In diesem Fall sind die zweiten metallischen Spiegel matrixartig, insbesondere entlang von Zeilen und Spalten, angeordnet. Bei dem zweiten regelmäßigen Gitter kann es sich beispielsweise um ein Viereckgitter handeln. Die Gitterpunkte des zweiten regelmäßigen Gitters sind zum Beispiel zwischen den Gitterlinien des ersten regelmäßigen Gitters angeordnet.
Die zweiten metallischen Spiegel weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus. Insbesondere ist es möglich, dass die zweiten metallischen Spiegel jeweils mehrere Schichten umfassen. In diesem Fall sind die Schichten der zweiten metallischen Spiegel in vertikaler Richtung übereinander gestapelt. Bei dem Metall der zweiten metallischen Spiegel handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Kupfer, Gold, Platin, Titan, Aluminium, Silber, Nickel. Zum Beispiel ist es möglich, dass die zweiten metallischen Spiegel mit dem gleichen Material wie der erste metallische Spiegel gebildet sind.
Die zweiten metallischen Spiegel sind beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf den zweiten metallischen Spiegel auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren .
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Vielzahl von dritten metallischen Kontaktschichten.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist auf den zweiten metallischen Spiegel jeweils eine der dritten metallischen Kontaktschichten angeordnet. Insbesondere sind die dritten metallischen Kontaktschichten in vertikaler Richtung über den zweiten metallischen Spiegeln angeordnet. In Draufsicht bedeckt jeweils eine der dritten metallischen Kontaktschichten jeweils einen der zweiten metallischen Spiegel vollständig. Zum Beispiel überragt jeweils einer der zweiten metallischen Kontaktschichten jeweils einen der zweiten metallischen Spiegel in lateralen Richtungen. Das heißt, eine Querschnittsfläche in lateralen Richtungen jeweils einer der zweiten metallischen Kontaktschichten ist beispielsweise größer als jeweils eine Querschnittsfläche in lateralen Richtungen einer der zweiten metallischen Spiegeln.
Beispielsweise sind die dritten metallischen Kontaktschichten an den Gitterpunkten des zweiten regelmäßigen Gitters angeordnet .
Die dritten metallischen Kontaktschichten weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus. Beispielsweise sind die dritten metallischen Kontaktschichten mit dem gleichen Material wie die zweite metallische Kontaktschicht gebildet.
Beispielsweise sind die dritten metallischen Kontaktschichten von außen kontaktierbar. Das heißt, die dritten metallischen Kontaktschichten sind insbesondere eine Anschlussschicht, über die ein elektrischer Strom über die zweiten metallischen Spiegel in die zweite Halbleiterschicht einprägbar ist.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen den dritten metallischen Kontaktschichten und den zweiten metallischen Spiegeln jeweils eine dritte Keimschicht angeordnet. Die dritten Keimschichten stehen zum Beispiel in direktem Kontakt zu den dritten metallischen Kontaktschichten und den zweiten metallischen Spiegeln. Jeweils eine der dritten Keimschichten weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise gleich groß ist wie jeweils eine Ausdehnung in lateralen Richtungen einer der dritten metallischen Kontaktschichten.
Die dritten Keimschichten weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus. Insbesondere sind die dritten Keimschichten mit den gleichen Materialien gebildet wie die zweite Keimschicht.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der strahlungsemittierende Halbleiterchip eine Strahlungsaustrittsfläche mit einer Vielzahl von Emissionsbereichen .
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips weist der erste metallische Spiegel eine Vielzahl von Aussparungen auf, die jeweils eine laterale Ausdehnung einer der Emissionsbereiche vorgeben .
Es ist möglich, dass der aktive Bereich der Halbleiterschichtenfolge eine Vielzahl von Teilbereichen umfasst. Jeder Teilbereich des aktiven Bereichs ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung zu erzeugen und über einen zugeordneten Emissionsbereich auszusenden. In diesem Fall ist jedem Teilbereich des aktiven Bereichs ein einziger Emissionsbereich zugeordnet. Die Teilbereiche sind beispielsweise in lateralen Richtungen beabstandet voneinander angeordnet. Die Beabstandung und insbesondere auch die laterale Ausdehnung der Teilbereiche des aktiven Bereichs ist durch den ersten metallischen Spiegel vorgegeben, der sich bis in die erste Halbleiterschicht erstreckt, also insbesondere den aktiven Bereich durchbricht.
Beispielsweise sind die Aussparungen an Gitterpunkten des zweiten regelmäßigen Gitters angeordnet. Der erste metallische Spiegel ist in diesem Fall strukturiert und elektrisch zusammenhängend ausgebildet. Jeweils einer der zweiten metallischen Spiegel ist beispielsweise in jeweils einer der Aussparungen des ersten metallischen Spiegels angeordnet. Das heißt, jeder zweite metallische Spiegel ist jeweils vollständig von dem ersten metallischen Spiegel in lateralen Richtungen umgeben. Ein einzelner Teilbereich des aktiven Bereichs ist beispielsweise durch einen der zweiten metallischen Spiegel und einen Teil des angrenzenden ersten metallischen Spiegels bestrombar.
Vorteilhafterweise ist es so möglich, dass die Teilbereiche der aktiven Schicht voneinander unabhängig bestromt werden können. Das heißt, die Emissionsbereiche können unabhängig voneinander elektromagnetische Strahlung aussenden.
Insbesondere umgibt der sich bis in die erste Halbleiterschicht erstreckte Teil des ersten metallischen Spiegels die Teilbereiche der aktiven Schicht vollständig in lateralen Richtungen. Damit ist mit Vorteil ein Übersprechen elektromagnetischer Strahlung, die in benachbarten Teilbereichen der aktiven Schicht erzeugt ist, reduziert. Das heißt, ein Kontrast verschiedener Emissionsbereiche ist so besonders hoch.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umgibt die zweite metallische Kontaktschicht in lateralen Richtungen alle zweiten metallischen Spiegel. Die zweite metallische Kontaktschicht ist in lateralen Richtungen zum Beispiel in Form eines Rahmens um alle zweiten metallischen Spiegel angeordnet. Beispielsweise umgibt die zweite metallische Kontaktschicht in lateralen Richtungen alle dritten metallischen Kontaktschichten. Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist eine erste isolierende Schicht zwischen dem ersten metallischen Spiegel und/oder dem zweiten metallischen Spiegel und der Halbleiterschichtenfolge angeordnet. Beispielsweise ist die erste isolierende Schicht vollständig auf der zweiten Halbleiterschicht angeordnet. In diesem Fall ist die erste isolierende Schicht von dem ersten metallischen Spiegel und/oder dem zweiten metallischen Spiegel vollständig durchbrochen .
Insbesondere ist die erste isolierende Schicht elektrisch isolierend ausgebildet. Zum Beispiel ist es möglich, dass die erste isolierende Schicht mehrere Teilschichten aufweist. Die Teilschichten sind zum Beispiel mit Halbleiter- und/oder Metalloxiden und/oder Halbleiter- und/oder Metallnitriden gebildet. Beispielsweise umfasst die erste isolierende Schicht eines oder mehrere der folgenden Materialien: SiNx, S102.
Gemäß zumindest einer Ausführungsform ist auf der ersten isolierenden Schicht und dem ersten metallischen Spiegel und/oder den zweiten metallischen Spiegeln eine weitere erste isolierende Schicht angeordnet. Beispielsweise bedeckt die weitere erste isolierende Schicht eine der Halbleiterschicht abgewandte Außenfläche der ersten isolierenden Schicht vollständig .
Weiterhin bedeckt die weitere erste isolierende Schicht eine der Halbleiterschicht abgewandte Außenfläche des ersten metallischen Spiegels zum Beispiel bereichsweise. Die weitere erste isolierende Schicht weist in diesem Fall beispielsweise eine erste Öffnung auf, in der die erste Keimschicht angeordnet ist. In diesem Bereich steht die erste Keimschicht in direktem Kontakt zu dem metallischen ersten Spiegel.
Weiterhin bedeckt die weitere erste isolierende Schicht beispielsweise eine der Halbleiterschicht abgewandte Außenfläche der zweiten metallischen Spiegel jeweils bereichsweise. Die weitere erste isolierende Schicht weist in diesem Fall über jeweils einem der zweiten metallischen Spiegel eine zweite Öffnung auf, in der jeweils eine der dritten Keimschichten angeordnet ist. In diesem Bereich stehen die dritten Keimschichten jeweils in direktem Kontakt zu den metallischen zweiten Spiegeln.
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist auf der ersten isolierenden Schicht eine Zwischenschicht angeordnet. Insbesondere ist auf der weiteren ersten isolierenden Schicht eine Zwischenschicht angeordnet. In diesem Fall ist die weitere erste isolierende Schicht zwischen der Zwischenschicht und der ersten isolierenden Schicht angeordnet. Beispielsweise bedeckt die Zwischenschicht die weitere erste elektrisch isolierende Schicht zwischen der ersten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten vollständig.
Beispielsweise ist die Zwischenschicht eine antireflektierende Schicht. Die Zwischenschicht ist beispielsweise elektrisch isolierend ausgebildet. Die Zwischenschicht umfasst zum Beispiel Halbleiter- und/oder Metalloxide und/oder Halbleiter- und/oder Metallnitride. Beispielsweise umfasst die Zwischenschicht eines oder mehrere der folgenden Materialien: SiNx, Siög. Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und der dritten metallischen Kontaktschicht eine zweite isolierende Schicht angeordnet. Die zweite isolierende Schicht bedeckt Zwischenräume zwischen der zweiten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten beispielsweise vollständig. Weiterhin bedeckt die zweite isolierende Schicht Zwischenräume der ersten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten beispielsweise vollständig.
Bei der zweiten isolierenden Schicht handelt es sich beispielsweise um eine dielektrische Spiegelschicht. Die zweite isolierende Schicht umfasst beispielsweise dielektrische Materialien. Insbesondere ist es möglich, dass die zweite isolierende Schicht mehrere Teilschichten umfasst. Die Teilschichten der zweiten isolierenden Schicht sind zum Beispiel mit Halbleiter- und/oder Metalloxiden und/oder Halbleiter- und/oder Metallnitriden gebildet. Beispielsweise umfasst die zweite isolierende Schicht eines oder mehrere der folgenden Materialien: SiNx, SiOg.
Die zweite isolierende Schicht ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf die zweite isolierende Schicht auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren .
Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist eine Stromaufweitungsschicht zwischen dem zweiten metallischen Spiegel und der Halbleiterschichtenfolge angeordnet. Beispielsweise ist die Stromaufweitungsschicht auf der zweiten Halbleiterschicht angeordnet und bedeckt diese vollständig. In diesem Fall ist die Stromaufweitungsschicht von dem ersten metallischen Spiegel durchbrochen. Die Stromaufweitungsschicht steht beispielsweise mit den zweiten metallischen Spiegeln und der zweiten Halbleiterschicht in direktem Kontakt.
Die Stromaufweitungsschicht weist beispielsweise elektrisch leitende Metalle oder transparente, elektrisch leitende Oxide (englisch: Transparent Conductive Oxide, kurz TCO) auf oder sind aus einem dieser Materialien gebildet. Beispielsweise handelt es sich bei Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (englisch: Indium Tin Oxide, kurz ITO) um TCOs. In der Regel sind TCOs mit einem Dotierstoff versehen. Der Dotierstoff ist in der Regel dazu ausgebildet, den TCOs elektrisch leitende Eigenschaften zu verleihen.
Gemäß zumindest einer Ausführungsform ist eine Strahlungsaustrittsfläche der Halbleiterschichtenfolge frei von einem Aufwachssubstrat. Das Aufwachssubstrat ist zum Beispiel abgelöst. Beispielsweise ist eine der Kontaktschichten abgewandte Außenfläche der ersten Halbleiterschicht frei von dem Aufwachssubstrat. In diesem Fall ist es möglich, dass eine den Kontaktschichten abgewandte Außenfläche der Halbleiterschichtenfolge, insbesondere der ersten Halbleiterschicht, strukturiert ist. Vorteilhafterweise weist ein solcher strahlungsemittierender Halbleiterchip eine besonders kleine Ausdehnung in vertikaler Richtung auf. Weiterhin ist es möglich, dass ein derartiger strahlungsemittierender Halbleiterchip nicht starr ausgebildet ist. Das heißt, der strahlungsemittierende Halbleiterchip ist mit Vorteil leicht biegbar ausgebildet. Leicht biegbar bedeutet hier beispielsweise, dass der strahlungsemittierende Halbleiterchip ein Elastizitätsmodul von höchstens 200 GPa, insbesondere höchstens 5 GPa, aufweist .
Es wird darüber hinaus ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben, mit dem ein hier beschriebener strahlungsemittierender Halbleiterchip hergestellt werden kann. Sämtliche in Verbindung mit dem strahlungsemittierenden Halbleiterchip offenbarten Merkmale und Ausführungsformen sind daher auch in Verbindung mit dem Verfahren anwendbar und umgekehrt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht bereitgestellt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Ausnehmung erzeugt, die die erste Halbleiterschicht bereichsweise freilegt. Die erste Ausnehmung durchbricht die zweite Halbleiterschicht beispielsweise vollständig. Beispielsweise erstreckt sich die erste Ausnehmung ausgehend von der zweiten Halbleiterschicht in die Halbleiterschichtenfolge hinein. Die erste Halbleiterschicht wird von der ersten Ausnehmung beispielsweise nicht vollständig durchbrochen. Die erste Ausnehmung legt beispielsweise die erste Halbleiterschicht bereichsweise frei. Das heißt, eine Bodenfläche der ersten Ausnehmung ist durch die erste Halbleiterschicht gebildet. Weiterhin ist zumindest eine Seitenfläche der ersten Ausnehmung beispielsweise durch die erste Halbleiterschicht und die zweite Halbleiterschicht gebildet.
Beispielsweise wird die erste Ausnehmung mit einer ersten Fotolackmaske und einem Ätzprozess, insbesondere einem Trockenätzprozess, entfernt.
Nach dem Erzeugen der ersten Ausnehmung wird eine dielektrische Spiegelschicht in der ersten Ausnehmung aufgebracht. Die dielektrische Spiegelschicht bedeckt beispielsweise die Seitenflächen der ersten Ausnehmung und die Bodenflächen der ersten Ausnehmung vollständig. Die dielektrische Spiegelschicht füllt die erste Ausnehmung hier beispielsweise nicht vollständig. Beispielsweise steht die dielektrische Spiegelschicht mit der ersten Halbleiterschicht, der zweiten Halbleiterschicht und der reflektierenden Schichtenfolge im Bereich der Seitenfläche der ersten Ausnehmung in direktem Kontakt. Weiterhin steht die dielektrische Spiegelschicht beispielsweise mit der ersten Halbleiterschicht im Bereich der Bodenfläche der ersten Ausnehmung in direktem Kontakt.
Die so erzeugte dielektrische Spiegelschicht wird zum Beispiel an der Bodenfläche der ersten Ausnehmung derart entfernt, dass dort die zweite Halbleiterschicht freigelegt wird. Das Entfernen der dielektrischen Spiegelschicht kann über ein anisotropes Ätzverfahren realisiert sein. Das anisotrope Ätzverfahren weist beispielsweise eine höhere Ätzrate in vertikaler Richtung auf als in lateraler Richtung. Durch ein derartiges Ätzverfahren wird die dielektrische Spiegelschicht im Bereich der Bodenfläche der ersten Ausnehmung beispielsweise vollständig entfernt, während die dielektrische Spiegelschicht auf der Seitenfläche der ersten Ausnehmung verbleibt.
Zum Beispiel weist die dielektrische Spiegelschicht nach dem Ätzprozess eine Dicke in lateraler Richtung von in etwa 500 Nanometern auf.
Die dielektrische Spiegelschicht umfasst beispielsweise ein dielektrisches Material, wie etwa SiOg. Eine SiOg-Schicht wird beispielsweise durch eine plasmaunterstützte chemische Gasphasenabscheidung (englisch: „Plasma Enhanced Chemical Vapor Deposition", kurz „PECVD") aufgebracht.
Die dielektrische Spiegelschicht weist beispielsweise für die auf die dielektrische Spiegelschicht auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 98 %, insbesondere von wenigstens 99 %, auf.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein erster metallischer Spiegel in der ersten Ausnehmung erzeugt. Beispielsweise füllt der erste metallische Spiegel die erste Ausnehmung vollständig aus. Weiterhin ist es möglich, dass der erste metallische Spiegel die erste Ausnehmung in vertikaler Richtung überragt. Überragt der erste metallische Spiegel die erste Ausnehmung in vertikaler Richtung, überragt der erste metallische Spiegel die erste Ausnehmung beispielsweise auch in lateralen Richtungen.
Der erste metallische Spiegel wird beispielsweise mittels einer dritten Fotolackmaske erzeugt. Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Keimschicht auf den ersten metallischen Spiegel aufgebracht. Beispielsweise wird die erste Keimschicht mittels eines Sputterprozesses vollständig über der Halbleiterschichtenfolge aufgebracht. Nachfolgend wird die erste Keimschicht zum Beispiel fotolithographisch strukturiert .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste metallische Kontaktschicht auf der ersten Keimschicht abgeschieden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite Keimschicht auf der ersten metallischen Kontaktschicht aufgebracht. Die zweite Keimschicht kann zum Beispiel mittels eines Sputterprozesses vollständig über der Halbleiterschichtenfolge aufgebracht werden. Nachfolgend kann die zweite Keimschicht fotolithografisch strukturiert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite metallische Kontaktschicht auf der zweiten Keimschicht abgeschieden.
Gemäß zumindest einer Ausführungsform des Verfahrens erstreckt sich die erste Ausnehmung entlang von Gitterlinien eines ersten regelmäßigen Gitters. In diesem Fall erstreckt sich auch der erste metallische Spiegel entlang des ersten regelmäßigen Gitters.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste isolierende Schicht auf der Halbleiterschichtenfolge aufgebracht. Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von zweiten Ausnehmungen in der ersten isolierenden Schicht erzeugt, die jeweils die zweite Halbleiterschicht bereichsweise freilegen. Die zweiten Ausnehmungen legen zum Beispiel jeweils die zweite Halbleiterschicht bereichsweise frei.
Es ist möglich, dass eine Stromaufweitungsschicht auf der zweiten Halbeiterschicht angeordnet ist und mit dieser in direktem Kontakt steht. In diesem Fall ist eine Bodenfläche der zweiten Ausnehmungen durch die Stromaufweitungsschicht gebildet. Weiterhin sind Seitenflächen der zweiten Ausnehmung beispielsweise durch die erste isolierende Schicht gebildet.
Beispielsweise werden die zweiten Ausnehmungen mit einer zweiten Fotolackmaske und einem Ätzprozess, insbesondere einem Trockenätzprozess, entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein zweiter metallischer Spiegel in jeweils einer der zweiten Ausnehmungen erzeugt. Beispielsweise füllt jeweils einer der zweiten metallischen Spiegel jeweils eine der zweiten Ausnehmungen vollständig aus. Weiterhin ist es möglich, dass jeweils einer der zweiten metallischen Spiegel jeweils eine der zweiten Ausnehmungen in vertikaler Richtung überragt. Überragen die zweiten metallischen Spiegel die zweiten Ausnehmungen in vertikaler Richtung, überragen die zweiten metallischen Spiegel die zweiten Ausnehmungen beispielsweise auch in lateralen Richtungen.
Die zweiten metallischen Spiegel werden beispielsweise mittels einer vierten Fotolackmaske erzeugt. Alternativ ist es möglich, dass der erste metallische Spiegel und die zweiten metallischen Spiegel mittels einer gemeinsamen Fotolackmaske erzeugt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dritte Keimschicht auf jeweils einem der zweiten metallischen Spiegel aufgebracht. Beispielsweise werden die zweite Keimschicht und die dritten Keimschichten in einem gemeinsamen Prozess aufgebracht. Weiterhin ist es möglich, dass die zweite Keimschicht und die dritten Keimschichten in einem gemeinsamen Prozess strukturiert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dritte metallische Kontaktschicht auf jeweils einer der dritten Keimschichten abgeschieden. Beispielsweise werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten in einem gemeinsamen Prozess aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten planarisiert. Beispielsweise überragt die zweite metallische Kontaktschicht die dritten metallischen Kontaktschichten in vertikaler Richtung nach dem Aufbringen. Beispielsweise wird in diesem Fall die zweite metallische Kontaktschicht derart abgetragen, dass eine Deckfläche der zweiten metallischen Kontaktschicht und eine Deckfläche der dritten metallischen Kontaktschichten in einer gemeinsamen Ebene liegen. Beispielsweise werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten mittels eines Schleifprozesses planarisiert. Gemäß zumindest einer Ausführungsform des Verfahrens werden die erste metallische Kontaktschicht, die zweite metallische Kontaktschicht und/oder die dritten metallischen Kontaktschichten mittels Elektroplattierens abgeschieden.
Beim Elektroplattieren wird das elektrisch leitende Metall der ersten metallischen Kontaktschicht, der zweiten metallischen Kontaktschicht und/oder der dritten metallischen Kontaktschicht elektrochemisch auf der jeweiligen Keimschicht abgeschieden. Jede der Keimschichten bildet in diesem Fall die Kristallisationskeime für die darauf abgeschiedene metallische Kontaktschicht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird jeweils eine Lötschicht auf der zweiten metallischen Kontaktschicht und auf den dritten metallischen Kontaktschichten aufgebracht. Die Lötschichten umfassen jeweils beispielsweise ein lötbares Metall oder sind aus einem lötbaren Metall gebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Hilfsträger auf der zweiten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten aufgebracht. Insbesondere wird der Hilfsträger auf die Lötschichten aufgebracht. Beispielsweise wird der Hilfsträger nach einer Strukturierung der Strahlungsaustrittsfläche wieder entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Aufwachssubstrat der Halbleiterschichtenfolge abgelöst. Beispielsweise kann durch die Aufbringung des Hilfsträgers auf die zweite metallische Kontaktschicht und auf die dritten metallischen Kontaktschichten das Aufwachssubstrat abgelöst werden. Nachfolgend werden das Verfahren zur Montage eines strahlungsemittierenden Halbleiterchips und der strahlungsemittierende Halbleiterchip anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert .
Es zeigen:
Figuren 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 und 11 schematische Schnittdarstellungen von Verfahrensstadien bei der Herstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel,
Figur 12 schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel, und
Figuren 13 und 14 schematische Darstellungen in Draufsicht eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Im Verfahrensschritt gemäß der Figur 1 wird eine Halbleiterschichtenfolge 2 mit einer ersten Halbleiterschicht 3 und einer zweiten Halbleiterschicht 4 bereitgestellt. Auf die zweite Halbleiterschicht 4 wird eine Stromaufweitungsschicht 8 aufgebracht. Die Stromaufweitungsschicht 8 steht mit der zweiten Halbleiterschicht 4 in direktem Kontakt. Die Stromaufweitungsschicht 8 ist beispielsweise mit ITO gebildet. Weiterhin weist die Stromaufweitungsschicht 8 eine Ausdehnung in vertikaler Richtung von in etwa 60 nm auf.
Nachfolgend wird eine erste isolierende Schicht 9 auf der Stromaufweitungsschicht 8 aufgebracht. Die erste isolierende Schicht 9 weist mehrere Teilschichten auf. Beispielsweise umfasst eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht SiOg, mit einer Höhe in vertikaler Richtung von in etwa 600 nm. Eine der Halbleiterschichtenfolge 2 abgewandte Teilschicht umfasst beispielsweise SiNx mit einer Höhe in vertikaler Richtung von in etwa 20 nm.
In einem weiteren Schritt wird eine Vielzahl von zweiten Ausnehmungen 7 in der ersten isolierenden Schicht 9 erzeugt, die jeweils die Stromaufweitungsschicht 8 bereichsweise freilegen. Zur Erzeugung der zweiten Ausnehmungen 7 wird ein Fotolack, wie etwa Hexamethyldisilazan (kurz HMDS), mit einer Höhe in vertikaler Richtung von in etwa 6 gm, auf die erste isolierende Schicht 9 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine zweite Fotolackmaske bildet. Mittels der zweiten Fotolackmaske wird die erste isolierende Schicht 9 mittels einem Ätzprozess, insbesondere einem Plasmaätzprozess, entfernt, sodass die
Stromaufweitungsschicht 8 bereichsweise freigelegt ist.
Die zweiten Ausnehmungen 7 sind an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet, wie beispielsweise in Verbindung mit dem Ausführungsbeispiel der Figur 13 dargestellt. Bei dem zweiten regelmäßigen Gitter handelt es sich beispielsweise um ein Viereckgitter.
Wie in der Figur 2 gezeigt, wird eine erste Ausnehmung 6 erzeugt, die die erste Halbleiterschicht 3 bereichsweise freilegt. Zur Erzeugung der ersten Ausnehmung 6 wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 6 gm, auf die erste isolierende Schicht 9 und die freigelegte Stromaufweitungsschicht 8 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine erste Fotolackmaske bildet. Mittels der ersten Fotolackmaske wird die erste isolierende Schicht 9, die Stromaufweitungsschicht 8, die zweite Halbleiterschicht 4 und die erste Halbleiterschicht 3 mittels einem Ätzprozess, insbesondere einem Plasmaätzprozess, entfernt, sodass die erste Halbleiterschicht 3 bereichsweise freigelegt ist. Die erste Ausnehmung 6 weist in etwa eine maximale Ausdehnung in lateralen Richtungen von in etwa 1,8 gm auf.
Die erste Ausnehmung 6 erstreckt sich entlang von Gitterlinien eines ersten regelmäßigen Gitters. Das erste regelmäßige Gitter ist insbesondere ein Viereckgitter.
In einem weiteren Verfahrensstadium, Figur 3, wird nach dem Erzeugen der ersten Ausnehmung 6 eine dielektrische Spiegelschicht 13 in der ersten Ausnehmung 6 aufgebracht. Die dielektrische Spiegelschicht 13 bedeckt nach dem Aufbringen die Seitenfläche und die Bodenfläche der ersten Ausnehmung 6. In diesem Ausführungsbeispiel ist die dielektrische Spiegelschicht 13 durch SiOg gebildet. Die SiOg-Schicht wird hier durch einen PECVD-Prozess aufgebracht. Bei der „PECVD" wird die dielektrische Spiegelschicht 13 unter Verwendung von Tetraethylorthosilikat (TEOS) hergestellt. Das TEOS ist die Quelle des Siliziums.
Die so erzeugte dielektrische Spiegelschicht 13 wird an der Bodenfläche der ersten Ausnehmung 6 derart entfernt, dass dort die erste Halbleiterschicht 3 freigelegt wird. Das Entfernen der dielektrischen Spiegelschicht 13 an der Bodenfläche ist über ein anisotropes Ätzverfahren realisiert. Die dielektrische Spiegelschicht 13 weist nach dem Ätzprozess eine Dicke in lateraler Richtung von in etwa 500 Nanometern auf.
Nachfolgend wird ein erster metallischer Spiegel 14 in der ersten Ausnehmung 6 erzeugt. Weiterhin wird eine Vielzahl von zweiten metallischen Spiegeln 15 in den zweiten Ausnehmungen 7 erzeugt.
Der erste metallische Spiegel 14 wird mit einer dritten Fotolackmaske erzeugt. Beispielsweise wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 4,8 pm, auf die erste isolierende Schicht 9 und die freigelegte Stromaufweitungsschicht 8 aufgebracht. Der Fotolack wird derart belichtet, dass dieser die dritte Fotolackmaske bildet.
Die zweiten metallischen Spiegel 15 werden mit einer vierten Fotolackmaske erzeugt.
Der erste Spiegel 14 und die zweiten Spiegel 15 umfassen eine Schichtenfolge. Beispielsweise weisen die Schichten der Schichtenfolge von der Halbleiterschichtenfolge 2 aus gesehen folgende Teilschichtenfolge auf: 20 nm ITO, 200 nm Ag, 50 nm Pt, 100 nm Ti, 120 nm Ni, 5 nm Ti. Der erste metallische Spiegel 14 füllt nach dem Erzeugen die erste Ausnehmung 6 vollständig aus. Weiterhin überragt der erste metallische Spiegel 14 die erste Ausnehmung 6 in vertikaler Richtung. Der Teil des metallischen Spiegels 14, der die erste Ausnehmung 6 in vertikaler Richtung überragt, überragt die erste Ausnehmung 6 auch in lateralen Richtungen. Das heißt, der erste metallische Spiegel 14 ist bereichsweise auf der ersten elektrisch isolierenden Schicht 9 angeordnet. Der auf der ersten elektrisch isolierenden Schicht 9 angeordnete Teil des ersten metallischen Spiegels 14 ist in lateralen Richtungen beanstandet zu jedem der auf der ersten elektrisch isolierenden Schicht 9 angeordneten Teile der zweiten metallischen Spiegel 15. Beispielsweise beträgt der Abstand in lateralen Richtungen in etwa 5 pm.
Die zweiten metallischen Spiegel 15 füllen nach dem Erzeugen die zweiten Ausnehmungen 7 vollständig aus. Jeweils einer der zweiten metallischen Spiegel 15 überragt jeweils eine der zweiten Ausnehmungen 6 in vertikaler Richtung und in lateralen Richtungen. Das heißt, jeder der zweiten metallischen Spiegel 15 ist bereichsweise auf der ersten elektrisch isolierenden Schicht 9 angeordnet.
Im Verfahrensstadium gemäß der Figur 4 wird auf der ersten isolierenden Schicht 9, dem ersten metallischen Spiegel 14 und den zweiten metallischen Spiegeln 15 eine weitere erste isolierende Schicht 10 aufgebracht. Die weitere erste isolierende Schicht 10 umfasst beispielsweise SiNx und weist eine Höhe in vertikaler Richtung von 350 nm auf.
Nachfolgend wird die weitere erste isolierende Schicht 10 mittels einer fünften Fotolackschicht derart strukturiert, dass eine erste Öffnung in der weiteren ersten isolierenden Schicht 10 erzeugt wird. Zur Erzeugung der ersten Öffnung wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 8 gm, auf die erste isolierende Schicht 9, den ersten metallischen Spiegel 14 und die zweiten metallischen Spiegel 15 aufgebracht. Der Fotolack wird derart belichtet, dass dieser die fünfte Fotolackmaske bildet. Mittels einem Plasmaätzprozess wird die erste Öffnung erzeugt.
Die erste Öffnung legt hier den ersten metallischen Spiegel 14 bereichsweise frei. Der freigelegte Bereich des ersten metallischen Spiegels 14 weist in dem Außenbereich eine Breite in lateralen Richtungen von in etwa 50 gm auf. Weiterhin ist der erste metallische Spiegel 14 durch die erste Öffnung auch in einem Innenbereich bereichsweise freigelegt. Der Außenbereich 28 ist beispielsweise in Verbindung mit der Figur 13 näher beschrieben.
In einem weiteren Verfahrensstadium gemäß der Figur 5 wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 3,9 gm, auf der weiteren ersten isolierenden Schicht 10 und dem freigelegten ersten metallischen Spiegel 14 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine sechste Fotolackmaske bildet. Die sechste Fotolackmaske bedeckt hier ausschließlich Bereiche zwischen dem ersten metallischen Spiegel 14 und den zweiten metallischen Spiegeln 15 sowie Bereiche über den zweiten metallischen Spiegeln 15. Bereiche über dem ersten metallischen Spiegel 14 sind hier frei von der sechsten Fotolackmaske . Eine erste Keimschicht 19 wird nachfolgend auf der sechsten Fotolackmaske und den freibleibenden Bereichen aufgebracht. Die erste Keimschicht 19 umfasst hier drei Teilschichten, die von dem ersten metallischen Spiegel 14 aus gesehen folgende Teilschichtenfolge aufweist: 20 nm Ti, 20 nm Pt, 200 nm Au.
Nachfolgend wird die sechste Fotolackmaske entfernt, sodass die erste Keimschicht 19 über dem Bereich des ersten metallischen Spiegels 14 angeordnet ist.
In dem Verfahrensstadium gemäß der Figur 6 wird auf der weiteren ersten isolierenden Schicht 10 und der ersten Keimschicht 19 eine Zwischenschicht 11 angeordnet. Auf dem ersten metallischen Spiegel 14 ist die Keimschicht 19 bereichsweise zwischen der Zwischenschicht 11 und der ersten Keimschicht 19 angeordnet. Bei der Zwischenschicht 11 handelt es sich um eine antireflektierende Schicht, die SiNx umfasst. Die Zwischenschicht 11 weist eine Höhe in vertikaler Richtung von in etwa 20 nm auf und wird mit einem chemischen Gasphasenabscheidungsprozess (englisch: Chemical Vapor Deposition, CVD) aufgebracht.
Nachfolgend wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 15 gm, auf der Zwischenschicht 11 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine siebte Fotolackmaske bildet. Bereiche, auf denen eine erste metallische Kontaktschicht 16 gewachsen wird, sind nicht von der siebten Fotolackmaske bedeckt. In diesen Bereichen wird die Zwischenschicht 11 derart mittels eines Ätzprozesses abgetragen, dass die erste Keimschicht 19 freigelegt wird. In einem weiteren Schritt wird auf die freigelegte erste Keimschicht 19 die erste metallische Kontaktschicht 16 erzeugt. Hier wird die erste metallische Kontaktschicht 16 mittels Elektroplattierens abgeschieden. Die erste metallische Kontaktschicht 16 umfasst Ni. Nach dem Abscheiden weist die erste metallische Kontaktschicht 16 eine Ausdehnung in vertikaler Richtung von in etwa 10 gm auf.
Nachfolgend ist es möglich, dass eine Ti-Schicht auf einer Deckfläche der ersten metallischen Kontaktschicht 16 aufgebracht wird. Bei der Ti-Schicht handelt es sich insbesondere um einen Haftungsverstärker. Die siebte Fotolackmaske wird nach dem Aufbringen der Ti-Schicht wieder abgelöst.
In einem weiteren Verfahrensstadium gemäß der Figur 7 wird eine zweite isolierende Schicht 12 auf der Zwischenschicht 11 und der ersten metallischen Kontaktschicht 16 angeordnet. Bei der zweiten isolierenden Schicht 12 handelt es sich um eine dielektrische Spiegelschicht. Die zweite isolierende Schicht 12 umfasst mehrere Teilschichten. Eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht umfasst SiOg mit einer Höhe und/oder Breite von 660 nm und eine der
Halbleiterschichtenfolge 2 zugewandte Teilschicht umfasst SiNx mit einer Höhe und/oder Breite von 250 nm. Die SiOg-
Schicht wird hier durch einen PECVD-Prozess unter Verwendung von Tetraethylorthosilikat (TEOS) aufgebracht.
Nachfolgend wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 8 gm, auf der zweiten isolierenden Schicht 12 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine achte Fotolackmaske bildet. Mittels der achten Fotomaske werden eine dritte Ausnehmung 30 und eine Vielzahl von vierten Ausnehmungen 31 durch einen Plasmaätzprozess erzeugt. Die dritte Ausnehmung 30 durchbricht die zweite isolierende Schicht 12, die über der ersten metallischen Kontaktschicht 16 angeordnet ist, vollständig, derart dass die dritte Ausnehmung 30 die erste metallische Kontaktschicht 16 bereichsweise freilegt. Weiterhin legt jeweils eine der vierten Ausnehmungen 31 jeweils einen der zweiten metallischen Spiegel 15 bereichsweise frei. Seitenflächen der vierten Ausnehmungen 31 sind in diesem Fall durch die weitere erste isolierende Schicht 10, die Zwischenschicht 11 und die zweite isolierende Schicht 12 gebildet.
Die dritte Ausnehmung 30 weist beispielsweise eine Ausdehnung in lateralen Richtungen von in etwa 90 gm auf. Jeweils eine der vierten Ausnehmungen 31 weist beispielsweise eine Ausdehnung in lateralen Richtungen von in etwa 10 gm auf.
In dem Verfahrensstadium gemäß der Figur 8 wird auf der zweiten isolierenden Schicht 12, in der dritten Ausnehmung 30 und in den vierten Ausnehmungen 31 eine zweite Keimschicht 20 und dritte Keimschichten 21 aufgebracht. Hierbei werden die zweite Keimschicht 20 und die dritten Keimschichten 21 in einem gemeinsamen Prozess aufgebracht. Die zweite Keimschicht 20 ist hierbei über der ersten metallischen Kontaktschicht 16 angeordnet und die dritten Keimschichten 21 über dem zweiten metallischen Spiegel 15. Die zweite Keimschicht 20 steht in der dritten Ausnehmung 30 in direktem Kontakt zu der ersten metallischen Kontaktschicht 16. Weiterhin steht jeweils eine der dritten Keimschichten 21 in jeweils einer der vierten Ausnehmungen 31 in direktem Kontakt zu jeweils einem der zweiten metallischen Spiegel 15. Nachfolgend wird ein Fotolack mit einer Höhe in vertikaler Richtung von in etwa 75 gm auf der zweiten Keimschicht 20 und den dritten Keimschichten 21 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine neunte Fotolackmaske bildet. Ein Bereich, auf dem eine zweite metallische Kontaktschicht 17 gewachsen wird, ist nicht von der neunten Fotolackmaske bedeckt. In diesem Bereich liegt die zweite Keimschicht 20 frei. Weiterhin sind Bereiche, auf denen dritte metallische Kontaktschichten 18 gewachsen werden, nicht von der neunten Fotolackmaske bedeckt. In diesen Bereichen liegen die dritten Keimschichten 21 frei.
In einem weiteren Schritt wird auf die freigelegte zweite Keimschicht 20 die zweite metallische Kontaktschicht 17 erzeugt. Hier wird die zweite metallische Kontaktschicht 17 mittels Elektroplattierens abgeschieden. Die zweite metallische Kontaktschicht 17 umfasst Ni. Nach dem Abscheiden weist die zweite metallische Kontaktschicht 17 eine Ausdehnung in vertikaler Richtung von in etwa 15 gm auf.
In dem gleichen Prozessschritt, in dem die zweite metallische Kontaktschicht 17 erzeugt wird, werden auf den freigelegten dritten Keimschichten 21 die dritten metallischen Kontaktschichten 18 erzeugt. Hier werden die dritten metallischen Kontaktschichten 18 ebenfalls mittels Elektroplattierens abgeschieden. Das heißt, auch die dritten metallischen Kontaktschichten 18 umfassen Ni und weisen jeweils eine Ausdehnung in vertikaler Richtung von in etwa 15 gm auf.
Nachfolgend wird die achte Fotolackschicht entfernt. Gemäß dem Verfahrensstadium der Figur 9 wird die zweite Keimschicht 20, die in lateralen Richtungen neben der zweiten metallischen Kontaktschicht 17 angeordnet ist, mittels eines nasschemischen Ätzprozesses entfernt. Weiterhin werden die dritten Keimschichten 21, die in lateralen Richtungen neben den dritten metallischen Kontaktschichten 18 angeordnet sind, mittels eines nasschemischen Ätzprozesses entfernt.
In einem weiteren Schritt werden die zweite metallische Kontaktschicht 17 und die dritten metallischen Kontaktschichten 18 planarisiert. Beispielsweise werden die zweite metallische Kontaktschicht 17 und die dritten metallischen Kontaktschichten 18 mittels eines Schleifprozesses planarisiert, derart dass eine Deckfläche die zweite metallische Kontaktschicht 17 und eine Deckfläche der dritten metallischen Kontaktschichten 18 in einer gemeinsamen Ebene liegen.
Nachfolgend ist es möglich, dass die Deckfläche der zweiten metallischen Kontaktschicht 17 und die Deckfläche der dritten metallischen Kontaktschichten 18 mittels eines chemisch mechanischen Polierprozesses poliert werden.
In dem Verfahrensstadium gemäß der Figur 10 wird jeweils eine Lötschicht 22 auf der zweiten metallischen Kontaktschicht 17 und auf den dritten metallischen Kontaktschichten 18 aufgebracht. Die Lötschichten 22 umfassen hier beispielsweise Teilschichten. Eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht der Lötschichten 22 umfasst Ni mit einer Ausdehnung in vertikaler Richtung von in etwa 10 nm und eine der Halbleiterschichtenfolge 2 abgewandte Teilschicht der Lötschichten 22 umfasst Au mit einer Ausdehnung in vertikaler Richtung von in etwa 100 nm. Die Lötschichten 22 bedecken jeweils die Deckfläche der zweiten metallischen Kontaktschicht 17 und die Deckfläche der dritten metallischen Kontaktschichten 18 vollständig.
In einem weiteren Verfahrensstadium gemäß der Figur 11 wird ein Hilfsträger 23 auf der zweiten metallischen Kontaktschicht 17 und den dritten metallischen
Kontaktschichten 18 aufgebracht. Hier wird der Hilfsträger 23 auf die Lötschichten 22 aufgebracht. Nachfolgend wird ein Aufwachssubstrat 5 der Halbleiterschichtenfolge 2 abgelöst.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem Ausführungsbeispiel der Figur 12 kann insbesondere mit dem beschriebenen Verfahren in Verbindung mit den Figuren 1 bis 11 hergestellt sein. Der strahlungsemittierende Halbleiterchip 1 weist eine Halbleiterschichtenfolge 2 mit einer ersten Halbleiterschicht 3 und einer zweiten Halbleiterschicht 4 auf. Zwischen der ersten Halbleiterschicht 3 und der zweiten Halbleiterschicht 4 ist ein aktiver Bereich 25 angeordnet.
Weiterhin umfasst der strahlungsemittierende Halbleiterchip 1 einen ersten metallischen Spiegel 14, mit dem Ladungsträger in die erste Halbleiterschicht 3 einprägbar sind. Auf dem ersten metallischen Spiegel 14 ist eine weitere erste isolierende Schicht 10 angeordnet, die eine erste Öffnung aufweist. In der ersten Öffnung ist eine erste Keimschicht 19 angeordnet. Die erste Keimschicht 19 ist bereichsweise auch auf der weiteren ersten isolierenden Schicht 10 angeordnet.
Auf der ersten Keimschicht 19 ist weiterhin bereichsweise eine Zwischenschicht 11 angeordnet. Die Zwischenschicht 11 gibt hier einen lateralen Bereich der ersten Keimschicht 19 vor, auf dem eine erste metallische Kontaktschicht 16 angeordnet ist.
Weiterhin ist auf der ersten metallischen Kontaktschicht 16 eine zweite isolierende Schicht 12 angeordnet. In einem Außenbereich 28 weist die zweite isolierende Schicht 12 eine dritte Ausnehmung 30 auf. In einem Innenbereich 29 überdeckt die zweite isolierende Schicht 12 die erste metallische Kontaktschicht 16 vollständig. Der Außenbereich 28 und der Innenbereich 29 sind beispielsweise in Verbindung mit der Figur 13 näher beschrieben.
Auf der ersten metallischen Kontaktschicht 16 im Außenbereich 28 ist weiterhin eine zweite Keimschicht 20 angeordnet. Die zweite Keimschicht 20 ist in der dritten Ausnehmung 30 angeordnet. Weiterhin ist die zweite Keimschicht 20 bereichsweise auf der zweiten isolierenden Schicht 12 angeordnet .
Auf der zweiten Keimschicht 20 ist eine zweite metallische Kontaktschicht 17 angeordnet. Auf der zweiten metallischen Kontaktschicht 17 ist wiederum eine Lötschicht 22 angeordnet.
In lateralen Richtungen beabstandet zu dem ersten metallischen Spiegel 14 umfasst der strahlungsemittierende Halbleiterchip zweite metallische Spiegel 15, mit dem Ladungsträger in die zweite Halbleiterschicht 4 einprägbar sind. Auf den zweiten metallischen Spiegeln 15 sind jeweils die weitere erste isolierende Schicht 10, die Zwischenschicht 11 und die zweite isolierende Schicht angeordnet. In der weiteren ersten isolierenden Schicht 10, der Zwischenschicht 11 und der zweiten isolierenden Schicht sind über den zweiten metallischen Spiegeln 15 jeweils eine vierte Ausnehmung 31 angeordnet. In den vierten Ausnehmungen 31 ist jeweils eine dritte Keimschicht 21 angeordnet. Die dritten Keimschichten 21 sind bereichsweise auch auf der weiteren ersten isolierenden Schicht 10 angeordnet.
Auf den dritten Keimschichten 21 ist jeweils eine dritte metallische Kontaktschicht 18 angeordnet. Auf den dritten metallischen Kontaktschichten 18 ist wiederum jeweils eine Lötschicht 22 angeordnet.
Der erste metallische Spiegel 14 erstreckt sich bereichsweise durch die zweite Halbleiterschicht 2 hindurch bis in die erste Halbleiterschicht 3 hinein. Das heißt, der aktive Bereich 25 wird durch den ersten metallischen Spiegel 14 durchbrochen und strukturiert. Der erste metallische Spiegel 14 strukturiert den aktiven Bereich 25 hier in mehrere Teilbereiche 26 des aktiven Bereichs 25. Jeder Teilbereich 26 des aktiven Bereichs 25 ist dazu ausgebildet, elektromagnetische Strahlung zu erzeugen und über einen zugeordneten Emissionsbereich 27 auszusenden. Alle Emissionsbereiche 27 bilden eine Strahlungsaustrittsfläche 24 des strahlungsemittierenden Halbleiterchips 1.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem Ausführungsbeispiel der Figur 13 umfasst eine Vielzahl von Emissionsbereichen 27, die durch den ersten metallischen Spiegel 14 in lateralen Richtungen getrennt sind.
Der erste metallische Spiegel 14 und das erste metallische Kontaktelement 16 erstrecken sich entlang von Gitterlinien eines ersten regelmäßigen Gitters. Die Emissionsbereiche 27 sind an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet. Die Gitterpunkte des zweiten regelmäßigen Gitters sind hier zwischen den Gitterlinien des ersten regelmäßigen Gitters angeordnet. Das heißt, der erste metallische Spiegel 14 weist eine Vielzahl von Aussparungen 32 auf, die jeweils eine laterale Ausdehnung einer der Emissionsbereiche 27 vorgeben .
Der strahlungsemittierende Halbleiterchip 1 weist einen Außenbereich 28 und einen Innenbereich 29 auf. Der Außenbereich 28 erstreckt sich entlang von äußeren Gitterlinien des ersten regelmäßigen Gitters. Der Außenbereich 28 ist in lateralen Richtungen beabstandet zu den Emissionsbereichen 27 des strahlungsemittierenden Halbleiterchips 2 angeordnet. Das heißt, der Außenbereich 28 umgibt die Emissionsbereiche 27 im Innenbereich 29 in lateralen Richtungen vollständig.
Weiterhin kennzeichnet die Linie zwischen den Punkten A und B einen Schnitt in vertikaler Richtung, dessen Position auch in den Figuren 1 bis 12 dargestellt ist.
In Verbindung mit der Figur 14 gibt die gestrichelte Linie zwischen C und D eine Schnittlinie der schematischen Schnittdarstellungen gemäß der Figuren 1 bis 12 an.
Die in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren
Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen . Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 strahlungsemittierender Halbleiterchip
2 Halbleiterschichtenfolge
3 erste Halbleiterschicht
4 zweite Halbleiterschicht
5 Aufwachssubstrat
6 erste Ausnehmung
7 zweite Ausnehmung
8 Stromaufweitungsschicht
9 erste isolierende Schicht
10 weitere erste isolierende Schicht
11 Zwischenschicht
12 zweite isolierende Schicht
13 dielektrische Spiegelschicht
14 erster metallischer Spiegel
15 zweiter metallischer Spiegel
16 erste metallische Kontaktschicht
17 zweite metallische Kontaktschicht
18 dritte metallische Kontaktschicht
19 erste Keimschicht
20 zweite Keimschicht
21 dritte Keimschicht
22 Lötschicht
23 Hilfsträger
24 Strahlungsaustrittsfläche
25 aktiver Bereich
26 Teilbereich aktiver Bereich
27 Emissionsbereich
28 Außenbereich
29 Innenbereich
30 dritte Ausnehmung
31 vierte Ausnehmung 32 Aussparung

Claims

Patentansprüche
1. Strahlungsemittierender Halbleiterchip (1) mit:
- einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4),
- einem ersten metallischen Spiegel (14), mit dem Ladungsträger in die erste Halbleiterschicht (3) einprägbar sind,
- einer ersten metallischen Kontaktschicht (16), die auf dem ersten metallischen Spiegel (14) angeordnet ist, und
- einer zweiten metallischen Kontaktschicht (17), die auf der ersten metallischen Kontaktschicht (16) angeordnet ist, wobei
- zwischen der ersten metallischen Kontaktschicht(16) und dem ersten metallischen Spiegel (14) eine erste Keimschicht (19) angeordnet ist, und
- zwischen der ersten metallischen Kontaktschicht (16) und der zweiten metallischen Kontaktschicht (17) eine zweite Keimschicht (20) angeordnet ist, wobei
- der strahlungsemittierende Halbleiterchip (1) eine Strahlungsaustrittsfläche (24) mit einer Vielzahl von Emissionsbereichen (27) umfasst, und
- der erste metallische Spiegel (14) eine Vielzahl von Aussparungen (32) aufweist, die jeweils eine laterale Ausdehnung eines der Emissionsbereiche (27) vorgeben.
2. Strahlungsemittierender Halbleiterchip (1) nach dem vorhergehenden Anspruch, mit
- einer Vielzahl von zweiten metallischen Spiegeln (15), mit denen jeweils Ladungsträger in die zweite Halbleiterschicht (4) einprägbar sind, und
- einer Vielzahl von dritten metallischen Kontaktschichten (18), wobei - auf den zweiten metallischen Spiegeln (15) jeweils eine der dritten metallischen Kontaktschichten (18) angeordnet ist, und
- zwischen den dritten metallischen Kontaktschichten (18) und den zweiten metallischen Spiegeln (15) jeweils eine dritte Keimschicht (21) angeordnet ist.
3. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem die zweite metallische Kontaktschicht (17) in lateralen Richtungen alle zweiten metallischen Spiegel (15) umgibt.
4. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine erste isolierende Schicht (9) zwischen dem ersten metallischen Spiegel (14) und/oder dem zweiten metallischen Spiegel (15) und der Halbleiterschichtenfolge (2) angeordnet ist.
5. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem auf der ersten isolierenden Schicht (9) eine Zwischenschicht (11) angeordnet ist.
6. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem zwischen der ersten metallischen Kontaktschicht (16) und den dritten metallischen Kontaktschichten (18) eine zweite isolierende Schicht (12) angeordnet ist.
7. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine Stromaufweitungsschicht (8) zwischen dem zweiten metallischen Spiegel (15) und der Halbleiterschichtenfolge (2) angeordnet ist.
8. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine Strahlungsaustrittsfläche (24) der Halbleiterschichtenfolge (2) frei von einem Aufwachssubstrat (5) ist.
9. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) mit den Schritten:
- Bereitstellen einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4),
- Erzeugen einer ersten Ausnehmung (6), die die erste Halbleiterschicht (3) bereichsweise freilegt,
- Erzeugen eines ersten metallischen Spiegels (14) in der ersten Ausnehmung (6),
- Aufbringen einer ersten Keimschicht (19) auf den ersten metallischen Spiegel (14),
- Abscheiden einer ersten metallischen Kontaktschicht (16) auf der ersten Keimschicht (19),
- Aufbringen einer zweiten Keimschicht (20) auf der ersten metallischen Kontaktschicht,
- Abscheiden einer zweiten metallischen Kontaktschicht (17) auf der zweiten Keimschicht (20),
- Aufbringen einer ersten isolierenden Schicht (9) auf der Halbleiterschichtenfolge (2), und
- Erzeugen einer Vielzahl von zweiten Ausnehmungen (7) in der ersten isolierenden Schicht (9), die jeweils die zweite Halbleiterschicht (4) bereichsweise freilegen.
10. Verfahren nach dem vorhergehenden Anspruch, wobei sich die erste Ausnehmung (6) entlang von Gitterlinien eines regelmäßigen Gitters erstreckt.
11. Verfahren nach Anspruch 9 mit den weiteren Schritten:
- Erzeugen eines zweiten metallischen Spiegels (15) in jeweils einer der zweiten Ausnehmungen (7),
- Aufbringen einer dritten Keimschicht (21) auf jeweils einer der zweiten metallischen Spiegel (15), und
- Abscheiden von einer dritten metallischen Kontaktschicht (18) auf jeweils einer der dritten Keimschichten (21).
12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die zweite metallische Kontaktschicht (17) und die dritten metallischen Kontaktschichten (18) planarisiert werden.
13. Verfahren nach einem der Ansprüche 11 bis 12, wobei die erste metallische Kontaktschicht (16), die zweite metallische Kontaktschicht (17) und/oder die dritten metallischen Kontaktschichten (18) mittels Elektroplattierens abgeschieden werden.
14. Verfahren nach einem der Ansprüche 9 bis 13, wobei jeweils eine Lötschicht (22) auf der zweiten metallischen Kontaktschicht (17) und auf den dritten metallischen Kontaktschichten (18) aufgebracht wird.
15. Verfahren nach einem der Ansprüche 9 bis 14, wobei ein Hilfsträger (23) auf der zweiten metallischen Kontaktschicht (17) und den dritten metallischen Kontaktschichten (18) aufgebracht wird.
16. Verfahren nach einem der Ansprüche 9 bis 15, wobei ein Aufwachssubstrat (5) der Halbleiterschichtenfolge (2) abgelöst wird.
PCT/EP2021/050167 2020-01-21 2021-01-07 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips WO2021148250A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/793,049 US20230047118A1 (en) 2020-01-21 2021-01-07 Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020200621.0A DE102020200621A1 (de) 2020-01-21 2020-01-21 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102020200621.0 2020-01-21

Publications (1)

Publication Number Publication Date
WO2021148250A1 true WO2021148250A1 (de) 2021-07-29

Family

ID=74181195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/050167 WO2021148250A1 (de) 2020-01-21 2021-01-07 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Country Status (3)

Country Link
US (1) US20230047118A1 (de)
DE (1) DE102020200621A1 (de)
WO (1) WO2021148250A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20190385513A1 (en) * 2016-12-22 2019-12-19 Sharp Kabushiki Kaisha Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192782A (ja) 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102018128692A1 (de) 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
US20190385513A1 (en) * 2016-12-22 2019-12-19 Sharp Kabushiki Kaisha Display device
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Also Published As

Publication number Publication date
US20230047118A1 (en) 2023-02-16
DE102020200621A1 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
DE102007030129A1 (de) Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
DE102013109316A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014012760A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102013110853A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013200509A1 (de) Optoelektronischer Halbleiterchip
WO2017178627A1 (de) Optoelektronischer halbleiterchip
DE102014105999A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2021148250A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102016101612A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018105786A1 (de) Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
DE102018107470A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21700180

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21700180

Country of ref document: EP

Kind code of ref document: A1