WO2020115226A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2020115226A1
WO2020115226A1 PCT/EP2019/083855 EP2019083855W WO2020115226A1 WO 2020115226 A1 WO2020115226 A1 WO 2020115226A1 EP 2019083855 W EP2019083855 W EP 2019083855W WO 2020115226 A1 WO2020115226 A1 WO 2020115226A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
contact structure
semiconductor
semiconductor chip
Prior art date
Application number
PCT/EP2019/083855
Other languages
English (en)
French (fr)
Inventor
Tansen Varghese
Wolfgang Schmid
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/311,643 priority Critical patent/US11916167B2/en
Publication of WO2020115226A1 publication Critical patent/WO2020115226A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • An optoelectronic semiconductor chip is specified.
  • Another object to be solved is a method for producing such
  • the active layer generates or absorbs primary electromagnetic radiation.
  • the semiconductor layer sequence is based, for example, on a II IV compound semiconductor material.
  • semiconductor material is a
  • Nitride compound semiconductor material such as Al n In ] __ nm Ga m N, or around a phosphide compound semiconductor material such as
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or
  • Semiconductor layer sequence ie Al, As, Ga, In, N or P, specified, even if these can be partially replaced and / or supplemented by small amounts of other substances.
  • the semiconductor layer sequence can also be based on ZnSSe or GaSb.
  • the active layer of the semiconductor layer sequence contains in particular at least one pn junction and / or at least one quantum well structure in the form of a single one
  • Quantum wells SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • MQW multi-quantum well structure
  • semiconductor chip exactly one connected, in particular simply connected, active layer.
  • the active layer can also be segmented.
  • the active layer can operate as intended
  • a semiconductor chip is understood here and below to mean an element which can be handled and electrically contacted separately.
  • a semiconductor chip is created by singling out a wafer composite. Side faces of such
  • a semiconductor chip can show traces from the separation process.
  • a semiconductor chip preferably comprises exactly one originally contiguous region of the semiconductor layer sequence that has grown in the wafer composite.
  • the semiconductor layer sequence of the semiconductor chip is preferably designed to be coherent.
  • the lateral dimension of the semiconductor chip is, for example, at most 1% or
  • Direction is a direction parallel to
  • the radiation side and the back are mutually
  • the radiation side and the rear side are preferably formed from the semiconductor material of the semiconductor layer sequence.
  • the radiation side and the back preferably run essentially parallel to one another and parallel to one
  • the first conductivity type can be n-type or p-type.
  • the second conductivity type is preferably complementary to the first conductivity type, ie it is p-type or n- conductive.
  • the first and / or the second semiconductor layer can have a plurality of layers grown over one another
  • Semiconductor chip a first contact structure and a second contact structure for electrical contacting the
  • the first and / or second contact structure can comprise or consist of metal and / or a transparent conductive oxide.
  • the first and / or second contact structure can be constructed in multiple layers or in one piece.
  • the contact structures are used in particular for injecting charge carriers into the semiconductor layer sequence.
  • the first and / or the second contact structure are in some cases in direct contact with the semiconductor layer sequence.
  • the second contact structure extends at least in sections parallel or essentially parallel to the main extension plane of the rear side.
  • Top view of the back can be considered the second
  • Contact structure cover a part of the back, for example at least 50% or at least 75% of the back.
  • the second contact structure is preferably direct
  • the second contact structure borders, for example, directly on the second semiconductor layer.
  • second charge carriers such as holes or electrons, are injected into the second semiconductor layer during normal operation.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • the first contact structure is directly adjacent to the first, for example
  • first charge carriers such as
  • Electrons or holes injected into the first semiconductor layer are Electrons or holes injected into the first semiconductor layer.
  • the radiation side is set up for coupling or decoupling the primary radiation into or out of the semiconductor layer sequence.
  • the radiation side is set up for coupling or decoupling the primary radiation into or out of the semiconductor layer sequence.
  • Layer absorbed primary radiation is coupled out of the semiconductor layer sequence via the radiation side or coupled into the semiconductor layer sequence.
  • the radiation side can face a carrier, for example a growth substrate for the semiconductor layer sequence.
  • the primary radiation then arrives, for example, from the semiconductor layer sequence via the radiation side and penetrates into the carrier. After crossing the carrier, the primary radiation can then be coupled out of the semiconductor chip.
  • the back is structured and comprises scatter structures.
  • the scattering structures are for the scattering and deflection of the primary radiation set up.
  • the height of the scattering structures measured perpendicular to
  • Main extension plane of the active layer and / or a width of the scattering structures, measured in the direction parallel to the main extension plane of the active layer, on average
  • the average height and / or width can be at most 5l or at most 3l.
  • Scattering structures is, for example, at most 5l or at most 3l. For example, at least 50% or
  • the back has, for example, an average roughness of at least 300 nm or at least 500 nm or at least 1 gm.
  • the average roughness can be at most 3 gm or at most 2 pm. To determine the average roughness, preference is given to the entire area
  • the scattering structures are, for example, from one
  • the scattering structures are preferably formed from the material of the semiconductor layer sequence.
  • the scatter structures are, for example, elevations on the back or depressions in the back.
  • the elevations and / or depressions can be pyramid-shaped or conical or truncated pyramid-shaped or
  • the spreading structures can be frustoconical.
  • the spreading structures can be frustoconical.
  • the rear In the area of the scattering structures, the rear preferably borders on electrically insulating material. This means that in the area of the scattering structures, the rear side is preferably neither electrically connected to the first contact structure nor to the second contact structure.
  • Semiconductor layer sequence with a radiation side, a first semiconductor layer of a first conductivity type, an active layer, a second semiconductor layer of a second conductivity type and a rear side, which are arranged one above the other in this order.
  • the active layer generates or absorbs during normal operation
  • the optoelectronic semiconductor chip comprises a first contact structure and a second contact structure for electrical
  • Contact structure is arranged on the back and is in electrical contact with the second semiconductor layer.
  • the radiation side is for coupling or decoupling the
  • the back is structured and includes scattering structures that are used to scatter and redirect the
  • the present invention is based in particular on the knowledge that a structured semiconductor layer sequence affects the efficiency of the semiconductor chip, in particular one radiation-emitting semiconductor chips, improved.
  • the spreading structures are redistributed
  • the redistribution has the advantage that the probability of primary radiation due to total reflection within the semiconductor layer sequence
  • the radiation side and the functional layers in the area of the radiation side can be optimized without their properties being negatively influenced due to a structuring.
  • the mirror is reflective of the primary radiation generated or absorbed in the active layer.
  • the mirror covers at least 50% or at least 75% or at least 90% of the back of the semiconductor layer sequence.
  • the mirror has one for the primary radiation
  • the reflectivity is preferably given at the wavelength l at which the primary radiation has a global intensity maximum.
  • the metallic layer of the mirror can be formed by the first contact structure and / or the second contact structure. Alternatively, the metallic layer can also be different from the first contact structure and the second contact structure. For example, the metallic one
  • the radiation side is smooth within the scope of the manufacturing tolerance.
  • the radiation side is not structured, that is to say is not specifically provided with structures.
  • an average roughness of the radiation side is at most 100 nm or at most 50 nm or at most 10 nm
  • Radiation side is smooth, the layers or materials adjacent to the radiation side can with respect to their
  • the first contact structure extends from the rear through the second semiconductor layer and the active layer into the first semiconductor layer.
  • the first contact structure can completely penetrate the first semiconductor layer or open into the first semiconductor layer.
  • the first contact structure can the semiconductor layer sequence from the back to
  • the semiconductor layer sequence comprises one or more cutouts which are filled with the first contact structure.
  • the first contact structure can extend in sections parallel or essentially parallel to the main extension plane of the rear side. Top view of the back
  • Semiconductor layer sequence can be arranged. A part of
  • the radiation side for example at most 25% or at most 10%, can then be covered by the first contact structure.
  • the optoelectronic semiconductor chip a current spreading layer on a side of the active layer facing away from the second semiconductor layer.
  • the current spreading layer is one of them
  • the current spreading layer has a higher one lateral conductivity for the first charge carriers as layers adjacent to the current spreading layer or
  • the first charge carriers are those in operation via the first contact structure of the semiconductor chip.
  • the current spreading layer can be part of the
  • the current spreading layer itself is a semiconductor layer.
  • the current spreading layer itself is a semiconductor layer.
  • the doping concentration is a compound having the doping concentration of the doping concentration of the doping concentration of the doping concentration of the doping concentration of the doping concentration of the doping concentration of the doping concentration of
  • Current spreading layer then at least I-IO ⁇ cm- ⁇ or at least 5 ⁇ IO ⁇ cm- ⁇ or at least I-IO ⁇ cm- ⁇ .
  • Semiconductor layer sequence is arranged on the radiation side.
  • the current spreading layer is then preferably based on one of the materials of the semiconductor layer sequence
  • conductive material such as a transparent conductive oxide, TCO for short, in particular indium tin oxide, ITO for short.
  • the conductivity of the current spreading layer can benefit from the fact that the structuring of the
  • Distribution of the first charge carriers facilitated. According to at least one embodiment, between the
  • a planarization layer is arranged on the back and the mirror, which is smooth on the side facing the mirror within the scope of the manufacturing tolerance.
  • an average roughness of the side of the planarization layer facing the mirror is at most 100 nm or at most 50 nm or at most 10 nm
  • Planarization layer preferably comprises a dielectric material, such as SiOg, SiN, NbgOg, TiOg, MgFg,
  • the planarization layer is particularly preferably transparent to the primary radiation.
  • the planarization layer fills the spaces between the
  • the mirror can be applied to such a smooth surface more easily and can be designed more efficiently.
  • the planarization layer can be in direct contact with the back, in particular the scattering structures.
  • the planarization layer preferably has for the
  • Planarization layer one by at least 0.5 or refractive index at least 1.0 smaller than that
  • Semiconductor chip a carrier on the radiation side, the carrier carrying the semiconductor layer sequence and mechanically stabilizing.
  • the carrier is particularly transparent or clear for the primary radiation.
  • the semiconductor chip is then, for example, a volume emitter.
  • the carrier on the radiation side can be the growth substrate of the semiconductor layer sequence. Then the semiconductor layer sequence preferably borders directly on the carrier. Alternatively, the carrier on the
  • Semiconductor layer sequence can be applied. Then there is, for example, one between the carrier and the radiation side
  • Connection layer for example an adhesive layer, such as a silicone-based adhesive layer, arranged.
  • connection layer is preferably also transparent or clear for the primary radiation.
  • the carrier is based on glass or glass ceramic or ceramic or one on the radiation side
  • Semiconductor material such as GaP or SiC, or sapphire or
  • the carrier has, for example, a thickness, measured perpendicular to the main extension plane of the active layer, of at least 50 gm or at least 100 gm. When viewed in plan view of the radiation side, the carrier preferably covers a large part, for example at least 75% or at least 90% or 100%, of the radiation side.
  • the semiconductor chip comprises a carrier on the back. The carrier supports and stabilizes the semiconductor layer sequence
  • the carrier on the back can be a metal carrier or semiconductor carrier or ceramic carrier.
  • the carrier is based on silicon.
  • the carrier on the back has, for example, a thickness, measured perpendicular to the main direction of extension of the active layer, of at least 50 gm or at least 100 gm.
  • the carrier on the back can be electrically conductive.
  • the backing can be impermeable to the
  • a carrier is arranged on the back, there is preferably no self-supporting carrier on the radiation side
  • the semiconductor chip is then
  • a carrier is arranged on the radiation side, then no self-supporting carrier is preferably arranged on the back.
  • the carrier is, for example, the only self-supporting component of the semiconductor chip.
  • the first contact structure can also be arranged at least in sections between the carrier on the rear side and the semiconductor layer sequence.
  • the mirror is between the semiconductor layer sequence and that on the
  • the semiconductor chip is a flip chip or a thin film chip.
  • contact elements for external electrical contacting of the semiconductor chip are preferably all arranged on the rear side of the semiconductor layer sequence and are exposed in the unmounted state of the semiconductor chip on a side facing away from the semiconductor layer sequence.
  • the growth substrate is the
  • Semiconductor layer sequence of mechanically stabilizing supports is then preferably formed on the back.
  • Semiconductor chips can be arranged on the side of the carrier facing the semiconductor layer sequence and in
  • a contact element can be arranged on the side of the carrier facing away from the semiconductor layer sequence and in the unassembled state of the
  • Another contact element is then preferably on the side of the semiconductor layer sequence facing
  • the mirror comprises a metallic layer and one or more arranged between the metallic layer and the back
  • dielectric layers A combination of one or more dielectric layers with a metallic layer can result in a particularly high reflectivity for the Lead primary radiation.
  • the dielectric layers each have, for example, thicknesses between 0.2 l and 0.5 l.
  • Each of the dielectric layers can, for example, comprise or consist of one of the following materials: SiOg, SiN, NbgOg, TiOg, MgFg, TagOg, AlgO, HfOg
  • the method is particularly suitable for producing an optoelectronic semiconductor chip as just described. This means that all of the features disclosed in connection with the semiconductor chip are also disclosed for the method and vice versa.
  • the method for producing an optoelectronic semiconductor chip comprises a step A) in which a semiconductor layer sequence is provided on a substrate.
  • Semiconductor layer sequence comprises, starting from the substrate, a first semiconductor layer of a first conductivity type, an active layer and a second semiconductor layer of a second conductivity type in this order.
  • the active layer When used as intended, the active layer generates or absorbs primary electromagnetic radiation.
  • the substrate can be the growth substrate for the semiconductor layer sequence.
  • the substrate is a substrate different from the growth substrate, on which the semiconductor layer sequence after the
  • the growth substrate can already be detached in step A).
  • the substrate is a
  • the substrate is preferably transparent.
  • the method comprises a step B), in which a step facing away from the substrate
  • the rear can be structured, for example
  • the etchant can be a wet chemical or dry chemical etchant.
  • a mask can be used for structuring.
  • the method comprises a step C) in which a first contact structure and a second contact structure are formed.
  • Contact structure is arranged on the back and in electrical contact with the second semiconductor layer
  • the first contact structure is brought into electrical contact with the first semiconductor layer.
  • Steps A) to C) are preferably carried out in the order given and in succession.
  • a mirror is formed on the rear side after step B), which mirror is reflective of the primary radiation generated or absorbed in the active layer.
  • one or more dielectric are first used to apply the mirror
  • Contact structure formed so that it extends from the back through the second semiconductor layer and the active layer into the first semiconductor layer.
  • the recesses then extend from the back through the second semiconductor layer and the active layer into the first semiconductor layer.
  • Recesses can be completely through the first
  • Semiconductor layer is electrically connected to the first contact structure.
  • one is carried out after step B) and before the mirror is applied
  • planarization layer is then preferably polished until that facing away from the semiconductor layer sequence Side of the planarization layer within the framework of the
  • Manufacturing tolerance is smooth and / or flat.
  • a carrier is formed on the rear side after step C) and the substrate is then detached from the semiconductor layer sequence.
  • the substrate can form the carrier of the semiconductor chip.
  • FIG. 1 and 2 show exemplary embodiments of an optoelectronic semiconductor chip in a cross-sectional view
  • Embodiment for producing an optoelectronic semiconductor chip Embodiment for producing an optoelectronic semiconductor chip.
  • FIG. 1 shows a first exemplary embodiment of an optoelectronic semiconductor chip 100 in a cross-sectional view.
  • the semiconductor chip 100 comprises one
  • Semiconductor layer sequence 1 with a first semiconductor layer 11, a second semiconductor layer 12 and an active one Layer 13 between the first semiconductor layer 11 and the second semiconductor layer 12.
  • the active layer 13 is set up to operate as intended
  • the semiconductor chip 100 is therefore one
  • the semiconductor layer sequence 1 is based, for example, on InGaAlP.
  • the active layer 13 emits during operation
  • 12 is n-type. Reverse doping would also be possible.
  • the semiconductor layer sequence 1 comprises a radiation side 10 and one opposite the radiation side 10
  • the radiation side 10 and the rear side 14 form cover surfaces of the semiconductor layer sequence 1 and are formed from the semiconductor material of the semiconductor layer sequence 1.
  • the first semiconductor layer 11 is the
  • the scattering structures 410 are set up to scatter and redirect the generated primary radiation, so that the primary radiation is not due to total reflection
  • the scattering structures 410 have medium heights and / or widths of at least l / 4, where l is the
  • Primary radiation has an intensity maximum.
  • the semiconductor chip 100 further comprises a first one
  • Contact structure 31 and a second contact structure 32 which are set up for electrical contacting of the semiconductor layer sequence 1.
  • the contact structures 31, 32 are
  • the first contact structure 31 is in electrical contact with the first semiconductor layer 11.
  • the first contact structure 31 extends in sections along the rear side 14 and covers a part of the rear side 14 when viewed in a top view of the rear side 14. Furthermore, the first extends
  • a contact pad 311 is applied to the radiation side and is electrically conductively connected to the first contact structure 31.
  • the contact pad 311 is formed from a metal, for example.
  • the contact pad 311 is also
  • the current spreading layer 15 covers, for example, a large part of the radiation side 10.
  • the current spreading layer 15 is preferably formed from a material transparent to the primary radiation, in particular a TCO, such as ITO.
  • a first contact element 310 for external electrical contacting of the semiconductor chip 100 is applied on the rear side 14.
  • the first contact element 310 is electrically conductively connected to the first contact structure 31.
  • the first contact element 310 is formed, for example, from metal. Furthermore, the first contact element 310 is exposed on a side of the semiconductor chip 100 facing away from the radiation side 10.
  • Contact element 310 first charge carrier, for example
  • the second contact structure 32 is applied on the rear side 14 of the semiconductor layer sequence 1 and extends along the rear side 14
  • Top view views second contact structure 32 at least 50% or at least 75% of the back.
  • Contact structure 32 is in contact areas 321 in direct mechanical and electrical contact with the rear side 14 of the semiconductor layer sequence 1.
  • the rear side 14 is not structured, but for example flat and / or smooth. Outside the contact area 321, the rear side 14 is structured.
  • the second contact structure 32 is electrically conductively connected to a second contact element 320.
  • the second contact element 320 like the first contact element 310, is applied on the rear side 14 and is used for external
  • the semiconductor chip 100 in FIG. 1 is a so-called flip chip.
  • second charge carriers for example electrons
  • the first contact structure 31 and the second contact structure 32 are electrically insulated from one another by means of an electrically insulating layer 33.
  • the electrically insulating layer is, for example, an SiOg or AlgO or SiN layer.
  • a mirror 2 is also applied to the back 14 of the semiconductor layer sequence 1.
  • the mirror 2 serves to reflect the primary radiation emerging via the rear side 14 back into the semiconductor layer sequence 1.
  • the mirror 2 here comprises a metallic layer 20 and a dielectric layer 21 between the
  • the metallic layer 20 is formed, for example, from silver.
  • the dielectric layer is formed, for example, from SiOg.
  • the metallic layer 20 forms part of the second contact structure 32, that is, it serves for the electrical contacting of the second semiconductor layer 12.
  • a planarization layer 4 for example made of SiN or SiOg, is also arranged between the mirror 2 and the rear side 14.
  • the planarization layer 4 is flat and / or smooth on the side facing away from the semiconductor layer sequence 1 within the scope of the manufacturing tolerance. Except for
  • planarization layer 4 is in direct contact with the structured rear side 14.
  • the optoelectronic semiconductor chip 100 in FIG. 1 comprises a carrier 5 on the radiation side 10.
  • the carrier 5 serves for the mechanical stabilization of the
  • the carrier 5 is, for example, the only self-supporting component of the semiconductor chip 100.
  • the carrier 5 is in the present case by means of a transparent one
  • the carrier 5 is, for example, a glass carrier or a plastic carrier or a transparent semiconductor carrier made of, for example, GaP or SiC or a carrier made of a transparent ceramic.
  • FIG. 2 shows a second exemplary embodiment of an optoelectronic semiconductor chip 100. It is the semiconductor chip 100 instead of on the radiation side 10
  • the carrier 5 on the back 14 is, for example, a silicon carrier or metal carrier.
  • a growth substrate of the semiconductor layer sequence 1 has been removed.
  • the semiconductor chip of FIG. 2 is a so-called thin film chip.
  • the semiconductor chip 100 of FIG. 2 in turn comprises a first contact element 310, which on the
  • the carrier 5 is electrically conductive.
  • the first charge carriers 310 then pass from the first contact element 310 through the carrier 5 to the first contact structure 31, which is electrically conductively connected to the carrier 5.
  • the second contact element 320 is arranged on a side of the carrier 5 facing the semiconductor layer sequence 1 and on a side of the carrier 5
  • the structure of the semiconductor chip 100 in FIG. 2 essentially corresponds to the structure of the semiconductor chip 100 in FIG. 1.
  • 3A shows a first position in one
  • Embodiment of the method for producing an optoelectronic semiconductor chip for example an optoelectronic semiconductor chip according to one of the previously described exemplary embodiments.
  • Semiconductor layer sequence 1 is on a substrate 16
  • the semiconductor layer sequence 1 is present on the substrate 16 via a connection layer 17
  • the semiconductor layer sequence 1 comprises a first semiconductor layer 11 of a first
  • Conductivity type an active layer 13 for generating or absorption of primary electromagnetic radiation and a second semiconductor layer 12 of a second conductivity type. Furthermore, there is a rear side 14 of the semiconductor layer sequence 1 facing away from the substrate 16 with scattering structures 410
  • the structuring was achieved, for example, after the growth substrate was detached by means of an etching process. In contact areas 321, the rear is free of the structuring.
  • the substrate 16 it would also be possible for the substrate 16 to be a growth substrate on which the semiconductor layer sequence 1 has grown. Then no connection layer 17 would be necessary. Then there would be none
  • FIG. 1 A second position of the method is shown in FIG.
  • Planarization layer 4 is applied.
  • FIG. 3C shows a third position of the method in which the planarization layer 4 is thinned by a polishing step. This is the reason
  • Planarization layer 4 smoothed and / or leveled.
  • FIG. 3D shows a fourth position of the method, in which one on the side of the planarization layer 4 facing away from the semiconductor layer sequence 1
  • FIG. 3E shows a fifth position of the method, in which a metallic layer 20 is additionally applied to the dielectric layer 21.
  • An insulating layer 33 and a first contact structure 31 are applied to the side of the metallic layer 20 facing away from the semiconductor layer sequence 1.
  • the first contact structure 31 extends through a recess in the semiconductor layer sequence 1 and extends up to
  • the first contact structure 31 thus forms a through-connection through the
  • Via is etched into the semiconductor layer sequence 1, for example, after the position shown in FIG. 3D.
  • a carrier 5 can be applied to the rear side 14 in order to produce a semiconductor chip in accordance with FIG.
  • the substrate 16 is then subsequently removed.
  • the substrate 16 can also serve as a carrier for the semiconductor layer sequence 1 on the finished semiconductor chip. In this case, no additional carrier is preferably applied to the back 14. In this way, for example, a semiconductor chip is produced as shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip (100) eine Halbleiterschichtenfolge (1) mit einer Strahlungsseite (10), einer ersten Halbleiterschicht (11) eines ersten Leitfähigkeitstyps, einer aktiven Schicht (13), einer zweiten Halbleiterschicht (12) eines zweiten Leitfähigkeitstyps und einer Rückseite (14), die in dieser Reihenfolge übereinander angeordnet sind. Die aktive Schicht erzeugt oder absorbiert im bestimmungsgemäßen Betrieb elektromagnetische Primärstrahlung. Ferner umfasst der optoelektronische Halbleiterchip eine erste Kontaktstruktur (31) und eine zweite Kontaktstruktur (32) zur elektrischen Kontaktierung der Halbleiterschichtenfolge. Die zweite Kontaktstruktur ist auf der Rückseite angeordnet und steht in elektrischem Kontakt zur zweiten Halbleiterschicht. Die Strahlungsseite ist zum Einkoppeln oder Auskoppeln der Primärstrahlung in oder aus der Halbleiterschichtenfolge eingerichtet. Die Rückseite ist strukturiert und umfasst Streustrukturen (410), die zur Streuung und Umlenkung der Primärstrahlung eingerichtet sind.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Es wird ein optoelektronischer Halbleiterchip angegeben.
Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip mit einer hohen Effizienz für die Emission oder Absorption elektromagnetischer
Strahlung anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen
optoelektronischen Halbleiterchips anzugeben.
Diese Aufgaben werden unter anderem durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind
Gegenstand der abhängigen Patentansprüche.
Zunächst wird ein optoelektronischer Halbleiterchip
angegeben .
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer Strahlungsseite, einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps , einer aktiven Schicht, einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps und einer Rückseite, die in dieser Reihenfolge übereinander angeordnet sind. Im
bestimmungsgemäßen Betrieb erzeugt oder absorbiert die aktive Schicht elektromagnetische Primärstrahlung. Die Halbleiterschichtenfolge basiert zum Beispiel auf einem I I I-V-Verbindungshalbleitermaterial . Bei dem
Halbleitermaterial handelt es sich zum Beispiel um ein
Nitrid-Verbindungshalbleitermaterial, wie AlnIn]__n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial , wie
AlnIn]__n-mGamP, oder um ein Arsenid-
Verbindungshalbleitermaterial , wie AlnIn]__n-mGamAs oder
AlnIn]__n-mGamAsP, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Dabei kann die Halbleiterschichtenfolge
Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen
Bestandteile des Kristallgitters der
Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Die Halbleiterschichtenfolge kann auch auf ZnSSe oder GaSb basieren .
Die aktive Schicht der Halbleiterschichtenfolge beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur in Form eines einzelnen
Quantentopfs, kurz SQW, oder in Form einer Multi- QuantentopfStruktur, kurz MQW. Bevorzugt umfasst der
Halbleiterchip genau eine zusammenhängende, insbesondere einfach zusammenhängende, aktive Schicht. Alternativ kann die aktive Schicht auch segmentiert sein.
Die aktive Schicht kann im bestimmungsgemäßen Betrieb
elektromagnetische Primärstrahlung im blauen oder grünen oder roten Spektralbereich oder im UV-Bereich oder im IR-Bereich erzeugen oder absorbieren. Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht durch Vereinzelung aus einem Waferverbund. Seitenflächen eines solchen
Halbleiterchips können Spuren aus dem Vereinzelungsprozess aufweisen. Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich der im Waferverbund gewachsenen Halbleiterschichtenfolge. Die
Halbleiterschichtenfolge des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet. Die laterale Ausdehnung des Halbleiterchips ist beispielsweise höchstens 1 % oder
höchstens 5 % oder höchstens 10 % oder höchstens 20 % größer als die laterale Ausdehnung der aktiven Schicht oder der Halbleiterschichtenfolge .
Als laterale Ausdehnung wird hier und im Folgenden
insbesondere eine Erstreckung oder Ausdehnung in jede
beliebige laterale Richtung verstanden. Eine laterale
Richtung ist vorliegend eine Richtung parallel zur
Haupterstreckungsebene der aktiven Schicht beziehungsweise der Halbleiterschichtenfolge.
Die Strahlungsseite und die Rückseite sind einander
gegenüberliegende Deckflächen der Halbleiterschichtenfolge. Bevorzugt sind die Strahlungsseite und die Rückseite aus dem Halbleitermaterial der Halbleiterschichtenfolge gebildet. Die Strahlungsseite und die Rückseite verlaufen bevorzugt im Wesentlichen parallel zueinander und parallel zu einer
Haupterstreckungsebene der Halbleiterschichtenfolge.
Der erste Leitfähigkeitstyp kann n-leitend oder p-leitend sein. Der zweite Leitfähigkeitstyp ist bevorzugt komplementär zum ersten Leitfähigkeitstyp, ist also p-leitend oder n- leitend. Die erste und/oder die zweite Halbleiterschicht können eine Mehrzahl von übereinander gewachsenen
Einzelschichten umfassen.
Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip eine erste Kontaktstruktur und eine zweite Kontaktstruktur zur elektrischen Kontaktierung der
Halbleiterschichtenfolge. Die erste und/oder zweite
Kontaktstruktur sind elektrisch leitend. Die erste und/oder zweite Kontaktstruktur können Metall und/oder ein transparent leitfähiges Oxid umfassen oder daraus bestehen. Die erste und/oder zweite Kontaktstruktur können mehrschichtig oder einstückig aufgebaut sein.
Die Kontaktstrukturen dienen insbesondere zur Injektion von Ladungsträgern in die Halbleiterschichtenfolge. Zum Beispiel stehen die erste und/oder die zweite Kontaktstruktur dazu stellenweise in direktem Kontakt zu Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform ist die zweite
Kontaktstruktur auf der Rückseite angeordnet und in
elektrischem Kontakt zur zweiten Halbleiterschicht.
Beispielsweise erstreckt sich die zweite Kontaktstruktur zumindest abschnittsweise parallel oder im Wesentlichen parallel zur Haupterstreckungsebene der Rückseite. In
Draufsicht auf die Rückseite betrachtet kann die zweite
Kontaktstruktur einen Teil der Rückseite, beispielsweise zumindest 50 % oder zumindest 75 % der Rückseite, überdecken.
Die zweite Kontaktstruktur ist bevorzugt in direktem
elektrischem Kontakt zur zweiten Halbleiterschicht. Die zweite Kontaktstruktur grenzt beispielsweise unmittelbar an die zweite Halbleiterschicht. Über die zweite Kontaktstruktur werden im bestimmungsgemäßen Betrieb zweite Ladungsträger, wie Löcher oder Elektronen, in die zweite Halbleiterschicht inj iziert .
Gemäß zumindest einer Ausführungsform ist die erste
Kontaktstruktur in elektrischem Kontakt zur ersten
Halbleiterschicht, bevorzugt in direktem elektrischem Kontakt zur ersten Halbleiterschicht. Die erste Kontaktstruktur grenzt beispielsweise unmittelbar an die erste
Halbleiterschicht. Über die erste Kontaktstruktur werden im bestimmungsgemäßen Betrieb erste Ladungsträger, wie
Elektronen oder Löcher, in die erste Halbleiterschicht inj iziert .
Gemäß zumindest einer Ausführungsform ist die Strahlungsseite zum Einkoppeln oder Auskoppeln der Primärstrahlung in oder aus der Halbleiterschichtenfolge eingerichtet. Beispielsweise werden im bestimmungsgemäßen Betrieb des Halbleiterchips zumindest 50 % oder zumindest 75 % oder zumindest 90 % der von der aktiven Schicht erzeugten oder von der aktiven
Schicht absorbierten Primärstrahlung über die Strahlungsseite aus der Halbleiterschichtenfolge ausgekoppelt oder in die Halbleiterschichtenfolge eingekoppelt. Die Strahlungsseite kann einem Träger, zum Beispiel einem Aufwachsubstrat für die Halbleiterschichtenfolge, zugewandt sein. Die Primärstrahlung gelangt dann beispielsweise über die Strahlungsseite aus der Halbleiterschichtenfolge und dringt in den Träger ein. Nach dem Durchqueren des Trägers kann die Primärstrahlung dann aus dem Halbleiterchip ausgekoppelt werden.
Gemäß zumindest einer Ausführungsform ist die Rückseite strukturiert und umfasst Streustrukturen. Die Streustrukturen sind zur Streuung und Umlenkung der Primärstrahlung eingerichtet. Beispielsweise beträgt eine Höhe der Streustrukturen, gemessen senkrecht zur
Haupterstreckungsebene der aktiven Schicht, und/oder eine Breite der Streustrukturen, gemessen in Richtung parallel zur Haupterstreckungsebene der aktiven Schicht, im Mittel
zumindest l/4 oder zumindest l/2, wobei l die Wellenlänge ist, bei der die Primärstrahlung ein globales
Intensitätsmaximum aufweist. Alternativ oder zusätzlich kann die mittlere Höhe und/oder Breite höchstens 5l oder höchstens 3l betragen. Ein mittlerer Abstand zwischen je zwei
Streustrukturen beträgt beispielsweise höchstens 5l oder höchstens 3l. Beispielsweise sind zumindest 50 % oder
zumindest 75 % der Fläche der Rückseite mit Streustrukturen versehen .
Die Rückseite weist beispielsweise eine mittlere Rauheit von zumindest 300 nm oder zumindest 500 nm oder zumindest 1 gm auf. Alternativ oder zusätzlich kann die mittlere Rauheit höchstens 3 gm oder höchstens 2 pm betragen. Zur Bestimmung der mittleren Rauheit wird bevorzugt über die gesamte
Rückseite gemittelt.
Die Streustrukturen sind zum Beispiel aus einer
Strukturierung der Rückseite der Halbleiterschichtenfolge entstanden. Insofern sind die Streustrukturen bevorzugt aus dem Material der Halbleiterschichtenfolge gebildet. Bei den Streustrukturen handelt es sich zum Beispiel um Erhebungen der Rückseite beziehungsweise Vertiefungen in der Rückseite. Die Erhebungen und/oder Vertiefungen können pyramidenförmig oder kegelförmig oder pyramidenstumpfförmig oder
kegelstumpfförmig sein. Die Streustrukturen können
gleichmäßig oder ungleichmäßig entlang der Rückseite verteilt sein. Unterschiedliche Streustrukturen können unterschiedliche geometrische Formen und/oder
unterschiedliche Höhen und/oder unterschiedliche Breiten aufweisen .
Im Bereich der Streustrukturen grenzt die Rückseite bevorzugt an elektrisch isolierendes Material. Das heißt, im Bereich der Streustrukturen ist die Rückseite bevorzugt weder an die erste Kontaktstruktur noch an die zweite Kontaktstruktur elektrisch angeschlossen.
In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer Strahlungsseite, einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps , einer aktiven Schicht, einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps und einer Rückseite, die in dieser Reihenfolge übereinander angeordnet sind. Die aktive Schicht erzeugt oder absorbiert im bestimmungsgemäßen Betrieb
elektromagnetische Primärstrahlung. Ferner umfasst der optoelektronische Halbleiterchip eine erste Kontaktstruktur und eine zweite Kontaktstruktur zur elektrischen
Kontaktierung der Halbleiterschichtenfolge. Die zweite
Kontaktstruktur ist auf der Rückseite angeordnet und steht in elektrischem Kontakt zur zweiten Halbleiterschicht. Die
Strahlungsseite ist zum Einkoppeln oder Auskoppeln der
Primärstrahlung in oder aus der Halbleiterschichtenfolge eingerichtet. Die Rückseite ist strukturiert und umfasst Streustrukturen, die zur Streuung und Umlenkung der
Primärstrahlung eingerichtet sind.
Der vorliegenden Erfindung liegt insbesondere die Erkenntnis zu Grunde, dass eine strukturierte Halbleiterschichtenfolge die Effizienz des Halbleiterchips, insbesondere eines strahlungsemittierenden Halbleiterchips, verbessert. An den Streustrukturen kommt es zur Umverteilung der
Primärstrahlung. Die Umverteilung hat den Vorteil, dass die Wahrscheinlichkeit dafür, dass Primärstrahlung aufgrund von Totalreflexion innerhalb der Halbleiterschichtenfolge
gefangen bleibt, reduziert wird. Normalerweise wird die
Halbleiterschichtenfolge an der Strahlungsseite strukturiert, also an der Seite, über die im Betrieb ein Großteil der
Primärstrahlung austritt oder eintritt.
Die Erfinder sind nun zu der Erkenntnis gelangt, dass eine Strukturierung der Strahlungsseite auch nachteilig sein kann. Insbesondere wenn im Bereich der Strahlungsseite
Stromaufweitungsschichten verwendet werden, können diese durch die Strukturierung negativ beeinträchtigt werden.
Folglich werden beispielsweise höhere Betriebsspannungen notwendig, was die Effizienz des Halbleiterchips reduzieren kann .
Eine Idee der vorliegenden Erfindung ist nun, die
Strukturierung der Halbleiterschichtenfolge auf eine
Rückseite der Halbleiterschichtenfolge zu verlegen, die nicht zur Einkopplung oder Auskopplung der Primärstrahlung
vorgesehen ist. Entsprechend können die Strahlungsseite und die funktionellen Schichten im Bereich der Strahlungsseite optimiert werden, ohne dass deren Eigenschaften aufgrund einer Strukturierung negativ beeinflusst werden.
Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip einen Spiegel auf der Rückseite. Der Spiegel ist dabei spiegelnd für die in der aktiven Schicht erzeugte oder absorbierte Primärstrahlung. Beispielsweise überdeckt der Spiegel zumindest 50 % oder zumindest 75 % oder zumindest 90 % der Rückseite der Halbleiterschichtenfolge. Der Spiegel weist für die Primärstrahlung beispielsweise eine
Reflektivität von zumindest 80 % oder zumindest 90 % oder zumindest 95 % oder zumindest 99 % auf. Die Reflektivität wird dabei bevorzugt bei der Wellenlänge l angegeben, bei der die Primärstrahlung ein globales Intensitätsmaximum aufweist.
Der Spiegel kann eine metallische Schicht umfassen. Die metallische Schicht ist dann bevorzugt reflektierend für die Primärstrahlung. Die metallische Schicht umfasst zum Beispiel Silber oder Aluminium. Ein mittlerer Abstand der metallischen Schicht zu der strukturierten Rückseite beträgt
beispielsweise höchstens 5 gm oder höchstens 3 gm oder höchstens 1 pm.
Die metallische Schicht des Spiegels kann durch die erste Kontaktstruktur und/oder die zweite Kontaktstruktur gebildet sein. Alternativ kann die metallische Schicht aber auch verschieden von der ersten Kontaktstruktur und der zweiten Kontaktstruktur sein. Zum Beispiel ist die metallische
Schicht des Spiegels dann elektrisch von der
Halbleiterschichtenfolge isoliert.
Gemäß zumindest einer Ausführungsform ist die Strahlungsseite im Rahmen der Herstellungstoleranz glatt. Insbesondere ist die Strahlungsseite nicht strukturiert, das heißt nicht gezielt mit Strukturen versehen. Beispielsweise beträgt eine mittlere Rauheit der Strahlungsseite höchstens 100 nm oder höchstens 50 nm oder höchstens 10 nm. Dadurch dass die
Strahlungsseite glatt ist, können die an die Strahlungsseite angrenzenden Schichten oder Materialien bezüglich ihrer
Eigenschaften, wie elektrische Leitfähigkeit, optimiert sein. Gemäß zumindest einer Ausführungsform erstreckt sich die erste Kontaktstruktur ausgehend von der Rückseite durch die zweite Halbleiterschicht und die aktive Schicht in die erste Halbleiterschicht. Die erste Kontaktstruktur kann die erste Halbleiterschicht vollständig durchdringen oder in die erste Halbleiterschicht münden. Die erste Kontaktstruktur kann die Halbleiterschichtenfolge von der Rückseite bis zur
Strahlungsseite vollständig durchdringen. Dazu umfasst die Halbleiterschichtenfolge eine oder mehrere Aussparungen, die mit der ersten Kontaktstruktur gefüllt ist. Anders
ausgedrückt bildet die erste Kontaktstruktur eine oder mehrere Durchkontaktierungen in der Halbleiterschichtenfolge.
Die erste Kontaktstruktur kann sich abschnittsweise parallel oder im Wesentlichen parallel zur Haupterstreckungsebene der Rückseite erstrecken. In Draufsicht auf die Rückseite
betrachtet überdeckt die erste Kontaktstruktur beispielsweise zumindest 50 % oder zumindest 75 % der Rückseite.
Statt sich von der Rückseite aus in die
Halbleiterschichtenfolge zu erstrecken, kann die erste
Kontaktstruktur auch auf der Strahlungsseite der
Halbleiterschichtenfolge angeordnet sein. Ein Teil der
Strahlungsseite, beispielsweise höchstens 25 % oder höchstens 10 %, können dann von der ersten Kontaktstruktur überdeckt sein .
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine Stromaufweitungsschicht auf einer der zweiten Halbleiterschicht abgewandten Seite der aktiven Schicht. Die Stromaufweitungsschicht ist dazu
eingerichtet, erste Ladungsträger lateral zu verteilen.
Insbesondere weist die Stromaufweitungsschicht eine höhere laterale Leitfähigkeit für die ersten Ladungsträger auf als an die Stromaufweitungsschicht grenzende Schichten oder
Elemente des Halbleiterchips. Erste Ladungsträger sind die im Betrieb über die erste Kontaktstruktur der
Halbleiterschichtenfolge zugeführten Ladungsträger.
Die Stromaufweitungsschicht kann Teil der
Halbleiterschichtenfolge, insbesondere Teil der ersten
Halbleiterschicht, sein. Dann ist die Stromaufweitungsschicht selbst eine Halbleiterschicht. Bevorzugt weist die
Stromaufweitungsschicht dann eine höhere Dotierkonzentration auf als die an sie angrenzenden Halbleiterschichten.
Beispielsweise beträgt die Dotierkonzentration der
Stromaufweitungsschicht dann zumindest I-IO^ cm-^ oder zumindest 5· IO^ cm-^ oder zumindest I-IO^ cm-^.
Alternativ ist es auch möglich, dass die
Stromaufweitungsschicht außerhalb der
Halbleiterschichtenfolge auf der Strahlungsseite angeordnet ist. Die Stromaufweitungsschicht basiert dann bevorzugt auf einem von dem Material der Halbleiterschichtenfolge
verschiedenen Material. Beispielsweise basiert die
Stromaufweitungsschicht dann auf einem transparent
leitfähigen Material, wie einem transparent leitfähigen Oxid, kurz TCO, insbesondere Indiumzinnoxid, kurz ITO.
Insbesondere die Leitfähigkeit der Stromaufweitungsschicht kann davon profitieren, dass die Strukturierung der
Halbleiterschichtenfolge auf der Rückseite ausgebildet ist, denn auf diese Weise kann die Stromaufweitungsschicht eben oder im Wesentlichen eben verlaufen, was die laterale
Verteilung der ersten Ladungsträger erleichtert. Gemäß zumindest einer Ausführungsform ist zwischen der
Rückseite und dem Spiegel eine Planarisierungsschicht angeordnet, die an einer dem Spiegel zugewandten Seite im Rahmen der Herstellungstoleranz glatt ist. Beispielsweise beträgt eine mittlere Rauheit der dem Spiegel zugewandten Seite der Planarisierungsschicht höchstens 100 nm oder höchstens 50 nm oder höchstens 10 nm. Die
Planarisierungsschicht umfasst bevorzugt ein dielektrisches Material, wie zum Beispiel SiOg, SiN, NbgOg, TiOg, MgFg,
TagOg, oder besteht daraus. Besonders bevorzugt ist die Planarisierungsschicht transparent für die Primärstrahlung.
Die Planarisierungsschicht füllt die Räume zwischen den
Streustrukturen auf und bildet eine der Rückseite abgewandte glatte, bevorzugt auch ebene Fläche. Der Spiegel kann auf eine solche glatte Fläche einfacher aufgebracht werden und effizienter gestaltet werden. Insbesondere wird durch die Planarisierungsschicht die Oberfläche der metallischen
Schicht des Spiegels reduziert, was die Wahrscheinlichkeit für Oberflächenabsorption der Primärstrahlung durch die metallische Schicht verringert. Dabei hat die
Planarisierungsschicht kaum eine Auswirkung auf die
Reflektivität des Spiegels.
Die Planarisierungsschicht kann in direktem Kontakt zu der Rückseite, insbesondere den Streustrukturen, stehen.
Bevorzugt weist die Planarisierungsschicht für die
Primärstrahlung einen anderen, insbesondere kleineren,
Brechungsindex auf als die Halbleiterschichtenfolge. Dies erhöht die Streuwahrscheinlichkeit der Primärstrahlung an den Streustrukturen. Zum Beispiel weist die
Planarisierungsschicht einen um mindestens 0,5 oder mindestens 1,0 kleineren Brechungsindex auf als die
Halbleiterschichtenfolge .
Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip einen Träger auf der Strahlungsseite, wobei der Träger die Halbleiterschichtenfolge trägt und mechanisch stabilisiert. Der Träger ist insbesondere transparent oder klarsichtig für die Primärstrahlung. Bei dem Halbleiterchip handelt es sich dann zum Beispiel um einen Volumenemitter.
Bei dem Träger auf der Strahlungsseite kann es sich um das Aufwachsubstrat der Halbleiterschichtenfolge handeln. Dann grenzt die Halbleiterschichtenfolge bevorzugt unmittelbar an den Träger. Alternativ kann der Träger auf der
Strahlungsseite auch erst nach dem Aufwachsen der
Halbleiterschichtenfolge aufgebracht sein. Dann ist zwischen dem Träger und der Strahlungsseite zum Beispiel eine
Verbindungsschicht, beispielsweise eine Klebeschicht, wie eine silikonbasierte Klebeschicht, angeordnet. Die
Verbindungsschicht ist bevorzugt ebenfalls transparent oder klarsichtig für die Primärstrahlung.
Beispielsweise basiert der Träger auf der Strahlungsseite auf Glas oder Glaskeramik oder Keramik oder einem
Halbleitermaterial, wie GaP oder SiC, oder Saphir oder
Kunststoff. Der Träger weist beispielsweise eine Dicke, gemessen senkrecht zur Haupterstreckungsebene der aktiven Schicht, von zumindest 50 gm oder zumindest 100 gm auf. In Draufsicht auf die Strahlungsseite betrachtet überdeckt der Träger bevorzugt einen Großteil, beispielsweise zumindest 75 % oder zumindest 90 % oder 100 %, der Strahlungsseite. Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip einen Träger auf der Rückseite. Der Träger trägt und stabilisiert die Halbleiterschichtenfolge
mechanisch. Bei dem Träger auf der Rückseite kann es sich um einen Metallträger oder Halbleiterträger oder Keramikträger handeln. Beispielsweise basiert der Träger auf Silizium. Der Träger auf der Rückseite weist beispielsweise eine Dicke, gemessen senkrecht zur Haupterstreckungsrichtung der aktiven Schicht, von zumindest 50 gm oder zumindest 100 gm auf. Der Träger auf der Rückseite kann elektrisch leitend sein. Der Träger auf der Rückseite kann undurchlässig für die
Primärstrahlung sein.
Ist ein Träger auf der Rückseite angeordnet, so ist bevorzugt auf der Strahlungsseite kein selbsttragender Träger
angeordnet. Insbesondere ist der Halbleiterchip dann
bevorzugt frei von einem Aufwachsubstrat für die
Halbleiterschichtenfolge. Ist dagegen auf der Strahlungsseite ein Träger angeordnet, so ist bevorzugt auf der Rückseite kein selbsttragender Träger angeordnet. Der Träger ist beispielsweise die einzige selbsttragende Komponente des Halbleiterchips .
Gemäß zumindest einer Ausführungsform ist die zweite
Kontaktstruktur zumindest abschnittsweise zwischen dem Träger auf der Rückseite und der Halbleiterschichtenfolge
angeordnet. Auch kann die erste Kontaktstruktur zumindest abschnittsweise zwischen dem Träger auf der Rückseite und der Halbleiterschichtenfolge angeordnet sein.
Gemäß zumindest einer Ausführungsform ist der Spiegel zwischen der Halbleiterschichtenfolge und dem auf der
Rückseite angeordneten Träger angeordnet. Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein Flip-Chip oder ein Dünnfilmchip.
Bei einem Flip-Chip sind bevorzugt Kontaktelemente zur externen elektrischen Kontaktierung des Halbleiterchips alle auf der Rückseite der Halbleiterschichtenfolge angeordnet und liegen im unmontierten Zustand des Halbleiterchips an einer der Halbleiterschichtenfolge abgewandten Seite frei.
Bei einem Dünnfilmchip ist das Aufwachsubstrat der
Halbleiterschichtenfolge bevorzugt abgelöst. Der die
Halbleiterschichtenfolge mechanisch stabilisierende Träger ist dann bevorzugt auf der Rückseite ausgebildet. Die
Kontaktelemente zur elektrischen Kontaktierung des
Halbleiterchips können auf der der Halbleiterschichtenfolge zugewandten Seite des Trägers angeordnet sein und im
unmontierten Zustand jeweils an einer dem Träger abgewandten Seite freiliegen. Alternativ kann ein Kontaktelement auf der der Halbleiterschichtenfolge abgewandten Seite des Trägers angeordnet sein und im unmontierten Zustand des
Halbleiterchips an einer dem Träger abgewandten Seite
freiliegen. Ein anderes Kontaktelement ist dann bevorzugt auf der der Halbleiterschichtenfolge zugewandten Seite des
Trägers angeordnet und im unmontierten Zustand an einer dem Träger abgewandten Seite frei zugänglich.
Gemäß zumindest einer Ausführungsform umfasst der Spiegel eine metallische Schicht und eine oder mehrere zwischen der metallischen Schicht und der Rückseite angeordnete
dielektrische Schichten. Eine Kombination aus einer oder mehreren dielektrischen Schichten mit einer metallischen Schicht kann zu einer besonders hohen Reflektivität für die Primärstrahlung führen. Die dielektrischen Schichten weisen dabei beispielsweise jeweils Dicken zwischen einschließlich 0,2·l und 0,5·l auf. Jede der dielektrischen Schichten kann beispielsweise eines der folgenden Materialien umfassen oder daraus bestehen: SiOg, SiN, NbgOg, TiOg, MgFg, TagOg, AlgO , HfOg
Als nächstes wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Das Verfahren eignet sich insbesondere dazu, einen wie eben beschriebenen optoelektronischen Halbleiterchip herzustellen. Das heißt, sämtliche in Verbindung mit dem Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips einen Schritt A) , in dem eine Halbleiterschichtenfolge auf einem Substrat bereitgestellt wird. Die
Halbleiterschichtenfolge umfasst ausgehend vom Substrat eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps , eine aktive Schicht und eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps in dieser Reihenfolge. Die aktive Schicht erzeugt oder absorbiert im bestimmungsgemäßen Betrieb elektromagnetische PrimärStrahlung .
Bei dem Substrat kann es sich um das Aufwachsubstrat für die Halbleiterschichtenfolge handeln. Alternativ handelt es sich bei dem Substrat um ein von dem Aufwachsubstrat verschiedenes Substrat, auf dem die Halbleiterschichtenfolge nach dem
Aufwachsen aufgebracht, beispielsweise aufgeklebt, ist. Das Aufwachsubstrat kann im Schritt A) bereits abgelöst sein. Beispielsweise handelt es sich bei dem Substrat um ein
Glassubstrat oder Glaskeramiksubstrat oder Saphirsubstrat oder Kunststoffsubstrat oder um ein Halbleitersubstrat, zum Beispiel aus GaP oder SiC, oder um ein Keramiksubstrat. Das Substrat ist bevorzugt transparent.
Gemäß zumindest einer Aus führungs form umfasst das Verfahren einen Schritt B) , in dem eine dem Substrat abgewandte
Rückseite der Halbleiterschichtenfolge strukturiert wird, wobei Streustrukturen entstehen, die zur Streuung und
Umlenkung der Primärstrahlung eingerichtet sind. Die
Strukturierung der Rückseite kann beispielsweise durch
Aufbringen eines Ätzmittels auf die Rückseite erzeugt werden. Bei dem Ätzmittel kann es sich um ein nasschemisches oder trockenchemisches Ätzmittel handeln. Bei der Strukturierung kann eine Maske verwendet werden.
Gemäß zumindest einer Aus führungs form umfasst das Verfahren einen Schritt C) , in dem eine erste Kontaktstruktur und eine zweite Kontaktstruktur ausgebildet werden. Die zweite
Kontaktstruktur wird dabei auf der Rückseite angeordnet und in elektrischen Kontakt zur zweiten Halbleiterschicht
gebracht. Die erste Kontaktstruktur wird in elektrischen Kontakt zur ersten Halbleiterschicht gebracht.
Bevorzugt werden die Schritte A) bis C) in der angegebenen Reihenfolge und nacheinander ausgeführt.
Gemäß zumindest einer Aus führungs form wird nach dem Schritt B) ein Spiegel auf der Rückseite ausgebildet, der spiegelnd für die in der aktiven Schicht erzeugte oder absorbierte Primärstrahlung ist. Gemäß zumindest einer Ausführungsform werden zum Aufbringen des Spiegels zunächst eine oder mehrere dielektrische
Schichten und dann eine metallische Schicht aufgebracht.
Gemäß zumindest einer Ausführungsform wird die erste
Kontaktstruktur so ausgebildet, dass sie sich ausgehend von der Rückseite durch die zweite Halbleiterschicht und die aktive Schicht in die erste Halbleiterschicht erstreckt.
Beispielsweise werden dazu zunächst ausgehend von der
Rückseite eine oder mehrere Ausnehmungen in die
Halbleiterschichtenfolge eingebracht, beispielsweise
eingeätzt. Die Ausnehmungen erstrecken sich dann von der Rückseite durch die zweite Halbleiterschicht und die aktive Schicht hinein in die erste Halbleiterschicht. Die
Ausnehmungen können sich vollständig durch die erste
Halbleiterschicht erstrecken oder in die erste
Halbleiterschicht münden. Die eine oder die mehreren
Ausnehmungen können anschließend mit der ersten
Kontaktstruktur aufgefüllt werden, wobei die erste
Halbleiterschicht mit der ersten Kontaktstruktur elektrisch verbunden wird.
Gemäß zumindest einer Ausführungsform wird nach dem Schritt B) und vor dem Aufbringen des Spiegels eine
Planarisierungsschicht auf der strukturierten Rückseite angeordnet. Die Planarisierungsschicht wird bevorzugt
zunächst so dick aufgebracht, dass sie dicker ist als die maximale Höhe der Streustrukturen. Insbesondere überdeckt die Planarisierungsschicht dann alle Streustrukturen der
Rückseite .
Anschließend wird die Planarisierungsschicht bevorzugt poliert, bis die der Halbleiterschichtenfolge abgewandte Seite der Planarisierungsschicht im Rahmen der
Herstellungstoleranz glatt und/oder eben ist.
Gemäß zumindest einer Ausführungsform wird nach dem Schritt C) ein Träger auf der Rückseite ausgebildet und anschließend das Substrat von der Halbleiterschichtenfolge abgelöst.
Alternativ kann das Substrat den Träger des Halbleiterchips bilden .
Nachfolgend wird ein hier beschriebener optoelektronischer Halbleiterchip sowie ein hier beschriebenes Verfahren zur Herstellung eines optoelektronischen Halbleiterchips unter Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 und 2 Ausführungsbeispiele eines optoelektronischen Halbleiterchips in Querschnittsansicht,
Figuren 3A bis 3E verschiedene Positionen in einem
Ausführungsbeispiel zur Herstellung eines optoelektronischen Halbleiterchips .
In der Figur 1 ist ein erstes Ausführungsbeispiel eines optoelektronischen Halbleiterchips 100 in Querschnittsansicht gezeigt. Der Halbleiterchip 100 umfasst eine
Halbleiterschichtenfolge 1 mit einer ersten Halbleiterschicht 11, einer zweiten Halbleiterschicht 12 und einer aktiven Schicht 13 zwischen der ersten Halbleiterschicht 11 und der zweiten Halbleiterschicht 12. Die aktive Schicht 13 ist dazu eingerichtet, im bestimmungsgemäßen Betrieb
elektromagnetische Primärstrahlung zu emittieren. Bei dem Halbleiterchip 100 handelt es sich also um einen
strahlungemittierenden Halbleiterchip .
Die Halbleiterschichtenfolge 1 basiert beispielsweise auf InGaAlP. Die aktive Schicht 13 emittiert im Betrieb zum
Beispiel gelbes oder rotes Licht. Die erste Halbleiterschicht
11 ist zum Beispiel p-leitend, die zweite Halbleiterschicht
12 ist zum Beispiel n-leitend. Aber auch eine umgekehrte Dotierung wäre möglich.
Die Halbleiterschichtenfolge 1 umfasst eine Strahlungsseite 10 und eine der Strahlungsseite 10 gegenüberliegende
Rückseite 14. Die Strahlungsseite 10 und die Rückseite 14 bilden Deckflächen der Halbleiterschichtenfolge 1 und sind aus dem Halbleitermaterial der Halbleiterschichtenfolge 1 gebildet. Dabei ist die erste Halbleiterschicht 11 der
Strahlungsseite 10 und die zweite Halbleiterschicht 12 der Rückseite 14 zugewandt. Über die Strahlungsseite 10 werden im Betrieb des Halbleiterchips 100 zumindest 50 % oder zumindest 75 % der in der aktiven Schicht 13 erzeugten Primärstrahlung aus der Halbleiterschichtenfolge 1 ausgekoppelt.
Die Rückseite 14 der Halbleiterschichtenfolge ist
strukturiert und umfasst eine Mehrzahl von Streustrukturen 410. Die Streustrukturen 410 sind dazu eingerichtet, die erzeugte Primärstrahlung zu streuen und umzulenken, so dass die Primärstrahlung aufgrund von Totalreflexion nicht
innerhalb der Halbleiterschichtenfolge 1 gefangen bleibt. Beispielsweise weisen die Streustrukturen 410 mittlere Höhen und/oder Breiten von zumindest l/4 auf, wobei l die
Wellenlänge der Primärstrahlung ist, bei der die
Primärstrahlung ein Intensitätsmaximum aufweist.
Der Halbleiterchip 100 umfasst ferner eine erste
Kontaktstruktur 31 und eine zweite Kontaktstruktur 32, die zur elektrischen Kontaktierung der Halbleiterschichtenfolge 1 eingerichtet sind. Die Kontaktstrukturen 31, 32 sind
bevorzugt jeweils aus Metall gebildet oder umfassen Metall.
Die erste Kontaktstruktur 31 steht in elektrischem Kontakt zur ersten Halbleiterschicht 11. Die erste Kontaktstruktur 31 erstreckt sich abschnittsweise entlang der Rückseite 14 und bedeckt in Draufsicht auf die Rückseite 14 betrachtet einen Teil der Rückseite 14. Ferner erstreckt sich die erste
Kontaktstruktur 31 innerhalb einer Ausnehmung von der
Rückseite 14 durch die zweite Halbleiterschicht 12, die aktive Schicht 13 und die erste Halbleiterschicht 11 und durchdringt so die Halbleiterschichtenfolge 1 vollständig.
Auf der Strahlungsseite ist ein Kontaktpad 311 aufgebracht, das elektrisch leitend mit der ersten Kontaktstruktur 31 verbunden ist. Das Kontaktpad 311 ist beispielsweise aus einem Metall gebildet. Das Kontaktpad 311 ist ferner
elektrisch leitend mit einer Stromaufweitungsschicht 15 verbunden, die auf der Strahlungsseite 10 aufgebracht ist und elektrisch leitend mit der ersten Halbleiterschicht 11 verbunden ist. Die Stromaufweitungsschicht 15 überdeckt beispielsweise einen Großteil der Strahlungsseite 10.
Bevorzugt ist die Stromaufweitungsschicht 15 aus einem für die Primärstrahlung transparenten Material, insbesondere einem TCO, wie ITO, gebildet. Auf der Rückseite 14 ist ein erstes Kontaktelement 310 zur externen elektrischen Kontaktierung des Halbleiterchips 100 aufgebracht. Das erste Kontaktelement 310 ist elektrisch leitend mit der ersten Kontaktstruktur 31 verbunden. Das erste Kontaktelement 310 ist beispielsweise aus Metall gebildet. Ferner liegt das erste Kontaktelement 310 an einer der Strahlungsseite 10 abgewandten Seite des Halbleiterchips 100 frei.
Im bestimmungsgemäßen Betrieb werden über das erste
Kontaktelement 310 erste Ladungsträger, beispielsweise
Löcher, in den Halbleiterchip 100 injiziert. Ausgehend vom ersten Kontaktelement 310 gelangt diese in die erste
Kontaktstruktur 31. Über die erste Kontaktstruktur 31 werden die ersten Ladungsträger dann im Bereich der Ausnehmung durch die Halbleiterschichtenfolge 1 transportiert und in das
Kontaktpad 311 eingespeist. Von dem Kontaktpad 311 ausgehend werden die ersten Ladungsträger dann in die
Stromaufweitungsschicht 15 injiziert und mittels der
Stromaufweitungsschicht 15 lateral verteilt. Anschließend gelangen die ersten Ladungsträger von der
Stromaufweitungsschicht 15 in die erste Halbleiterschicht 11.
Die zweite Kontaktstruktur 32 ist auf der Rückseite 14 der Halbleiterschichtenfolge 1 aufgebracht und erstreckt sich entlang der Rückseite 14. Beispielsweise überdeckt in
Draufsicht betrachtet die zweite Kontaktstruktur 32 zumindest 50 % oder zumindest 75 % der Rückseite. Die zweite
Kontaktstruktur 32 ist in Kontaktbereichen 321 in direktem mechanischem und elektrischem Kontakt zur Rückseite 14 der Halbleiterschichtenfolge 1. In den Kontaktbereichen 321 ist die Rückseite 14 nicht strukturiert, sondern beispielsweise eben und/oder glatt. Außerhalb der Kontaktbereich 321 ist die Rückseite 14 strukturiert.
Ferner ist die zweite Kontaktstruktur 32 mit einem zweiten Kontaktelement 320 elektrisch leitend verbunden. Das zweite Kontaktelement 320 ist wie das erste Kontaktelement 310 auf der Rückseite 14 aufgebracht und dient zur externen
elektrischen Kontaktierung des Halbleiterchips 100. Das zweite Kontaktelement 320 liegt an einer der Strahlungsseite 10 abgewandten Seite frei. Bei dem Halbleiterchip 100 der Figur 1 handelt es sich um einen so genannten Flip-Chip.
Im bestimmungsgemäßen Betrieb des Halbleiterchips werden zweite Ladungsträger, beispielsweise Elektronen, über das zweite Kontaktelement 320 in den Halbleiterchip 100
eingespeist. Ausgehend von dem zweiten Kontaktelement 320 werden die zweiten Ladungsträger in die zweite
Kontaktstruktur 32 injiziert und lateral verteilt. Daraufhin gelangen die zweiten Ladungsträger in den Kontaktbereichen 321 von der zweiten Kontaktstruktur 32 in die zweite
Halbleiterschicht 12.
Die erste Kontaktstruktur 31 und die zweite Kontaktstruktur 32 sind mittels einer elektrisch isolierenden Schicht 33 elektrisch voneinander isoliert. Die elektrisch isolierende Schicht ist beispielsweise eine SiOg- oder AlgO - oder SiN- Schicht .
Auf der Rückseite 14 der Halbleiterschichtenfolge 1 ist ferner ein Spiegel 2 aufgebracht. Der Spiegel 2 dient im bestimmungsgemäßen Betrieb des Halbleiterchips 100 dazu, die über die Rückseite 14 austretende Primärstrahlung zurück in die Halbleiterschichtenfolge 1 zu reflektieren. Der Spiegel 2 umfasst vorliegend eine metallische Schicht 20 und eine dielektrische Schicht 21 zwischen der
Halbleiterschichtenfolge 1 und der metallischen Schicht 20. Die metallische Schicht 20 ist beispielsweise aus Silber gebildet. Die dielektrische Schicht ist beispielsweise aus SiOg gebildet. Vorliegend bildet die metallische Schicht 20 einen Teil der zweiten Kontaktstruktur 32, dient also zur elektrischen Kontaktierung der zweiten Halbleiterschicht 12.
Zwischen dem Spiegel 2 und der Rückseite 14 ist außerdem eine Planarisierungsschicht 4, beispielsweise aus SiN oder SiOg, angeordnet. Die Planarisierungsschicht 4 ist auf der der Halbleiterschichtenfolge 1 abgewandten Seite im Rahmen der Herstellungstoleranz eben und/oder glatt. Außerhalb der
Kontaktbereiche 321 ist die Planarisierungsschicht 4 in direktem Kontakt zur strukturierten Rückseite 14.
Ferner umfasst der optoelektronische Halbleiterchip 100 der Figur 1 einen Träger 5 auf der Strahlungsseite 10. Der Träger 5 dient zur mechanischen Stabilisierung der
Halbleiterschichtenfolge 1. Der Träger 5 ist zum Beispiel die einzig selbsttragende Komponente des Halbleiterchips 100. Der Träger 5 ist vorliegend mittels einer transparenten
Verbindungsschicht 17 auf der Strahlungsseite 10 aufgebracht. Bei dem Träger 5 handelt es sich beispielsweise um einen Glasträger oder einen Kunststoffträger oder einen transparent Halbleiterträger aus zum Beispiel GaP oder SiC oder einen Träger aus einer transparenten Keramik.
In der Figur 2 ist ein zweites Ausführungsbeispiel eines optoelektronischen Halbleiterchips 100 gezeigt. Statt auf der Strahlungsseite 10 ist der den Halbleiterchip 100
stabilisierende Träger 5 nun auf der Rückseite 14 der Halbleiterschichtenfolge 1 ausgebildet. Bei dem Träger 5 auf der Rückseite 14 handelt es sich beispielsweise um einen Siliziumträger oder Metallträger . Ein Aufwachssubstrat der Halbleiterschichtenfolge 1 ist abgelöst. Bei dem
Halbleiterchip der Figur 2 handelt es sich um einen so genannten Dünnfilmchip.
Der Halbleiterchip 100 der Figur 2 umfasst wiederum ein erstes Kontaktelement 310, welches auf der der
Halbleiterschichtenfolge 1 abgewandten Seite des Trägers 5 aufgebracht ist. Der Träger 5 ist elektrisch leitend. Im Betrieb gelangen dann die ersten Ladungsträger 310 von dem ersten Kontaktelement 310 durch den Träger 5 bis zur ersten Kontaktstruktur 31, die mit dem Träger 5 elektrisch leitend verbunden ist. Das zweite Kontaktelement 320 ist in der Figur 2 auf einer der Halbleiterschichtenfolge 1 zugewandte Seite des Trägers 5 angeordnet und an einer dem Träger 5
abgewandten Seite frei zugänglich.
Ansonsten entspricht der Aufbau des Halbleiterchips 100 der Figur 2 im Wesentlichen dem Aufbau des Halbleiterchips 100 der Figur 1.
In der Figur 3A ist eine erste Position in einem
Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips, beispielsweise eines optoelektronischen Halbleiterchips gemäß einer der zuvor beschriebenen Ausführungsbeispiele, gezeigt. Eine
Halbleiterschichtenfolge 1 ist auf einem Substrat 16
bereitgestellt. Vorliegend ist die Halbleiterschichtenfolge 1 über eine Verbindungsschicht 17 auf dem Substrat 16
aufgebracht . Vor dem Aufbringen der Halbleiterschichtenfolge 1 auf dem Substrat 16 wurde ein metallisches Kontaktpad 311 und eine Stromaufweitungsschicht 15 auf die Halbleiterschichtenfolge 1 aufgebracht. Beim Aufbringen auf dem Substrat 16 war
bevorzugt noch das Aufwachssubstrat der
Halbleiterschichtenfolge 1 vorhanden.
Die Halbleiterschichtenfolge 1 umfasst ausgehend vom Substrat 16 eine erste Halbleiterschicht 11 eines ersten
Leitfähigkeitstyps , eine aktive Schicht 13 zur Erzeugung oder Absorption elektromagnetischer Primärstrahlung und eine zweite Halbleiterschicht 12 eines zweiten Leitfähigkeitstyps . Ferner ist eine dem Substrat 16 abgewandte Rückseite 14 der Halbleiterschichtenfolge 1 mit Streustrukturen 410
strukturiert. Die Strukturierung wurde beispielsweise nach dem Ablösen des Aufwachssubstrats mittels eines Ätzprozesses erreicht. In Kontaktbereichen 321 ist die Rückseite frei von der Strukturierung.
Alternativ zu dem in der Figur 3A gezeigtem Fall wäre es auch möglich, dass das Substrat 16 ein Aufwachsubstrat ist, auf dem die Halbleiterschichtenfolge 1 gewachsen ist. Dann wäre keine Verbindungsschicht 17 nötig. Auch wäre dann kein
Kontaktpad 311 vorhanden.
In der Figur 3B ist eine zweite Position des Verfahrens gezeigt, in dem auf die Rückseite 14 eine
Planarisierungsschicht 4 aufgebracht ist. Die
Planarisierungsschicht ist dabei so dick auf die Rückseite 14 aufgebracht, dass alle Streustrukturen 410 vollständig von der Planarisierungsschicht 14 überdeckt sind. In der Figur 3C ist eine dritte Position des Verfahrens gezeigt, in dem die Planarisierungsschicht 4 durch einen Polierschritt gedünnt ist. Dadurch ist die der
Halbleiterschichtenfolge 1 abgewandte Seite der
Planarisierungsschicht 4 geglättet und/oder geebnet.
In der Figur 3D ist eine vierte Position des Verfahrens gezeigt, bei dem auf die der Halbleiterschichtenfolge 1 abgewandte Seite der Planarisierungsschicht 4 eine
dielektrische Schicht 21 aufgebracht ist.
In der Figur 3E ist eine fünfte Position des Verfahrens gezeigt, bei der auf die dielektrische Schicht 21 zusätzlich eine metallische Schicht 20 aufgebracht ist. Die
dielektrische Schicht 21 und die metallische Schicht 20 bilden zusammen einen Spiegel. Ferner dient vorliegend die metallische Schicht 20 als zweite Kontaktstruktur 32, über die die zweite Halbleiterschicht 12 elektrisch kontaktiert ist .
Auf die der Halbleiterschichtenfolge 1 abgewandte Seite der metallischen Schicht 20 ist eine isolierende Schicht 33 und darauf eine erste Kontaktstruktur 31 aufgebracht. Die erste Kontaktstruktur 31 erstreckt sich dabei durch eine Ausnehmung in der Halbleiterschichtenfolge 1 und reicht bis zum
Kontaktpad 311. Die erste Kontaktstruktur 31 bildet also vorliegend eine Durchkontaktierung durch die
Halbleiterschichtenfolge 1. Die Ausnehmung für diese
Durchkontaktierung ist nach der in der Figur 3D gezeigten Position beispielsweise in die Halbleiterschichtenfolge 1 geätzt . Nach der Position der Figur 3E kann ein Träger 5 auf die Rückseite 14 aufgebracht werden, um einen Halbleiterchip gemäß der Figur 2 herzustellen. Zum Beispiel wird dann das Substrat 16 anschließend entfernt.
Alternativ kann das Substrat 16 aber auch als Träger für die Halbleiterschichtenfolge 1 am fertigen Halbleiterchip dienen. In diesem Fall wird bevorzugt kein zusätzlicher Träger auf die Rückseite 14 aufgebracht. Dadurch wird beispielsweise ein Halbleiterchip wie in der Figur 1 gezeigt hergestellt.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2018 131 411.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 Halbleiterschichtenfolge
2 Spiegel
4 Planarisierungsschicht
5 Träger
10 Strahlungsseite
11 erste Halbleiterschicht
12 zweite Halbleiterschicht
13 aktive Schicht
14 Rückseite
15 Stromaufweitungsschicht
16 Substrat
17 Verbindungsschicht
20 metallische Schicht
21 dielektrische Schicht
31 erste Kontaktstruktur
32 zweite Kontaktstruktur
33 isolierende Schicht
100 optoelektronischer Halbleiterchip
310 erstes Kontaktelement
311 Kontaktpad
320 zweites Kontaktelement
321 Kontaktbereich
410 Streustruktur

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (100) umfassend
- eine Halbleiterschichtenfolge (1) mit einer
Strahlungsseite (10), einer ersten Halbleiterschicht (11) eines ersten Leitfähigkeitstyps , einer aktiven Schicht (13), einer zweiten Halbleiterschicht (12) eines zweiten Leitfähigkeitstyps und einer Rückseite (14), die in dieser Reihenfolge übereinander angeordnet sind, wobei die aktive Schicht (13) im bestimmungsgemäßen Betrieb
elektromagnetische Primärstrahlung erzeugt oder
absorbiert,
- eine erste Kontaktstruktur (31) und eine zweite
Kontaktstruktur (32) zur elektrischen Kontaktierung der Halbleiterschichtenfolge (1),
- einen Spiegel (2) auf der Rückseite (14), wobei der
Spiegel (2) spiegelnd für die in der aktiven Schicht (13) erzeugte oder absorbierte Primärstrahlung ist, wobei
- die zweite Kontaktstruktur (32) auf der Rückseite (14) angeordnet ist und in elektrischem Kontakt zur zweiten Halbleiterschicht (12) steht,
- die erste Kontaktstruktur (31) in elektrischem Kontakt zur ersten Halbleiterschicht (11) steht,
- die Strahlungsseite (10) zum Einkoppeln oder Auskoppeln der Primärstrahlung in oder aus der
Halbleiterschichtenfolge (1) eingerichtet ist,
- die Rückseite (14) strukturiert ist und Streustrukturen (410) umfasst, die zur Streuung und Umlenkung der
Primärstrahlung eingerichtet sind,
- zwischen der Rückseite (14) und dem Spiegel (2) eine
Planarisierungsschicht (4) angeordnet ist, die ein
dielektrisches Material umfasst und die an einer dem Spiegel (2) zugewandten Seite im Rahmen der
Herstellungstoleranz glatt ist.
2. Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei die Strahlungsseite (10) im Rahmen der
Herstellungstoleranz glatt ist.
3. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
wobei sich die erste Kontaktstruktur (31) ausgehend von der Rückseite (14) durch die zweite Halbleiterschicht (12) und die aktive Schicht (13) in die erste Halbleiterschicht (11) erstreckt.
4. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
weiter umfassend eine Stromaufweitungsschicht (15) auf einer der zweiten Halbleiterschicht (12) abgewandten Seite der aktiven Schicht (13), wobei die
Stromaufweitungsschicht (15) dazu eingerichtet ist, erste Ladungsträger lateral zu verteilen.
5. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
weiter umfassend einen Träger (5) auf der Strahlungsseite (10), wobei der Träger (5) die Halbleiterschichtenfolge (1) trägt und mechanisch stabilisiert.
6. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
weiter umfassend einen Träger (5) auf der Rückseite (14), wobei - der Träger (5) die Halbleiterschichtenfolge (1) trägt und mechanisch stabilisiert,
- die zweite Kontaktstruktur (32) zumindest abschnittsweise zwischen dem Träger (5) und der Halbleiterschichtenfolge (1) angeordnet ist.
7. Optoelektronischer Halbleiterchip (100) nach Anspruch 6, wobei der Spiegel (2) zwischen der
Halbleiterschichtenfolge (1) und dem Träger (5) angeordnet ist .
8. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
wobei der Halbleiterchip (100) ein Flip-Chip oder ein Dünnfilmchip ist.
9. Optoelektronischer Halbleiterchip (100) nach einem der
vorhergehenden Ansprüche,
wobei der Spiegel (2) eine metallische Schicht (20) und eine oder mehrere zwischen der metallischen Schicht (20) und der Rückseite (14) angeordnete dielektrische Schichten (21) umfasst.
10. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (100) umfassend die Schritte:
A) Bereitstellen einer Halbleiterschichtenfolge (1) auf einem Substrat (16), wobei die Halbleiterschichtenfolge (1) ausgehend vom Substrat (16) eine erste
Halbleiterschicht (11) eines ersten Leitfähigkeitstyps , eine aktive Schicht (13) und eine zweite Halbleiterschicht (12) eines zweiten Leitfähigkeitstyps in dieser
Reihenfolge umfasst, wobei die aktive Schicht (13) im bestimmungsgemäßen Betrieb elektromagnetische
Primärstrahlung erzeugt oder absorbiert;
B) Strukturierung einer dem Substrat (16) abgewandten Rückseite (14) der Halbleiterschichtenfolge (1), wobei Streustrukturen (410) entstehen, die zur Streuung und Umlenkung der Primärstrahlung eingerichtet sind;
C) Ausbilden einer ersten Kontaktstruktur (31) und einer zweiten Kontaktstruktur (32), wobei
- die zweite Kontaktstruktur (32) auf der Rückseite (14) angeordnet wird und in elektrischen Kontakt zur zweiten Halbleiterschicht (12) gebracht wird,
- die erste Kontaktstruktur (31) in elektrischen Kontakt zur ersten Halbleiterschicht (10) gebracht wird,
- nach dem Schritt B) ein Spiegel (2) auf der Rückseite (14) ausgebildet wird, der spiegelnd für die in der aktiven Schicht (10) erzeugte oder absorbierte Primärstrahlung ist,
- nach dem Schritt B) und vor dem Aufbringen des Spiegels
(2) eine Planarisierungsschicht (4) auf der strukturierten Rückseite (14) angeordnet wird,
- die Planarisierungsschicht (4) ein dielektrisches Material umfasst,
- die Planarisierungsschicht (4) zunächst so dick
aufgebracht wird, dass sie dicker ist als die maximale Höhe der Streustrukturen (410) der Rückseite (14),
- die Planarisierungsschicht (4) anschließend poliert wird, bis die der Halbleiterschichtenfolge (1) abgewandte Seite der Planarisierungsschicht (4) im Rahmen der
Herstellungstoleranz glatt ist
11. Verfahren nach Anspruch 10, wobei zum Aufbringen des Spiegels (2) zunächst eine oder mehrere dielektrische Schichten (21) und dann eine
metallische Schicht (20) aufgebracht werden.
12. Verfahren nach einem Anspruch 10 oder 11,
wobei die erste Kontaktstruktur (31) so ausgebildet wird, dass sie sich ausgehend von der Rückseite (14) durch die zweite Halbleiterschicht (12) und die aktive Schicht (13) in die erste Halbleiterschicht (11) erstreckt.
13. Verfahren nach einem der vorhergehenden Ansprüche,
wobei nach dem Schritt C) ein Träger (5) auf der Rückseite (14) ausgebildet wird und anschließend das Substrat (16) von der Halbleiterschichtenfolge (1) abgelöst wird.
PCT/EP2019/083855 2018-12-07 2019-12-05 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips WO2020115226A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/311,643 US11916167B2 (en) 2018-12-07 2019-12-05 Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018131411.6A DE102018131411A1 (de) 2018-12-07 2018-12-07 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102018131411.6 2018-12-07

Publications (1)

Publication Number Publication Date
WO2020115226A1 true WO2020115226A1 (de) 2020-06-11

Family

ID=68808377

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/083855 WO2020115226A1 (de) 2018-12-07 2019-12-05 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (3)

Country Link
US (1) US11916167B2 (de)
DE (1) DE102018131411A1 (de)
WO (1) WO2020115226A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018614A1 (en) * 2021-08-13 2023-02-16 Lumileds Llc Semiconductor light-emitting device with near-field surface-lattice-resonance reflector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008012407A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
US20150144984A1 (en) * 2013-11-27 2015-05-28 Epistar Corporation Semiconductor light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
US20090038679A1 (en) * 2007-08-09 2009-02-12 Emcore Corporation Thin Multijunction Solar Cells With Plated Metal OHMIC Contact and Support
DE102008024517A1 (de) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
WO2010033792A1 (en) * 2008-09-18 2010-03-25 Lumenz Llc Textured semiconductor light-emitting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008012407A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
US20150144984A1 (en) * 2013-11-27 2015-05-28 Epistar Corporation Semiconductor light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018614A1 (en) * 2021-08-13 2023-02-16 Lumileds Llc Semiconductor light-emitting device with near-field surface-lattice-resonance reflector

Also Published As

Publication number Publication date
US11916167B2 (en) 2024-02-27
DE102018131411A1 (de) 2020-06-10
US20220029056A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
EP2149160B1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102017102112A1 (de) Lichtemittierendes Element und sein Herstellungsverfahren
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2008101456A1 (de) Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht
EP2340568A1 (de) Optoelektronischer halbleiterkörper
WO2017158113A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102016113002B4 (de) Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2019020424A1 (de) Optoelektronischer halbleiterchip, hochvolthalbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020115226A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102018105786A1 (de) Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2019215212A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und einer zweiten stromverteilungsstruktur
WO2019224154A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2019121020A1 (de) Verfahren zur herstellung eines konversionselements und konversionselement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19816656

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19816656

Country of ref document: EP

Kind code of ref document: A1