DE102015117662B4 - Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips - Google Patents

Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips Download PDF

Info

Publication number
DE102015117662B4
DE102015117662B4 DE102015117662.9A DE102015117662A DE102015117662B4 DE 102015117662 B4 DE102015117662 B4 DE 102015117662B4 DE 102015117662 A DE102015117662 A DE 102015117662A DE 102015117662 B4 DE102015117662 B4 DE 102015117662B4
Authority
DE
Germany
Prior art keywords
doped semiconductor
semiconductor layer
layer
flank
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015117662.9A
Other languages
English (en)
Other versions
DE102015117662A1 (de
Inventor
Fabian Kopp
Sebastian Taeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015117662.9A priority Critical patent/DE102015117662B4/de
Priority to US15/763,828 priority patent/US10374126B2/en
Priority to PCT/EP2016/074445 priority patent/WO2017064112A1/de
Publication of DE102015117662A1 publication Critical patent/DE102015117662A1/de
Application granted granted Critical
Publication of DE102015117662B4 publication Critical patent/DE102015117662B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Optoelektronischer Halbleiterchip (100), umfassend mindestens eine n-dotierte Halbleiterschicht (3),
mindestens eine p-dotierte Halbleiterschicht (5) und
eine zwischen der mindestens einen n-dotierten Halbleiterschicht (3) und der mindestens einen p-dotierten Halbleiterschicht (5) angeordnete aktive Schicht (4),
wobei über der p-dotierten Halbleiterschicht (5) eine elektrisch leitfähige Schicht (7) angeordnet ist, die zur elektrischen Kontaktierung der p-dotierten Halbleiterschicht (5) eingerichtet ist,
wobei lateral zur n-dotierten Halbleiterschicht (3),
zur p-dotierten Halbleiterschicht (5) und
zur aktiven Schicht (4) eine Seitenflanke (2) angeordnet ist, wobei die Seitenflanke (2) zumindest zwei schräge Teilflanken (21, 22) aufweist, wobei die erste Teilflanke (21) zumindest bereichsweise lateral zur p-dotierten Halbleiterschicht (5) angeordnet ist, wobei die zweite Teilflanke (22) zumindest bereichsweise lateral zur n-dotierten Halbleiterschicht (3) angeordnet ist, wobei der Winkel der ersten Teilflanke (21) in Bezug auf die aktive Schicht (4) flacher als der Winkel der zweiten Teilflanke (22) ist, wobei die elektrisch leitfähige Schicht (7) lateral zur Seitenflanke (2) beabstandet ist, und wobei sich die erste Teilflanke (21) im Querschnitt nur in der p-dotierten Halbleiterschicht (5) erstreckt.

Description

  • Die Erfindung betrifft einen optoelektronischen Halbleiterchip, insbesondere einen strahlungsemittierenden optoelektronischen Halbleiterchip, wie beispielsweise einen LED-Chip. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips.
  • Die Druckschrift US 2014/0 367 717 A1 beschreibt eine optisch emittierende Halbleitervorrichtung mit metallisierten Seitenwänden.
  • Optoelektronische Halbleiterchips weisen in der Regel einen elektrischen Kontakt mit einer elektrisch leitfähigen Schicht, beispielsweise aus ITO, und eine Halbleiterschichtenfolge auf, die durch zumindest eine, insbesondere zwei Seitenflanken begrenzt ist. Je größer die Kontaktfläche ist desto niedriger ist der Spannungsbeitrag und desto höher ist die Effizienz des optoelektronischen Halbleiterchips. Ist allerdings die Kontaktfläche zu groß gewählt, gelangen elektrisch geladene oder elektrisch leitfähige Partikel an den offenen pn-Übergang der Halbleiterschichtenfolge. Beim Kontakt zwischen den geladenen oder elektrisch leitfähigen Partikeln und dem pn-Übergang ergeben sich elektrische Pfade für Kriech- und Leckströme. Diese Kriech- oder Leckströme können die Effizienz des optoelektronischen Halbleiterchips vermindern oder sogar zum Ausfall des optoelektronischen Halbleiterchips führen.
  • Eine Aufgabe der Erfindung ist es, einen verbesserten optoelektronischen Halbleiterchip bereitzustellen. Insbesondere soll ein optoelektronischer Halbleiterchip bereitgestellt werden, der einerseits Kriech- oder Leckströme verhindert und andererseits eine optimale Kontaktfläche, insbesondere p-Kontaktfläche, aufweist.
  • Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip gemäß dem unabhängigen Anspruch 1 gelöst. Ferner wird diese Aufgabe durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß dem unabhängigen Anspruch 8 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Der optoelektronische Halbleiterchip umfasst mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht. Über der p-dotierten Halbleiterschicht ist eine elektrisch leitfähige Schicht angeordnet. Die elektrisch leitfähige Schicht ist zur elektrischen Kontaktierung der mindestens einen p-dotierten Halbleiterschicht eingerichtet. Lateral zur n-dotierten Halbleiterschicht und/oder zur p-dotierten Halbleiterschicht und/oder zur aktiven Schicht ist eine Seitenflanke angeordnet. Die Seitenflanke weist zumindest zwei schräge Teilflanken auf. Die erste Teilflanke ist zumindest bereichsweise oder vollständig lateral zur p-dotierten Halbleiterschicht angeordnet. Die zweite Teilflanke ist zumindest bereichsweise oder vollständig lateral zur n-dotierten Halbleiterschicht angeordnet. Der Winkel der ersten Teilflanke ist flacher als der Winkel der zweiten Teilflanke in Bezug auf die aktive Schicht. Die elektrisch leitfähige Schicht ist lateral zur Seitenflanke beabstandet.
  • Der optoelektronische Halbleiterchip umfasst mindestens eine n-dotierte Halbleiterschicht und mindestens eine p-dotierte Halbleiterschicht. Die Halbleiterschichten oder die Halbleiterschichtenfolge des Halbleiterchips basieren bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich bevorzugt um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder auch um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m <- 1 und n + m ≤ 1 ist. Ebenso kann es sich bei dem Halbleitermaterial um AlxGa1-xAs handeln mit 0 ≤ x ≤ 1. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb des Halbleiterchips wird in der aktiven Schicht eine elektromagnetische Strahlung erzeugt. Eine Wellenlänge der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren Spektralbereich, insbesondere bei Wellenlängen zwischen einschließlich 420 nm und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Halbleiterchip um eine Leuchtdiode, kurz LED. Der Halbleiterchip ist dann bevorzugt dazu eingerichtet, blaues Licht oder weißes Licht, insbesondere wenn der Halbleiterchip ein Konverterelement aufweist, zu emittieren.
  • Der optoelektronische Halbleiterchip weist eine elektrisch leitfähige Schicht auf. Die elektrisch leitfähige Schicht ist zur elektrischen Kontaktierung der mindestens einen p-dotierten Halbleiterschicht eingerichtet. Mit anderen Worten bildet die elektrisch leitfähige Schicht zumindest einen Teil des p-Kontakts des optoelektronischen Halbleiterchips aus. Der p-Kontakt kann zum Beispiel zusätzlich ein Bondpad und/oder ein oder mehrere Kontaktstege aufweisen. Die elektrisch leitfähige Schicht ist über der p-dotierten Halbleiterschicht angeordnet. Mit „über der p-dotierten Halbleiterschicht angeordnet“ wird hier und im Folgenden verstanden, dass die elektrisch leitfähige Schicht unmittelbar oder mittelbar in elektrischem und/oder mechanischem Kontakt zur p-dotierten Halbleiterschicht angeordnet ist. Dabei können bei mittelbarem Kontakt weitere Schichten oder weitere Elemente, beispielsweise ein Blockierelement, zumindest bereichsweise zwischen der p-dotierten Halbleiterschicht und der elektrisch leitfähigen Schicht angeordnet sein.
  • Die elektrisch leitfähige Schicht kann transparent sein. Insbesondere ist die elektrisch leitfähige Schicht für die emittierte Strahlung durchlässig. Die elektrisch leitfähige Schicht kann einen vergleichsweise großen Anteil der p-dotierten Halbleiterschicht bedecken. Vorzugsweise bedeckt die elektrisch leitfähige Schicht den überwiegenden Teil der p-dotierten Halbleiterschicht oder ist abgesehen von einem optionalen Bereich für ein Blockierelement oder aufgrund des lateralen Abstands der elektrisch leitfähigen Schicht zur Seitenflanke sogar ganzflächig auf die p-dotierte Halbleiterschicht aufgebracht. Auf diese Weise wird eine gute Stromaufweitung in der Halbleiterschichtenfolge erzielt. Die elektrisch leitfähige Schicht enthält vorzugsweise ein transparentes, leitfähiges Oxid (TCO Transparent Conductive Oxide), wie zum Beispiel ITO.
  • Transparente, elektrisch leitende Oxide (TCO) sind transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid, Indiumzinnoxid (ITO) oder Aluminiumzinkoxid (AZO). Neben binären Metallsauerstoffverbindungen wie beispielsweise ZnO, SnO2 oder In2O3 gehören auch ternäre Metallsauerstoffverbindungen wie beispielsweise Zn2SnO4, CdSnO3, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 oder In4Sn3O12 oder Mischungen unterschiedlicher transparenter, leitender Oxide zu der Gruppe der TCOs. Weiterhin entsprechen die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein.
  • Gemäß zumindest einer Ausführungsform umfasst die elektrisch leitfähige Schicht Indiumzinnoxid (ITO) oder besteht daraus. Alternativ besteht aus oder umfasst die elektrisch leitfähige Schicht Silber. Insbesondere wird die elektrisch leitfähige Schicht aus ITO geformt, wenn der optoelektronische Halbleiterchip ein Saphirchip, also ein Volumenemittier, ist. Insbesondere wird die elektrisch leitfähige Schicht aus Silber geformt, wenn der optoelektronische Halbleiterchip aus AlInGaN besteht.
  • Alternativ kann die elektrisch leitfähige Schicht Gold und/oder Zinkoxid umfassen oder daraus bestehen. Insbesondere ist die elektrisch leitfähige Schicht aus Gold geformt, wenn die Halbleiterschichtenfolge des Halbleiterchips Indiumphosphid aufweist.
  • Lateral zur n-dotierten Halbleiterschicht, p-dotierten Halbleiterschicht und/oder aktiven Schicht ist eine Seitenflanke angeordnet. Insbesondere ist die Seitenflanke lateral zur elektrisch leitfähigen Schicht beabstandet. Mit anderen Worten weist die elektrisch leitfähige Schicht zur Seitenflanke einen räumlichen lateralen Abstand von mindestens einschließlich 0,5 µm und/oder höchstens einschließlich 10 µm, insbesondere zwischen 1 µm und 5 µm, beispielsweise 3 µm oder 3,5 µm auf. Damit können Kriech- oder Leckströme vermieden werden.
  • Insbesondere ist die elektrisch leitfähige Schicht lateral und oberhalb zur Seitenflanke mit dem lateralen Abstand angeordnet.
  • Die Seitenflanke weist zumindest zwei oder genau zwei schräge Teilflanken auf. Die Seitenflanke kann auch mehr als zwei Teilflanken, beispielsweise drei, vier, fünf oder sechs Teilflanken, aufweisen. Insbesondere weisen die Teilflanken einen unterschiedlichen Winkel in Bezug auf die aktive Schicht auf. Mit anderen Worten wird damit eine Seitenflanke mit einer Randverrundung gebildet. Insbesondere weist die Seitenflanke einen Durchmesser auf, der der doppelten Schichtdicke der p-dotierten Halbleiterschicht entspricht. Die Schichtdicke der p-dotierten Halbleiterschicht kann zwischen einschließlich 10 nm und einschließlich 300 nm, insbesondere zwischen einschließlich 30 nm und einschließlich 200 nm, besonders bevorzugt zwischen einschließlich 30 nm und einschließlich 100 nm sein.
  • Gemäß zumindest einer Ausführungsform weist der optoelektronische Halbleiterchip genau zwei Seitenflanken auf. Insbesondere begrenzen die beiden Seitenflanken im Querschnitt die Halbleiterschichten und die aktive Schicht. Insbesondere weisen dann die beiden Seitenflanken zumindest jeweils zwei schräge Teilflanken auf.
  • Gemäß zumindest einer Ausführungsform bildet die Seitenflanke eine Seitenfläche eines Grabens. Insbesondere ist der Graben ein Mesagraben, also ein Graben, der sich mindestens zumindest teilweise in die n-dotierte Halbleiterschicht erstreckt.
  • Die erste Teilflanke erstreckt sich im Querschnitt nur in der p-dotierten Halbleiterschicht.
  • Gemäß zumindest einer Ausführungsform erstreckt sich die zweite Teilflanke zumindest bereichsweise oder vollständig lateral zur p-dotierten Halbleiterschicht. Mit anderen Worten ist die zweite Teilflanke in Seitenansicht oder im Querschnitt seitlich zur p-dotierten Halbleiterschicht angeordnet.
  • Gemäß zumindest einer Ausführungsform erstreckt sich die zweite Teilflanke nur lateral zur n-dotierten Halbleiterschicht, erstreckt sich also nicht über die aktive Schicht und/oder p-dotierte Halbleiterschicht.
  • Gemäß zumindest einer Ausführungsform ist der Winkel der ersten Teilflanke in Bezug auf die aktive Schicht flacher als der Winkel der zweiten Teilflanke. Insbesondere ist der Winkel der ersten Teilflanke in Bezug auf die aktive Schicht kleiner oder gleich als 30°, 28°, 25°, 22°, 21°, 19°, 15° oder 10°. Alternativ oder zusätzlich ist der Winkel der zweiten Teilflanke in Bezug auf die aktive Schicht größer oder gleich als 50°,55°, 60°, 65°, 70°, 75°, 80° oder 85°. Insbesondere ist der Winkel der zweiten Teilflanke 70° +/-2° .
  • Die Erfinder haben erkannt, dass durch einen lateralen Abstand zwischen der elektrisch leitfähigen Schicht und der Seitenflanke zum einen der Kriech- oder Leckstrom verhindert werden kann und zum anderen die p-Kontaktfläche maximiert oder flächenmäßig optimiert werden kann. Dies kann insbesondere mit dem hier vorgestellten Verfahren erzeugt werden.
  • Es wird ferner ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Vorzugsweise stellt das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips den oben beschriebenen optoelektronischen Halbleiterchip her. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips die Schritte auf:
    1. A) Bereitstellen mindestens einer n-dotierten Halbleiterschicht, mindestens einer p-dotierten Halbleiterschicht und einer zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordneten aktiven Schicht,
    2. B) Aufbringen einer elektrisch leitfähigen Schicht über der p-dotierten Halbleiterschicht,
    3. C) Aufbringen einer Maske zumindest bereichsweise auf die elektrisch leitfähige Schicht,
    4. D) Ausbilden einer Seitenflanke, die lateral zur p-dotierten Halbleiterschicht, zur n-dotierten Halbleiterschicht und/oder zur aktiven Schicht angeordnet ist. Insbesondere weist der Schritt D) die Teilschritte auf:
      • D1) Abtragen der elektrisch leitfähigen Schicht und zumindest teilweise der n-dotierten Halbleiterschicht, p-dotierten Halbleiterschicht und/oder aktiven Schicht in den Bereichen, die nicht von der Maske bedeckt sind,
      • D2) Zurückziehen der Maske zumindest lateral in Richtung weg der sich bildenden Seitenflanke,
      • D3) Abtragen der elektrisch leitfähigen Schicht, sodass die Seitenflanke lateral von der elektrisch leitfähigen Schicht beanstandet ist, wobei die Seitenflanke zumindest zwei schräge Teilflanken aufweist, wobei die erste Teilflanke zumindest bereichsweise oder vollständig lateral zur p-dotierten Halbleiterschicht angeordnet ist, wobei die zweite Teilflanke zumindest bereichsweise oder vollständig lateral zur n-dotierten Halbleiterschicht angeordnet ist. Insbesondere ist der Winkel der ersten schrägen Teilflanke in Bezug auf die aktive Schicht flacher als der Winkel der zweiten schrägen Teilflanke.
  • Gemäß zumindest einer Ausführungsform erfolgt der Schritt D1) trockenchemisch mittels eines chlorhaltigen Plasmas.
  • Gemäß zumindest einer Ausführungsform erfolgt Schritt D2) mittels eines sauerstoffhaltigen Plasmas.
  • Gemäß zumindest einer Ausführungsform erfolgt Schritt D3) trockenchemisch mittels eines argonhaltigen und/oder kryptonhaltigen Plasmas.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren keine nasschemischen Prozessschritte.
  • Gemäß zumindest einer Ausführungsform erfolgen die Schritte D1) bis D3) in derselben Anlage. Alternativ können die Schritte D1) bis D3) auch in unterschiedlichen Anlagen erfolgen. Beispielsweise kann der Schritt D2), also die Behandlung mittels sauerstoffhaltigem Plasmas, in einer Veraschungsanlage erfolgen. Die trockenchemische Ätzung der Halbleiterschichten und der elektrisch leitfähigen Schicht kann beispielsweise in einer ICP-Anlage erfolgen (ICP, inductively coupled plasma).
  • Erfolgen die Schritte D1) bis D3) in derselben Anlage, so können die Prozessschritte aber auch in verschiedenen Prozesskammern einer Clusteranlage nacheinander ausgeführt werden. Die Prozessschritte A) bis D) können beliebig oft wiederholt werden. Beispielsweise können die Prozessschritte D1) bis D3) mindestens zweimal oder genau zweimal wiederholt werden.
  • Gemäß zumindest einer Ausführungsform ist die Maske aus Fotolack, Siliziumdioxid (SiO2) oder Siliziumnitrid (SiNx). Die Masken aus Siliziumdioxid oder Siliziumnitrid werden auch als Hartmasken bezeichnet.
  • Statt eines sauerstoffhaltigen Plasmas, beispielsweise im Schritt D2), kann auch ein fluorhaltiges Plasma und/oder stickstoffhaltiges Plasma zum Einsatz kommen.
  • Mit anderen Worten wird zunächst in einem Verfahrensschritt ein trockenchemischer Ätzprozess durchgeführt, in dem die elektrisch leitfähige Schicht, beispielsweise aus ITO oder Silber, sowie die Seitenflanken der Halbleiterschichtenfolge unter Verwendung einer Maske, beispielsweise einer Lackmaske, mit chlorhaltigem Plasma strukturiert werden. Im Anschluss an diesen ersten trockenchemischen Prozessschritt kann in einem weiteren Schritt, beispielsweise in derselben Anlage, ein sauerstoffhaltiges Plasma angewandt werden. Durch das sauerstoffhaltige Plasma wird die Maske, beispielsweise aus Fotolack, abgetragen. Die Länge des Lackrückzugs ist über die Dauer des Sauerstoffprozesses einstellbar. In der Folge ist die Oberfläche der elektrisch leitfähigen Schicht im Randbereich der Seitenflanke lackfrei oder maskenfrei und damit ungeschützt. In einem weiteren Prozessschritt kann nun ein weiterer trockenchemischer Ätzprozess zur Auflösung der elektrisch leitfähigen Schicht durchgeführt werden. Je nach Beschaffenheit des Materials der elektrisch leitfähigen Schicht kommen hier wieder chlorhaltige Plasmen, beispielsweise für TCO oder ITO, oder ein reines Argonplasma, beispielsweise für Edelmetalle oder für dünne TCO-Schichten mit einer Schichtdicke von kleiner als 200 nm, in Frage.
  • Die Erfinder haben erkannt, dass mittels dem Verfahren zur Herstellung eines optoelektronischen Halbleiterchips kein nasschemischer Ätzprozess erforderlich ist. Die gesamte Herstellung des Halbleiterchips zur Erzeugung des Grabens kann mit einer trockenchemischen Prozessschrittsequenz realisiert werden. Der Bereich zwischen der elektrisch leitfähigen Schicht und der Seitenflanke ist aufgrund des trockenchemischen Ätzprozesses frei von elektrisch geladenen oder elektrisch leitfähigen Partikeln. Ferner ist an dieser Stelle die elektrisch leitfähige Schicht steil und glatt. Insbesondere weist dieser Bereich einen Winkel von kleiner als 50° auf. Glatt meint hier, dass die Rauigkeit in Draufsicht auf den Halbleiterchip kleiner als 100 nm (z.B. 3A) ist verglichen mit herkömmlichen Halbleiterchips (z.B. 3C), die eine Rauigkeit von einigen 100 nm bis µm aufweisen. Zudem wird durch den lateralen Abstand zwischen der elektrisch leitfähigen Schicht und der Seitenflanke eine optimale Distanz geschaffen, die einerseits den Kriech- oder Leckstrom verhindert und andererseits die p-Kontaktfläche maximiert. Dies kann über die Dauer des Prozessschrittes, beispielsweise von D2), mittels Sauerstoff oder chlorhaltigem Plasma eingestellt werden. Der laterale Abstand zwischen der elektrisch leitfähigen Schicht und der Seitenflanke kann mit einem rein trockenchemischen Prozess wesentlich zuverlässiger und reproduzierbar eingestellt werden als beispielsweise mit nasschemischen Prozessen. Durch die Prozesssequenz der Prozessschritte A) bis D) entsteht eine charakteristische Verrundung der Seitenflanke. Diese Verrundung kann mittels REM (Rasterelektronenmikroskopie) zweifelsfrei identifiziert werden. Damit kann das oben beschriebene Verfahren zweifelsfrei anhand des optoelektronischen Halbleiterchips identifiziert werden. Die Prozessschritte A) bis D) realisieren eine verrundete Seitenflanke, insbesondere Mesakante. Diese verrundete Seitenflanke kann vorteilhafterweise leicht mit einer Passivierungsschicht überformt werden. Die verbesserte Haftung schützt somit den pn-Übergang vor äußeren Einflüssen und verbessert so das Alterungsverhalten des optoelektronischen Halbleiterchips.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1 eine schematische Draufsicht und Seitenansicht eines optoelektronischen Halbleiterchips gemäß eines Vergleichsbeispiels,
    • 2A bis 2C jeweils eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform,
    • 3A eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform und
    • 3B und 3C jeweils eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß eines Vergleichsbeispiels,
    • 4A bis 4C jeweils Rasterelektronenmikroskopieaufnahmen eines Ausführungsbeispiels und Vergleichsbeispiele,
    • 5 bis 7 jeweils eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform, und
    • 8A bis 8E ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden. Insbesondere sind die Seitenansichten des optoelektronischen Halbleiterchips nur ausschnittsweise dargestellt. Die Figuren zeigen insbesondere nur eine Seitenflanke als Ausschnitt. Allerdings kann der optoelektronische Halbleiterchip auch mehr als eine Seitenflanke, also weitere Seitenflanken, aufweisen. Insbesondere gilt für die weiteren Seitenflanken das gleiche wie für die Seitenflanke.
  • Die 1 zeigt eine schematische Seitenansicht und Draufsicht eines optoelektronischen Halbleiterchips gemäß eines Vergleichsbeispiels. Der optoelektronische Halbleiterchip weist ein Substrat 1 auf. Dem Substrat 1 nachgeordnet ist eine n-dotierte Halbleiterschicht 3, eine aktive Schicht 4 und eine p-dotierte Halbleiterschicht 5. Der p-dotierten Halbleiterschicht 5 ist ein Blockierelement 6 nachgeordnet. Dem Blockierelement 6 ist eine elektrisch leitfähige Schicht 7 nachgeordnet. Die elektrisch leitfähige Schicht 7 ist über der p-dotierten Halbleiterschicht 5 angeordnet. In der Regel weist die elektrisch leitfähige Schicht 7 eine dünne Schichtdicke von kleiner 200 nm auf. Die elektrisch leitfähige Schicht 7 kann beispielsweise aus Silber oder ITO geformt sein. Der elektrisch leitfähigen Schicht 7 kann ein p-Anschlusskontakt 8 nachgeordnet sein. Die elektrisch leitfähige Schicht 7 kontaktiert elektrisch miteinander die p-dotierte Halbleiterschicht 5 und den p-Anschlusskontakt 8. Die 1 zeigt, dass die elektrisch leitfähige Schicht 7 keinen lateralen Abstand zur Seitenflanke 2 und weiteren Seitenflanken 20 des optoelektronischen Halbleiterchips aufweist. Damit können Kriech- oder Leckströme induziert werden, die die Effizienz des Halbleiterchips reduzieren oder zum Ausfall des Halbleiterchips führen.
  • Die 2A bis 2C zeigen jeweils eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische Halbleiterchip 100 weist in den 2A bis 2C zumindest eine n-dotierte Halbleiterschicht 3, mindestens eine p-dotierte Halbleiterschicht 5 und eine zwischen der mindestens einen n-dotierten und mindestens einen p-dotierten Halbleiterschicht 3, 5 angeordnete aktive Schicht 4 auf. Über der p-dotierten Halbleiterschicht 5 ist eine elektrisch leitfähige Schicht 7, beispielsweise aus ITO oder Silber, angeordnet. Die elektrisch leitfähige Schicht 7 ist zur elektrischen Kontaktierung der p-dotierten Halbleiterschicht 5 eingerichtet. Die Halbleiterchips der 2A bis 2C zeigen jeweils einen lateralen Abstand L der elektrisch leitfähigen Schicht 7 zu einer Seitenflanke 2. Insbesondere ist der laterale Abstand L zwischen 0,5 µm und 10 µm. Damit kann ein Kriech- oder Leckstrom verhindert werden. Zudem stören die frei elektrisch geladenen oder elektrisch leitfähigen Partikel an dem pn-Übergang der Halbleiterschichtenfolge nicht. Die Halbleiterchips der 2A bis 2C zeigen eine Seitenflanke 2, können aber auch weitere Seitenflanken (hier nicht gezeigt) aufweisen. Die Seitenflanke 2 ist lateral zur n-dotierten Halbleiterschicht 5, zur p-dotierten Halbleiterschicht und zur aktiven Schicht 4 angeordnet. Die Seitenflanke 2 kann auch eine Seitenfläche eines Grabens, beispielsweise eines Mesagrabens, bilden. Die Seitenflanke 2 weist zumindest eine erste Teilflanke 21 und eine zweite Teilflanke 22 auf. Die erste Teilflanke 21 erstreckt sich zumindest bereichsweise lateral zur p-dotierten Halbleiterschicht 5. Die zweite Teilflanke 22 erstreckt sich zumindest bereichsweise lateral zur n-dotierten Halbleiterschicht 3. Insbesondere ist der Winkel der ersten Teilflanke 21 in Bezug auf die aktive Schicht 4 flacher als der Winkel der zweiten Teilflanke 22.
  • Die 2A bis 2C unterscheiden sich in der Erstreckung der jeweiligen Teilflanken. Die 2A zeigt, dass die erste Teilflanke 21 sich von der p-dotierten Halbleiterschicht 5 über die aktive Schicht 4 und in zumindest teilweise die n-dotierte Halbleiterschicht 3 erstreckt. Die zweite Teilflanke 22 erstreckt sich ausschließlich lateral zur n-dotierten Halbleiterschicht 3. Die 2B zeigt, dass sich die erste Teilflanke 21 ausschließlich in der p-dotierten Halbleiterschicht 5 erstreckt und sich die zweite Teilflanke 22 zumindest bereichsweise von der p-dotierten Halbleiterschicht 5 über die aktive Schicht 4 in die n-dotierte Halbleiterschicht 3 erstreckt. Die 2C zeigt die Erstreckung der ersten Teilflanke 21 von der p-dotierten Halbleiterschicht 5 in die aktive Schicht 4. Die zweite Teilflanke 22 erstreckt sich von der aktiven Schicht 4 in die n-dotierte Halbleiterschicht 3. Mit anderen Worten weist der optoelektronische Halbleiterchip 100 der 2A eine Kante 201 in der Seitenflanke 2 in der n-dotierten Halbleiterschicht 3 auf. Der optoelektronische Halbleiterchip 100 der 2B weist eine Kante 201 der Seitenflanke 2 in der p-dotierten Halbleiterschicht 5 auf. Der optoelektronische Halbleiterchip 100 der 2C weist eine Kante 201 der Seitenflanke 2 in der aktiven Schicht 4 auf. Die optoelektronischen Halbleiterchips 100 der 2A bis 2C können ein Substrat 1 aufweisen.
  • Die 3A zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform. Dabei entspricht die 3A im Wesentlichen der 2B. Der optoelektronische Halbleiterchip 100 der 3A wurde durch trockenchemische Ätzprozesse und einem sauerstoffhaltigen Plasma hergestellt. Dadurch zeigt der Halbleiterchip den charakteristischen lateralen Abstand L, die glatte und scharfe Kante 203 der elektrisch leitfähigen Schicht 7 und die charakteristische Seitenflanke 2 mit einer ersten schrägen Teilflanke 21 und einer zweiten schrägen Teilflanke 22. Diese Kante 203 weist insbesondere einen Winkel von 90° +/- 10% und/oder eine Rauigkeit von kleiner 100 nm auf. Damit kann einerseits der Kriech- und Leckstrom verhindert werden und andererseits die p-Kontaktfläche maximiert werden. Der optoelektronische Halbleiterchip 100 ist zuverlässig und reproduzierbar herstellbar.
  • Die 3B und 3C zeigen jeweils einen optoelektronischen Halbleiterchip 100 gemäß eines Vergleichsbeispiels. Der optoelektronische Halbleiterchip 100 der 3B wurde nur einmal trockenchemisch behandelt, weist also insbesondere keinen Verfahrensschritt D3) auf. Die elektrisch leitfähige Schicht 7 erstreckt sich direkt an der Seitenflanke 2. Anschließend weist sie ein Höhenprofil auf, das sich linear in Richtung der Seitenflanke 2 verjüngt. Trotz der glatten Oberfläche der elektrisch leitfähigen Schicht 7, beispielsweise aus ITO, werden Kriech- oder Leckströme erzeugt. Mit anderen Worten reicht bei dem optoelektronischen Halbleiterchip 100 der 3B die elektrisch leitfähige Schicht 7 bis an die Seitenflanke 2 heran, wodurch Kriech- oder Leckströme im Betrieb wahrscheinlich werden.
  • Der optoelektronische Halbleiterchip 100 der 3C wurde zusätzlich nasschemisch behandelt. Es wird zwar ein lateraler Abstand zwischen der elektrisch, leitfähigen Schicht 7 und der Seitenflanke 2 erzeugt. Allerdings ist dieser Abstand kein definierter Sicherheitsabstand L im Vergleich zu 3A, da elektrisch geladene Partikel an den pn-Übergang der Halbleiterschichtenfolge gelangen können. Dabei hängt der laterale Abstand von der Ätzzeit und dem jeweiligen Zustand der Ätzlösung ab und ist insgesamt durch die notwendige Diffusion im Spalt zwischen der Maske und der Halbleiterschicht begrenzt. Zudem ist die nasschemisch geätzte elektrisch leitfähige Schichtoberfläche rau und weist an der Kante 202 eine hohe Dichte von elektrisch geladenen Partikeln auf. Dies kann zu Kriech- oder Leckströmen führen und damit die Effizienz des Bauelements reduzieren.
  • Des Weiteren kann die elektrisch leitfähige Schicht 7 aus einem Schichtenstapel, beispielsweise aus unterschiedlichen ITO-Schichten, bestehen. In diesem Fall bestehen unterschiedliche nasschemische Ätzraten, wodurch eine undefinierte Kante der elektrisch leitfähigen Schicht 7 erzeugt wird.
  • Die 4A bis 4C zeigen eine mikroskopische Aufnahme (REM) von den optoelektronischen Halbleiterchips der 3A bis 3C. Die mikroskopischen Aufnahmen sind in Draufsicht auf die jeweiligen optoelektronischen Halbleiterchips 100 der 3A bis 3C aufgenommen. Die 4A entspricht der mikroskopischen Aufnahme des Halbleiterchips der 3A, die 4B entspricht der mikroskopischen Aufnahme des Halbleiterchips der 3B und die 4C entspricht der mikroskopischen Aufnahme des Halbleiterchips der 3C. Die Bezugszeichen entsprechen den Bezugszeichen in den 3A bis 3C. Aus der 4A ist im Vergleich zu den 4B und 4C ersichtlich, dass der charakteristische Aufbau des optoelektronischen Halbleiterchips der 3A mittels Rasterelektronenmikroskopie erkennbar und nachweisbar ist. Aus der 4A ist erkennbar, dass in Draufsicht auf den optoelektronischen Halbleiterchip der 3A die elektrisch leitfähige Schicht 7 eine glatte und scharfe Abgrenzung aufweist. Der elektrisch leitfähigen Schicht 7 ist in Draufsicht der laterale Abstand L nachgeordnet. Dem lateralen Abstand L ist die erste Teilflanke 21 und die zweite Teilflanke 22 nachgeordnet. Beim Übergang von der ersten Teilflanke 21 in die zweite Teilflanke 22 entsteht eine Kante 201.
  • Die 4B zeigt keinen lateralen Abstand L zwischen der elektrisch leitfähigen Schicht 71, 72 und der Seitenflanke 2. Die Seitenflanke 2 und die elektrisch leitfähige Schicht 71, 72 sind durch eine Kante 202 getrennt.
  • Aus der 4C ist erkennbar, dass die elektrisch leitfähige Schicht 72 aufgeraut ist. Die Kante 202 erstreckt sich zwischen der p-dotierten Halbleiterschicht 5 und der Seitenflanke 2.
  • Die 5 zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische Halbleiterchip 100 weist eine n-dotierte Halbleiterschicht 3, eine aktive Schicht 4 und nachfolgend eine p-dotierte Halbleiterschicht 5 auf. Der Halbleiterchip 100 weist eine elektrisch leitfähige Schicht 7, beispielsweise aus ITO, auf. Zwischen der elektrisch leitfähigen Schicht 7 und der Seitenflanke 2 ist ein lateraler Abstand L angeordnet. Der laterale Abstand L dient als sogenannter Sicherheitsabstand, um Leck- und Kriechströme zu verhindern. Die Seitenflanke 2 weist eine erste Teilflanke 21, die sich bis in die p-dotierte Halbleiterschicht 5 erstreckt, und eine zweite Teilflanke 22 auf, die sich von der p-dotierten Halbleiterschicht 5 über die aktive Schicht 4 in die n-dotierte Halbleiterschicht 3 erstreckt.
  • Die 6 zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips 100 gemäß einer Ausführungsform. Der optoelektronische Halbleiterchip 100 der 6 unterscheidet sich von dem optoelektronischen Halbleiterchip 100 der 5 dadurch, dass er mehr als zwei Teilflanken aufweist. Hier sind drei Teilflanken 21, 22 und 23 dargestellt. Es können aber auch mehr als drei Teilflanken in dem optoelektronischen Halbleiterchip 100 vorhanden sein. Die erste Teilflanke 21 erstreckt sich ausschließlich in der p-dotierten Halbleiterschicht 5. Die zweite Teilflanke 22 erstreckt sich von der p-dotierten Halbleiterschicht 5 über die aktive Schicht 4 in die n-dotierte Halbleiterschicht 3. Die dritte Teilflanke 23 erstreckt sich ausschließlich in der p-dotierten Halbleiterschicht 5. Dabei ist der Winkel in Bezug auf die aktive Schicht 4 der ersten Teilflanke 21 flacher als der Winkel der dritten Teilflanke 23 und der Winkel der zweiten Teilflanke 22. Die zweite Teilflanke 22 hat den größten Winkel in Bezug auf die anderen Teilflanken 21, 23.
  • Die Struktur dieses Halbleiterchips wurde hergestellt, indem die Prozessschritte aufweisend einen sauerstoffhaltigen Plasmaprozess und eines trockenchemischen Ätzprozesses zweimal nacheinander wiederholt wurden. Die elektrisch leitfähige Schicht 7 weist einen Sicherheitsabstand oder einen lateralen Abstand L zur Seitenflanke 2 auf. Insbesondere ist der laterale Abstand L 2 bis 5 µm, beispielsweise 3 µm.
  • Die 7 zeigt eine schematische Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform. Die 7 zeigt, dass die Seitenflanke 2 eine Verrundung aufweist. Diese Verrundung kann leicht mit einer Passivierungsschicht 81 überformt werden. Die elektrisch leitfähige Schicht weist einen lateralen Abstand zur Seitenflanke 2 auf. Insbesondere ist die Seitenflanke 2 als pyramidenstumpfartige Seitenflanke ausgeformt. Die Seitenflanke 2 kann diese Randverrundung bilden, die einen Durchmesser aufweist, der der doppelten Schichtdicke der p-dotierten Halbleiterschicht 5 entspricht.
  • Die 8A bis 8C zeigen ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform. Die 8A zeigt das Bereitstellen einer n-dotierten Halbleiterschicht 3, einer p-dotierten Halbleiterschicht 5, einer aktiven Schicht 4 und einer elektrisch leitfähigen Schicht 7. Anschließend wird eine Maske 9 zumindest bereichsweise auf die elektrisch leitfähige Schicht 7 aufgebracht (8B). Anschließend erfolgt das Ausbilden der Seitenflanke 2, die lateral zur n-dotierten Halbleiterschicht 3, zur p-dotierten Halbleiterschicht 5 und zur aktiven Schicht 4 angeordnet ist. Dabei wird zuerst im Schritt D1) die elektrisch leitfähige Schicht 7 zumindest teilweise der n-dotierten Halbleiterschicht, die p-dotierte Halbleiterschicht und die aktive Schicht 4 in den Bereichen, die nicht von der Maske 9 bedeckt sind, abgetragen ( 8C). Anschließend erfolgt das Zurückziehen der Maske 9 zumindest lateral in Richtung weg der sich bildenden Seitenflanke 2 (8D). Anschließend erfolgt das Abtragen der elektrisch leitfähigen Schicht 7, sodass die Seitenflanke 2 lateral von der elektrisch leitfähigen Schicht 7 beabstandet ist. Dabei weist die Seitenflanke 2 zumindest eine erste Teilflanke 21 und eine zweite Teilflanke 22 auf. Schräg bedeutet hier, dass die Teilflanken einen Winkel von ungleich 90° aufweisen. Insbesondere ist der Winkel der ersten schrägen Teilflanke 21 in Bezug auf die aktive Schicht flacher als der Winkel der zweiten schrägen Teilflanke 22. Das Abtragen der elektrisch leitfähigen Schicht 7 in 8C erfolgt insbesondere mittels eines chlorhaltigen Plasmas oder argonhaltigen Plasmas. Das Zurückziehen der Maske in dem Prozessschritt D2) erfolgt mittels eines sauerstoffhaltigen Plasmas. Die Prozessschritte der 8A bis 8E können in einer Anlage oder in unterschiedlichen Anlagen erfolgen. Es resultiert ein optoelektronischer Halbleiterchip 100, wie er in 8E dargestellt ist. Der optoelektronische Halbleiterchip der 8E entspricht im Wesentlichen dem Halbleiterchip 100 der 2B.
  • Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.

Claims (13)

  1. Optoelektronischer Halbleiterchip (100), umfassend mindestens eine n-dotierte Halbleiterschicht (3), mindestens eine p-dotierte Halbleiterschicht (5) und eine zwischen der mindestens einen n-dotierten Halbleiterschicht (3) und der mindestens einen p-dotierten Halbleiterschicht (5) angeordnete aktive Schicht (4), wobei über der p-dotierten Halbleiterschicht (5) eine elektrisch leitfähige Schicht (7) angeordnet ist, die zur elektrischen Kontaktierung der p-dotierten Halbleiterschicht (5) eingerichtet ist, wobei lateral zur n-dotierten Halbleiterschicht (3), zur p-dotierten Halbleiterschicht (5) und zur aktiven Schicht (4) eine Seitenflanke (2) angeordnet ist, wobei die Seitenflanke (2) zumindest zwei schräge Teilflanken (21, 22) aufweist, wobei die erste Teilflanke (21) zumindest bereichsweise lateral zur p-dotierten Halbleiterschicht (5) angeordnet ist, wobei die zweite Teilflanke (22) zumindest bereichsweise lateral zur n-dotierten Halbleiterschicht (3) angeordnet ist, wobei der Winkel der ersten Teilflanke (21) in Bezug auf die aktive Schicht (4) flacher als der Winkel der zweiten Teilflanke (22) ist, wobei die elektrisch leitfähige Schicht (7) lateral zur Seitenflanke (2) beabstandet ist, und wobei sich die erste Teilflanke (21) im Querschnitt nur in der p-dotierten Halbleiterschicht (5) erstreckt.
  2. Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei der laterale Abstand (L) der elektrisch leitfähigen Schicht (7) zur Seitenflanke (2) zwischen 0,5 µm und 10 µm ist.
  3. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Winkel der ersten Teilflanke (21) in Bezug auf die aktive Schicht (4) kleiner 30° ist.
  4. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Winkel der zweiten Teilflanke (22) in Bezug auf die aktive Schicht (4) größer 50° ist.
  5. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die Seitenflanke (2) mehr als zwei schräge Teilflanken (21, 22, 23) mit unterschiedlichen Winkeln in Bezug auf die aktive Schicht (4) aufweist, so dass die Seitenflanke (2) eine Randverrundung bildet, die einen Durchmesser aufweist, der der doppelten Schichtdicke der p-dotierten Halbleiterschicht (5) entspricht.
  6. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die Seitenflanke (2) eine Seitenfläche eines Grabens ist, der sich zumindest teilweise in die n-dotierte Halbleiterschicht (5) erstreckt.
  7. Optoelektronischer Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitfähige Schicht (7) aus IndiumZinnoxid, Gold, Zinkoxid oder Silber ist.
  8. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (100) mit den Schritten: A) Bereitstellen mindestens einer n-dotierten Halbleiterschicht (3), mindestens einer p-dotierten Halbleiterschicht (5) und einer zwischen der mindestens einen n-dotierten Halbleiterschicht (3) und der mindestens einen p-dotierten Halbleiterschicht (5) angeordneten aktiven Schicht (4) , B) Aufbringen einer elektrisch leitfähigen Schicht (7) über der p-dotierten Halbleiterschicht (5), C) Aufbringen einer Maske (9) zumindest bereichsweise auf die elektrisch leitfähige Schicht (7), D) Ausbilden einer Seitenflanke (2), die lateral zur n-dotierten Halbleiterschicht (3), zur p-dotierten Halbleiterschicht (5) und zur aktiven Schicht (4) angeordnet ist, mit den Teilschritten: D1) Abtragen der elektrisch leitfähigen Schicht (7) und zumindest teilweise der n-dotierten Halbleiterschicht (3), p-dotierten Halbleiterschicht (5) und aktiven Schicht (4) in den Bereichen, die nicht von der Maske (9) bedeckt sind, D2) Zurückziehen der Maske (9) zumindest lateral in Richtung weg der sich bildenden Seitenflanke (2), D3) Abtragen der elektrisch leitfähigen Schicht (7), so dass die Seitenflanke (2) lateral von der elektrisch leitfähigen Schicht (7) beabstandet ist, wobei die Seitenflanke (2) zumindest zwei schräge Teilflanken (21, 22) aufweist, wobei die erste Teilflanke (21) zumindest bereichsweise lateral zur p-dotierten Halbleiterschicht (5) angeordnet ist, wobei die zweite Teilflanke (22) zumindest bereichsweise lateral zur n-dotierten Halbleiterschicht (3) angeordnet ist, wobei der Winkel der ersten Teilflanke (21) in Bezug auf die aktive Schicht (4) flacher als der Winkel der zweiten Teilflanke (22) ist.
  9. Verfahren nach Anspruch 8, wobei Schritt D1) trockenchemisch mittels eines chlorhaltigen Plasmas erzeugt wird.
  10. Verfahren nach einem der Ansprüche 8 bis 9, wobei Schritt D2) mittels eines sauerstoffhaltigen, stickstoffhaltigen oder fluorhaltigen Plasmas erzeugt wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei Schritt D3) trockenchemisch mittels eines argonhaltigen oder kryptonhaltigen Plasmas erzeugt wird.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die Schritte D1) bis D3) in derselben Anlage erfolgen.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei die Maske (9) aus Fotolack, Siliziumdioxid oder Siliziumnitrid ist.
DE102015117662.9A 2015-10-16 2015-10-16 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips Active DE102015117662B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015117662.9A DE102015117662B4 (de) 2015-10-16 2015-10-16 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US15/763,828 US10374126B2 (en) 2015-10-16 2016-10-12 Optoelectronic semiconductor chip and method for fabricating an optoelectronic semiconductor chip
PCT/EP2016/074445 WO2017064112A1 (de) 2015-10-16 2016-10-12 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015117662.9A DE102015117662B4 (de) 2015-10-16 2015-10-16 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102015117662A1 DE102015117662A1 (de) 2017-04-20
DE102015117662B4 true DE102015117662B4 (de) 2021-07-22

Family

ID=57124045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015117662.9A Active DE102015117662B4 (de) 2015-10-16 2015-10-16 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Country Status (3)

Country Link
US (1) US10374126B2 (de)
DE (1) DE102015117662B4 (de)
WO (1) WO2017064112A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20180058564A (ko) * 2016-11-24 2018-06-01 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102021121370A1 (de) 2021-08-17 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum prozessieren einer halbleiterschichtenfolge und bauelement
CN113745382B (zh) * 2021-11-04 2022-02-11 至芯半导体(杭州)有限公司 深紫外led芯片及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017061A1 (en) 2004-03-31 2006-01-26 Nichia Corporation Nitride semiconductor light emitting device
US20060231852A1 (en) 2002-08-01 2006-10-19 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
US20090267100A1 (en) 2008-04-25 2009-10-29 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
US20130210178A1 (en) 2012-02-13 2013-08-15 Epistar Corporation Light-emitting device and method for manufacturing the same
US20140291612A1 (en) 2011-12-19 2014-10-02 Showa Denko K.K. Light-emitting diode and method of manufacturing the same
US20140367717A1 (en) 2013-06-18 2014-12-18 Lsi Corporation Semiconductor optical emitting device with metallized sidewalls

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP5301418B2 (ja) * 2009-12-02 2013-09-25 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
US9276170B2 (en) 2012-10-23 2016-03-01 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP6068165B2 (ja) * 2013-01-29 2017-01-25 スタンレー電気株式会社 半導体光学装置、および半導体光学装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231852A1 (en) 2002-08-01 2006-10-19 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
US20060017061A1 (en) 2004-03-31 2006-01-26 Nichia Corporation Nitride semiconductor light emitting device
US20090267100A1 (en) 2008-04-25 2009-10-29 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
US20140291612A1 (en) 2011-12-19 2014-10-02 Showa Denko K.K. Light-emitting diode and method of manufacturing the same
US20130210178A1 (en) 2012-02-13 2013-08-15 Epistar Corporation Light-emitting device and method for manufacturing the same
US20140367717A1 (en) 2013-06-18 2014-12-18 Lsi Corporation Semiconductor optical emitting device with metallized sidewalls

Also Published As

Publication number Publication date
DE102015117662A1 (de) 2017-04-20
US10374126B2 (en) 2019-08-06
US20180358510A1 (en) 2018-12-13
WO2017064112A1 (de) 2017-04-20

Similar Documents

Publication Publication Date Title
DE102015117662B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2340568B1 (de) Optoelektronischer halbleiterkörper
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2017158113A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
EP2223336A1 (de) Leuchtdiodenchip mit überspannungsschutz
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102006017573A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102018110985A1 (de) Halbleiterlaserdiode, laserbauteil und verfahren zur herstellung einer halbleiterlaserdiode
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015102378B4 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2020114759A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102017117164A1 (de) Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final