JP2017510980A - オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品 - Google Patents
オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品 Download PDFInfo
- Publication number
- JP2017510980A JP2017510980A JP2016551750A JP2016551750A JP2017510980A JP 2017510980 A JP2017510980 A JP 2017510980A JP 2016551750 A JP2016551750 A JP 2016551750A JP 2016551750 A JP2016551750 A JP 2016551750A JP 2017510980 A JP2017510980 A JP 2017510980A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive semiconductor
- semiconductor layer
- type conductive
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 315
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 124
- 238000001465 metallisation Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 8
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000009434 installation Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000005670 electromagnetic radiation Effects 0.000 description 5
- 239000010948 rhodium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
複数の像点（７１、７２）を有するオプトエレクトロニクス半導体部品を製造するための方法を特定し、ａ）− ｎ型導電性半導体層（１１）と、− 能動ゾーン（１３）と、− ｐ型導電性半導体層（１２）とを含む半導体層積層体（１１、１２、１３）の用意と、ｂ）第１の層積層体（２２、３１）の設置であって、第１の層積層体（２２、３１）がｎ型導電性半導体層（１１）から反対に面するｐ型導電性半導体層（１２）の上表面（１２ａ）上に互いに横方向に離間されて配置されている多数の領域（６１、６２）に分割される、第１の層積層体（２２、３１）の設置と、ｃ）第２の絶縁層（３２）の設置と、ｄ）ｎ型導電性半導体層（１１）を複数の箇所で露出させ、そしてｐ型導電性半導体層（１２）を互いに横方向に離間されている個々の領域（６１、６２）に分割するような方法でのｐ型導電性半導体層（１２）および能動ゾーン（１３）の部分除去であって、領域の各々がｐ型導電性半導体層（１２）の一部および能動ゾーン（１３）の一部を含む、ｐ型導電性半導体層（１２）および能動ゾーン（１３）の部分除去と、のステップを含む。
Description
本発明は、オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品に関する。
特許文献１は、表示装置および表示装置を製造するための方法を記載している。
達成しようとする目的は、簡略化したコンタクトを有するオプトエレクトロニクス半導体部品を製造するための方法を提供することである。さらに、多数の像点を含むオプトエレクトロニクス半導体部品を提供するものであり、ここでは、像点を、可能な限り小さく形成することができる。
オプトエレクトロニクス半導体部品を製造するための方法を提供する。オプトエレクトロニクス半導体部品を、例えば、放射放出半導体部品、例えば、発光ダイオード・チップとすることができる。例えば、オプトエレクトロニクス半導体部品を、少なくとも表示装置の一部としておよび／または少なくとも光源の一部として設けることができる。さらに、オプトエレクトロニクス半導体部品を、例えば、フォトダイオード・チップなどの放射検出半導体部品とすることができる。特に、電磁放射を、空間的に分解した方式でオプトエレクトロニクス半導体部品によって検出することができる。
方法の少なくとも１つの実施形態によれば、半導体層積層体を初めに用意する。半導体層積層体は、主延在面を有し、そこでは半導体層積層体が横方向に延びている。半導体層積層体の厚さは、主延在面に垂直であり、垂直方向である。半導体層積層体の厚さは、横方向の半導体層積層体の最大広がりと比較して小さい。半導体層積層体を、例えば、エピタキシャル成長法によって製造することができる。
方法の少なくとも１つの実施形態によれば、半導体層積層体は、ベース表面を有するｎ型導電性半導体層を含む。ｎ型導電性半導体層のベース表面を、半導体層積層体の主面によって形成する。特に、ｎ型導電性半導体層のベース表面は、主延在面である。ｎ型導電性半導体層を、例えば、成長基板上にエピタキシャル法で成長させた半導体層とすることができる。ｎ型導電性半導体層は、例えば、ＧａＮを含むもしくはＧａＮに基づき、および／または好ましくはｎ型ドープされる。
方法の少なくとも１つの実施形態によれば、半導体層積層体は、ベース表面から反対に面するｎ型導電性半導体層のカバー表面上に配置された能動ゾーンを有する。能動ゾーンを、放射を発生させるために設ける。例えば、能動ゾーンは、可視光を放出する。例えば、能動ゾーンは、ＧａＮを含むまたはＧａＮに基づく。能動ゾーンは、半導体層積層体によって放出されるかつ／または検出される光の波長に影響を与える、例えば、インジウム、アルミニウムおよび／またはリンなどの他の物質をさらに含有することができる。
方法の少なくとも１つの実施形態によれば、半導体層積層体は、ｎ型導電性半導体層から反対に面する能動ゾーンの側に配置され、かつ能動ゾーン上に好ましくはエピタキシャル法で成長させたｐ型導電性半導体層を含む。ｐ型導電性半導体層は、例えば、ＧａＮを含むもしくはＧａＮに基づき、および／または好ましくはｐ型ドープされる。
方法の少なくとも１つの実施形態によれば、第１の層積層体を、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層のカバー表面の上に設ける。第１の層積層体は、ｐ型コンタクト層および第１の絶縁層を含む。第１の層積層体を、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層のカバー表面上に互いに横方向に離間されて配置されている多数の領域に分割する。
ｐ型コンタクト層は、好ましくはｐ型導電性半導体層と直接接触している。このケースでは、ｐ型コンタクト層を、ｐ型導電性半導体層用のコンタクト層として設けることができる。ｐ型コンタクト層は、例えば、Ａｇおよび／またはＲｈを含有する。例えば、Ｒｈの使用は、Ｒｈが例えばＡｇよりもエッチング中により構造的に正確であり得るという利点を有する。好ましくは、ｐ型コンタクト層は、反射性であるように形成され、かつ高い導電性を有する。「反射性」であるように形成されることは、ここではおよび以降では、ｐ型コンタクト層の反射率が、能動ゾーン内で放出されるまたは吸収される放射に対して少なくとも９０％、好ましくは少なくとも９５％であることを意味することができる。反射性であるように形成されているｐ型コンタクト層のケースでは、能動ゾーンによって放出された電磁放射は、ｎ型導電性半導体層の方向に好ましくは放射されるまたは反射される。
第１の絶縁層は、ｐ型導電性半導体層から反対に面するｐ型コンタクト層の側の上に設けられ、かつｐ型コンタクト層と好ましくは直接接触している。しかしながら、ｐ型コンタクト層に直接接触し、かつ第１の絶縁層がさらなるコンタクト層と直接接触するように、例えば、ＺｎＯおよび／またはＴｉを含有するさらなるコンタクト層を配置することも可能である。このようなコンタクト層は、例えば、引き続く方法ステップ中に他の金属と直接接触することからｐ型コンタクト層を保護することができる。第１の絶縁層は、例えば、ＳｉＯ２、ＳｉＮまたは別の電気的絶縁性化合物を含む。
方法の少なくとも１つの実施形態によれば、主延在面を横切って延び、かつ少なくとも所々に第１の層積層体の領域のすべての側面を覆う第２の絶縁層を設ける。「第１の層積層体の側面」は、ここではおよび以降では、主延在面を横切って延びている第１の層積層体の外側表面を意味するものとする。
第２の絶縁層は、少なくとも所々に、第１の絶縁層、ｐ型コンタクト層およびｐ型導電性半導体層と直接隣接することができる。第２の絶縁層を、電気的に絶縁性であるように形成する。第２の絶縁層は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３または別の電気的絶縁性材料を包含することができる。第１および第２の絶縁層は、ｐ型コンタクト層を完全に覆う。言い換えると、ｐ型コンタクト層が第１の絶縁層によって覆われていないまたは第１の絶縁層と直接接触していないこれらの場所において、ｐ型コンタクト層は、第２の絶縁層によって少なくとも覆われる、またはｐ型コンタクト層は、第２の絶縁層と直接接触しており、逆も同様である。これは、ｐ型コンタクト層が、第２の絶縁層を設けた後では、さらなる方法ステップが続かなかった場合には、外側からこれ以上自由にアクセスできないことを意味する。第２の絶縁層を、そのときにはｐ型コンタクト層を封じるために使用することができるおよび／または第２の絶縁層は、引き続く方法ステップにおいて使用される化学薬品からｐ型コンタクト層を保護することができる。
方法の少なくとも１つの実施形態によれば、ｐ型導電性半導体層および能動ゾーンを、部分的に除去する。この除去は、ｎ型導電性半導体層をそのときには所々に露出させ、かつｐ型導電性半導体層および能動ゾーンを相互に横方向に離間されている個々の領域に分割するように行われる。これらの個々の領域の各々は、そのときにはｐ型導電性半導体層の一部および能動ゾーンの一部を含む。領域は、そのときには相互に電気的に分離されている像点を形成する。
方法の少なくとも１つの実施形態によれば、ｎ型コンタクト層およびメタライゼーション層を設ける。ｎ型コンタクト層およびメタライゼーション層は、半導体層積層体の主延在面に沿って、特にもっぱら主延在面に沿ってそれぞれ延びる。言い換えると、ｎ型コンタクト層およびメタライゼーション層は、第１の層積層体の領域もしくは第２の絶縁層の領域の側面に沿って延びないおよび／または半導体層積層体を横切って延びない。
好ましくは、ｎ型コンタクト層およびメタライゼーション層は、相互に電気的に絶縁される。この点で、ｎ型コンタクト層およびメタライゼーション層は、相互に空間的に離れている、すなわち、ｎ型コンタクト層およびメタライゼーション層は、直接接触していない可能性がある。例えば、絶縁性材料、例えば、空気などを、ｎ型コンタクト層とメタライゼーション層との間に配置することができる。例えば、ｎ型コンタクト層および／またはメタライゼーション層の材料の選択的な堆積により、ｎ型コンタクト層および／またはメタライゼーション層を設ける。このケースでは、第１の層積層体の側面または第２の絶縁層の側面には、ｎ型コンタクト層の材料および／またはメタライゼーション層の材料がないままである可能性がある。側面の一部を、ｎ型コンタクト層および／またはメタライゼーション層の微量の材料で被覆することもやはり可能である。第１の層積層体の領域の側面上のこれらの微量の材料には、主延在面に平行に延びている外側表面に付けられているｎ型コンタクト層および／またはメタライゼーション層の部分よりも実質的に少ない材料がある。特に、微量の材料は、好ましくは連続的な表面を形成せず、側面の大部分には、微量の材料がない。例えば、側面の８０％、好ましくは９０％には、微量の材料がないことがある。好ましくは、ｎ型コンタクト層およびメタライゼーション層を設けるときに、フォト技術を使用しない。
ｎ型コンタクト層およびメタライゼーション層を、好ましくは同じ材料から形成し、好ましくは同じ方法ステップにおいて設ける。好ましくは、ｎ型コンタクト層およびメタライゼーション層を、反射性であるように形成する。例えば、ｎ型コンタクト層およびメタライゼーション層は、銀、ロジウムおよび／または別の電気的導電性材料を含有する。
方法の少なくとも１つの実施形態によれば、メタライゼーション層および第１の絶縁層を、部分的に除去する。部分除去の後で、ｐ型コンタクト層を、自由にアクセスできるまたは露出させる。除去を、例えば、エッチング方法により行うことができる。好ましくは、第１のマスクを、エッチング方法のために使用し、好ましくはフォトリソグラフィ法により第１の絶縁層の上に設け、そしてエッチングの後で除去することができる。
しかしながら、ここではおよび以降では、エッチング方法の代わりにおよび／または加えてリフトオフ方法を使用することもやはり可能である。例えば、この点で、最初にマスク層を、ｐ型導電性半導体層の上に設けることができ、そして少なくとも所々に除去する。ｐ型コンタクト層および第１の絶縁層を、そのときにはマスク層が除去されていないｐ型導電性半導体層上のこれらの領域に成長させることができる。次いで、マスク層を、完全に除去することができる。
オプトエレクトロニクス半導体部品を製造するための方法の少なくとも１つの実施形態によれば、方法は、
ａ） − ベース表面を有するｎ型導電性半導体層と、
− ベース表面から反対に面するｎ型導電性半導体層のカバー表面上の能動ゾーンと、
− ｎ型導電性半導体層から反対に面する能動ゾーンの側に配置されているｐ型導電性半導体層と
を有し、主延在面を有する半導体層積層体を用意するステップと、
ｂ）ｐ型コンタクト層および第１の絶縁層を含む第１の層積層体を設けるステップであって、第１の層積層体が、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層のカバー表面上に相互に横方向に離間されて配置されている多数の領域に分割される、第１の層積層体を設けるステップと、
ｃ）主延在面を横切って延び、かつ少なくとも所々に第１の層積層体のすべての側面を覆う第２の絶縁層を設けるステップと、
ｄ）ｎ型導電性半導体層を所々に露出させ、そしてｐ型導電性半導体層および能動ゾーンを相互に横方向に離間されている個々の領域に分割するように、ｐ型導電性半導体層および能動ゾーンを部分的に除去するステップであって、領域の各々が、ｐ型導電性半導体層の一部および能動ゾーンの一部を含む、ｐ型導電性半導体層および能動ゾーンを部分的に除去するステップと、
ｅ）ｎ型コンタクト層およびメタライゼーション層が半導体層積層体の主延在面に沿ってそれぞれ延びるようにｎ型コンタクト層およびメタライゼーション層を設けるステップと、
ｆ）ｐ型コンタクト層を露出させるようにメタライゼーション層および第１の絶縁層を部分的に除去するステップと
のステップを含む。
ａ） − ベース表面を有するｎ型導電性半導体層と、
− ベース表面から反対に面するｎ型導電性半導体層のカバー表面上の能動ゾーンと、
− ｎ型導電性半導体層から反対に面する能動ゾーンの側に配置されているｐ型導電性半導体層と
を有し、主延在面を有する半導体層積層体を用意するステップと、
ｂ）ｐ型コンタクト層および第１の絶縁層を含む第１の層積層体を設けるステップであって、第１の層積層体が、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層のカバー表面上に相互に横方向に離間されて配置されている多数の領域に分割される、第１の層積層体を設けるステップと、
ｃ）主延在面を横切って延び、かつ少なくとも所々に第１の層積層体のすべての側面を覆う第２の絶縁層を設けるステップと、
ｄ）ｎ型導電性半導体層を所々に露出させ、そしてｐ型導電性半導体層および能動ゾーンを相互に横方向に離間されている個々の領域に分割するように、ｐ型導電性半導体層および能動ゾーンを部分的に除去するステップであって、領域の各々が、ｐ型導電性半導体層の一部および能動ゾーンの一部を含む、ｐ型導電性半導体層および能動ゾーンを部分的に除去するステップと、
ｅ）ｎ型コンタクト層およびメタライゼーション層が半導体層積層体の主延在面に沿ってそれぞれ延びるようにｎ型コンタクト層およびメタライゼーション層を設けるステップと、
ｆ）ｐ型コンタクト層を露出させるようにメタライゼーション層および第１の絶縁層を部分的に除去するステップと
のステップを含む。
説明した方法ステップを、好ましくは記述した順序で実行する。
方法の少なくとも１つの実施形態によれば、第１の絶縁層および第２の絶縁層を、ｐ型導電性半導体層および能動ゾーンの部分除去用のマスクとして使用する。したがって、第１および／または第２の絶縁層によって覆われていないｐ型導電性半導体層のこれらの場所だけを除去する。言い換えると、ｐ型導電性半導体層の部分除去を、自己調節型除去とすることができる。したがって、マスクの設置を省略することができる。
方法の少なくとも１つの実施形態によれば、ｐ型導電性半導体層および能動ゾーンを、エッチング方法により除去する。この点で、例えば、Ｈ３ＰＯ４を用いる湿式化学エッチング方法または例えば、塩素プラズマを用いる乾式化学エッチング方法を使用することができる。一般に、乾式化学エッチング方法を、例えば、反応性イオン・エッチング法または反応性イオン・ビーム・エッチング法とすることができる。
本明細書において説明する方法は、自己調節型エッチング法を使用することによる、すなわち、マスクとして使用する第１および第２の絶縁層を使用することによる概念に特に基づき、数マイクロメートルの範囲内の横方向寸法を有する像点を製造することの可能性を実現している。特に、フォト技術と比較して少ない調節経費しか必要とせず、加えてマスクの準備を省略するという事実のために、これが可能である。
方法の少なくとも１つの実施形態によれば、ステップｄ）において、すなわち、ｐ型導電性半導体層および能動ゾーンを部分的に除去するステップにおいて、ｎ型導電性半導体層を、所々にさらに除去する。そのときには、ｎ型導電性半導体層は、ｎ型導電性半導体層のカバー表面とベース表面との間の距離が他のｎ型導電性半導体層の薄くしない領域よりも小さい薄くした領域を含む。言い換えると、ｎ型導電性半導体層は、そのときには、もはや一様な厚さではなく、むしろ薄い領域および厚い領域を含む。薄い領域を、そのときには、ｎ型導電性半導体層内のトレンチとすることができる。好ましくは、ｎ型導電性半導体層内に包含される高濃度にドープすることができる高い導電性層を、エッチ・ストップ層として使用する。薄くした領域のカバー表面を、そのときには、ｎ型導電性半導体層の部分除去の後で、高い導電性層によって形成することができる。
方法の少なくとも１つの実施形態によれば、第１の層積層体を、下記の方法ステップを使用して製造する：最初に、ｐ型コンタクト層を、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層の側の上に全表面にわたって設ける。ｐ型コンタクト層を設けた後で、第１の絶縁層を、ｎ型導電性半導体層から反対に面するｐ型コンタクト層の側の上に全表面にわたって設ける。「全表面にわたって設ける」は、ここではおよび以降では、設けようとしている層を設ける側の上で、設けようとしているこの層によって、表面が完全に覆われるような設置を呼ぶ。この方法ステップの後で、第１の層積層体は、このように、単純に連続して形成されたｐ型コンタクト層および単純に連続して形成された第１の絶縁層を含むことができる。
第１の絶縁層を、次に部分的に除去する。この目的のために、例えば、フォトリソグラフィにより第１の絶縁層の上に設けられている第２のマスクを使用することができる。第２のマスクの寸法は、第１のマスクよりも横方向で特に大きいことがある。第１の絶縁層の部分除去の後で、ｐ型コンタクト層を部分的に除去し、ここでは、第１の絶縁層を、ｐ型コンタクト層の部分除去用のマスクとして使用することができる。ｐ型コンタクト層の部分除去のために、第１の絶縁層の部分除去用と同じマスクを使用することもやはり可能である。第１の絶縁層を、このように、製造方法の最後には溶解されるまたは破棄される犠牲層とすることができ、そして例えばさらなる方法ステップにおいて使用される化学薬品からｐ型コンタクト層を保護することができる。
例えば、第１の絶縁層およびｐ型コンタクト層を、エッチング方法を使用して部分的に除去する。好ましくは、ｐ型コンタクト層および第１の絶縁層を、互いに対して選択的にエッチングすることができる、すなわち、第１の絶縁層の部分除去のために使用するエッチング方法は、ｐ型コンタクト層を除去せず、逆も同様である。湿式化学エッチング方法および／または乾式化学エッチング方法を、エッチング方法として使用することができる。例えば、第１の絶縁層を、バッファード酸化物エッチング法（ＢＯＥ）を使用する湿式化学方式でおよび／またはフッ素プラズマを使用する乾式化学方式でエッチングすることができる。ｐ型コンタクト層を、湿式化学方式ならびに／または例えば、Ａｒを用いるおよび／もしくはフッ素プラズマを用いるスパッタリングにより乾式化学方式でエッチングすることができる。
さらに、共通フォトリソグラフィ・マスクを、エッチング方法のために使用することができ、このマスクを、第１の絶縁層の上に設けることができ、そしてｐ型コンタクト層のエッチングの後または前に除去することができる。ｐ型コンタクト層および第１の絶縁層を、このケースでは、より構造的に正確にすることができ、すなわち、フォトリソグラフィ・マスクの二次元幾何学的寸法を、極めて精緻な方式で第１の層積層体に転写することができる。言い換えると、エッチングの後で、マスクに面する第１の絶縁層の外側表面の表面積は、絶縁層の境界を定めるマスクの表面の表面積に実質的に対応する。例えば、表面積は、最大でも＋／−１０％だけ異なる。
部分除去の後で、第１の層積層体は、ｎ型導電性半導体層から反対に面するｐ型導電性半導体層のカバー表面上で互いに横方向に離間されて配置されている多数の領域を含む。多数の領域は、そのときには、像点を形成する。好ましくは、それぞれの領域のｐ型コンタクト層および第１の絶縁層の横方向寸法は、同一である。
方法の少なくとも１つの実施形態によれば、ステップｄ）とステップｅ）との間に、すなわち、ｐ型導電性半導体層および能動ゾーンの部分除去とｎ型コンタクト層およびメタライゼーション層の設置との間に、第３の絶縁層を設ける。この第３の絶縁層は、好ましくは、主延在面を横切って延び、かつ第２の絶縁層およびｐ型導電性半導体層と直接接触している。第３の絶縁層がｎ型導電性半導体層と直接接触していることもさらに可能性がある。第３の絶縁層を、電気的に絶縁性であり、かつ例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３または別の絶縁性材料を含むように形成することができる。第３の絶縁層は、方法ステップｄ）においてｐ型導電性半導体層の部分除去によって作られているｐ型導電性半導体層の横方向表面のところでｐ型導電性半導体層を表面上電気的に絶縁することができる。
好ましくは、少なくとも第３の絶縁層を、放射に対して非透過性であるように形成する。第１および／または第２の絶縁層を、放射に対して非透過性であるように形成することもさらに可能性がある。「放射に対して非透過性である」は、能動ゾーンによって放出されるまたは吸収される電磁放射が、ほぼ完全に、すなわち、少なくとも７５％まで、特に少なくとも８５％まで吸収されるおよび／または反射されることを意味する。特に、「放射に対して非透過性である」は、ここではおよび以降では、第１および／または第２の絶縁層の吸収係数および／または反射率が、能動ゾーンによって放出されるまたは吸収される電磁放射に対して、少なくとも７５％、特に少なくとも８５％であることを意味することができる。これが、像点を相互に光学的に分離することを可能にする。特に、像点間のクロストークをこれによって防止する。
方法の少なくとも１つの実施形態によれば、第２および／または第３の絶縁層を、下記の方法ステップを使用して製造する：最初に、第２および／または第３の絶縁層を、ｎ型導電性半導体層のベース表面から反対に面する露出した外側表面の上に全表面にわたって設ける。第２および／または第３の絶縁層は、そのときには、先の方法ステップにおいて設けられている層を覆う。次いで、第２および／または第３の絶縁層が半導体層積層体の主延在面を実質的に横切って延びるように、第２および／または第３の絶縁層を部分的に除去する。言い換えると、部分除去の後で、第２および／または第３の絶縁層は、先の方法ステップにおいて成長させた層の実質的に側面だけを覆う。例えば、先の方法ステップにおいて設けられた層のｎ型導電性半導体層から反対に面する外側表面の９０％、好ましくは９５％が、第２および／または第３の絶縁層の材料がないままである。
方法の少なくとも１つの実施形態によれば、第２および／または第３の絶縁層を、選択的な乾式エッチング方法を使用して部分的に除去する。例えば、反応性イオン・エッチング法および／または反応性イオン・ビーム・エッチング法をこの目的のために使用することができる。特に、第２の絶縁層を作るときには、選択的なエッチング中に、第１の絶縁層の部分をやはり除去することが可能であり、ここでは、第１の絶縁層は、そのときには、第１の層積層体のそれぞれの領域内で連続的であるようにさらに形成され、かつｐ型コンタクト層を完全に覆う。第２の絶縁層の小さな部分が半導体層積層体から反対に面する第１の絶縁層のカバー表面上に残ることもさらに可能性がある。
方法の少なくとも１つの実施形態によれば、ステップｅ）とステップｆ）との間に、すなわち、ｎ型コンタクト層およびメタライゼーション層を設けた後で、かつメタライゼーション層および第１の絶縁層の部分除去に先立って、オプトエレクトロニクス半導体部品を、所定の期間にわたり酸薬液槽に浸漬する。酸薬液槽は、ｎ型コンタクト層および／またはメタライゼーション層の材料をエッチングする酸を収容することができる。ｐ型コンタクト層から反対に面する像点の側面上に位置する微量の前記材料のすべてを、酸薬液槽によって除去することができる。しかしながら、前記材料の小さな部分が側面上に残ることもやはり可能性がある。
例えば、酸薬液槽中への浸漬は、少なくとも２秒から最大でも１０秒、好ましくは少なくとも４秒から最大でも６秒の範囲内の期間にわたり続く。酸薬液槽の後で、ｎ型コンタクト層およびメタライゼーション層を、相互に電気的に絶縁することができる。言い換えると、ｎ型コンタクト層および／またはメタライゼーション層の微量の材料が、以前にはｎ型コンタクト層とメタライゼーション層との間を電気的に接続させている場合には、微量の材料を酸薬液槽によって除去する。これは、短絡の可能性を減少させることができる。
方法の少なくとも１つの実施形態によれば、ステップｅ）とステップｆ）との間に、第４の絶縁層を、ｎ型導電性半導体層のベース表面から反対に面する露出した外側表面の上に全表面にわたって設ける。好ましくは、第４の絶縁層は、半導体層積層体から反対に面するｎ型コンタクト層のカバー表面を覆い、像点の側面を覆い、そしてｎ型導電性半導体層から反対に面するメタライゼーション層のカバー表面を覆う。第４の絶縁層を、ｎ型コンタクト層と直接接触させることができる。しかしながら、ｐ型コンタクト層に直接接触し、かつ第１の絶縁層がさらなるコンタクト層と直接接触するように、例えば、ＺｎＯおよび／またはＴｉを含有するさらなるコンタクト層を配置することも可能である。
第１、第２、第３および／または第４の絶縁層を、前駆物質を使用して設けることができる。前駆物質を、例えば、テトラエチル・オルソシリケート（ＴＥＯＳ）および／またはシランとすることができる。
方法の少なくとも１つの実施形態によれば、ステップｆ）においておよび／またはその前に、第４の絶縁層がｐ型コンタクト層の全体にわたって配置されている場所のところで、第４の絶縁層を部分的に除去する。除去を、メタライゼーション層および第１の絶縁層の部分除去の直前に行うことができるが、部分除去を同じ方法ステップにおいて行うこともやはり可能である。
オプトエレクトロニクス半導体部品をやはり提供する。オプトエレクトロニクス半導体部品を、好ましくは、本明細書において説明する方法によって製造することができる、すなわち、方法に関して開示した特徴のすべてが、オプトエレクトロニクス半導体部品に対してもやはり開示され、逆も同様である。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、一体に形成されているｎ型導電性半導体層を含む主延在面を有する半導体層積層体を含む。言い換えると、ｎ型導電性半導体層を、単純に連続して形成する。さらに、半導体層積層体は、相互に横方向に離間されている多数の領域に一緒に分割されている能動ゾーンおよびｐ型導電性半導体層を含む。「一緒に」は、ここではおよび以降では、ｐ型導電性半導体層および能動ゾーンが、製造公差の範囲内で同じ横方向寸法または幾何学的に同様な横方向寸法を有し、そして相互に面している表面で相互に完全に直接接触していることを、意味することができる。このケースでは、ｐ型導電性半導体層および能動ゾーンの各領域は、厳密に１つの像点をｎ型導電性半導体層とともに形成する。ｐ型導電性半導体層および能動ゾーンを、したがって多数の個片に形成する。像点を、ｎ型導電性半導体層上で相互に横方向に離間されて配置し、そして好ましくは、相互に電気的におよび／または光学的に分離する。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、電気的に導電性であるように形成されているｎ型コンタクト層を含み、ｎ型コンタクト層のベース表面は、ｎ型導電性半導体層と直接隣接する。ｎ型コンタクト層を、好ましくは、ｎ型導電性半導体層と電気的にコンタクトさせるために設ける。さらに、オプトエレクトロニクス半導体部品は、電気的に導電性であるように形成されているｐ型コンタクト層を含み、ｐ型コンタクト層のベース表面は、ｐ型導電性半導体層と直接隣接する。ｎ型コンタクト層およびｐ型コンタクト層を、相互に電気的に絶縁する。ｐ型コンタクト層を、好ましくは、ｐ型導電性半導体層と電気的にコンタクトさせるために設ける。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、電気的に絶縁性であるように形成され、かつ半導体層積層体の主延在方向に実質的に横切って延びる第３の絶縁層を含む。第３の絶縁層は、ｐ型導電性半導体層とｎ型コンタクト層との間に配置され、かつｎ型コンタクト層およびｐ型導電性半導体層のすべての横方向表面と直接隣接する。第３の絶縁層を、ｎ型導電性半導体層からｐ型導電性半導体層を主に封じるために使用する。好ましくは、第３の絶縁層を、放射に対して非透過性であるように形成する。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、ｎ型コンタクト層は、連続的であるように形成され、かつ枠のように像点を囲む。「枠のように」は、像点が相互に直角に配置されている４つの横方向表面において囲まれなければならないことを意味しない。平面図から分かるように、像点を、例えば、三角形、多角形、楕円形または丸まった形状にやはり形成することもでき、したがってｎ型コンタクト層によって囲まれている。言い換えると、ｎ型コンタクト層を、繰り返して連続的であるように形成し、ここでは、像点のｎ型コンタクト層のすべてを、一緒に電気的に接続する。ベース表面および／またはカバー表面からオプトエレクトロニクス半導体部品を見ると、ｎ型コンタクト層は、そのときには格子または網のように見られることになり、ここでは、像点は、格子または網の個々のメッシュによって囲まれる。ｎ型コンタクト層を連続的であるように形成するという事実により、ｎ型導電性半導体層の単純な電気的コンタクトが可能である。例えば、ｎ型コンタクト層は、オプトエレクトロニクス半導体部品の端部において外側に向かって延び、これによって、単純なコンタクトが可能である。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、ｎ型導電性半導体層のカバー表面は、像点の領域内では、ｎ型コンタクト層の領域内よりもｎ型導電性半導体層のベース表面までの距離がより大きいところにある。言い換えると、ｎ型導電性半導体層は、ｎ型コンタクト層が位置するトレンチを含む。言い換えると、ｎ型導電性半導体層は、カバー表面上にｎ型コンタクト層を各ケースにおいて配置する薄くした領域、およびカバー表面上に像点を各ケースにおいて配置する薄くしない領域を含む。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、一体に形成されているｎ型導電性半導体層、相互に横方向に離間されている多数の領域に分割されている能動ゾーンおよびｐ型導電性半導体層を含む半導体層積層体を含み、主延在面を有する半導体層積層体を含み、ここでは、各領域が、厳密に１つの像点をｎ型導電性半導体層とともに形成し、ｎ型コンタクト層が、電気的に導電性であるように形成され、かつｎ型コンタクト層の１つのベース表面がｎ型導電性半導体層と隣接し、ｐ型コンタクト層が、電気的に導電性であるように形成され、かつｐ型コンタクト層の１つのベース表面がｐ型導電性半導体層と隣接し、そして第３の絶縁層が、電気的に絶縁性であるように形成され、かつ半導体層積層体の主延在方向を横切って延び、ここでは、第３の絶縁層が、ｐ型導電性半導体層とｎ型導電性半導体層との間に配置され、かつｎ型コンタクト層およびｐ型導電性半導体層のすべての横方向表面と直接隣接し、ｎ型コンタクト層が、連続的であるように形成され、かつ枠のように像点を囲み、そして、ｎ型導電性半導体層のカバー表面が、像点の領域内では、ｎ型コンタクト層の領域内よりもｎ型導電性半導体層のベース表面までの距離がより大きいところにある。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、第３の絶縁層は、すべての横方向表面上で像点を囲む。言い換えると、第３の絶縁層を、像点を電気的におよび／または光学的に封じるために使用する。例えば、第３の絶縁層は、ｎ型コンタクト層から像点を電気的に絶縁する。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、半導体層積層体の主延在面を横切って延び、かつ第３の絶縁層とｐ型コンタクト層との間に配置されている第２の絶縁層を含む。第２の絶縁層は、第２の絶縁層の側でｐ型コンタクト層を電気的に絶縁することができる、ところが、第３の絶縁層は、第３の絶縁層の側でｐ型導電性半導体層を電気的におよび／または光学的に絶縁させることができる。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、ｎ型コンタクト層から離間され、かつｎ型導電性半導体層から反対に面する第２および／または第３の絶縁層のカバー表面上のｐ型コンタクト層から離間されて主延在面に対して垂直方向に配置されているメタライゼーション層を含む。オプトエレクトロニクス半導体部品の動作中には、メタライゼーション層は、電気的には接続されない。メタライゼーション層は、好ましくは、ｎ型コンタクト層と同じ材料から構成される。
ベース表面から反対に面するｎ型導電性半導体層の側から見ると、ｐ型コンタクト層、ｎ型コンタクト層およびメタライゼーション層から形成されている連続したメタライゼーション層が、そのときには作られている。しかしながら、ｐ型コンタクト層、ｎ型コンタクト層およびメタライゼーション層は、相互に電気的に絶縁されている。ｎ型導電性半導体層までの距離が異なるこれらの３つの層によって、これを実現することができる。言い換えると、電気的導電性層は、半導体層積層体の主面に沿って常に配置され、ここでは、電気的導電性層が平面内に存在しない可能性がある。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、ｐ型コンタクト層から反対に面する像点の側面のところで像点を完全に囲み、かつｎ型コンタクト層、メタライゼーション層および第３の絶縁層と直接隣接する第４の絶縁層を含む。第４の絶縁層は、例えば、オプトエレクトロニクス半導体部品を表面上で電気的に絶縁するために使用され、短絡からオプトエレクトロニクス半導体部品を保護することができる。第４の絶縁層は、ｎ型コンタクト層を表面上で電気的に絶縁する概念に特に基づいている。ｎ型コンタクト層を、オプトエレクトロニクス半導体部品の横方向に境界を成す横方向表面上でだけコンタクトさせることが、したがって可能である。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、第１の絶縁層は、ｎ型導電性半導体層から反対に面するｐ型コンタクト層のカバー表面上に配置され、かつ半導体層積層体から反対に面するｐ型コンタクト層のカバー表面を覆い、その結果、ｐ型コンタクト層の大部分が第１の絶縁層のないままである。例えば、ｐ型コンタクト層のカバー表面の最大２０％、好ましくは最大１０％を、第１の絶縁層によって覆うことができる。これが、ｐ型コンタクト層の電気的コンタクトを可能にする。例えば、完成した半導体部品を、作動用の個々のトランジスタを包含するシリコン基板の上に設けることができる。第１の絶縁層を、ｐ型コンタクト層および第２の絶縁層と直接コンタクトさせることができる。
このケースでは、第１の絶縁層を、枠のようにｐ型コンタクト層の上に設けることができる。第１の絶縁層を、製造公差の範囲内で対称になるように形成することができる。例えば、第１の絶縁層の枠状の形成を、フォトリソグラフィック技術を使用して実現した。「製造公差の範囲内で」は、そのときには、フォトリソグラフィック技術の精度を規定することができ、例えば、２μｍの範囲内とすることができる。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、第２および第３の絶縁層は、ｎ型導電性半導体層およびｐ型コンタクト層から反対に面する第２および第３の絶縁層の角部および／または端部上に材料除去の痕跡を有する。材料除去のこれらの痕跡は、製造プロセス中に第２または第３の絶縁層の選択的な除去によって引き起こされることがある。それぞれの層の端部は、主延在面を横切って延びるそれぞれの層の横方向表面が、製造公差の範囲内で主延在面に平行に延びている層のカバー表面と交わる場所である。角部は、２つの端部が互いに交わる場所である。例えば、角部および／または端部を、材料除去によって平坦にするおよび／または丸めることができる。第２の絶縁層を第３の絶縁層の角部および／または端部のところで部分的に露出させるように、第３の絶縁層の角部および／または端部を除去することが、特に可能である。第２および／または第３の絶縁層を製造するための方法を、したがって、完成したオプトエレクトロニクス半導体部品上で知ることができる。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、像点は、製造公差の範囲内で主延在面に沿って同一の幾何学的寸法を有する。言い換えると、主延在面に沿った像点の能動ゾーンの領域の幾何学的寸法は、最大１０％、好ましくは最大５％だけ互いに異なる。これは、像点が表示装置として使用されることを時には可能にする。
オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、２つの隣接する像点の中心点間の仮想接続線に沿ったｎ型コンタクト層の横方向の幾何学的寸法は、最大でも５μｍである。「像点の中心点」という表現は、ここではおよび以降では、横方向のすべてにおいて、像点を囲んでいる第２の絶縁層までの最大距離および／またはｎ型コンタクト層までの最大距離のところにあるｐ型導電性半導体層のカバー表面上の点を意味することができる。ｎ型コンタクト層を、したがって、極めて狭くなるように形成し、これによって大きな放射通過表面を確保する。ｎ型コンタクト層のこの狭い形成は、特に、方法の自己調節型マスクのおかげで可能である。像点の放射通過表面のサイズは、このケースでは、像点の能動ゾーンの横方向寸法によって実質的に与えられる。
半導体部品の少なくとも１つの実施形態によれば、２つの隣接する像点の中心点間の仮想接続線に沿った２つの隣接する像点間の横方向距離は、最大でも１２μｍである。好ましくは、像点間の横方向距離を、最大でも１０μｍとすることができる。言い換えると、像点を、極めて小さくなるように形成することができ、ここでは、オプトエレクトロニクス半導体部品の全放射通過表面、すなわち、すべての像点の放射通過表面から形成される表面を、主延在面に沿ったオプトエレクトロニクス半導体部品の総合的な表面よりも実質的に小さくなくできるだけである。言い換えると、ｎ型コンタクト層を、主延在面に沿った像点のサイズと比較して主延在面に沿って極めて小さくなるように形成する。
本明細書において説明する方法および本明細書において説明するオプトエレクトロニクス半導体部品を、例示となる実施形態および関係する図を用いて以降により詳細に説明するであろう。
同一の、類似の要素または同一の方式で動作する要素を、図では同じ参照番号を用いて与える。図および互いの要素のサイズ比は、図に図示されているように、一定の縮尺であるように考えるべきではない。むしろ、個々の要素を、明確さを向上させるためおよび／または理解を向上させるために極端に大きく図示することがある。
オプトエレクトロニクス半導体部品を製造するために本明細書において説明する方法の第１の方法ステップを、図１Ａの模式的断面図を用いてより詳細に説明する。最初に、ベース表面１１ｃがあるｎ型導電性半導体層１１を有する半導体層積層体１１、１２、１３を用意する。
能動ゾーン１３およびｐ型導電性半導体層１２を、カバー表面１１ａの上に設ける。さらに、ｐ型コンタクト層２２および第１の絶縁層３１を含む第１の層積層体２２、３１を、半導体層積層体１１、１２、１３の上に全表面にわたって設ける。
オプトエレクトロニクス半導体部品を製造するために本明細書において説明する方法のさらなる方法ステップを、図１Ｂの模式的断面図を用いてより詳細に説明する。第１の層積層体２２、３１を部分的に除去する。第１の層積層体２２、３１を、これによって、ｎ型導電性半導体層１１から反対に面するｐ型導電性半導体層１２のカバー表面１２ａ上で互いに横方向に離間されて配置されている多数の領域６１、６２に分割する。領域６１、６２を、相互に空間的に分離する。言い換えると、領域６１、６２は、一緒には接続されない。
本明細書において説明する、オプトエレクトロニクス半導体部品を製造するための方法のさらなる方法ステップを、図１Ｃの模式的断面図にしたがってより詳細に説明する。ここで、第２の絶縁層３２を、ｎ型導電性半導体層１１のベース表面１１ｃから反対に面する露出した外側表面の上に全表面にわたって設け、前記第２の絶縁層は、ｐ型導電性半導体層１２、第１の絶縁層３１およびｐ型コンタクト層２２と直接接触している。特に、第２の絶縁層３２は、第１の層積層体２２、３１の領域６１、６２の側面６ｂを覆う。
図１Ｄは、本明細書において説明する方法のさらなる方法ステップを説明する。第２の絶縁層３２を部分的に除去し、その結果そのときには、第２の絶縁層３２が半導体層積層体１１、１２、１３の主延在面を実質的に横切って延びる。第２の絶縁層は、そのときには第１の層積層体２２、３１の領域６１、６２の側面６ｂだけを依然として完全に覆っている。このケースでは、第２の絶縁層３２が材料除去の痕跡４を含む可能性がある。これらの材料除去の痕跡４は、ｎ型導電性半導体層１１から反対に面する第１の絶縁層３１のカバー表面３１ａ上にやはり存在することがある。材料除去の痕跡４は、第２の絶縁層３２を部分的に除去するために使用した選択的なエッチング方法によって引き起こされる。例えば、材料除去の痕跡は、第２の絶縁層３２の角部および／または端部３２ｅの平坦化または丸まりをもたらすことがある。
さらなる方法ステップ、図１Ｅでは、ｐ型導電性半導体層１２、能動ゾーン１３およびｎ型導電性半導体層１１を、部分的に除去する。部分除去を、例えば、エッチング方法を使用して行い、ここでは、第１の絶縁層３１および第２の絶縁層３２を、エッチング方法のためのマスクとして使用する。
図１Ｅに示したように、ｐ型導電性半導体層１２および能動ゾーン１３は、部分除去の後では、像点７１、７２を形成する多数の領域に分割されている。
さらに、ｎ型導電性半導体層１１は、部分除去の後では一体に形成されている。しかしながら、ｎ型導電性半導体層１１は、ここでｎ型導電性半導体層１１が薄くされているトレンチ１１１を含む。ｎ型導電性半導体層１１のカバー表面１１ａは、薄くした領域１１１内では、像点７１、７２の領域内よりもｎ型導電性半導体層１１のベース表面１１ｃまでの距離がより小さいところにある。言い換えると、ｎ型導電性半導体層１１のカバー表面１１ａは、像点７１、７２の領域内では、トレンチ１１１の領域内よりもｎ型導電性半導体層１１のベース表面１１ｃまでの距離がより大きいところにある。像点７１、７２は、トレンチ１１１の領域内には設けられず、逆もまた同様である。
オプトエレクトロニクス半導体部品を製造するための本明細書において説明する方法のさらなる方法ステップを、図１Ｆの模式的断面図を用いてより詳細に説明する。この方法ステップでは、第３の絶縁層３３を設ける。この点で、図１Ｃの方法ステップにおけるように、最初に第３の絶縁層３３を、ｎ型導電性半導体層１１のベース表面から反対に面する露出した外側表面の上に全表面にわたって設ける。次いで、第３の絶縁層３３を部分的に除去し、ここではこのケースでは、材料除去の痕跡４が、第３の絶縁層３３の角部および／または端部３３ｅにやはり残ることがある。第３の絶縁層３３は、そのときには、半導体層積層体１１、１２、１３の主延在面を横切って延びる。第３の絶縁層３３は、ｎ型導電性半導体層１１、ｐ型導電性半導体層１２、ｎ型コンタクト層２１、および第２の絶縁層３２と直接接触していることがある。
本明細書において説明するオプトエレクトロニクス半導体部品を製造するためのさらなる方法ステップを、図１Ｇの模式的断面図にしたがってより詳細に説明する。この方法ステップでは、ｎ型コンタクト層２１およびメタライゼーション層２３を設け、ここではｎ型コンタクト層２１およびメタライゼーション層２３が、半導体層積層体１１、１２、１３の主延在面に沿って延びる。ｎ型コンタクト層２１および／またはメタライゼーション層２３の微量の材料５が、ｐ型コンタクト層２２から反対に面する像点７１、７２の側面７ｂ上に位置する。これらの微量の前記材料５を、引き続く方法ステップにおいて、例えば、酸薬液槽を使用して除去することができる。ｎ型コンタクト層２１は、ｎ型導電性半導体層１１と直接接触している。メタライゼーション層２３を、ｎ型コンタクト層２１およびｐ型コンタクト層２２から電気的に絶縁する。オプトエレクトロニクス半導体部品の動作中には、メタライゼーション層２３を電気的には接続しない。
オプトエレクトロニクス半導体部品を製造するための、本明細書において説明する方法のさらなる方法ステップを、図１Ｈの模式的断面図を用いてより詳細に説明する。この方法ステップでは、第４の絶縁層３４を、ｎ型導電性半導体層１１のベース表面１１ｃから反対に面する外側表面の上に全表面にわたって設ける。第４の絶縁層３４は、そのときにはｎ型コンタクト層２１、第３の絶縁層３３およびメタライゼーション層２３を完全に覆っている。ｎ型コンタクト層２１を表面上電気的に絶縁するために、第４の絶縁層３４を特に設ける。
オプトエレクトロニクス半導体部品を製造するための方法のさらなる方法ステップを、図１Ｉの模式的断面図を用いてより詳細に説明する。この方法ステップでは、第４の絶縁層３４、第１の絶縁層３１およびメタライゼーション層２３を部分的に除去し、その結果そのときには、ｐ型コンタクト層２２に外から自由にアクセスできる。第１の絶縁層３１の一部は、像点７１、７２上に残り、枠のようにｐ型コンタクト層２２を囲む。第１の絶縁層３１は、ここでｐ型コンタクト層２２の最大でも１０％、好ましくは最大でも５％を覆っている。同様に、第１の絶縁層のカバー表面３１ａ、第２の絶縁層のカバー表面３２ａおよび／または第３の絶縁層のカバー表面３３ａ上に半導体層積層体１１、１２、１３から離間されて配置されているメタライゼーション層２３の一部は、像点７１、７２上に残っている。
像点７１、７２は、そのときにはトレンチ１１１によって互いに分離されている。ｎ型コンタクト層２１が反射性であるように形成されるおよび／または第３の絶縁層３３が放射光に対して非透過性であるように形成され、その結果、像点７１、７２を相互に光学的に分離することが特に可能である。さらに、トレンチ１１１は、像点７１、７２の最適な電気的分離および／または光学的分離を可能にする。
本明細書において説明するオプトエレクトロニクス半導体部品の例示となる実施形態を、図２の模式的断面図にしたがってより詳細に説明する。オプトエレクトロニクス半導体部品は、ｎ型導電性半導体層１１、能動ゾーン１３およびｐ型導電性半導体層１２を有する半導体層積層体１１、１２、１３を含む。さらに、オプトエレクトロニクス半導体部品は、ｎ型導電性半導体層１１に直接接触しておりかつ電気的に導電性であるように形成されているｎ型コンタクト層２１、およびｐ型導電性半導体層１２に直接隣接しかつ電気的に導電性であるように同様に形成されているｐ型コンタクト層２２を含む。オプトエレクトロニクス半導体部品は、加えて、第１の絶縁層３１、第２の絶縁層３２、第３の絶縁層３３および第４の絶縁層３４を含む。第３の絶縁層３３は、ｐ型導電性半導体層１２とｎ型コンタクト層２１との間に配置され、かつオプトエレクトロニクス半導体部品の主延在面を横切って延びる。第３の絶縁層３３は、ｎ型コンタクト層２１およびｐ型導電性半導体層１２のすべての横方向表面に直接隣接している。第３の絶縁層３３は、ｎ型コンタクト層２１からｐ型導電性半導体層１２を電気的に絶縁するおよび／または光学的に絶縁させることができる。
ｎ型コンタクト層の幅、すなわち、２つの隣接する点の中心点間の仮想接続線に沿ったｎ型コンタクト層の寸法を、このケースでは、少なくとも２μｍから最大１０μｍの範囲内にすることができる。さらに、２つの隣接する像点の中心点間の仮想接続線に沿った２つの隣接する像点間の横方向距離を、少なくとも５μｍから最大２０μｍの範囲内にすることができる。
第２の絶縁層３２および第３の絶縁層３３は、半導体層積層体１１、１２、１３の主延在面を横切ってそれぞれ延びる。言い換えると、第２および第３の絶縁層３２、３３は、像点７１、７２の側面７ｂのところにそれぞれ配置される。
さらに、オプトエレクトロニクス半導体部品は、第２の絶縁層３２および第３の絶縁層３３上に配置されているメタライゼーション層を含む。メタライゼーション層２３は、半導体層積層体１１、１２、１３、ｎ型コンタクト層２１および／またはｐ型コンタクト層２２には電気的に接続されていない。
オプトエレクトロニクス半導体部品は、加えて成長基板７を含むことができる。成長基板７を、例えば、サファイアまたは半導体層積層体１１、１２、１３を成長させるために適している別の材料を用いて形成することができる。しかしながら、例えば図１Ｈに示したように、オプトエレクトロニクス半導体部品が基板７を含まないことも可能である。好ましくは、成長基板７を、能動ゾーンによって放出される電磁放射に対して透過性である材料から形成する。好ましくは、オプトエレクトロニクス半導体部品は、そのときには成長基板７の方向に照射する。
さらに、第２の絶縁層３２および／または第３の絶縁層３３には、少なくとも所々に材料除去の痕跡４がある。本ケースでは、材料除去の痕跡４は、第２の絶縁層３２および／または第３の絶縁層３３の角部および／または端部３２ｅ、３３ｅの平坦にされた部分または丸められた部分である。
本明細書において説明するオプトエレクトロニクス半導体部品のさらなる例示となる実施形態を、図３の光学顕微鏡図を用いて詳細に説明する。図は、ベース表面１１ｃから反対に面するオプトエレクトロニクス半導体部品の側からである。オプトエレクトロニクス半導体部品は、相互に横方向に離間されて配置されている多数の像点７１、７２を含む。像点は、枠状の方式にｎ型コンタクト層２１によって囲まれている。ｎ型コンタクト層２１は、繰り返し連続するように形成され、像点７１、７２を囲む格子の形状を取ることができる。ｎ型コンタクト層２１を、オプトエレクトロニクス半導体部品の横方向外側表面２１ｅにおいて電気的にコンタクトさせることができる。
さらに、閉じた像点８を示している。これらの閉じた像点８では、第１の絶縁層３１、メタライゼーション層２３および第４の絶縁層３４を、部分的に除去している。閉じた像点８は、このように未だ開口されていず、閉じた像点８のｐ型コンタクト層２２には自由にアクセスできない。
本明細書において説明するオプトエレクトロニクス半導体部品のさらなる例示となる実施形態を、図４の走査型電子顕微鏡写真にしたがってより詳細に説明する。オプトエレクトロニクス半導体部品は、トレンチ１１１を含む。第２、第３および第４の絶縁層３２、３３、３４を、トレンチとｐ型コンタクト層２２との間に配置する。枠のように像点７１、７２を囲むｎ型コンタクト層２１を、トレンチ内に設置する。
ｎ型コンタクト層２１の枠状で一体の設計は、ｎ型導電性半導体層１１の単純に形成されたコンタクトを可能にする。特に、ｎ型コンタクト層２１がベース表面１１ｃ上には配置されず、むしろｎ型導電性半導体層１１のカバー表面１１ａ上に配置されているという事実のために、オプトエレクトロニクス半導体部品の放射光通過表面を、全体として実質的に減少させないことが可能である。例えば、フォト技術による調節の不正確さが生じないという理由で、ｎ型コンタクト層２１を、トレンチ１１１の自己調節型エッチングのおかげで特に狭くなるように形成することができる。第１、第２、第３および第４の絶縁層３１、３２、３３、３４を、ｐ型コンタクト層２２からのｎ型コンタクト層２１の電気的絶縁のために堆積する。加えて、メタライズしたトレンチ１１１を導入することによって、像点７１、７２間の光クロストークを防止し、これによって、コントラスト比を改善し、一様なパワー分布を実現する。これが、全オプトエレクトロニクス半導体部品の全体にわたる均一な光密度分布を特に可能にする。
本出願は、その開示内容が参照により本明細書に組み込まれているＤＥ１０２０１４１０１８９６．６に優先権を主張するものである。
発明は、例示となる実施形態の記載によって例示の実施形態には限定されず、むしろ、任意の新しい特徴または特徴の任意の組み合わせが特許請求の範囲または例示となる実施形態にそれ自体明示的に示されていない場合でさえも、発明は、任意の新しい特徴、および特に特許請求の範囲内の特徴の任意の組み合わせを含む特徴の任意の組み合わせを含む。
Claims (20)
- 多数の像点（７１、７２）を有するオプトエレクトロニクス半導体部品を製造するための方法であって、
ａ） ベース表面（１１ｃ）を有するｎ型導電性半導体層（１１）と、
前記ベース表面（１１ｃ）から反対に面する前記ｎ型導電性半導体層（１１）のカバー表面（１１ａ）上の能動ゾーン（１３）と、
前記ｎ型導電性半導体層（１１）から反対に面する前記能動ゾーン（１３）の側に配置されているｐ型導電性半導体層（１２）と
を有し、主延在面を有する半導体層積層体（１１、１２、１３）を用意するステップと、
ｂ）ｐ型コンタクト層（２２）および第１の絶縁層（３１）を含む第１の層積層体（２２、３１）を設けるステップであり、前記第１の層積層体（２２、３１）が、前記ｎ型導電性半導体層（１１）から反対に面する前記ｐ型導電性半導体層（１２）のカバー表面（１２ａ）上に相互に横方向に離間されて配置されている多数の領域（６１、６２）に分割される、第１の層積層体（２２、３１）を設けるステップと、
ｃ）前記主延在面を横切って延び、かつ少なくとも所々に前記第１の層積層体のすべての側面（６ｂ）を覆う第２の絶縁層（３２）を設けるステップと、
ｄ）前記ｎ型導電性半導体層（１１）が所々に露出され、そして前記ｐ型導電性半導体層（１２）および前記能動ゾーン（１３）が相互に横方向に離間されている個々の領域（７１、７２）に分割されるように、前記ｐ型導電性半導体層（１２）および前記能動ゾーン（１３）を部分的に除去するステップであり、前記領域の各々が、前記ｐ型導電性半導体層（１２）の一部および前記能動ゾーン（１３）の一部を含む、前記ｐ型導電性半導体層（１２）および前記能動ゾーン（１３）を部分的に除去するステップと、
ｅ）ｎ型コンタクト層（２１）およびメタライゼーション層（２３）が前記半導体層積層体（１１、１２、１３）の前記主延在面に沿ってそれぞれ延びるように前記ｎ型コンタクト層（２１）および前記メタライゼーション層（２３）を設けるステップと、
ｆ）前記ｐ型コンタクト層（２２）が少なくとも所々に露出するように前記メタライゼーション層（２３）および前記第１の絶縁層（３１）を部分的に除去するステップと
を含む、方法。 - 前記第１の絶縁層（３１）および前記第２の絶縁層（３２）が、ステップｄ）において前記ｐ型導電性半導体層（１２）および前記能動ゾーン（１３）の前記部分除去用のマスクとして使用される、請求項１に記載の方法。
- 前記ｐ型導電性半導体層（１２）および前記能動ゾーン（１３）の前記部分除去が、エッチング方法を使用して行われる、請求項２に記載の方法。
- ステップｄ）において、前記ｎ型導電性半導体層（１１）は、前記ｎ型導電性半導体層（１１）の前記カバー表面（１１ａ）と前記ベース表面（１１ｃ）との間の距離が前記ｎ型導電性半導体層（１１）の他の薄くしない領域よりも小さい薄くした領域（１１１）を前記ｎ型導電性半導体層（１１）がそのときには含むように所々にさらに除去される、請求項１〜３のいずれか一項に記載の方法。
- 前記第１の層積層体（２２、３１）が、
前記ｐ型導電性半導体層（１２）の前記カバー表面（１２ａ）の上に全表面にわたって前記ｐ型コンタクト層（２２）を設けるステップと、
前記ｎ型導電性半導体層（１１）から反対に面する前記ｐ型コンタクト層（１２）の側の上に全表面にわたって前記第１の絶縁層（３１）を設けるステップと、
前記第１の絶縁層（３１）を部分的に除去するステップと、
前記ｐ型コンタクト層（２２）を部分的に除去するステップであって、前記第１の絶縁層（３１）がマスクとして使用される、前記ｐ型コンタクト層（２２）を部分的に除去するステップと
の方法ステップを使用して製造される、請求項１〜４のいずれか一項に記載の方法。 - 前記主延在面を横切って延び、かつ前記第２の絶縁層（３２）および前記ｐ型導電性半導体層（１２）と直接接触している第３の絶縁層（３１）を設ける方法ステップが、ステップｄ）とステップｅ）との間に実行される、請求項１〜５のいずれか一項に記載の方法。
- 前記第２の絶縁層（３２）および／または前記第３の絶縁層（３３）が、
前記ｎ型導電性半導体層（１１）の前記ベース表面（１１ｃ）から反対に面する露出した外側表面の上に全表面にわたって前記第２の絶縁層（３２）および／または前記第３の絶縁層（３３）を設けるステップと、
前記第２の絶縁層（３２）および／または前記第３の絶縁層（３３）が前記半導体層積層体（１１、１２、１３）の前記主延在面を実質的に横切ってまたは横切って延びるように前記第２の絶縁層（３２）および／または前記第３の絶縁層（３３）を部分的に除去するステップと
の方法ステップを使用して製造される、請求項１〜６のいずれか一項に記載の方法。 - 前記部分除去が、選択的な乾式エッチング方法を使用して行われる、請求項７に記載の方法。
- 前記オプトエレクトロニクス半導体部品が、ステップｅ）とステップｆ）との間に、所定の期間にわたり酸薬液槽に浸漬され、これが前記ｐ型コンタクト層（２２）から反対に面する前記像点（７１、７２）の側面（７ｂ）上に位置する前記ｎ型コンタクト層（２１）のおよび／または前記メタライゼーション層（２３）の微量の材料（５）を除去する、請求項１〜８のいずれか一項に記載の方法。
- ステップｅ）とステップｆ）との間に、第４の絶縁層３４が、前記ｎ型導電性半導体層（１１）の前記ベース表面（１１ｃ）から反対に面する露出した外側表面の上に全表面にわたって設けられる、請求項１〜９のいずれか一項に記載の方法。
- 主延在面を有する半導体層積層体（１１、１２、１３）であって、
一体に形成されているｎ型導電性半導体層（１１）と、
相互に横方向に離間されている多数の領域に分割されている能動ゾーン（１３）およびｐ型導電性半導体層（１２）であり、各領域が厳密に１つの像点（７１、７２）を前記ｎ型導電性半導体層（１１）とともに形成する、能動ゾーン（１３）およびｐ型導電性半導体層（１２）と、
電気的に導電性であるように形成され、かつ１つのベース表面（２１ｃ）が前記ｎ型導電性半導体層（１１）のカバー表面（１１ａ）に隣接するｎ型コンタクト層（２１）と、
を含む、半導体層積層体（１１、１２、１３）と、
電気的に導電性であるように形成され、かつ１つのベース表面（２２ｃ）が前記ｐ型導電性半導体層（１２）のカバー表面（１２ａ）に隣接するｐ型コンタクト層と、
電気的に絶縁性であるように形成され、かつ前記半導体層積層体（１１、１２、１３）の前記主延在面を実質的に横切ってまたは横切って延びる第３の絶縁層（３３）と
を備え、
前記第３の絶縁層（３３）が、前記ｐ型導電性半導体層（１２）と前記ｎ型コンタクト層（２１）との間に配置され、かつ前記ｎ型コンタクト層（２１）のすべての横方向表面（２１ｂ）および前記ｐ型導電性半導体層（１２）のすべての横方向表面（２２ｂ）に直接隣接し、
前記ｎ型コンタクト層（２１）が、連続するように形成され、かつ枠のように前記像点（７１、７２）を囲み、
前記ｎ型導電性半導体層（１１）の前記カバー表面（１１ａ）が、前記像点（７１、７２）の前記領域内では、前記ｎ型コンタクト層（２１）の領域内よりも前記ｎ型導電性半導体層（１１）の前記ベース表面（１１ｃ）までの距離がより大きいところにある、
オプトエレクトロニクス半導体部品。 - 前記像点（７１、７２）が、すべての側面（７ｂ）のところで前記第３の絶縁層（３３）によって囲まれる、請求項１１に記載のオプトエレクトロニクス半導体部品。
- 前記半導体層積層体（１１、１２、１３）の前記主延在面を横切って延び、かつ前記第３の絶縁層（３３）と前記ｐ型コンタクト層（２２）との間に配置されている第２の絶縁層（３２）を有する、
請求項１１または１２に記載のオプトエレクトロニクス半導体部品。 - 前記ｎ型コンタクト層（２１）から離間されそして前記ｎ型導電性半導体層（１１）から反対に面する前記第２および第３の絶縁層（３２、３３）のカバー表面（３２ａ、３２ｂ）上の前記ｐ型コンタクト層（２２）から離間された前記主延在面に垂直な方向に配置され、かつ反射性であるように形成されているメタライゼーション層（２３）を有する、
請求項１１〜１３のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - 前記ｐ型コンタクト層（２２）から反対に面する前記像点（７１、７２）の前記側面（７ｂ）のところで前記像点（７１、７２）を完全に囲み、かつ前記ｎ型コンタクト層（２１）、前記メタライゼーション層（２３）および前記第３の絶縁層（３３）と直接隣接する第４の絶縁層（３４）を有する、
請求項１１〜１４のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - 第１の絶縁層（３１）が、前記ｐ型コンタクト層（１２）の前記カバー表面（１２ａ）上に配置され、前記第２の絶縁層（３２）と直接隣接し、かつ前記カバー表面（１２ａ）の最大１０％を覆う、
請求項１１〜１５のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - 前記第２および第３の絶縁層（３２、３３）が、前記ｎ型導電性半導体層（１１）および前記ｐ型コンタクト層（２２）から反対に面する前記第２および第３の絶縁層（３２、３３）の角部および端部（３２ｂ、３３ｂ）のところに材料除去の痕跡（４）を有する、
請求項１１〜１６のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - 前記像点（７１、７２）が、製造公差の範囲内で同じ幾何学的寸法を有する、
請求項１１〜１７のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - ２つの隣接する像点の中心点間の仮想接続線に沿った前記ｎ型コンタクト層（２１）の前記幾何学的寸法が、最大でも５μｍである、
請求項１１〜１８のいずれか一項に記載のオプトエレクトロニクス半導体部品。 - ２つの隣接する像点（７１、７２）の前記中心点間の仮想接続線に沿った前記２つの隣接する像点（７１、７２）間の横方向の距離が、最大でも１２μｍである、
請求項１１〜１９のいずれか一項に記載のオプトエレクトロニクス半導体部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014101896.6A DE102014101896A1 (de) | 2014-02-14 | 2014-02-14 | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil |
| DE102014101896.6 | 2014-02-14 | ||
| PCT/EP2015/051608 WO2015121062A1 (de) | 2014-02-14 | 2015-01-27 | Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017510980A true JP2017510980A (ja) | 2017-04-13 |
| JP6345261B2 JP6345261B2 (ja) | 2018-06-20 |
Family
ID=52396707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016551750A Active JP6345261B2 (ja) | 2014-02-14 | 2015-01-27 | オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9685591B2 (ja) |
| JP (1) | JP6345261B2 (ja) |
| KR (1) | KR102305162B1 (ja) |
| CN (1) | CN105993075B (ja) |
| DE (2) | DE102014101896A1 (ja) |
| WO (1) | WO2015121062A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014105999A1 (de) | 2014-04-29 | 2015-10-29 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102014112750A1 (de) | 2014-09-04 | 2016-03-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| DE102015119353B4 (de) | 2015-11-10 | 2024-01-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102016104381A1 (de) | 2016-03-10 | 2017-09-14 | Osram Opto Semiconductors Gmbh | Optoelektronische Leuchtvorrichtung, Verfahren zum Beleuchten einer Szene, Kamera sowie mobiles Endgerät |
| DE102016104383A1 (de) | 2016-03-10 | 2017-09-14 | Osram Opto Semiconductors Gmbh | Verfahren und optoelektronische Leuchtvorrichtung zum Beleuchten eines Gesichts einer Person sowie Kamera und mobiles Endgerät |
| DE102016104385A1 (de) | 2016-03-10 | 2017-09-14 | Osram Opto Semiconductors Gmbh | Projektionsoptik, optoelektronischer Halbleiterchip, optoelektronisches Beleuchtungssystem, Kamera, Endgerät |
| DE102016220915A1 (de) | 2016-10-25 | 2018-04-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil |
| DE102019105402A1 (de) | 2019-03-04 | 2020-09-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer |
| DE102020200621A1 (de) * | 2020-01-21 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips |
| US11942507B2 (en) | 2020-03-11 | 2024-03-26 | Lumileds Llc | Light emitting diode devices |
| US11848402B2 (en) | 2020-03-11 | 2023-12-19 | Lumileds Llc | Light emitting diode devices with multilayer composite film including current spreading layer |
| US11569415B2 (en) | 2020-03-11 | 2023-01-31 | Lumileds Llc | Light emitting diode devices with defined hard mask opening |
| US11735695B2 (en) | 2020-03-11 | 2023-08-22 | Lumileds Llc | Light emitting diode devices with current spreading layer |
| DE102020112414A1 (de) | 2020-05-07 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168823A (ja) * | 2001-09-18 | 2003-06-13 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP2005505133A (ja) * | 2001-09-27 | 2005-02-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 |
| JP2005252086A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
| JP2006041403A (ja) * | 2004-07-29 | 2006-02-09 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2007305708A (ja) * | 2006-05-10 | 2007-11-22 | Rohm Co Ltd | 半導体発光素子アレイおよびこれを用いた照明用器具 |
| JP2008047618A (ja) * | 2006-08-11 | 2008-02-28 | Canon Inc | 発光素子アレイ及び画像形成装置 |
| US20100219432A1 (en) * | 2007-10-15 | 2010-09-02 | Kim Geun Ho | Light emitting device and method for fabricating the same |
| JP2011066053A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | 発光素子の製造方法及び発光素子 |
| WO2012141031A1 (ja) * | 2011-04-11 | 2012-10-18 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
| JP2012527116A (ja) * | 2009-05-11 | 2012-11-01 | クリー インコーポレイテッド | 反射構造を有する半導体発光ダイオードおよびその製造方法 |
| WO2013092304A1 (de) * | 2011-12-22 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung |
| JP2013179215A (ja) * | 2012-02-29 | 2013-09-09 | Toyohashi Univ Of Technology | Ｌｅｄアレイ及び光電子集積装置 |
| JP2013537369A (ja) * | 2010-09-17 | 2013-09-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ |
| US20140014894A1 (en) * | 2012-07-06 | 2014-01-16 | Invensas Corporation | High performance light emitting diode with vias |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008683B2 (en) * | 2008-10-22 | 2011-08-30 | Samsung Led Co., Ltd. | Semiconductor light emitting device |
| DE102009023849B4 (de) * | 2009-06-04 | 2022-10-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip |
| DE102010025320B4 (de) * | 2010-06-28 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
| KR101761385B1 (ko) * | 2010-07-12 | 2017-08-04 | 엘지이노텍 주식회사 | 발광 소자 |
| CN102386200B (zh) * | 2010-08-27 | 2014-12-31 | 财团法人工业技术研究院 | 发光单元阵列与投影系统 |
| JP5050109B2 (ja) * | 2011-03-14 | 2012-10-17 | 株式会社東芝 | 半導体発光素子 |
| DE102011016302A1 (de) * | 2011-04-07 | 2012-10-11 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
-
2014
- 2014-02-14 DE DE102014101896.6A patent/DE102014101896A1/de not_active Withdrawn
-
2015
- 2015-01-27 CN CN201580008703.1A patent/CN105993075B/zh active Active
- 2015-01-27 WO PCT/EP2015/051608 patent/WO2015121062A1/de active Application Filing
- 2015-01-27 DE DE112015000814.4T patent/DE112015000814A5/de active Pending
- 2015-01-27 US US15/118,886 patent/US9685591B2/en active Active
- 2015-01-27 JP JP2016551750A patent/JP6345261B2/ja active Active
- 2015-01-27 KR KR1020167023748A patent/KR102305162B1/ko active IP Right Grant
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168823A (ja) * | 2001-09-18 | 2003-06-13 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP2005505133A (ja) * | 2001-09-27 | 2005-02-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 |
| JP2005252086A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
| JP2006041403A (ja) * | 2004-07-29 | 2006-02-09 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2007305708A (ja) * | 2006-05-10 | 2007-11-22 | Rohm Co Ltd | 半導体発光素子アレイおよびこれを用いた照明用器具 |
| JP2008047618A (ja) * | 2006-08-11 | 2008-02-28 | Canon Inc | 発光素子アレイ及び画像形成装置 |
| US20100219432A1 (en) * | 2007-10-15 | 2010-09-02 | Kim Geun Ho | Light emitting device and method for fabricating the same |
| JP2012527116A (ja) * | 2009-05-11 | 2012-11-01 | クリー インコーポレイテッド | 反射構造を有する半導体発光ダイオードおよびその製造方法 |
| JP2011066053A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2013537369A (ja) * | 2010-09-17 | 2013-09-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ |
| WO2012141031A1 (ja) * | 2011-04-11 | 2012-10-18 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
| WO2013092304A1 (de) * | 2011-12-22 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung |
| JP2013179215A (ja) * | 2012-02-29 | 2013-09-09 | Toyohashi Univ Of Technology | Ｌｅｄアレイ及び光電子集積装置 |
| US20140014894A1 (en) * | 2012-07-06 | 2014-01-16 | Invensas Corporation | High performance light emitting diode with vias |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112015000814A5 (de) | 2016-11-03 |
| CN105993075B (zh) | 2019-09-10 |
| JP6345261B2 (ja) | 2018-06-20 |
| US20170062661A1 (en) | 2017-03-02 |
| DE102014101896A1 (de) | 2015-08-20 |
| WO2015121062A1 (de) | 2015-08-20 |
| KR102305162B1 (ko) | 2021-09-28 |
| US9685591B2 (en) | 2017-06-20 |
| KR20160123316A (ko) | 2016-10-25 |
| CN105993075A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6345261B2 (ja) | オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品 | |
| US10516079B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| TWI377696B (ja) | ||
| KR20160113042A (ko) | 발광 다이오드를 포함하는 광전자 디바이스 | |
| TWI478391B (zh) | 發光二極體晶片及製造發光二極體晶片之方法 | |
| CN111326613A (zh) | 生成具有光发射和/或光接收二极管的器件的方法 | |
| JP6084401B2 (ja) | 側面入射型のフォトダイオードの製造方法 | |
| KR20120107874A (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
| JP6256235B2 (ja) | 半導体発光素子の製造方法 | |
| KR20150036050A (ko) | 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법 | |
| JP2009267263A (ja) | 発光装置およびその製造方法 | |
| JP2009238963A (ja) | 発光ダイオードチップおよびその製造方法 | |
| TW201801348A (zh) | 光電組件及用於製造光電組件之方法 | |
| WO2014181665A1 (ja) | 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法 | |
| US20200365764A1 (en) | Optoelectronic semiconductor chip | |
| EP2858129A2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| CN110178229B (zh) | 具有提取增强的带有发光二极管的光电设备 | |
| CN105580145B (zh) | 光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法 | |
| CN109478583B (zh) | 光电子半导体芯片和用于制造光电子半导体芯片的方法 | |
| TWI594455B (zh) | Photoelectric semiconductor chip and its manufacturing method | |
| KR20230150869A (ko) | 광전자 반도체 구성요소, 및 적어도 하나의 광전자 반도체 구성요소를 생산하기 위한 방법 | |
| JP7280354B2 (ja) | 拡大された活性領域を有する構成素子および製造方法 | |
| US20220278259A1 (en) | Radiation emitting semiconductor chip and method for producing a radiation emitting semiconductor chip | |
| TWI772339B (zh) | 具有增加之提取的包含發光二極體的光電元件 | |
| US20220293815A1 (en) | Method for producing a radiation emitting semiconductor chip and radiation emitting semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6345261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |