DE10356885A1 - Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement - Google Patents

Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement Download PDF

Info

Publication number
DE10356885A1
DE10356885A1 DE10356885A DE10356885A DE10356885A1 DE 10356885 A1 DE10356885 A1 DE 10356885A1 DE 10356885 A DE10356885 A DE 10356885A DE 10356885 A DE10356885 A DE 10356885A DE 10356885 A1 DE10356885 A1 DE 10356885A1
Authority
DE
Germany
Prior art keywords
base substrate
areas
functional
contact surfaces
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10356885A
Other languages
English (en)
Other versions
DE10356885B4 (de
Inventor
Jürgen Dr. Leib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10356885A priority Critical patent/DE10356885B4/de
Application filed by Schott AG filed Critical Schott AG
Priority to JP2006541821A priority patent/JP5329758B2/ja
Priority to EP04797893A priority patent/EP1700337B1/de
Priority to PCT/EP2004/012917 priority patent/WO2005055310A2/en
Priority to CNA2004800358730A priority patent/CN1890789A/zh
Priority to US10/580,284 priority patent/US7700397B2/en
Priority to DE602004026112T priority patent/DE602004026112D1/de
Priority to AT04797893T priority patent/ATE461525T1/de
Priority to KR1020067011088A priority patent/KR20060126636A/ko
Priority to TW093135653A priority patent/TW200524066A/zh
Publication of DE10356885A1 publication Critical patent/DE10356885A1/de
Application granted granted Critical
Publication of DE10356885B4 publication Critical patent/DE10356885B4/de
Priority to IL175341A priority patent/IL175341A/en
Priority to US12/753,514 priority patent/US8309384B2/en
Priority to JP2012098089A priority patent/JP2012156551A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Packaging Frangible Articles (AREA)
  • Laminated Bodies (AREA)
  • Fats And Perfumes (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Lubricants (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Gehäusen im Waferverbund und ein derart gehäustes Bauelement. DOLLAR A Es ist eine Aufgabe, ein derartiges Verfahren bereitzustellen, welches eine hohe Ausbeute gewährleistet und sich auch für optische und/oder mikromechanische Bauelemente eignet sowie eine verbesserte thermomechanische Entkopplung der Anschlüsse von den Funktionsbereichen erzielt. DOLLAR A Gemäß dem erfindungsgemäßen Verfahren wird das Basissubstrat in Rumpfbereiche und Anschlussbereiche unterteilt, wobei sich die Rumpfbereiche jeweils über die Funktionsbereiche erstrecken und die Anschlussbereiche zu den Kontaktierungsausnehmungen versetzt sind. Nachfolgend wird das Bauelement in den Rumpfbereichen oder den Anschlussbereichen gedünnt, bis es in den Rumpfbereichen und den Anschlussbereichen unterschiedliche Dicken aufweist, bevor der Waferverbund in Chips vereinzelt wird.

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zum Gehäusen von Bauelementen und ein derart gehäustes Bauelement im Allgemeinen sowie ein Verfahren zum Gehäusen im Waferverbund und ein derart gehäustes Bauelement im Besonderen.
  • Hintergrund der Erfindung
  • Für viele technische Anwendungen besteht ein Bedarf nach hermetisch gehäusten Chips, da somit z.B. die empfindlichen integrierten Schaltkreise auf einem Halbleitersubstrat geschützt werden können. Mindestens genauso wichtig ist das Gehäusen allerdings bei optischen oder mikromechanischen Bauelementen.
  • Es sind Verfahren bekannt, bei welchen die Chips aus dem Waferverbund zunächst vereinzelt und anschließend einzeln gehäust werden. Dies ist ein höchst aufwändiges Verfahren, welches kaum für die Massenfertigung empfindlicher Bauteile taugt. Insbesondere sind die integrierten Schaltkreise oder anderen Bauteile beim Vereinzeln (noch) nicht geschützt, so dass diese beim Zersägen verschmutzt und/oder zerstört werden können.
  • Es sind auch Verfahren bekannt, bei welchen die Bauelemente zunächst im Waferverbund gehäust und anschließend vereinzelt werden. Dies wird auch als "Wafer Level Packaging" (WLP) bezeichnet.
  • Dem Stand der Technik sind eine Reihe solcher Verfahren zu entnehmen.
  • Beim Wafer Level Packaging ist es jedoch schwierig die integrierten Schaltkreise zu kontaktieren, da eventuelle Anschlusskontakte typischerweise mit einem Decksubstrat abgedeckt werden. Dies wird anhand des im Folgenden beschriebenen Verfahrens deutlich.
  • Die bekannten Verfahren gehen in der Regel davon aus, dass, wie es problemlos zum Beispiel bei Speicherchips der Fall ist, die Verbindungen zu den Kontaktgebieten auf den Chips bzw. bei den integrierten Schaltungen direkt hergestellt werden können.
  • Dabei bleibt allerdings unberücksichtigt, dass wie zum Beispiel bei Chips mit einem integrierten sensorischen oder optischen Bauelement, die optisch aktive Fläche im montierten Zustand, zum Beispiel auf einer Leiterplatte, frei liegen muss.
  • Aus der WO 99/40624 ist insoweit ein Verfahren bekannt, bei dem versucht wird, die oben dargestellte Problematik dadurch zu beheben, dass die beim aktiven Bauelement liegenden Anschlusskontakte von der aktiven Seite auf die ihr gegenüberliegende Unterseite des Wafers bzw. des Chips geführt werden. Die weitere Kontaktierung der nach unten geführten Anschlusskontakte kann dann auf bekannte Art und Weise erfolgen.
  • Ein dazu ähnliches Verfahren ist außerdem in "Wafer Level Chip Scale Packaging: Benefits for Integrated Passive Devices", Clearfield, H.M.; Young, J.L.; Wijeyesekera, S.D.; Logan, E.A.; IEEE Transactions on Advanced Packaging, Vol. 23, No. 2, Seiten 247-251 beschrieben.
  • Das erwähnte Verfahren zeichnet sich dadurch aus, dass nach dem Aufbringen einer Glasabdeckung auf die optisch aktive Vorderseite eines Wafers entlang der Unterseite des Wafers Gräben erzeugt werden, die den Wafer in einzelne Chipbereiche unterteilen. Im Rahmen der Erzeugung der Gräben werden die auf der aktiven Seite des Wafers jeweils auf dem Übergangsbereich zwischen zwei Chips befindlichen Anschlusskontaktstellen geteilt und somit in den Gräben freigelegt. Zur vollständigen Gehäusung des Wafers bzw. der Chips wird nach dem Herstellen der Gräben über dieselben eine Glasscheibe geklebt, die in entsprechender Weise so eingeschnitten wird, dass die Gräben im Wafer als auch die Anschlusskontaktstellen wiederum frei zugänglich sind. Daran anschließend erfolgt ein Abscheiden von Kontaktbahnen in die erzeugten Gräben, wodurch ein Kontaktieren der Anschlusskontaktstellen und ein Verlegen der Kontaktstelle auf die Rückseite des gehäusten Chips erfolgen soll.
  • Das vorgestellte Verfahren führt zwar zu einem sogenannten Durchkontaktieren der Anschlusskontakte von der aktiven Vorderseite des Chips bzw. des Wafers auf die passive Rückseite, jedoch treten hierbei einige wesentliche Nachteile auf, so dass Chips, die nach dem besprochenen Verfahren hergestellt wurden, unverhältnismäßig teuer sind.
  • Dies begründet sich unter anderem aus der Tatsache, dass die im bekannten Verfahren zu erzeugenden Gräben deutlich breiter sind als sie für gewöhnlich beim normalen Zerteilen, dem sogenannten "Dicing" eines Wafers anzutreffen wären. Im Ergebnis führt diese dazu, dass die Abstände zwischen den Chips oder den Integriertenschaltungen relativ groß sein müssen, so dass weniger Chips auf einem Wafer Platz haben.
  • Bereits deshalb liefert das bekannte Verfahren nur eine relativ geringe Chip-Ausbeute aus einem Wafer oder Halbleiterscheibe. Darüber hinaus verläuft der Herstellungsprozess nach dem vorgestellten Verfahren auch relativ langsam. Dies hat zum einen insbesondere damit zu tun, dass die Gräben sequentiell eingeschliffen werden müssen und zum anderen, dass beim Erzeugen der Gräben die sogenannte Dicing-Säge nur bei einem vergleichsweise langsamen Vorschub arbeiten kann. Davon abgesehen sind auch der Verschleiss der Sägeblätter hoch. In Verbindung mit der hohen Ansprüchen an die Maßhaltigkeit des beschiebenen mechanischen Prozess und den erheblichen Maschinenkosten, sind die einzusetzenden Dicing-Sägen sehr teuer.
  • Eine wesentliche Problematik des Verfahrens nach der WO 99/40624 ist auch darin zu sehen, dass das Freilegen der Anschlusskontakte beim Aufschleifen der Gräben durch ein Zerteilen derselben erfolgt. Ein solches Zerteilen der Anschlusskontakte bedarf, wie bereits erwähnt, höchster Maßhaltigkeit, da es ansonsten zur Zerstörung von zumindest eines Teils des Kontakts kommen kann. Aber selbst wenn ein genaues Zerschneiden des Anschlusskontakts gelingt, ist es nicht einfach, mit den so freigelegten Anschlusskontakten eine Kontaktverbindung herzustellen. Die Ursachen hierfür liegen insbesondere darin begründet, dass das Kontaktieren nach dem Stand der Technik über ein Abscheiden von Kontaktbahnen auf den im Wafer schräg liegenden Wandungen der Gräben erfolgen soll, ein gleichmäßiges und damit zielgerichtetes Abscheiden jedoch nur unter einem steilen bis zu senkrechten Winkel zur Abscheidungsrichtung möglich ist.
  • Besonders nachteilig beim Zersägen entlang der Kontakte ist ferner, dass zumindest temporär mehrere Grenzflächen freigelegt werden, was zu Korrosion und Diffusion führen und damit die Standzeit der Bauelemente erheblich beeinträchtigen kann.
  • Weitere Verfahren zum Durchkontaktieren von Chips werden auch in "Future Systems-on-Silicon LSI Chips", Koyanagi, M; Kurino, H; Lee, K.W.; Sakuma, K, IEEE Micro, July-August 1998, Seiten 17-22, W098/52225 und DE 197 46 641 beschrieben. Diese sind jedoch für die Verpackung z.B. optischer Chips nicht geeignet.
  • Ein weiteres verbessertes Wafer Level Packaging Verfahren ist aus dem Dokument WO 03/019653 A2 bekannt, welches hiermit vollumfänglich durch Referenz zum Gegenstand der vorliegenden Offenbarung gemacht wird.
  • Bei dem dort beschriebenen Verfahren werden die Kontakte nach dem Gehäusen durch Kanäle wieder zugänglich gemacht, durch welche die Kontakte dann z.B. über sogenannte Ball-Grid-Arrays kontaktiert werden. Bei diesem Verfahren können die vorstehend beschriebenen Nachteile weitgehend vermieden werden.
  • Hierbei kann es dennoch unter Umständen problematisch sein, dass die Ball-Grid-Arrays zumeist ein Blei-Zinn-Lot enthalten, welches bei etwa 230° C seinen Schmelzpunkt hat, so dass die Temperaturbeständigkeit eines derart hergestellten Chip für bestimmte Anwendungen nicht ausreichend ist oder empfindliche Bauteile während der Montage übermäßig thermisch belastet werden. Ferner kann eine thermomechanische Kopplung zwischen den Anschlüssen mit Ball-Grid-Array und den Halbleiterbauelementen bei empfindlichen Bauelementen zu Problemen führen.
  • Im Übrigen ist es unter Umständen wünschenswert auf bleihaltiges Lotmittel verzichten zu können.
  • Ferner ist es erstrebenswert die beschriebenen Verfahren hinsichtlich ihrer Effizienz und Ausbeute weiter zu verbessern und den Anwendungsbereich der erzeugten Chips zu vergrößern.
    •
  • Allgemeine Beschreibung der Erfindung
  • Die Erfindung hat sich daher die Aufgabe gestellt, ein gattungsgemäßes Verfahren bereit zu stellen, welches kostengünstig und effizient arbeitet.
  • Eine weitere Aufgabe der Erfindung ist es, ein Verfahren bereit zu stellen, welches eine hohe Ausbeute gewährleistet und sich insbesondere auch für optische und/oder mikromechanische Bauelemente eignet.
  • Noch eine weitere Aufgabe der Erfindung ist es, ein Verfahren und ein Bauelement bereit zu stellen, welche eine verbesserte thermomechanische Entkopplung der Anschlüsse von den Funktionsbereichen erzielt.
  • Noch eine Aufgabe der Erfindung ist es, kostengünstige und temperaturbeständige Bauelemente von hoher Qualität und Beständigkeit bereit zu stellen.
  • Noch eine Aufgabe der Erfindung ist es, ein Verfahren und ein Bauelement bereit zu stellen, welche die Nachteile des Standes der Technik meiden oder zumindest mindern.
  • Die Aufgabe der Erfindung wird in überraschend einfacher Weise bereits durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen definiert.
  • Erfindungsgemäß werden Bauelemente wie folgt im Waferverbund oder sogenannt auf Wafer-Level gehäust und kontaktiert.
  • Es wird ein Basissubstrat, welches eine Funktionsseite und eine dieser gegenüberliegende Rückseite aufweist mit der Funktionsseite mit einem Decksubstrat im Waferverbund dauerhaft verbunden. Die Funktionsseite ist dadurch gekennzeichnet, dass an dieser eine Vielzahl von voneinander beabstandeten Funktionsbereichen angeordnet sind. Genauer ist je herzustellendem Chip oder „Die" ein Funktionsbereich vorgesehen. Unter Funktionsbereich wird ein Bereich mit Funktionselementen, z.B. integrierten Schaltkreisen oder anderen elektronischen, optischen, elektrooptischen, mikromechanischen, mikrooptomechanischen oder ähnlichen Bauelementen verstanden.
  • So kann der Funktionsbereich also z.B. einen optischen Sensor umfassen. Weiter beispielhaft ist das Basissubstrat z.B. ein Silizium-Halbleiter-Wafer mit integrierten Schaltkreisen. Andere Materialien für das Basissubstrat wie z.B. Gallium-Arsenid oder Indium-Phosphit sind aber auch möglich.
  • Die Funktionsbereiche werden nun durch die Verbindung der beiden Substrate jeweils einzeln hermetisch oder quasihermetisch dicht gehäust. Als Verbindungstechnik ist einerseits Kleben, z.B. mit Epoxid vorgesehen, es kann aber auch anodisch gebondet werden. Zum anodischen Bonden kann es vorteilhaft sein, vor dem Verbinden eine Bondschicht (sogenannter Bondlayer), z.B. in Form einer Aufdampfglasschicht auf zumindest eines der beiden Substrate aufzubringen. Eine so beschaffene Bondschicht kann auch zum Direkt-Bonden verwendet werden.
  • In Bezug auf die Verbindung mit Epoxid ist noch anzumerken, dass diese lediglich eine begrenzte Hermetizität aufweist. Eine solche Verbindung wird daher im Rahmen dieser Beschreibung als quasi-hermetisch bezeichnet.
  • Das Basissubstrat weist ferner Kontaktflächen (sogenannte Kontakt-Pads) auf seiner Funktionsseite auf, welche nach dem Verbinden der Substrate von einer Rückseite des Basissubstrats, wobei diese Rückseite der Funktionsseite gegenüber liegt, freigelegt werden. Hierzu werden Kontaktierungsausnehmungen in dem Basissubstrat über den Kontaktflächen erzeugt, insbesondere geätzt. Die Kontaktierungsausnehmungen sind dem Fachmann auch als sogenannte "Vias" zum Durchkontaktieren durch das Basissubstrat bekannt.
  • Weiter nachfolgend wird der zumindest aus Basissubstrat und Decksubstrat gebildete Waferverbund entlang von vordefinierten Schnittlinien zwischen den Funktionsbereichen in die Chips oder „Dies" vereinzelt, insbesondere zersägt. Wird eine geeignete Passivierung eingesetzt, wie z.B. eine strukturierbare Aufdampfglasschicht mit einer Dicke von vorzugsweise 0,01 μm bis 100 μm, typisch 8 μm, entstehen einzelne jeweils hermetisch oder quasi-hermetisch dicht gehäuste Chips. Dieses im Waferverbund arbeitende Gehäusungsverfahren ist gegenüber einer Einzelgehäusung wesentlich effizienter.
  • Weiter nachfolgend weist das Bauelement einen Rumpfbereich und Anschlussbereiche auf, wobei die Anschlussbereiche den Kontaktierungsausnehmungen benachbart sind und das Bauelement, insbesondere das Basissubstrat wird entweder in dem Rumpfbereich oder in den Anschlussbereichen gedünnt, bis unterschiedliche Dicken in den Anschlussbereichen und den Rumpfbereichen erreicht sind.
  • Mit anderen Worten wird das Basissubstrat in Rumpfbereiche und Anschlussbereiche eingeteilt, wobei sich die Rumpfbereiche jeweils lateral über die Funktionsbereiche erstrecken und einen Teil des jeweiligen Gehäuses des späteren Chips bilden. Die Anschlussbereiche grenzen lateral an die Kontaktierungsausnehmungen oder "Vias" an. Das Besondere ist nun, dass das Basissubstrat in den Anschlussbereichen stärker als in den Rumpfbereichen oder umgekehrt gedünnt wird.
  • Damit wird in vorteilhafter Weise der Platz für die Kontaktierung vergrößert. Darüber hinaus wird mit dem erfindungsmäßen Verfahren eine hervorragende thermomechanische Entkopplung zwischen den Anschlüssen und dem Funktionsbereich geschaffen.
  • Ggf. wird das Basissubstrat bis auf die Dicke null gedünnt, d.h. vollständig entfernt.
  • Weiter nachfolgend werden die Chips vorzugsweise in einen Schaltungsträger eingefügt und die Kontaktflächen oder Umkontaktierungselemente, welche mit den Kontaktflächen elektrisch leitend verbunden sind, werden mittels Draht-Bonding auf der Rückseite des Basissubstrats mit entsprechenden Kontaktelementen des Schaltungsträgers verbunden. Es werden folglich die freigeätzten Kontaktflächen oder die Umkontaktierungselemente insbesondere erst im vereinzelten Zustand der Bauelemente kontaktiert.
  • Beim Draht-Bonding oder dem sogenannten "Wire-Bonding" werden elektrisch leitfähige dünne im Wesentlichen runde Drähte z.B. aus Aluminium oder Gold ohne Lotmittel mit den Kontaktflächen verschweißt. Hierzu wird der Draht vorzugsweise in einem Stempel geführt und unter Kraftbeaufschlagung auf die Kontaktflächen gedrückt. Das eigentliche Verschweißen wird bevorzugt kalt und/oder mittels Ultraschall durchgeführt. Diese Verfahren zeichnet sich besonders durch seine Zuverlässigkeit und Güte der geschaffenen Verbindung aus. Aber auch das Aufbringen von Ball-Grid-Arrays als Kontaktelemente zur Kontaktierung der Kontaktflächen oder Umkontaktierungselemente liegt im Rahmen der Erfindung.
  • Ein weiterer Vorteil des Draht-Bondings liegt darin begründet, dass dies ein sehr einfaches und kostengünstiges Verfahren darstellt und ferner temperaturbeständiger ist, als Verbindungen, welche mittels Lotkugeln oder sogenannten Ball-Grid-Arrays aus Lotmittel, hergestellt werden. Auch werden die Bauteile während des Draht-Bondens kaum thermisch belastet.
  • Ein besonderer Vorzug der Erfindung liegt ferner darin begründet, dass das Kontaktieren, insbesondere das Draht-Bonding rückseitig durchgeführt wird, so dass das Verfahren z.B. auch für optische Bauelemente mit einem transparenten Decksubstrat, insbesondere aus Glas eingesetzt werden kann. Selbstverständlich ist das Verfahren nicht hierauf beschränkt, sondern das Decksubstrat kann auch aus einem anderen Material wie Metall oder einem Halbleiter bestehen, dies hängt von dem Anwendungsgebiet ab. Jedenfalls hat sich gezeigt, dass die rückseitige Kontaktierung mit dem erfindungsgemäßen Verfahren einfach und effizient durchgeführt werden kann.
  • Vorteilhaft ist ferner, dass das Verfahren besonders staubarm arbeitet. Insbesondere werden die unter Umständen sehr empfindlichen Funktionsbereiche bereits durch den ersten Verfahrensschritt durch das Anbringen des Decksubstrates geschützt.
  • Optional können vor dem Verbinden des Basissubstrats mit dem Decksubstrat funktionsseitig Vergrößerungselemente, sogenannte "Contact Pad Extensions", auf die Kontaktflächen auf dem Basissubstrat aufgebracht werden. Dies vergrößert die Kontaktfläche und erleichtert den Zugang mit dem Bonding-Stempel. In diesem Fall erstrecken sich die Kontaktierungsausnehmungen ggf. über die Vergrößerungselemente.
  • Vorzugsweise wird das Basissubstrat nach dem Verbinden mit dem Decksubstrat gleichmäßig gedünnt, z.B. mechanisch abgeschliffen und/oder geätzt, um eine geringere Bauelementdicke zu erreichen.
  • Das Freilegen der Kontaktflächen wird insbesondere mittels strukturiertem Ätzen des Basissubstrats, z.B. mittels eines Lithografieverfahrens durchgeführt. Ferner kann nasschemisch oder mittels einer Plasmatechnik geätzt werden. Derartige Verfahren sind dem Fachmann grundsätzlich bekannt.
  • Weiter ist es vorteilhaft eine Passivierungsschicht auf die Rückseite des Basissubstrats aufzubringen. Die Passivierungsschicht ist insbesondere strukturiert, wobei die Kontaktflächen im Wesentlichen freigelegt sind. Dies kann entweder dadurch erfolgen, dass die Passivierungsschicht, z.B. mit einer Maske bereits strukturiert aufgebracht wird oder die Passivierungsschicht gleichmäßig auf die Rückseite des Basissubstrats aufgebracht und nachfolgend strukturiert wird.
  • Dies hat den Vorteil, dass das Basissubstrat und insbesondere die Grenzflächen mit dem Decksubstrat sowie die bei Siliziumhalbleitersubstraten funktionsseitig vorhandene Silizium-Oxid-Schicht vor Umwelteinflüssen wie z.B. Oxidation geschützt sind. Die Silizium-Oxid-Schicht kann im übrigen als Ätzstoppmaske beim Ätzen der Kontaktierungsausnehmungen oder Kontaktierungskanäle eingesetzt werden, wird aber anschließend über der Kontaktfläche rückseitig geöffnet.
  • Als Passivierungsschicht kommen insbesondere eine aufgedampfte Glasschicht oder eine fotostrukturierbare Kunststoffschicht, z.B. BCB in Betracht. Die Passivierungsschicht erstreckt sich vorzugsweise bis an den Randbereich der Kontaktflächen. Ferner können bei Bedarf noch weitere Passivierungsschichten vorgesehen sein.
  • Die Kontaktflächen und/oder die Umkontaktierungselemente werden gemäß einer besonderen Ausführungsform nach dem Freilegen elektrisch oder stromlos rückseitig mit einer Metallschicht, z.B. aus Gold, überzogen (sogenanntes Elektro-Plating bzw. Elektroless-Plating). Dies verbessert die Oberflächenqualität der Kontaktflächen, so dass die Zuverlässigkeit des Draht-Bondings weiter verbessert werden kann.
  • Weiter vorteilhaft ist es, das Basissubstrat rückseitig entlang der vordefinierten Schnittlinien zu Ätzen und dabei Gräben oder sogenannte Sägestraßen ("streets") zu definieren, welche sich beidseits entlang der Schnittlinien erstrecken und entlang derer der Wafer in die Chips zersägt wird.
  • Das Dünnen des Basissubstrats in den Anschlussbereichen wird ferner insbesondere vor dem Verbinden der Kontaktflächen mit den Kontaktelementen des Schaltungsträgers mittels des Draht-Bonding durchgeführt.
  • Dadurch wird der Vorteil erzielt, dass mehr Platz geschaffen wird, um rückseitig mit dem Bonding-Stempel das Draht-Bonding durchführen zu können. Die bei bekannten Verfahren vorhandenen Öffnungen sind nämlich typischerweise so klein, dass das Draht-Bonding zumindest erschwert, wenn nicht sogar unmöglich wäre.
  • Gemäß einer besonders einfachen Ausführungsform werden die Kontaktierungsausnehmungen oder "Vias", die Anschlussbereiche und/oder die Sägestraßen (sogenannte "Streets") in einem einzigen Schritt erzeugt. Dadurch kann das Verfahren noch weiter vereinfacht werden.
  • Vorzugsweise wird das Basissubstrat in einem ersten Schritt zunächst einheitlich gedünnt, z.B. abgeschliffen und in einem zweiten Schritt, welcher dem ersten Schritt nachfolgt, in den Anschlussbereichen oder den Rumpfbereichen, z.B. mittels fotolithografisch strukturiertem Ätzen noch weitergehend gedünnt, wird dort also dünner als in den jeweils anderen Bereichen, so dass neben den Kontaktierungsausnehmungen weitere Bereiche mit einer anderen, insbesondere geringeren Dicke des Basissubstrats als durch das gleichmäßige Dünnen erzielt wurde, erzeugt werden.
  • Hierbei wird unter Dünnen des Basissubstrats grundsätzlich auch ein Dünnen bis zur Dicke null, d.h. ein vollständiges Entfernen in dem entsprechenden Bereich verstanden. Es können aber auch zumindest drei unterschiedliche Dickenbereiche im Rumpfbereich, Anschlussbereich und an der Kontaktierungsausnehmung erzeugt werden.
  • Beim Dünnen des Basissubstrats in den Anschlussbereichen bis auf die Dicke null ist von Vorteil, dass die Kontaktierung der Anschlüsse mechanisch besonders gut von dem Funktionsbereich entkoppelt wird. Daher wird beim Verbinden der Anschlüsse oder Anschlussdrähte, z.B. mittels Draht-Bonding keine oder nur wenig Spannung ("stress") auf den Funktionsbereich übertragen. Somit kann unter anderem ein erhöhter Dunkelstrom bei empfindlichen Bildsensoren vermieden werden.
  • Aber auch im Fall der Verwendung von Lotmittelbällen oder -kugeln als Kontaktelement ist die Kontaktstelle der Lotmittelkugeln mit dem Bauelement von dem Funktionsbereich thermomechanisch entkoppelt, so dass die mechanische Spannung ("stress") bei den thermischen Zyklen im Gebrauch nicht oder wenig an den Funktionsbereich übertragen wird.
  • Besonders bevorzugt ist es weiter, Anschlussstreifen zu erzeugen, welche sich länglich parallel zu den vordefinierten Schnittlinien erstrecken. Das Basissubstrat ist in den Anschlussstreifen wiederum stärker als in den Rumpfbereichen gedünnt. Der Vorteil dabei ist, dass nicht für jede Kontaktierungsausnehmung ein eigener Anschlussbereich geschaffen werden muss, sondern dass mehrere Kontaktierungsausnehmungen an denselben Anschlussstreifen angrenzen. Insbesondere erstreckt sich der Anschlussstreifen im Wesentlichen von einer Schnittlinie bis zur nächsten, insbesondere über den gesamten Wafer, so dass ein Streifenraster über den Wafer erzeugt wird.
  • Vorzugsweise werden die Anschlussbereiche derart erzeugt, dass sie sich zumindest von den Kontaktierungsausnehmungen bis zu den Sägestraßen oder den vordefinierten Schnittlinien erstrecken. Mit anderen Worten können die Sägestraßen und die Anschlussbereiche einen einheitlichen Bereich bilden, so dass insbesondere das Basissubstrat zwischen Kontaktflächen benachbarter Chips vollständig entfernt ist. Dadurch können weiter Arbeitsschritte eingespart werden.
  • Das erfindungsgemäße Verfahren eignet sich besonders auch für Bauelemente mit einem in einer Kavität eingeschlossenen Funktionsbereich, z.B. einem MEMS oder MOEMS-Bauelement. Insbesondere hierfür wird vor dem Verbinden des Basissubstrats mit dem Decksubstrat das Decksubstrat über den Funktionsbereichen mit Ausnehmungen versehen, so dass nach dem Verbinden des Basissubstrats mit dem Decksubstrat zwischen diesen Kavitäten gebildet werden, in welchen die Funktionsbereiche dann eingeschlossen sind.
  • Gegenstand der Erfindung ist neben dem Verfahren auch das mit dem Verfahren herstellbare Bauelement als Chip nach dem Vereinzeln oder "dicing", das Zwischenprodukt im Waferverbund vor dem Vereinzeln sowie eine Schaltungsanordnung mit einem Schaltungsträger und dem darin eingebauten und mit diesem mittels des Draht-Bondings elektrisch verbundenen vereinzelten Bauelement.
  • Das vereinzelte gehäuste Bauelement, welche insbesondere ein elektronisches, optisches, elektrooptisches, mikroelektromechanisches oder mikrooptoelektromechanisches Bauelement ist umfasst demnach erfindungsgemäß:
    ein Basissubstrat mit einer Funktionsseite an welcher ein Funktionsbereich des Bauelements angeordnet ist und einer der Funktionsseite gegenüberliegenden Rückseite,
    ein Decksubstrat, welches mit dem Basissubstrat an dessen Funktionsseite dauerhaft verbunden ist, wobei sich das Decksubstrat über den Funktionsbereich erstreckt und die Verbindung zwischen dem Basissubstrat und dem Decksubstrat, bzw. die Verbindungsschicht den Funktionsbereich derart umschließt, dass ein hermetisch oder quasi-hermetisch dichtes Gehäuse um den Funktionsbereich gebildet ist und
    Kontaktflächen auf dem Basissubstrat, welche insbesondere durch das Gehäuse elektrisch mit dem Funktionsbereich verbunden sind.
  • Ferner umfasst das Basissubstrat im Bereich der Kontaktflächen Kontaktierungsausnehmungen, durch welche die Kontaktflächen von außerhalb des Gehäuses und von der Rückseite des Basissubstrats oder durch das Basissubstrat kontaktierbar oder kontaktiert sind,
    wobei das Basissubstrat in einen Rumpfbereich und Anschlussbereiche unterteilt ist, wobei sich der Rumpfbereich lateral über den Funktionsbereich erstreckt und einen Teil des Gehäuses bildet und die Anschlussbereiche lateral zu den Kontaktierungsausnehmungen versetzt sind, insbesondere an diese angrenzen und
    wobei das Bauelement, insbesondere das Basissubstrat in dem Rumpfbereich und den Anschlussbereichen unterschiedliche Dicken aufweist oder das Basissubstrat in dem Rumpfbereich oder den Anschlussbereichen stärker gedünnt ist, insbesondere ggf. vollständig entfernt ist.
  • Nach dem Vereinzeln weist das Bauelement ferner Schmalseiten auf, an welchen es aus dem Waferverbund herausgetrennt ist und die Anschlussbereiche erstrecken diesbezüglich zumindest von den Kontaktierungsausnehmungen bis zu den Schmalseiten.
  • Im Übrigen wird auf die Verfahrensmerkmale Bezug genommen.
    •
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und unter Bezugnahme auf die Zeichnungen näher erläutert, wobei gleiche und ähnliche Elemente teilweise mit gleichen Bezugszeichen versehen sind und die Merkmale der verschiedenen Ausführungsbeispiele miteinander kombiniert werden können.
  • Kurzbeschreibung der Figuren
  • Es zeigen:
  • 1 einen schematischen Querschnitt durch einen Ausschnitt einer Ausführungsform des erfindungsgemäßen Bauelements im Waferverbund,
  • 2 einen schematischen Querschnitt durch das Bauelement aus 1 nach dem Vereinzeln und Draht-Bonding,
  • 3 einen schematischen Querschnitt durch einen Ausschnitt einer Ausführungsform des erfindungsgemäßen Bauelements mit einer Lotmittelkugel,
  • 4 einen schematischen Querschnitt durch einen Ausschnitt einer weiteren Ausführungsform des erfindungsgemäßen Bauelements im Waferverbund,
  • 5 einen schematischen Querschnitt durch einen Ausschnitt einer weiteren Ausführungsform des erfindungsgemäßen Bauelements mit einem mit einer Metallschicht versehenen Kontaktelement und
  • 6 eine schematische Draufsicht auf eine Ausführungsform des erfindungsgemäßen Bauelements im Waferverbund.
  • Detaillierte Beschreibung der Erfindung
  • 1 zeigt ein Basissubstrat 100 nach der Prozessierung, d.h. versehen mit Funktionsbereichen 110, in diesem Beispiel integrierte Schaltkreise 110. Das Basissubstrat wird in diesem Beispiel durch einen Silizum-Halbleiter-Wafer 100 repräsentiert.
  • Der Halbleiter-Wafer 100 weist ferner im Falle von CMOS-Anwendungen oder SOI-Schaltkreisen eine dielektrische Zwischenschicht 120, z.B. in Form einer Siliziumoxidschicht auf. Die Zwsischenschicht 120 isoliert die Schaltkreise 110 von dem Silizium-Wafer 100.
  • Ferner weist der Halbleiter-Wafer 100 an seiner Funktionsseite 101 Kontaktflächen oder Kontakt-Pads 130 auf, wobei die Funktionsseite 101, dadurch definiert ist, dass an ihr die Schaltkreise 110 angeordnet sind. Die Kontakt-pads 130 sind elektrisch mit den Schaltkreisen 110 verbunden (nicht dargestellt). Die der Funktionsseite gegenüberliegende Seite des Halbleiter-Wafers 100 ist als Rückseite 102 bezeichnet.
  • Auf den Halbleiter-Wafer 100 wird nun ein Decksubstrat oder ein Deck-Wafer 200, in diesem Beispiel ein Borofloat-33-Glaswafer 200 aufgeklebt. Die Verwendung von Borofloat-33-Glas ist besonders vorteilhaft, da der Temperaturausdehnungskoeffizient an denjenigen des Halbleiter-Wafers 100 angepasst ist.
  • Die Verbindung der beiden Wafer 100 und 200 wird mittels einer Klebstoffschicht 210, z.B. aus einem Epoxy- oder Acrylat-Kleber bewerkstelligt. Hierdurch wird die quasihermetische Gehäusung der Schaltkreise 110 erzielt.
  • Statt der Klebstoffschicht 210 kann auch eine Glasschicht aufgebracht, insbesondere aufgedampft werden, so dass sich das Basissubstrat zum anodischen oder sogenannten "Direct" Bonden eignet. In diesem Fall sind also die beiden Wafer anodisch oder direct gebondet.
  • Nach dem Verbinden wird der Halbleiter-Wafer 100 in einem ersten Schritt gleichmäßig und über den gesamten Wafer gedünnt, z.B. mechanisch auf eine Dicke d1 abgeschliffen. Dies ist möglich, da der Deck-Wafer 200 dem Verbund die notwendige Eigen-Stabilität verleiht.
  • In einem zweiten Schritt nach dem gleichmäßigen Dünnen oder Abschleifen des Halbleiter-Wafers 100 wird der Halbleiter-Wafer 100 derart strukturiert, dass einerseits Kontaktierungsausnehmungen oder Kontaktierungskanäle 301 über den Kontakt-Pads 130 und andererseits Anschlussbereiche 300 erzeugt werden, welche an die Kontaktierungskanäle 301 lateral angrenzen. Dies kann in einem einzigen oder zwei getrennten Schritten vorgenommen werden. Vorzugsweise wird diese Strukturierung mittels eines lithografischen Nass-Ätzverfahrens oder eines Plasma-Ätzverfahrens durchgeführt.
  • Die Kontaktierungskanäle 301 werden erstrecken sich von der Rückseite 102 bis unmittelbar an die Kontakt-Pads 130 quer durch den Halbleiter-Wafer 100.
  • Der Wafer ist also in eine Vielzahl von Rumpfbereichen 104 und Anschlussbereichen 300 eingeteilt, wobei die Anschlussbereiche 300 stärker gedünnt sind als die Rumpfbereiche 104. Mit anderen Worten ist das Wafermaterial 100 in den Anschlussbereichen 300 auf eine Dicke d2 gedünnt, wobei d2 kleiner als d1 ist. In diesem Beispiel ist d2 ungleich null.
  • Mit anderen Worten wird das Wafermaterial im Bereich der Kontaktierungskanäle 301 nach dem gleichmäßigen Dünnen des Halbleiter-Wafers 100 weiter entfernt, bis die Dicke d2 erreicht ist.
  • Ferner weist der Halbleiter-Wafer 100 noch eine Sägestraße oder einen sich lateral in die Bildebebene erstreckenden Sägegraben 302 auf, entlang welchem später der Waferverbund 100, 200 zerteilt wird.
  • Nach dem Erzeugen oder Ätzen der Kontaktierungskanäle 301 und dem Dünnen der Anschlussbereiche 300 wird der Halbleiter-Wafer 100 rückseitig mit einer Passivierungsschicht 400 beschichtet, unter anderem um die empfindlichen Grenzflächen, z.B. zwischen dem Halbleiter-Wafer 100 und der dielektrischen Zwischenschicht 120 zu schützen. Die Passivierungsschicht 400 ist z.B. eine Aufdampfglasschicht. Die Passivierungsschicht 400 kann auch mehrschichtig ausgebildet sein (in 1 nicht dargestellt). Darüber hinaus erhöht die Passivierungsschicht 400, insbesondere wenn ein Aufdampfglas verwendet wird, noch die Hermetizität des Verbundes.
  • Die Kontaktierungskanäle 301 und die Sägestraßen oder Sägespuren 302 weisen geneigte Seitenwände 303 bzw. 304 auf, um eine geschlossene Passivierungsschicht 400 zu gewährleisten.
  • Gleichzeitig oder in einem separaten Schritt wird die in diesem Beispiel vorhandene dielektrische Zwischenschicht 120 sowie die Passivierungsschicht 400 strukturiert über den Kontakt-Pads 130 entfernt, um diese zur Kontaktierung von der Rückseite 102 freizulegen.
  • Nachfolgend wird rückseitig ein Umkontaktierungselement, genauer eine Umkontaktierungsschicht 410 in Form einer Metallisierung, z.B. elektro-plated Cu auf Ti/W/Cu Plating-Basis aufgebracht, welche sich zumindest von der Kontaktfläche 130 bis zu einer sekundären Kontaktfläche 132 in dem Anschlussbereich 300 erstreckt. Die Umkontaktierungsschicht 410 erstreckt sich demnach bis in den Anschlussbereich 300 und bildet dort die sekundäre Kontaktfläche 132. Mit anderen Worten stellt die Umkontaktierungsschicht 410 die sekundäre Kontaktfläche 132 im Anschlussbereich 300 bereit, welche lateral versetzt zu den Kontakt-Pads 130 auf der Rückseite des Halbleiter-Wafers 100 angeordnet ist. In vorteilhafter Weise ist so die sekundäre Kontaktfläche 132 thermomechanisch von dem Funktionsbereich 110 entkoppelt.
  • Die sekundäre Kontaktfläche 132 ist weiter rückseitig mit einer haftvermittelnden Schicht 410, einer Oxidationsschutzschicht und/oder einer Diffusionsbarriere beschichtet.
  • Nachfolgend wird der Wafer-Verbund 100, 200 entlang der Sägestraßen 302 bzw. entlang einer Mittellinie 600 zersägt, also in Chips 10 vereinzelt.
  • Bezugnehmend auf 2 ist ein vereinzelter Chip 10 mit hermetisch dicht gekapseltem Funktionsbereich 110 dargestellt. Die Chips 10 werden nach dem Vereinzeln mittels Draht-Bonding z.B. mit einem Schaltungsträger (nicht dargestellt) weiterverarbeitet.
  • Bezug nehmend auf 3 ist ein Chip 10 mit einem Lotball oder einer Lotkugel 501 versehen, welche ein alternatives Kontaktierungsmittel zu dem Schaltungsträger verkörpert. Die Lotkugeln 501 können vor oder nach dem Vereinzeln aufgebracht werden.
  • Bezug nehmend auf 4 ist das Bauelement im Waferverbund dargestellt, wobei bei dieser Ausführngsform der Halbleiter-Wafer 100 in dem Anschlussbereich 300 unmittelbar bis auf die Silizium-Oxid-Schicht 120, also bis auf eine Dicke nahe null gedünnt ist. Es ist also in dem Anschlussbereich 300 das Halbleitermaterial des Wafers 100 vollständig entfernt. Somit ist die Passivierungsschicht 400 im Anschlussbereich 300 unmittelbar auf der Siliziumoxidschicht 120 aufgebracht.
  • In diesem Beispiel verschmelzen also gewissermaßen die Kontaktierungskanäle 301, die Anschlussbereiche 300 und die Sägestraßen 302 zu einer gemeinsamen Ausnehmung in der Rückseite des Halbleiter-Wafers 100.
  • Die nach dem Vereinzeln anzubringenden Draht-Bondings 500 sind mit gepunkteten Linien veranschaulicht.
  • Es ist ferner eine zweite Passivierungsschicht 402, insbesondere aus demselben Material wie die erste Passivierungsschicht 400 auf letztere aufgebracht. Die zweite Passivierungsschicht 402 erstreckt sich zumindest über den mit den Kontaktflächen 130 verbundenen Abschnitt 412 der Umkontaktierungsschicht 410 und in diesem Beispiel über die Sägestraßen 302, um auch diese zu Passivieren. Mit anderen Worten wird eine geschlossene zweite Passivierungschicht 402 aufgebracht, welche über den sekundären Kontaktflächen frei bleibt oder freigelegt wird. Eine Ausnehmung in dem Decksubstrat 200 definiert eine Kavität 201.
  • Bezug nehmend auf 5 ist eine Waferverbund dargestellt, bei welchem die Dicke d2 des Basissubstrats 100 in dem Anschlussbereich größer ist, als in dem Rumpfbereich 104. Hierzu wird der Halbleiter-Wafer 100 zunächst gleichmäßig bis auf die Dicke d2 abgeschliffen und anschließend strukturiert im Rumpfbereich 104 weiter gedünnt, so dass die Dicke des Halbleiter-Wafers 100 im Anschlussbereich 300 größer als im Rumpfbereich 104 ist.
  • In Bezug auf die weiteren Verfahrensschritte wird auf 1 verwiesen.
  • Auf den Anschlussbereich 300, welcher die dickste Stelle des Waferverbunds repräsentiert, wird eine haftvermittelnde Schicht oder Goldschicht 420 und darauf ein Lotmittelkontakt 502 aufgebracht. Der Lotmittelkontakt 502 ist ggf. ebenfalls elektrisch beschichtet.
  • Bezug nehmend auf 6 ist der Waferverbund 100, 200 mit den Kontaktierungskanälen 301 dargestellt. Ferner sind verschiedene Formen von Anschlussabschnitten 300a, 300b, 300c dargestellt.
  • Die Anschlussbereiche 300a bilden einen gemeinsamen Anschlussstreifen 304a, welcher sich längs entlang des Sägegrabens 302a über den gesamten Chip 10 erstreckt. Der Anschlussstreifen 304a erstreckt sich ferner quer zu seiner Längsachse von der Mittellinie 600 des Sägegrabens bis über die Kontaktierungskanäle 301, wobei diese lediglich teilweise überdeckt sind.
  • Die Anschlussbereiche 300b sind ebenso zu einem Anschlussstreifen 304b vereinigt, welcher sich allerdings quer zu seiner Längsachse vollständig über die Kontaktierungskanäle 301 erstreckt.
  • Alternativ ist noch eine dritte Variante von Anschlussbereichen 300c vorgesehen, welche sich jeweils voneinander getrennt um die Kontaktierungskanäle 301 erstrecken, wobei jedem Kontaktierungskanal 301 ein eigener Anschlussbereich 300c zugeordnet ist. In jedem Fall ist um die Kontaktierungskanäle 301 ein gedünnter Bereich vorgesehen.
  • Es ist dem Fachmann ersichtlich, dass die vorstehend beschriebenen Ausführungsformen beispielhaft zu verstehen sind, und die Erfindung nicht auf diese beschränkt ist, sondern in vielfältiger Weise variiert werden kann, ohne den Geist der Erfindung zu verlassen.

Claims (35)

  1. Verfahren zum Gehäusen von Bauelementen, wobei ein Basissubstrat an seiner Funktionsseite eine Vielzahl von voneinander beabstandeten Funktionsbereichen aufweist und mit der Funktionsseite mit einem Decksubstrat im Waferverbund dauerhaft derart verbunden wird, dass die Funktionsbereiche jeweils gehäust werden, wobei Kontaktflächen auf dem Basissubstrat von einer Rückseite des Basissubstrats, welche Rückseite der Funktionsseite gegenüber liegt, mittels Erzeugen von Kontaktierungsausnehmungen in dem Basissubstrat freigelegt werden, wobei das Basissubstrat in Rumpfbereiche und Anschlussbereiche unterteilt wird, wobei sich die Rumpfbereiche jeweils über die Funktionsbereiche erstrecken und einen Teil der Gehäuse für die Funktionsbereiche bilden und die Anschlussbereiche zu den Kontaktierungsausnehmungen versetzt sind, wobei das Bauelement in den Rumpfbereichen oder den Anschlussbereichen gedünnt wird, bis es in den Rumpfbereichen und den Anschlussbereichen unterschiedliche Dicken aufweist und wobei der zumindest aus Basissubstrat und Decksubstrat gebildete Waferverbund entlang von vordefinierten Schnittlinien zwischen den Funktionsbereichen in Chips vereinzelt wird.
  2. Verfahren gemäß Anspruch 1, wobei die Chips an einem Schaltungsträger angeordnet und die Kontaktflächen oder Umkontaktierungselemente mittels Draht-Bonding auf der Rückseite des Basissubstrats mit Kontaktelementen des Schaltungsträgers verbunden werden.
  3. Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, dass das Draht-Bonding ein Verschweißen von Anschlussdrähten mit den Kontaktflächen oder den Umkontaktierungselementen umfasst.
  4. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass rückseitig auf die Kontaktflächen Umkontaktierungselemente aufgebracht werden, welche sich zumindest von den Kontaktflächen bis zu dem Anschlussbereichen erstrecken und in den Anschlussbereichen rückseitig kontaktierbar sind.
  5. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Verbinden des Basissubstrats mit dem Decksubstrat das Decksubstrat gedünnt wird.
  6. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Freilegen der Kontaktflächen mittels strukturiertem Ätzen des Basissubstrats von der Rückseite durchgeführt wird.
  7. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Passivierungsschicht strukturiert auf die Rückseite des Basissubstrats aufgebracht wird, wobei die Kontaktflächen im Wesentlichen frei bleiben oder eine Passivierungsschicht auf die Rückseite des Basissubstrats aufgebracht und nachfolgend derart strukturiert wird, dass die Kontaktflächen freigelegt werden.
  8. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Freilegen der Kontaktflächen diese elektrisch oder stromlos rückseitig mit einer Metallschicht überzogen werden.
  9. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als das Basissubstrat ein Halbleitersubstrat mit Funktionsbereichen, welche integrierte Schalkreise umfassen, verwendet wird.
  10. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als das Basissubstrat ein Halbleitersubstrat mit optischen, mikromechanischen oder elektronischen Funktionselementen oder einer Kombination aus diesen verwendet wird.
  11. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Basissubstrat rückseitig entlang der vordefinierten Schnittlinien geätzt wird, um Sägestraßen zu definieren.
  12. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlussbereiche lateral unmittelbar an die Kontaktierungsausnehmungen angrenzen.
  13. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktierungsausnehmungen, die Anschlussbereiche und die Sägestraßen in einem Schritt erzeugt werden.
  14. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Dünnen des Basissubstrats in den Anschlussbereichen vor dem Verbinden der Kontaktflächen mit den Kontaktelementen des Schaltungsträgers mittels Draht-Bonding durchgeführt wird.
  15. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Basissubstrat in einem ersten Schritt einheitlich gedünnt wird und in einem zweiten Schritt, welcher dem ersten Schritt nachfolgt, in den Anschlussbereichen oder den Rumpfbereichen noch weitergehend gedünnt wird.
  16. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in dem zweiten Schritt das Basissubstrat in den Anschlussbereichen oder den Rumpfbereichen strukturiert geätzt wird.
  17. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlussstreifen erzeugt werden, welche parallel zu den vordefinierten Schnittlinien verlaufen, wobei das Basissubstrat in den Anschlussstreifen stärker als in den Rumpfbereichen gedünnt wird und mehrere Kontaktierungsausnehmungen an denselben Anschlussstreifen angrenzen.
  18. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlussbereiche erzeugt werden, welche sich zumindest von den Kontaktierungsausnehmungen bis zu den vordefinierten Schnittlinien erstrecken.
  19. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verbinden des Basissubstrats mit dem Decksubstrat eine Bondschicht auf das Basissubstrat oder das Decksubstrat aufgebracht wird.
  20. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verbinden des Basissubstrats mit dem Decksubstrat das Decksubstrat über den Funktionsbereichen mit Ausnehmungen versehen wird, so dass nach dem Verbinden des Basissubstrats mit dem Decksubstrat zwischen diesen Kavitäten gebildet werden, in welchen die Funktionsbereiche eingeschlossen werden.
  21. Verfahren zum Gehäusen von Bauelementen, insbesondere nach einem der vorstehenden Ansprüche wobei ein Basissubstrat an seiner Funktionsseite eine Vielzahl von voneinander beabstandeten Funktionsbereichen aufweist und mit der Funktionsseite mit einem Decksubstrat im Waferverbund dauerhaft derart verbunden wird, dass die Funktionsbereiche jeweils gehäust werden, wobei Kontaktflächen auf dem Basissubstrat von einer Rückseite des Basissubstrats, welche Rückseite der Funktionsseite gegenüber liegt, mittels Erzeugen von Kontaktierungsausnehmungen in dem Basissubstrat freigelegt werden, wobei der zumindest aus Basissubstrat und Decksubstrat gebildete Waferverbund entlang von vordefinierten Schnittlinien zwischen den Funktionsbereichen in gehäuste Chips vereinzelt wird und wobei die Chips an einem Schaltungsträger angeordnet und die Kontaktflächen mittels Draht-Bonding auf der Rückseite des Basissubstrats mit Kontaktelementen des Schaltungsträgers verbunden werden.
  22. Gehäustes Bauelement, insbesondere herstellbar mit einem Verfahren gemäß einem der vorstehenden Ansprüche, umfassend: ein Basissubstrat mit einer Funktionsseite an welcher ein Funktionsbereich des Bauelements angeordnet ist und einer der Funktionsseite gegenüberliegenden Rückseite, ein Decksubstrat, welches mit dem Basissubstrat an dessen Funktionsseite dauerhaft verbunden ist, wobei sich das Decksubstrat über den Funktionsbereich erstreckt und die Verbindung den Funktionsbereich derart umschließt, dass ein Gehäuse um den Funktionsbereich gebildet ist und Kontaktflächen, welche mit dem Funktionsbereich verbunden sind, wobei das Basissubstrat im Bereich der Kontaktflächen Kontaktierungsausnehmungen umfasst, durch welche die Kontaktflächen von außerhalb des Gehäuse und von der Rückseite des Basissubstrats kontaktierbar oder kontaktiert sind, wobei das Basissubstrat einen Rumpfbereich und Anschlussbereiche aufweist, wobei sich der Rumpfbereich über den Funktionsbereich erstreckt und einen Teil des Gehäuses bildet, wobei die Anschlussbereiche und die Kontaktierungsausnehmungen versetzt sind und wobei das Bauelement in dem Rumpfbereich und den Anschlussbereichen unterschiedliche Dicken aufweist.
  23. Bauelement gemäß Anspruch 22, dadurch gekennzeichnet, dass das Basissubstrat ein Halbleitersubstrat ist und der Funktionsbereich integrierte Schalkreise umfasst.
  24. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Funktionsbereich optische, mikromechanische oder elektronische Bauteile oder eine Kombination aus diesen umfasst.
  25. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement Schmalseiten aufweist, an welchen es aus dem Waferverbund herausgetrennt ist und sich die Anschlussbereiche zumindest von den Kontaktierungsausnehmungen bis zu den Schmalseiten erstrecken.
  26. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Anschlussbereiche zu einem Anschlussstreifen vereinigt sind und mehrere Kontaktierungsausnehmungen an denselben Anschlussstreifen angrenzen.
  27. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen mit Umkontaktierungselementen verbunden sind, welche sich zumindest von den Kontaktflächen bis zu den Anschlussbereichen erstrecken und in den Anschlussbereichen kontaktierbar sind.
  28. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Basissubstrat und das Decksubstrat mittels einer Bondschicht, insbesondere einer Klebstoffschicht oder einer Aufdampfglasschicht verbunden sind.
  29. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Decksubstrat über dem Funktionsbereich eine Ausnehmung aufweist, so dass eine Kavität gebildet ist, innerhalb welcher der Funktionsbereich eingeschlossen ist.
  30. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf der Rückseite des Basissubstrats zumindest eine Passivierungsschicht aufgebracht ist.
  31. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen mit einem metallischen und elektrisch oder stromlos aufgebrachten Überzug versehen sind.
  32. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlussdrähte elektrisch leitend an die Kontaktflächen oder an die Umkontaktierungselemente angeschlossen, wobei die Anschlussdrähte mittels Draht-Bonding mit den Kontaktflächen verbunden sind.
  33. Bauelement gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlussdrähte lotmittelfrei mit den Kontaktflächen oder den Umkontaktierungselementen verschweißt sind.
  34. Verbundelement umfassend eine Vielzahl von Bauelementen gemäß einem der vorstehenden Ansprüche im Waferverbund.
  35. Schaltungsanordnung mit einem Schaltungsträger und einem darin eingebauten Bauelement gemäß einem der vorstehenden Ansprüche.
DE10356885A 2003-12-03 2003-12-03 Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement Expired - Fee Related DE10356885B4 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE10356885A DE10356885B4 (de) 2003-12-03 2003-12-03 Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
AT04797893T ATE461525T1 (de) 2003-12-03 2004-11-15 Prozess zum kapseln von komponenten und gekapselte komponenten
PCT/EP2004/012917 WO2005055310A2 (en) 2003-12-03 2004-11-15 Process for packaging components, and packaged components
CNA2004800358730A CN1890789A (zh) 2003-12-03 2004-11-15 封装元件的工艺和封装的元件
US10/580,284 US7700397B2 (en) 2003-12-03 2004-11-15 Process for packaging components, and packaged components
DE602004026112T DE602004026112D1 (de) 2003-12-03 2004-11-15 Prozess zum Kapseln von Komponenten und gekapselte Komponenten
JP2006541821A JP5329758B2 (ja) 2003-12-03 2004-11-15 コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント
KR1020067011088A KR20060126636A (ko) 2003-12-03 2004-11-15 구성요소들의 패키징 방법 및 패키징된 구성요소들
EP04797893A EP1700337B1 (de) 2003-12-03 2004-11-15 Prozess zum Kapseln von Komponenten und gekapselte Komponenten
TW093135653A TW200524066A (en) 2003-12-03 2004-11-19 Process for packaging components, and packaged components
IL175341A IL175341A (en) 2003-12-03 2006-05-01 Process for packing ingredients and packaged ingredients
US12/753,514 US8309384B2 (en) 2003-12-03 2010-04-02 Process for packaging components, and packaged components
JP2012098089A JP2012156551A (ja) 2003-12-03 2012-04-23 コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10356885A DE10356885B4 (de) 2003-12-03 2003-12-03 Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement

Publications (2)

Publication Number Publication Date
DE10356885A1 true DE10356885A1 (de) 2005-07-07
DE10356885B4 DE10356885B4 (de) 2005-11-03

Family

ID=34638391

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10356885A Expired - Fee Related DE10356885B4 (de) 2003-12-03 2003-12-03 Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE602004026112T Active DE602004026112D1 (de) 2003-12-03 2004-11-15 Prozess zum Kapseln von Komponenten und gekapselte Komponenten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE602004026112T Active DE602004026112D1 (de) 2003-12-03 2004-11-15 Prozess zum Kapseln von Komponenten und gekapselte Komponenten

Country Status (10)

Country Link
US (2) US7700397B2 (de)
EP (1) EP1700337B1 (de)
JP (2) JP5329758B2 (de)
KR (1) KR20060126636A (de)
CN (1) CN1890789A (de)
AT (1) ATE461525T1 (de)
DE (2) DE10356885B4 (de)
IL (1) IL175341A (de)
TW (1) TW200524066A (de)
WO (1) WO2005055310A2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10356885B4 (de) 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7531443B2 (en) * 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
US8178965B2 (en) * 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
DE102007030284B4 (de) * 2007-06-29 2009-12-31 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
US20100320595A1 (en) * 2009-06-22 2010-12-23 Honeywell International Inc. Hybrid hermetic interface chip
DE102011018295B4 (de) 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof
TWI607534B (zh) * 2013-04-19 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9070747B2 (en) * 2013-06-27 2015-06-30 Flipchip International Llc Electroplating using dielectric bridges
MA36343B1 (fr) * 2013-10-14 2016-04-29 Nemotek Technologies Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
US10818625B1 (en) * 2019-06-19 2020-10-27 Nanya Technology Corporation Electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
EP1148546A1 (de) * 2000-04-19 2001-10-24 Infineon Technologies AG Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat
US20020115234A1 (en) * 2001-02-22 2002-08-22 Oleg Siniaguine Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
DE10141571A1 (de) * 2001-08-24 2003-03-13 Schott Glas Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JP2948018B2 (ja) * 1992-03-17 1999-09-13 三菱電機株式会社 半導体装置およびその製造方法
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06244437A (ja) * 1993-02-17 1994-09-02 Oki Electric Ind Co Ltd 半導体ウエハ
US5635762A (en) 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
JP4319251B2 (ja) 1994-11-22 2009-08-26 エヌエックスピー ビー ヴィ 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6171888B1 (en) * 1996-03-08 2001-01-09 Lsi Logic Corp. Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JPH11297972A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd 半導体装置の製造方法
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
DE10104868A1 (de) * 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
IL159728A0 (en) * 2001-08-24 2004-06-20 Zeiss Stiftung Method for producing micro-electromechanical components
WO2003019653A2 (de) 2001-08-24 2003-03-06 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
TWI227050B (en) 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
JP2004349593A (ja) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
DE10356885B4 (de) 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
EP1148546A1 (de) * 2000-04-19 2001-10-24 Infineon Technologies AG Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat
US20020115234A1 (en) * 2001-02-22 2002-08-22 Oleg Siniaguine Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
DE10141571A1 (de) * 2001-08-24 2003-03-13 Schott Glas Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung

Also Published As

Publication number Publication date
WO2005055310A2 (en) 2005-06-16
DE10356885B4 (de) 2005-11-03
US7700397B2 (en) 2010-04-20
WO2005055310A3 (en) 2005-11-03
JP2007513507A (ja) 2007-05-24
TW200524066A (en) 2005-07-16
EP1700337B1 (de) 2010-03-17
US8309384B2 (en) 2012-11-13
IL175341A (en) 2010-06-30
EP1700337A2 (de) 2006-09-13
JP5329758B2 (ja) 2013-10-30
US20080038868A1 (en) 2008-02-14
ATE461525T1 (de) 2010-04-15
DE602004026112D1 (de) 2010-04-29
KR20060126636A (ko) 2006-12-08
IL175341A0 (en) 2006-09-05
US20100187669A1 (en) 2010-07-29
CN1890789A (zh) 2007-01-03
JP2012156551A (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE102012107696B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte
DE3789172T2 (de) Verfahren zum Montieren eines Silizium-Würfels.
DE69231785T2 (de) Verfahren zum herstellen integrierte schaltungsanordnungen
EP1118127B1 (de) Verfahren zum herstellen eines thermoelektrischen wandlers
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE4301408C2 (de) Verfahren zur Herstellung von Halbleiterchips
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE19856573C1 (de) Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE10225373A1 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee