DE102009042191A1 - Wafer-Level-gekapselte integrierte MEMS-Schaltung - Google Patents

Wafer-Level-gekapselte integrierte MEMS-Schaltung Download PDF

Info

Publication number
DE102009042191A1
DE102009042191A1 DE102009042191A DE102009042191A DE102009042191A1 DE 102009042191 A1 DE102009042191 A1 DE 102009042191A1 DE 102009042191 A DE102009042191 A DE 102009042191A DE 102009042191 A DE102009042191 A DE 102009042191A DE 102009042191 A1 DE102009042191 A1 DE 102009042191A1
Authority
DE
Germany
Prior art keywords
integrated circuit
layer
silicon layer
mems
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009042191A
Other languages
English (en)
Inventor
Horst Theuss
Markus Loehndorf
Florian Schoen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009042191A1 publication Critical patent/DE102009042191A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

Eine Wafer-Level-gekapselte integrierte Schaltung enthält ein Halbleitersubstrat mit einer ersten Siliziumschicht. Ein MEMS-Bauelement ist in die erste Siliziumschicht integriert. Ein über Dünnfilmtechnik abgeschiedenes Abdichtglied ist über der ersten Siliziumschicht abgeschieden und ist konfiguriert, einen Hohlraum in der ersten Siliziumschicht abzudichten. Mindestens eine zusätzliche Schicht ist über dem Abdichtglied ausgebildet. Mindestens eine UBM ist über der mindestens einen zusätzlichen Schicht ausgebildet.

Description

  • Die Erfindung betrifft eine Wafer-Level-gekapselte integrierte MEMS-Schaltung und ein Verfahren zum Herstellen einer derartigen Schaltung.
  • Viele integrierte Schaltungen (IC; Integrated Circuit) verwenden eine Ansteuerfrequenz, die von einer Resonatoreinrichtung geliefert wird. Die Resonatoreinrichtung war in der Regel ein Quarzoszillator. Quarzoszillatoren weisen jedoch in der Regel einen hohen Flächenverbrauch auf, begrenzte Optionen zur Integration des Quarzes in einen IC-Chip und einen begrenzten zugänglichen Frequenzbereich (z. B. wird die Quarzlösung um so teurer, je höher die Frequenz wird). Jüngst wurde eine andere Lösung erzeugt, die als ein Siliziumoszillator oder ein Siliziumtakt bezeichnet wird. Die Siliziumoszillatortechnologie basiert auf der Schwingung von Siliziumvolumenmaterial unter dem Einfluss eines elektrischen Felds mit einer Frequenz, die durch die Geometrie des Silizium-Resonators definiert wird. Siliziumoszillatoren werden in der Regel unter Verwendung von Halbleitertechnologien auf Silizi-um-Wafern hergestellt.
  • Siliziumoszillatorchips werden gekapselt, um eine Komponente auszubilden, die auf einem Substrat montiert werden kann. Standardmäßige Kapselungsprozeduren jedoch, wie jene, die einen Cap-Wafer (Aufsatz- oder Kappen-Wafer) verwenden, vergrößern jedoch in der Regel die Größe der Komponente signifikant, sodass der Vorteil der Siliziumoszillatortechnologie, eine geringe Größe zu haben, verloren geht.
  • Der Erfindung liegt die Aufgabe zugrunde, eine gekapselte integrierte MEMS-Schaltung mit einer geringen Größe zu schaffen. Ferner soll ein Verfahren zur Herstellung derartiger Bauelemente angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Eine Ausführungsform liefert eine Wafer-Level-gekapselte integrierte Schaltung (eine integrierte Schaltung, die auf Wafer-Ebene, d. h. noch im Wafer-Verbund gekapselt worden ist), die ein Halbleitersubstrat mit einer ersten Siliziumschicht enthält. Ein MEMS-Bauelement (Micro-Electromechanical System – mikroelektromechanisches System) ist in die erste Siliziumschicht integriert. Ein über Dünnfilmtechnik abgeschiedenes Abdichtglied ist über der ersten Siliziumschicht abgeschieden und ist konfiguriert, einen Hohlraum in der ersten Siliziumschicht abzudichten. Mindestens eine zusätzliche Schicht ist über dem Abdichtglied ausgebildet. Mindestens eine UBM (Under Bump Metallization – Under-Bump-Metallisierung; Metallisierung unter Löthöcker) ist über der mindestens einen zusätzlichen Schicht ausgebildet.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und sind in diese Anmeldung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 ist ein Diagramm, das eine Querschnittsansicht eines MEMS-Bauelements gemäß einer Ausführungsform darstellt.
  • 2 ist ein Diagramm, das ein Hohlraumabdichtglied in zusätzlichem Detail gemäß einer Ausführungsform darstellt.
  • 3A und 3B sind Diagramme, die einen Wafer-Level-Kapselungsprozess zum Kapseln des in 1 gezeigten MEMS-Bauelements gemäß einer Ausführungsform darstellen.
  • 4 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement an einer gedruckten Leiterplatte (PCB; Printed Circuit Board) gemäß einer Ausführungsform angebracht darstellt.
  • 5 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement mit einer applikationsspezifischen integrierten Schaltung (ASIC; Application Specific Integrated Circuit) gemäß einer Ausführungsform integriert darstellt.
  • 6 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement mit zusätzlichen MEMS-Resonatorbauelementen gemäß einer Ausführungsform integriert darstellt.
  • 7 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement zusammen mit einem zusätzlichen MEMS-Resonatorbauelement auf gestapelte Weise gemäß einer Ausführungsform gekapselt darstellt.
  • 8 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement zusammen mit zwei zusätzlichen MEMS-Resonatorbauelementen in einer gestapelten Weise gemäß einer Ausführungsform gekapselt darstellt.
  • 9 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement zusammen mit einer applikationsspezifischen integrierten Schaltung (ASIC) in einer gestapelten Weise gemäß einer Ausführungsform gekapselt darstellt.
  • 10 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement zusammen mit einer applikationsspezifischen integrierten Schaltung (ASIC) in einer gestapelten Weise gemäß einer Ausführungsform gekapselt darstellt.
  • 11 ist ein Flussdiagramm, das ein Verfahren zum Herstellen von Wafer-Level-gekapselten integrierten Schaltungen gemäß einer Ausführungsform darstellt.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • 1 ist ein Diagramm, das eine Querschnittsansicht eines mikroelektromechanischen Bauelements (MEM oder MEMS) 100 gemäß einer Ausführungsform darstellt. In der dargestellten Ausführungsform ist das MEMS-Bauelement 100 ein Silizium-MEMS-Resonator. Das MEMS-Bauelement 100 enthält ein Halbleitersubstrat 112, eine Isolierschicht 104, eine Passivierungsschicht 102, metallgefüllte Vias 116A und 116B, Kontaktpads 114A und 114B, ein Hohlraumabdichtglied 118, einen Hohlraum 120, Elektroden 122A und 122B und eine Resonatorstruktur 124. Bei einer Ausführungsform ist das Substrat 112 ein SOI-Substrat (Silicon-On-Insulator – Silizium auf Isolator). Das SOI-Substrat 112 enthält eine vergrabene Oxidschicht 108, die zwischen zwei einkristallinen Siliziumschichten 106 und 110 geschichtet ist. Die Siliziumschicht 106 wird hierin als die deckseitige Siliziumschicht des Substrats 112 bezeichnet, und die Siliziumschicht 110 wird hierin als die bodenseitige Siliziumschicht des Substrats 112 bezeichnet.
  • Die Resonatorstruktur 124 und die Elektroden 122A und 122B sind in die deckseitige Siliziumschicht 106 des SOI-Substrats 112 integriert. Die Isolierschicht 104 ist auf der deckseitigen Siliziumschicht 106 und dem Hohlraumabdichtelement 118 ausgebildet. Bei einer Ausführungsform ist die Isolierschicht 104 eine Oxidschicht, eine Nitridschicht oder eine Kombination aus einer oder mehreren Oxidschichten und einer oder mehreren Nitridschichten. Eine Passivierungsschicht 102 ist auf der Isolierschicht 104 ausgebildet. Bei einer Ausführungsform ist die Passivierungsschicht 102 eine Polyimidschicht.
  • Die Elektroden 122A und 122B sind auf der deckseitigen Siliziumschicht 106 des Substrats 112 ausgebildet. Die Resonatorstruktur 124 ist auch in der deckseitigen Siliziumschicht 106 des Substrats 112 ausgebildet und ist im Wesentlichen vom Hohlraum 120 umgeben. Der Hohlraum 120 enthält Hohlraumabschnitte 120A bis 120E. Der Hohlraumabschnitt 120A ist zwischen dem Abdichtglied 118 und der deckseitigen Siliziumschicht 106 ausgebildet. Die Hohlraumabschnitte 120B und 120C sind in der deckseitigen Siliziumschicht 106 ausgebildet. Die Hohlraumabschnitte 120D und 120E sind in der vergrabenen Oxidschicht 108 ausgebildet. Bei einer Ausführungsform wird der Hohlraum 120 unter Verwendung herkömmlicher Ätz- oder Mikrobearbeitungstechniken ausgebildet.
  • Der metallgefüllte Via 116A verläuft durch die Isolierschicht 104 und schaltet die Elektrode 122A und das Kontaktpad 114A elektrisch zusammen. Der metallgefüllte Via 116E verläuft durch die Isolierschicht 104 und schaltet die Elektrode 122B und das Kontaktpad 114B elektrisch zusammen. Die Kontaktpads 114A und 114B liefern Zwischenverbindungspunkte zum elektrischen Verbinden des Bauelements 100 mit anderen Bauelementen oder Schaltungen. Bei einer Ausführungsform sind die Kontaktpads 114A und 114B Aluminiumkontaktpads.
  • Beim Betrieb gemäß einer Ausführungsform wird der MEMS-Resonator 100 durch Anlegen eines Erregungssignals an eine erste der Elektroden 122A oder 122B (z. B. die Ansteuerelektroden) angesteuert. Das Erregungssignal wird durch eine Steuerschaltung an das an die Ansteuerelektrode gekoppelte Kontaktpad 114A oder 114B angelegt und breitet sich durch den metallgefüllten Via 116A oder 116E zur Ansteuerelektrode aus. Eine elektrische Kraftwechselwirkung zwischen der Ansteuerelektrode und der Resonatorstruktur 124 bewirkt, dass die Resonatorstruktur 124 mit einer spezifischen Frequenz schwingt, was ein Erfassungssignal (Messsignal) auf einer zweiten der Elektroden 122A oder 122B (z. B. der Erfassungselektrode) generiert. Das Erfassungssignal breitet sich durch den metallgefüllten Via 116A oder 116B und das an die Erfassungselektrode angeschlossene Kontaktpad 114A oder 114B aus und wird von der Steuerschaltung empfangen.
  • 2 ist ein Diagramm, das das Hohlraumabdichtglied 118 im zusätzlichen Detail gemäß einer Ausführungsform darstellt. Das Abdichtglied 118 ist gemäß einer Ausführungsform ein über Dünnfilmtechnik abgeschiedenes Glied, das mehrere, über Dünnfilmtechnik abgeschiedene Schichten enthält, einschließlich einer Polysiliziumschicht 202, einer Oxidschicht 204, einer Nitridschicht 206 und einer Polysiliziumschicht 208. Das Abdichtglied 118 enthält auch oxidgefüllte Hohlräume 210A bis 210D. Die oxidgefüllten Hohlräume 210A bis 210D enthalten jeweils einen ersten vertikalen Abschnitt 212, der vertikal durch die Nitridschicht 206 verläuft, einen zweiten vertikalen Abschnitt 216, der vertikal durch die Polysiliziumschicht 208 verläuft und der von dem ersten vertikalem Abschnitt 212 seitlich versetzt ist, und einen horizontalen Abschnitt 214, der die beiden vertikalen Abschnitte 212 und 216 verbindet.
  • Bei einer Ausführungsform wird während der Ausbildung des MEMS-Bauelements 100 der Hohlraum 120 (1) mit Siliziumdioxid gefüllt, und die Polysiliziumschicht 208 wird über dem siliziumdioxidgefüllten Hohlraumabschnitt 120A ausgebildet. Die Polysiliziumschicht 208 wird dann strukturiert, um die zweiten vertikalen Abschnitte 216 der Hohlräume 210A bis 210D auszubilden. Eine Siliziumdioxidschicht wird dann auf der strukturierten Polysiliziumschicht 208 abgeschieden, und die Siliziumdioxidschicht wird strukturiert, um die horizontalen Abschnitte 214 auszubilden. Die Nitridschicht 206 wird dann auf der Polysiliziumschicht 208 abgeschieden, die die darauf ausgebildete strukturierte Siliziumdioxidschicht enthält. Die Nitridschicht 206 wird strukturiert, um die ersten vertikalen Abschnitte der Hohlräume 210A bis 210D auszubilden. Eine chemische Nassätzung wird dann durchgeführt, die das Siliziumdioxid von den Hohlräumen 210A bis 210D und dem Hohlraum 120 entfernt. Während der chemischen Nassätzung geht das Ätzmittel durch die Hohlräume 210A bis 210D und in den Hohlraum 120 und gibt die Resonatorstruktur 124 frei.
  • Nachdem die Resonatorstruktur 124 freigegeben worden ist, wird die Oxidschicht 204 auf der Nitridschicht 206 abgeschieden, wobei ein LPCVD-Prozess (Low-Pressure Chemical Vapor Deposition – chemische Gasphasenabscheidung mit niedrigem Druck) verwendet wird, um den Hohlraum 120 abzudichten. Wegen des seitlichen Offsets der beiden vertikalen Abschnitte 212 und 216 jedes der Hohlräume 210A bis 210D tritt das abgeschiedene Oxid nicht in den Hohlraum 120 ein, sondern bleibt vielmehr in dem Abdichtglied 118 (d. h., als Schicht 204, und einige oder alle von jedem der Hohlräume 210A bis 210D kann mit Oxid gefüllt sein). Bei einer Ausführungsform erfolgt die Abscheidung der Oxidschicht 204 bei einer erhöhten Temperatur (z. B. etwa 800°C), was zu einem verbesserten Vakuum in dem Hohlraum 120 führt, wenn das Bauelement auf Raumtemperatur abkühlt. Die Polysiliziumschicht 202 wird auf der Oxidschicht 204 abgeschieden, um für das Bauelement einen zusätzlichen Schutz zu liefern und dazu beizutragen, sicherzustellen, dass der Hohlraum 120 abgedichtet bleibt.
  • Die 3A und 3B sind Diagramme, die einen Wafer-Level-Kapselungsprozess zum Kapseln des in 1 gezeigten MEMS-Bauelement 100 gemäß einer Ausführungsform darstellen. Wie in 3A gezeigt, werden UBMs 302A und 302B auf den Kontaktpads 114A bzw. 114B aufgebracht. Wie oben erwähnt sind bei einer Ausführungsform die Kontaktpads 114A und 114B aus Aluminium gefertigt. Da sich Aluminiumkontaktpads nicht löten lassen, werden bei einer Ausführungsform UBMs 302A und 302B, die jeweils einen Stapel von mehreren Metallschichten enthalten, auf den Kontaktpads 114A und 114B abgeschieden und dienen als eine Grenzschicht zwischen den Pads und später abgeschiedenen Lötelementen. Dieser UBM-Prozess gemäß einer Ausführungsform ist dafür ausgelegt, folgendes sicherzustellen zu helfen: einen niedrigen und stabilen Kontaktwiderstand an der Grenzschicht zwischen den Kontaktpads und den später abgeschiedenen Lötelementen; Bereitstellen einer Haftschicht zu dem Kontaktpad; Bereitstellen einer Diffusionsbarrierenschicht, um zu verhindern, dass das Lot das Aluminium erreicht; Bereitstellen einer lötbaren Schicht zum Ausbilden der intermetallischen Verbindung zu der Lötlegierung; und Bereitstellen einer Oxidationsschutzschicht, um robuste Lötbarkeitsbedingungen sicherzustellen.
  • Bei einer Ausführungsform beinhaltet die Ausbildung der UBMs 302A und 302B erst das Abscheiden eines Titan-, Chrom- oder Aluminiumfilms, um eine gute Haftung zu der Chipoberfläche und einen niedrigen Kontaktwiderstand zu den Pads 114A und 114B zu erhalten. Als nächstes wird ein Barrieremetallfilm wie etwa Nickel-Vanadium oder Titan-Wolfram abgeschieden, wodurch eine Diffusion der Höckermetalle zu den Kontaktpads 114A und 114B verhindert wird. Eine oder mehrere zusätzliche Metallschichten können dann abgeschieden und als Keimschichten für das nachfolgende elektrochemische Abscheiden (Plattieren) oder als lotbenutzbares Material verwendet werden. Bei einer Ausführungsform werden die UBMs 302A und 302B über Sputtern, elektrochemisches Abscheiden oder Verdampfung abgeschieden.
  • Wie in 3B gezeigt, werden leitende Zwischenverbindungsstrukturen 304A und 304B auf UBMs 302A bzw. 302B aufgebracht, wodurch ein Wafer-Level-gekapseltes MEMS-Bauelement 300 ausgebildet wird. Bei der dargestellten Ausführungsform sind Zwischenverbindungsstrukturen 304A und 304B Lötelemente (z. B. Löthöcker oder Lötkugeln). Bei anderen Ausführungsformen können andere Arten von Zwischenverbindungsstrukturen verwendet werden. Nach dem Aufbringen der Zwischenverbindungsstrukturen 304A und 304B eignet sich das gekapselte MEMS-Bauelement 300 zum Montieren auf einem Substrat (z. B. einer PCB), wobei eine herkömmliche Oberflächenmontagetechnologie (SMT; Surface Mount Technology) verwendet wird.
  • Bei einer Ausführungsform werden mehrere MEMS-Bauelemente 100 in einem einzigen Substrat (z. B. SOI-Wafer) ausgebildet, und der in 3A und 3B gezeigte Prozess wird auf jedes der MEMS-Bauelemente 100 in dem Substrat angewendet. Nach dem Aufbringen der Zwischenverbindungsstrukturen 304A und 304B auf den verschiedenen Bauelementen in dem SOI-Wafer wird der SOI-Wafer vereinzelt, um mehrere Wafer-Level-gekapselte MEMS-Bauelemente 300 auszubilden.
  • Die bei einer Ausführungsform bereitgestellte Wafer-Level-Kapselung nützt die Tatsache aus, dass das eigentliche MEMS-Bauelement 100 bereits auf dem Wafer-Level gekapselt worden ist. Die Dünnfilmabscheidung des Abdichtglieds 118 führt zu einem abgedichteten Hohlraum 120 um die Resonatorstruktur 124 herum. Dies ermöglicht das Anwenden von Wafer-Level-Kapselungstechnologie, um eine gekapselte Siliziumresonatorkomponente 300 herzustellen, ohne dass Drahtbonden oder Die-Bonden verwendet werden muss. Das Anwenden der Wafer-Level-Kapselung auf ein Silizium-MEMS-Resonatorbauelement gemäß einer Ausführungsform liefert mehrere Vorteile, zu denen Folgende zählen: die Realisierung eines kleineren Formfaktors (z. B. weist das endgültige gekapselte Bauelement die gleich Größe wie der Chip selbst auf) als andere Kapselungslösungen; die einfache Realisierung von integrierten Bauelementen; geringe Kosten und keine Notwendigkeit zum Herstellen eines Hohlraums mit einem Cap-Wafer (Aufsatz- oder Kappen-Wafer), der häufig in der MEMS-Technologie verwendet wird. Das Herstellen eines Hohlraums mit einem Cap-Wafer beinhaltet in der Regel das Ausbilden eines MEMS-Bauelements in einem ersten Wafer, das Ätzen eines Hohlraums in einem zweiten „Cap”-Wafer und dann das Anbringen des Cap-Wafers über dem ersten Wafer.
  • Die Wafer-Level-Kapselung wird bei einer Ausführungsform dazu verwendet, viele verschiedene Arten von gekapselten Komponenten herzustellen, einschließlich: einen Wafer-Levelgekapselten Silizium-MEMS-Resonator; einen Wafer-Levelgekapselten Silizium-MEMS-Oszillator, der einen Siliziumresonator und eine applikationsspezifische integrierte Schaltung (ASIC) zum Steuern des Resonators enthält; ein Wafer-Levelgekapseltes Filterbauelement mit mehreren, auf einem einzelnen Halbleiter-Die (Halbleiter-Chip) integrierten Silizium-MEMS-Resonatoren und verschiedene Stapel-Die-Konfigurationen. Einige gekapselte Komponenten gemäß einer Ausführungsform werden unten unter Bezugnahme auf 4 bis 10 eingehender beschrieben.
  • 4 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 an einer gedruckten Leiterplatte (PCB) 402 gemäß einer Ausführungsform angebracht darstellt. Wie in 4 gezeigt, sind Lötkugeln 304A und 304B des Bauelements 300 an Pads 404A bzw. 404B der PCB 402 gelötet. Die Pads 404A und 404B sind jeweils elektrisch an Leiter 406 innerhalb der PCB 402 angeschlossen. Bei einer weiteren Ausführungsform kann das MEMS-Bauelement 300 unter Verwendung einer anderen Art von Verbindungstechnik wie etwa Kleben oder Schweißen an einer PCB oder an einem anderen Bauelement angebracht werden.
  • Bei der in 3B und 4 gezeigten Ausführungsform ist das MEMS-Resonatorbauelement 100 alleine als ein einzelnes unabhängiges Bauelement gekapselt. Bei einer weiteren Ausführungsform ist das MEMS-Bauelement 100 zusammen mit einem üblicher Halbleiter-Die mit einer oder mehreren zusätzlichen integrierten Schaltungen gekapselt. 5 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 mit einer applikationsspezifischen integrierten Schaltung (ASIC) 502 gemäß einer Ausführungsform integriert darstellt. Bei der dargestellten Ausführungsform enthält das Wafer-Level-gekapselte Bauelement 500 das MEMS-Bauelement 300 und den ASIC 502, die zusammen auf einem üblichen Halbleiter-Die Seite an Seite integriert sind (d. h., die beiden Bauelemente 300 und 502 sind seitlich aneinander positioniert). Bei einer Ausführungsform ist das Bauelement 500 ein integrierter Silizium-MEMS-Oszillatorchip, und der ASIC 502 ist eine Steuerschaltung, die konfiguriert ist, das MEMS-Resonatorbauelement 300 zu steuern. Zusätzliche UBMs 504 und Lötkugeln 506 sind auf dem Bauelement 500 für den ASIC 502 aufgebracht. Die Lötkugeln 304A, 304B und 506 des Bauelements 500 sind an Pads (Kontaktflächen) 508 der PCB 512 gelötet. Die Pads 508 sind mit Leitern 510 innerhalb der PCB 512 verbunden.
  • 6 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 mit zusätzlichen MEMS-Resonatorbauelementen 601 und 602 gemäß einer Ausführungsform integriert darstellt. Bei der dargestellten Ausführungsform enthält das Wafer-Level-gekapselte Bauelement 600 MEMS-Resonatorbauelemente 300, 601 und 602, die auf einem üblichen Halbleiter-Die Seite an Seite zusammen integriert sind (d. h., die drei Bauelemente 300, 601 und 602 sind seitlich nebeneinander positioniert). Die Bauelemente 601 und 602 enthalten die gleichen Elemente und sind auf die gleich Weise konfiguriert wie das Bauelement 300. Bei einer Ausführungsform ist das Bauelement 600 ein Filterbauelement, und die MEMS-Resonatorbauelemente 300, 601 und 602 weisen unterschiedliche Geometrien auf und sind konfiguriert, bei unterschiedlichen Frequenzen zu arbeiten. Zusätzliche UBMs 604 und Lötkugeln 606 sind auf das Bauelement 600 für die Bauelemente 601 und 602 aufgebracht. Die Lötkugeln 304A, 304B und 606 des Bauelements 600 sind an Pads 608 der PCB 612 gelötet. Die Pads 608 sind mit Leitern 610 innerhalb der PCB 612 verbunden.
  • 7 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 mit einem zusätzlichen MEMS-Resonatorbauelement 701 auf gestapelte Weise gemäß einer Ausführungsform gekapselt darstellt. Bei der dargestellten Ausführungsform enthält das Bauelement 700 MEMS-Resonatorbauelemente 300 und 701, die zusammen in einer Fläche-an-Fläche gestapelten Weise (d. h., die aktiven Oberflächen der Bauelemente 300 und 701 weisen einander zu) gekapselt sind. Eine aktive Oberfläche eines Bauelements gemäß einer Ausführungsform wird durch eine Oberfläche des Bauelements definiert, die Kontaktpads umfasst. Das Bauelement 701 enthält die gleichen Elemente und ist auf die gleiche Weise wie das Bauelement 300 konfiguriert. Bei einer Ausführungsform ist das Bauelement 700 ein Filterbauelement, und die MEMS-Resonatorbauelemente 300 und 701 weisen unterschiedliche Geometrien auf und sind konfiguriert, bei unterschiedlichen Frequenzen zu arbeiten. Die Bauelemente 300 und 701 sind über UBMs 302A, 302B und 704 und Lötkugeln 304A und 304B elektrisch aneinander gekoppelt. Die Bauelemente 300 und 701 sind über Drahtbindungen 714 elektrisch an die PCB 712 gekoppelt. Drahtbindungen 714 sind an Kontaktpads 706 an dem Bauelement 701 angebracht und sind an Pads 708 der PCB 712 angebracht. Die Pads 708 sind mit Leitern 710 innerhalb der PCB 712 verbunden.
  • 8 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 zusammen mit zwei zusätzlichen MEMS-Resonatorbauelementen 801 und 802 auf gestapelte Weise gemäß einer Ausführungsform darstellt. In der dargestellten Ausführungsform enthält das Bauelement 800 MEMS-Resonatorbauelemente 300, 801 und 802, die auf gestapelte Weise zusammengekapselt sind. Die Bauelemente 801 und 802 enthalten die gleichen Elemente und sind auf die gleiche Weise wie das Bauelement 300 konfiguriert. Bei einer Ausführungsform ist das Bauelement 800 ein Filterbauelement, und die MEMS-Resonatorbauelemente 300, 801 und 802 weisen unterschiedliche Geometrien auf und sind konfiguriert, bei unterschiedlichen Frequenzen zu arbeiten. Die Bauelemente 300, 801 und 802 sind elektrisch aneinander und an die PCB 812 über UBMs 302A, 302B und 804, metallgefüllte Through-Silicon-Vias (TSVs – Durchgangs-Silizium-Vias) 806 und Lötkugeln 304A, 304B und 808 gekoppelt. Die Lötkugeln 808 des Bauelements 802 sind an Pads 810 der PCB 812 angebracht. Die Pads 810 sind mit Leitern 814 innerhalb der PCB 812 verbunden.
  • 9 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 zusammen mit einer applikationsspezifischen integrierten Schaltung (ASIC) 902 auf gestapelte Weise gemäß einer Ausführungsform darstellt. Bei der dargestellten Ausführungsform enthält das Bauelement 900 das MEMS-Bauelement 300 und den ASIC 902, die auf gestapelte Weise miteinander gekapselt sind. Bei einer Ausführungsform ist das Bauelement 900 ein Silizium-MEMS-Oszillator-Bauelement, und der ASIC 902 ist eine Steuerschaltung, die konfiguriert ist, das MEMS-Resonatorbauelement 300 zu steuern. Die Bauelemente 300 und 902 sind elektrisch aneinander und an die PCB 912 über UBMs 302A, 302B und 904, metallgefüllte Through-Silicon-Vias (TSVs) 906 und Lötkugeln 304A, 304B und 908 gekoppelt. Die Lötkugeln 908 des Bauelements 902 sind an Pads 910 der PCB 912 angebracht. Die Pads 910 sind mit Leitern 914 innerhalb der PCB 912 verbunden.
  • 10 ist ein Diagramm, das das in 3B gezeigte Wafer-Level-gekapselte MEMS-Bauelement 300 zusammen mit einer applikationsspezifischen integrierten Schaltung (ASIC) 1002 auf gestapelte Weise gemäß einer Ausführungsform darstellt. Bei der dargestellten Ausführungsform enthält das Bauelement 1000 das MEMS-Bauelement 300 und den ASIC 1002, die in einer Fläche-an-Fläche gestapelten Weise miteinander gekapselt sind. Bei einer Ausführungsform ist das Bauelement 1000 ein Silizium-MEMS-Oszillator-Bauelement, und der ASIC 1002 ist eine Steuerschaltung, die konfiguriert ist, das MEMS-Resonatorbauelement 300 zu steuern. Das Bauelement 300 ist elektrisch an das Bauelement 1002 über Lötkugeln 304A und 304B gekoppelt, und das Bauelement 1002 ist elektrisch an die PCB 1012 über UBMs 1004 und Lötkugeln 1008 gekoppelt. Die Lötkugeln 1008 des Bauelements 1002 sind an Pads 1010 der PCB 1012 angebracht. Die Pads 1010 sind mit Leitern 1014 innerhalb der PCB 1012 verbunden.
  • 11 ist ein Flussdiagramm, das ein Verfahren 1100 zum Herstellen von Wafer-Level-gekapselten integrierten Schaltungen gemäß einer Ausführungsform darstellt. Bei 1102 sind mehrere MEMS-Resonatorbauelemente (Micro-Electromechanical System) in einer ersten Siliziumschicht eines SOI-Substrats (Silicon-On-Insulator) ausgebildet. Bei 1104 erfolgt eine Dünnfilmabscheidung eines Abdichtglieds über der ersten Siliziumschicht für jedes MEMS-Resonatorbauelement, wodurch ein Hohlraum in der ersten Siliziumschicht für jedes MEMS-Resonatorbauelement abgedichtet wird. Bei 1106 wird mindestens eine zusätzliche Schicht über den Abdichtgliedern ausgebildet. Bei 1108 wird mindestens ein Kontaktpad auf der mindestens einen zusätzlichen Schicht für jedes MEMS-Resonatorbauelement ausgebildet. Bei 1110 wird mindestens eine UBM (Under Bump Metallization) auf jedem Kontaktpad ausgebildet. Bei 1112 wird mindestens ein leitendes Zwischenverbindungselement (z. B. Lötelement) auf jedem UBM ausgebildet. Bei 1114 wird das SOI-Substrat zu mehreren Wafer-Level-gekapselten integrierten Schaltungen vereinzelt.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalente Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (20)

  1. Wafer-Level-gekapselte integrierte Schaltung, umfassend: ein Halbleitersubstrat mit einer ersten Siliziumschicht; ein MEMS-Bauelement, das in die erste Siliziumschicht integriert ist; ein über Dünnfilmtechnik abgeschiedenes Abdichtglied, das über der ersten Siliziumschicht abgeschieden und konfiguriert ist, einen Hohlraum in der ersten Siliziumschicht abzudichten; mindestens eine zusätzliche Schicht, die über dem Abdichtglied ausgebildet ist; und mindestens eine UBM, die über der mindestens einen zusätzlichen Schicht ausgebildet ist.
  2. Integrierte Schaltung nach Anspruch 1, ferner umfassend: mindestens ein Kontaktpad, das auf der mindestens einen zusätzlichen Schicht ausgebildet ist, wobei die mindestens eine UBM auf dem mindestens einen Kontaktpad ausgebildet ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, ferner umfassend: mindestens eine leitende Zwischenverbindungsstruktur, die auf der mindestens einen UBM ausgebildet ist.
  4. Integrierte Schaltung nach Anspruch 3, wobei die mindestens eine leitende Zwischenverbindungsstruktur mindestens ein Lötelement umfasst.
  5. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das Abdichtglied mehrere über Dünnfilmtechnik abgeschiedene Schichten umfasst.
  6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die mindestens eine UBM mehrere gestapelte Metallschichten umfasst.
  7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die mindestens eine zusätzliche Schicht mindestens eine über dem Abdichtglied ausgebildete Isolationsschicht und mindestens eine über der mindestens einen Isolationsschicht ausgebildete Passivierungsschicht umfasst.
  8. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das MEMS-Bauelement ein MEMS-Resonatorbauelement ist.
  9. Integrierte Schaltung nach Anspruch 8, wobei das MEMS-Resonatorbauelement eine Silizium-Resonatorstruktur und mehrere in der ersten Siliziumschicht ausgebildete Elektroden umfasst.
  10. Integrierte Schaltung nach Anspruch 9, ferner umfassend: mindestens einen metallgefüllten Via in Kontakt mit mindestens einer der Elektroden, wobei sich die mindestens eine metallgefüllte Via durch die mindestens eine zusätzliche Schicht erstreckt und elektrisch an die mindestens eine UBM gekoppelt ist.
  11. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine applikationsspezifische integrierte Schaltung (ASIC), die in das Substrat integriert und konfiguriert ist, das MEMS-Bauelement zu steuern.
  12. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das MEMS-Bauelement ein erstes MEMS-Resonatorbauelement ist und wobei die integrierte Schaltung ferner Folgendes umfasst: mindestens ein zusätzliches MEMS-Resonatorbauelement, das in die erste Siliziumschicht Seite-an-Seite mit dem ersten MEMS-Resonatorbauelement integriert ist.
  13. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die integrierte Schaltung konfiguriert ist, elektrisch an eine andere integrierte Schaltung auf eine Fläche-an-Fläche-Weise gekoppelt zu sein.
  14. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die integrierte Schaltung konfiguriert ist, zusammen mit mindestens einer anderen integrierten Schaltung gestapelt und elektrisch an die mindestens eine andere integrierte Schaltung durch metallgefüllte Durchgangs-Vias gekoppelt zu werden.
  15. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat ein SOI-Substrat ist mit einer zwischen der ersten Siliziumschicht und einer zweiten Siliziumschicht positionierten vergrabenen Oxidschicht.
  16. Verfahren zum Herstellen einer Wafer-Level-gekapselten integrierten Schaltung, umfassend: Ausbilden eines MEMS-Resonatorbauelements in einer ersten Siliziumschicht eines SOI-Substrats; Durchführen einer Dünnfilmabscheidung eines Abdichtglieds über der ersten Siliziumschicht, wodurch ein Hohlraum in der ersten Siliziumschicht abgedichtet wird; Ausbilden mindestens einer zusätzlichen Schicht über dem Abdichtglied; Ausbilden mindestens eines Kontaktpads auf der mindestens einen zusätzlichen Schicht; und Ausbilden mindestens einer UBM auf dem mindestens einen Kontaktpad.
  17. Verfahren nach Anspruch 16, ferner umfassend: Ausbilden mindestens einer leitenden Zwischenverbindungsstruktur auf der mindestens einen UBM.
  18. Verfahren nach Anspruch 16 oder 17, wobei das MEMS-Resonatorbauelement eine Siliziumresonatorstruktur und mehrere in der ersten Siliziumschicht ausgebildete Elektroden umfasst.
  19. Verfahren nach Anspruch 18, ferner umfassend: Ausbilden mindestens eines metallgefüllten Vias in Kontakt mit mindestens einer der Elektroden und sich durch die mindestens eine zusätzliche Schicht erstreckend und elektrisch an das mindestens eine Kontaktpad gekoppelt.
  20. Verfahren zum Herstellen von Wafer-Level-gekapselten integrierten Schaltungen, umfassend: Ausbilden von mehreren MEMS-Resonatorbauelementen in einer ersten Siliziumschicht eines SOI-Substrats; Durchführen einer Dünnfilmabscheidung eines Abdichtglieds über der ersten Siliziumschicht für jedes MEMS-Resonatorbauelement, wodurch ein Hohlraum in der ersten Siliziumschicht für jedes MEMS-Resonatorbauelement abgedichtet wird; Ausbilden mindestens einer zusätzlichen Schicht über den Abdichtgliedern; Ausbilden mindestens eines Kontaktpads auf der mindestens einen zusätzlichen Schicht für jedes MEMS-Resonatorbauelement; Ausbilden mindestens einer UBM auf jedem Kontaktpad; und Vereinzeln des SOI-Substrats in mehrere Wafer-Levelgekapselte integrierte Schaltungen.
DE102009042191A 2008-09-19 2009-09-18 Wafer-Level-gekapselte integrierte MEMS-Schaltung Ceased DE102009042191A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/234,406 2008-09-19
US12/234,406 US7851925B2 (en) 2008-09-19 2008-09-19 Wafer level packaged MEMS integrated circuit

Publications (1)

Publication Number Publication Date
DE102009042191A1 true DE102009042191A1 (de) 2011-01-05

Family

ID=42036806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009042191A Ceased DE102009042191A1 (de) 2008-09-19 2009-09-18 Wafer-Level-gekapselte integrierte MEMS-Schaltung

Country Status (2)

Country Link
US (1) US7851925B2 (de)
DE (1) DE102009042191A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011086764A1 (de) 2011-11-22 2013-05-23 Robert Bosch Gmbh MEMS-Chippackage und Verfahren zum Herstellen eines MEMS-Chippackages

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426233B1 (en) * 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
US8196475B2 (en) * 2009-03-16 2012-06-12 Kavlico Corporation Cointegrated MEMS sensor and method
US8101469B2 (en) * 2009-07-02 2012-01-24 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8739626B2 (en) * 2009-08-04 2014-06-03 Fairchild Semiconductor Corporation Micromachined inertial sensor devices
JP5115618B2 (ja) 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
TW201126654A (en) * 2010-01-22 2011-08-01 Lingsen Precision Ind Ltd Micro electro-mechanical package module
US8368153B2 (en) * 2010-04-08 2013-02-05 United Microelectronics Corp. Wafer level package of MEMS microphone and manufacturing method thereof
WO2011160074A1 (en) * 2010-06-18 2011-12-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For An On Behalf Of Arizona State University Method for creating and packaging three dimensional stacks of biochips containing microelectro-mechanical systems
US9067272B2 (en) 2010-06-18 2015-06-30 Arizona Board Of Regents On Behalf Of Arizona State University Systems and methods for high aspect ratio flip-chip interconnects
DE102010039057B4 (de) 2010-08-09 2018-06-14 Robert Bosch Gmbh Sensormodul
US8813564B2 (en) 2010-09-18 2014-08-26 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope with central suspension and gimbal structure
KR20130057485A (ko) 2010-09-18 2013-05-31 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템에 미치는 응력을 감소시키기 위한 패키징
WO2012037492A2 (en) 2010-09-18 2012-03-22 Janusz Bryzek Multi-die mems package
DE112011103124T5 (de) 2010-09-18 2013-12-19 Fairchild Semiconductor Corporation Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen
EP2616772B1 (de) 2010-09-18 2016-06-22 Fairchild Semiconductor Corporation Mikroverarbeitetes monolithisches 3-achsen-gyroskop mit einzelantrieb
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
EP2619130A4 (de) 2010-09-20 2014-12-10 Fairchild Semiconductor Siliciumdurchgang mit reduzierter querkapazität
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
US9075078B2 (en) 2010-09-28 2015-07-07 Infineon Technologies Ag Microelectromechanical accelerometer with wireless transmission capabilities
US8991253B2 (en) 2010-09-28 2015-03-31 Infineon Technologies Ag Microelectromechanical system
US9171964B2 (en) * 2010-11-23 2015-10-27 Honeywell International Inc. Systems and methods for a three-layer chip-scale MEMS device
US8748206B2 (en) 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
DE102010063471B4 (de) * 2010-12-20 2019-01-24 Robert Bosch Gmbh Mikroelektromechanisches Element
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
JP2012222420A (ja) * 2011-04-05 2012-11-12 Seiko Epson Corp 発振器
US20120292770A1 (en) * 2011-05-19 2012-11-22 General Electric Company Method and device for preventing corrosion on sensors
CN102408091B (zh) * 2011-10-10 2015-04-15 无锡微奥科技有限公司 一种改进的微机电系统平台圆片级封装结构
US8546240B2 (en) 2011-11-11 2013-10-01 International Business Machines Corporation Methods of manufacturing integrated semiconductor devices with single crystalline beam
US9105751B2 (en) 2011-11-11 2015-08-11 International Business Machines Corporation Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US8629036B2 (en) 2011-11-11 2014-01-14 International Business Machines Corporation Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure
US9062972B2 (en) 2012-01-31 2015-06-23 Fairchild Semiconductor Corporation MEMS multi-axis accelerometer electrode structure
US8978475B2 (en) 2012-02-01 2015-03-17 Fairchild Semiconductor Corporation MEMS proof mass with split z-axis portions
US8597985B1 (en) * 2012-02-01 2013-12-03 Sandia Corporation MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads
US8754694B2 (en) 2012-04-03 2014-06-17 Fairchild Semiconductor Corporation Accurate ninety-degree phase shifter
US8742964B2 (en) 2012-04-04 2014-06-03 Fairchild Semiconductor Corporation Noise reduction method with chopping for a merged MEMS accelerometer sensor
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US9069006B2 (en) 2012-04-05 2015-06-30 Fairchild Semiconductor Corporation Self test of MEMS gyroscope with ASICs integrated capacitors
EP2647952B1 (de) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Automatische Verstärkungsregelungsschleife einer MEMS-Vorrichtung für mechanischen Amplitudenantrieb
EP2647955B8 (de) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS-Vorrichtung mit Quadraturphasenverschiebungsauslöschung
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9094027B2 (en) 2012-04-12 2015-07-28 Fairchild Semiconductor Corporation Micro-electro-mechanical-system (MEMS) driver
US9455353B2 (en) 2012-07-31 2016-09-27 Robert Bosch Gmbh Substrate with multiple encapsulated devices
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
CN102856306B (zh) * 2012-09-29 2015-09-23 苏州晶方半导体科技股份有限公司 半导体器件系统级封装结构及封装模组
CN104051385B (zh) * 2013-03-13 2017-06-13 台湾积体电路制造股份有限公司 堆叠式半导体结构及其形成方法
FI125959B (en) * 2013-05-10 2016-04-29 Murata Manufacturing Co Microelectromechanical device and method of manufacture of microelectromechanical device
WO2015013827A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor for sub-resonance angular rate sensing
WO2015103688A1 (en) * 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
US9952111B2 (en) 2015-04-15 2018-04-24 Infineon Technologies Ag System and method for a packaged MEMS device
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US9550667B1 (en) * 2015-09-08 2017-01-24 Taiwan Semiconductor Manufactruing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102016205793A1 (de) * 2016-04-07 2017-03-02 Robert Bosch Gmbh Mikromechanisches System
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
DE102016111911A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
CN108313975B (zh) * 2017-01-16 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110518007A (zh) * 2018-05-21 2019-11-29 无锡华润安盛科技有限公司 一种封装体及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
US6635509B1 (en) 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US6908791B2 (en) 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
US6710461B2 (en) 2002-06-06 2004-03-23 Lightuning Tech. Inc. Wafer level packaging of micro electromechanical device
US6836020B2 (en) 2003-01-22 2004-12-28 The Board Of Trustees Of The Leland Stanford Junior University Electrical through wafer interconnects
US20040245538A1 (en) 2003-06-06 2004-12-09 Xiaolin Wang Double sided optoelectronic integrated circuit
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US7109635B1 (en) 2003-06-11 2006-09-19 Sawtek, Inc. Wafer level packaging of materials with different coefficients of thermal expansion
US6858466B1 (en) 2003-11-03 2005-02-22 Hewlett-Packard Development Company, L.P. System and a method for fluid filling wafer level packages
US7372346B2 (en) 2003-12-24 2008-05-13 Interuniversitair Microelektronica Centrum (Imec) Acoustic resonator
US7183176B2 (en) 2004-08-25 2007-02-27 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
TWI267927B (en) 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
EP1786027A3 (de) 2005-11-14 2009-03-04 Schott AG Plasma-Àtzen von konischen Strukturen
DE102006004209B3 (de) 2006-01-30 2007-09-06 Infineon Technologies Ag Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US7354809B2 (en) 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
US20070257728A1 (en) 2006-05-03 2007-11-08 Sitime Corporation Microelectromechanical multi-stage oscillator
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
DE102006058010B9 (de) 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011086764A1 (de) 2011-11-22 2013-05-23 Robert Bosch Gmbh MEMS-Chippackage und Verfahren zum Herstellen eines MEMS-Chippackages
US8981499B2 (en) 2011-11-22 2015-03-17 Robert Bosch Gmbh MEMS chip package and method for manufacturing an MEMS chip package

Also Published As

Publication number Publication date
US20100072626A1 (en) 2010-03-25
US7851925B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
DE102009042191A1 (de) Wafer-Level-gekapselte integrierte MEMS-Schaltung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE102006046820B4 (de) Verfahren zum Packen im Chipmassstab für integrierte Schaltungen
DE102010039057B4 (de) Sensormodul
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102006012645B4 (de) Verfahren zum Verpacken von integrierten Schaltungen auf Waferniveau, zusammengesetzter Wafer und Packung auf Waferniveau
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102015116053B4 (de) Gehäuseanordnung, gehäuse und verfahren zum herstellen einer gehäuseanordnung
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102005022017B3 (de) Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008038815A1 (de) Integrierte Schaltung mit einer Parylen-Materialschicht
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102011057024A1 (de) Verfahren und System zum Bereitstellen eines Fusing nach der Kapselung von Halbleiterbauelementen
DE102013109095B4 (de) Halbleitergehäusevorrichtung, halbleiter-wafer-level-package-vorrichtung sowie verfahren zum fertigen eines wafer-level-package
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE10146655A1 (de) Oberflächenakustikwellenvorrichtung
DE112019007907T5 (de) Gehäuste elektronische vorrichtung mit niederohmigem rückseitenkontakt
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final