DE102008038815A1 - Integrierte Schaltung mit einer Parylen-Materialschicht - Google Patents

Integrierte Schaltung mit einer Parylen-Materialschicht Download PDF

Info

Publication number
DE102008038815A1
DE102008038815A1 DE102008038815A DE102008038815A DE102008038815A1 DE 102008038815 A1 DE102008038815 A1 DE 102008038815A1 DE 102008038815 A DE102008038815 A DE 102008038815A DE 102008038815 A DE102008038815 A DE 102008038815A DE 102008038815 A1 DE102008038815 A1 DE 102008038815A1
Authority
DE
Germany
Prior art keywords
material layer
redistribution line
layer
parylene
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008038815A
Other languages
English (en)
Other versions
DE102008038815B4 (de
Inventor
Thorsten Meyer
Markus Brunnbauer
Stephan Bradl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008038815A1 publication Critical patent/DE102008038815A1/de
Application granted granted Critical
Publication of DE102008038815B4 publication Critical patent/DE102008038815B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine integrierte Schaltung enthält ein Substrat einschließlich eines Kontaktpads, einer an das Kontaktpad gekoppelten Umverteilungsleitung und einer dielektrischen Materialschicht zwischen dem Substrat und der Umverteilungsleitung. Die integrierte Schaltung enthält eine an die Umverteilungsleitung gekoppelte Lötkugel und eine Parylen-Materialschicht, die die dielektrische Materialschicht und die Umverteilungsleitung versiegelt.

Description

  • Allgemeiner Stand der Technik
  • Blanke Chip- oder Wafer-Level-Bausteine enthalten eine Umverteilungsschicht (RDL) für das Leiten von Signalen von der internen Schaltungsanordnung einer integrierten Schaltung zu externen Lötkugeln. Die Umverteilungsschicht muss vor Oxidation und Korrosion geschützt werden, um die Integrität der integrierten Schaltung sicherzustellen. Die Umverteilungsschicht wird in der Regel unter Einsatz aufwendiger spezieller Prozessflüsse vor Oxidation und Korrosion geschützt.
  • Eine Art von Wafer-Level-Baustein enthält beispielsweise spezielle Metallstapel wie etwa Cu, Ni und Au, um die Umverteilungsschicht vor Oxidation und Korrosion zu schützen. Die speziellen Metallstapel erfordern jedoch einen großen Durchsatz, und die Endschicht des Metallstapels muss ein Edelmetall sein. Zusätzliche Materialien wie etwa eine auf dem edlen Material abgeschiedene Lötstoppmaterialschicht haften jedoch nicht gut an dem edlen Material.
  • Andere Arten von Wafer-Level-Bausteinen verwenden spezielle Geometriken, um Oxidation und Korrosion der Umverteilungsschicht zu vermeiden. Geometrische Anpassungen können durch eine Trennung der Umverteilungsschicht und UBM (Under Bump Metallization) realisiert werden. Der Einsatz von speziellen Geometriken erfordert zusätzliche Photolithographieschritte und erhöht deshalb die Kosten.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Kurze Darstellung der Erfindung
  • Eine Ausführungsform stellt eine integrierte Schaltung bereit. Die integrierte Schaltung enthält ein Substrat mit ei nem Kontaktpad, eine an das Kontaktpad gekoppelte Umverteilungsleitung und eine dielektrische Materialschicht zwischen dem Substrat und der Umverteilungsleitung. Die integrierte Schaltung enthält eine an die Umverteilungsschicht gekoppelte Lötkugel und eine Parylen-Materialschicht, die die dielektrische Materialschicht und die Umverteilungsschicht versiegelt.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und sind in diese Beschreibung integriert und stellen einen Teil derselben dar. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung ergeben sich ohne weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform einer integrierten Schaltung.
  • 2 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer integrierten Schaltung.
  • 3 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines vorverarbeiteten Wafers.
  • 4 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines vorverarbeiteten Wafers und einer dielektrischen Materialschicht.
  • 5 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, einer leitenden Materialschicht, einer Keimschicht und einer Maskenschicht.
  • 6 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, der leitenden Materialschicht, der Keimschicht, einer Umverteilungsleitung und einer Maskenschicht.
  • 7 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, der leitenden Materialschicht und der Umverteilungsleitung.
  • 8 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, der leitenden Materialschicht, der Umverteilungsleitung und einer Parylen-Materialschicht.
  • 9 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, der leitenden Materialschicht, der Umverteilungsleitung, der Parylen-Materialschicht und einer Lötstoppmaterialschicht.
  • 10 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers, der dielektrischen Materialschicht, der leitenden Materialschicht, der Umverteilungsleitung, der Parylen-Materialschicht und der Lötstoppmaterialschicht nach dem Ätzen der Parylen-Materialsschicht.
  • 11 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Wafers mit Wafer-Level-Bausteinen.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, wie die Erfindung ausgeführt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer", usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform einer integrierten Schaltung 100. Die integrierte Schaltung 100 ist ein Wafer-Level-Baustein und enthält einen Halbleiterchip 102 mit einer nicht gezeigten Schaltungsanordnung und einem Kontaktpad 106. Die integrierte Schaltung 100 enthält eine dielektrische Materialschicht 108, eine leitende Materialschicht 112, eine Umverteilungsleitung 114, eine Parylen-Materialschicht 110, eine Lötstoppmaterialschicht 116 und eine Lötkugel 118. Die integrierte Schaltung 100 veranschaulicht der Einfachheit halber nur ein einziges Kontaktpad 106, eine einzige Umverteilungsleitung 114 und eine einzige Lötkugel 118. Bei anderen Ausführungsformen jedoch enthält die integrierte Schaltung 100 eine beliebige Anzahl von Kontaktpads 106, Umverteilungsleitungen 114 und Lötkugeln 118.
  • Das Kontaktpad 106 ist durch die leitende Materialschicht 112 und die Umverteilungsleitung 114 elektrisch an die Lötkugel 118 gekoppelt. Die Parylen-Materialschicht 110 versiegelt hermetisch die dielektrische Materialschicht 108 und die Umverteilungsleitung 114 und optional Trennkerbenbereiche des Halbleiterchips 102. Die Parylen-Materialschicht 110 schützt die Umverteilungsleitung 114 vor Oxidation und Korrosion während der Verarbeitung. Die Parylen-Materialschicht 110 wird bei niedrigen Prozeßtemperaturen (z. B. Raumtemperatur) aufgebracht und kann auf nicht-planare Bereiche aufgebracht werden, um eine hermetische Versiegelung des Wafer-Level-Bausteins zu liefern.
  • Die integrierte Schaltung 100 enthält einen Fan-in-Wafer-Level-Baustein. Bei einer Ausführungsform enthält der Halbleiterchip 102 ein Si-Substrat oder ein anderes geeignetes Substrat. Das Kontaktpad 106 enthält Al oder ein anderes geeignetes Kontaktmaterial. Das dielektrische Material 108 enthält ein Polyimid oder ein anderes geeignetes dielektrisches Material. Die leitende Materialschicht 114 enthält TiW oder ein anderes geeignetes leitendes Material. Die Umverteilungsleitung 114 enthält Cu oder ein anderes geeignetes leitendes Material. Die Lötstoppmaterialschicht 116 enthält ein Polyimid oder ein anderes geeignetes dielektrisches Material.
  • 2 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer integrierten Schaltung 120. Die integrierte Schaltung 120 ist ähnlich der zuvor unter Bezugnahme auf 1 beschriebenen und dargestellten integrierten Schaltung 100, außer dass die integrierte Schaltung 120 anstelle eines Fan-in-Wafer-Level-Bausteins einen Fan-out-Wafer-Level-Baustein enthält. Bei dieser Ausführungsform ist der Halbleiterchip 102 seitlich von einem Formmaterial 122 umgeben. Das Formmaterial 122 liefert ein Fan-out-Gebiet für die integrierte Schaltung 120, wo die Lötkugel 118 aufgebracht ist. Das Kontaktpad 106 ist durch die leitende Materi alschicht 112 und die Umverteilungsleitung 114 elektrisch an die Lötkugel 118 in dem Fan-out-Gebiet gekoppelt.
  • Die folgenden 3–11 veranschaulichen Ausführungsformen zum Herstellen einer integrierten Schaltung einschließlich Fan-in-Wafer-Level-Kapselung wie etwa die zuvor unter Bezugnahme auf 1 beschriebene und dargestellte integrierte Schaltung 100. Ein ähnlicher Fabrikationsprozess wie in den folgenden Figuren dargestellt kann zum Herstellen integrierter Schaltungen einschließlich Fan-out-Wafer-Level-Kapselung verwendet werden, wie etwa die zuvor unter Bezugnahme auf 2 beschriebene und dargestellte integrierte Schaltung 120.
  • 3 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines vorverarbeiteten Wafers 130. Der vorverarbeitete Wafer 130 enthält ein Substrat 102 und ein Kontaktpad 106. Das Kontaktpad 106 ist elektrisch an eine nicht gezeigte Schaltungsanordnung innerhalb des Substrats 102 gekoppelt.
  • 4 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130 und einer dielektrischen Materialschicht 108. Ein dielektrisches Material wie etwa Polyimid oder ein anderes geeignetes dielektrisches Material ist über dem vorverarbeiteten Wafer 130 abgeschieden. Die dielektrische Materialschicht wird unter Verwendung einer Aufschleuderabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Die dielektrische Materialschicht wird dann geätzt, um eine Öffnung 132 zu erhalten, die mindestens einen Abschnitt des Kontaktpads 106 freilegt, und um eine dielektrische Materialschicht 108 bereitzustellen. Die Öffnung 132 wird unter Verwendung eines Photolithographieprozesses oder eines anderen geeigneten Prozesses strukturiert.
  • 5 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektri schen Materialschicht 108, einer leitenden Materialschicht 112a, einer Keimschicht 134 und einer Maskenschicht 136. Ein leitendes Material wie etwa TiW oder ein anderes geeignetes leitendes Material ist konform über freigelegten Abschnitten der dielektrischen Materialschicht 108 und dem Kontaktpad 106 abgeschieden, um eine leitende Materialschicht 112a bereitzustellen. Die leitende Materialschicht 112a wird unter Verwendung einer Sputterabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Bei einer Ausführungsform wird die leitende Materialschicht 112a bis zu einer Dicke von etwa 50 nm oder einer anderen geeigneten Dicke abgeschieden.
  • Eine Keimschicht wie etwa Cu oder ein anderes geeignetes Keimmaterial wird konform über der leitenden Materialschicht 112a abgeschieden, um eine Keimschicht 134 bereitzustellen. Die Keimschicht 134 wird unter Verwendung einer Sputterabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Bei einer Ausführungsform wird die Keimschicht 134 bis zu einer Dicke von etwa 150 nm oder einer anderen geeigneten Dicke abgeschieden. Bei einer Ausführungsform werden die leitende Materialschicht 112a und die Keimschicht 134 kollektiv als Keimschicht bezeichnet.
  • Ein Maskenmaterial wie etwa ein Photolack oder ein anderes geeignetes Maskenmaterial wird über der Keimschicht 134 abgeschieden, um eine Maskenmaterialschicht bereitzustellen. Die Maskenmaterialschicht wird strukturiert und geätzt, um eine einen Abschnitt der Keimschicht 134 freilegende Öffnung 133 bereitzustellen.
  • 6 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108, der leitenden Materialschicht 112a, der Keimschicht 134, der Maskenschicht 136 und einer Umverteilungsleitung 114. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, um Cu oder ein anderes geeignetes leitendes Material auf freigelegten Abschnitten der Keimschicht 134 abzuscheiden, um eine Umverteilungsleitung 114 bereitzustellen. Bei einer Ausführungsform wird das Cu bis zu einer Dicke von etwa 6 μm oder einer anderen geeigneten Dicke elektroplattiert.
  • 7 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108, der leitenden Materialschicht 112 und der Umverteilungsleitung 114. Die Maskenmaterialschicht 136 wird entfernt, um Abschnitte der Keimschicht 134 freizulegen. Die freigelegten Abschnitte der Keimschicht 134 werden geätzt, um Abschnitte der leitenden Materialschicht 112a freizulegen. Die freigelegten Abschnitte der leitenden Materialschicht 112a werden geätzt, um die dielektrische Materialschicht 108 freizulegen und um die leitende Materialschicht 112 bereitzustellen.
  • 8 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108, der leitenden Materialschicht 112, der Umverteilungsleitung 114 und einer Parylen-Materialschicht 110a. Ein Parylen-Material wird konform über freigelegten Abschnitten des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108 und der Umverteilungsleitung 114 abgeschieden, um die Parylen-Materialschicht 110a bereitzustellen. Die Parylen-Materialschicht 110a wird in der Dampfphase in einer Kammer bei einer niedrigen Temperatur wie etwa Raumtemperatur abgeschieden. Durch Abscheiden des Parylen-Materials in der Dampfphase werden vertikale Bereiche und kleine Öffnungen beschichtet. Bei einer Ausführungsform wird die Parylen-Materialschicht 110a bis zu einer Dicke von etwa 1 μm oder einer anderen geeigneten Dicke abgeschieden. Die Parylen-Materialschicht 110a ist gegenüber Feuchtigkeit beständig und weist eine hohe elektrische Durchschlagsspannung auf. Die Parylen-Materialschicht 110a schützt die Umverteilungsleitung 114 vor Oxidation und Korrosion.
  • 9 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108, der leitenden Materialschicht 112, der Umverteilungsleitung 114, der Parylen-Materialschicht 110a und einer Lötstoppmaterialschicht 116. Ein Lötstoppmaterial wie etwa Polyimid oder ein anderes geeignetes dielektrisches Material wird über der Parylen-Materialschicht 110a abgeschieden, um eine Lötstoppmaterialschicht bereitzustellen. Die Lötstoppmaterialschicht wird unter Verwendung einer Aufschleuderabscheidung oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Die Lötstoppmaterialschicht wird strukturiert und geätzt, um eine einen Abschnitt der Parylen-Materialschicht 110a freilegende Öffnung 138 bereitzustellen. Außerdem wird die Lötstoppmaterialschicht an den Trennkerben geätzt. Bei einer Ausführungsform bedeckt die Lötstoppmaterialschicht etwa 10–20 μm Parylen an den Rändern der Trennkerben nach dem Ätzen.
  • 10 veranschaulicht eine Querschnittsansicht einer Ausführungsform des vorverarbeiteten Wafers 130, der dielektrischen Materialschicht 108, der leitenden Materialschicht 112, der Umverteilungsleitung 114, der Parylen-Materialschicht 110 und der Lötstoppmaterialschicht 116 nach dem Ätzen der Parylen-Materialschicht 110a. Freigelegte Abschnitte der Parylen-Materialschicht 110a werden unter Verwendung einer O2-Plasmaätzung oder einer anderen geeigneten Ätzung geätzt, um einen Abschnitt der Umverteilungsleitung 114 freizulegen. Eine Lötkugel 118 wird dann aufgebracht, die den freigelegten Abschnitt der Umverteilungsleitung 114 kontaktiert, wobei ein Prozess mit Flussbildung, Kugelaufbringung und Wiederaufschmelzen verwendet wird, um die zuvor unter Bezugnahme auf 1 beschriebene und dargestellte integrierte Schaltung 100 bereitzustellen.
  • 11 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Wafers 140 mit Wafer-Level-Bausteinen. Der Wafer 140 enthält abgeschrägte Schnitte an den Trennkerben, wie bei 142 angedeutet. Bei einer Ausführungsform wird eine Parylen-Materialschicht 110 nach den abgeschrägten Schnitten abgeschieden, um eine hermetische Versiegelung an den Trennkerben bereitzustellen.
  • Ausführungsformen stellen integrierte Schaltungen bereit, einschließlich Fan-in- oder Fan-out-Wafer-Level-Bausteine einschließlich einer durch eine Parylen-Materialschicht bereitgestellten hermetischen Versiegelung. Die Parylen-Materialschicht schützt die Umverteilungsleitungen vor Oxidation und Korrosion während der Verarbeitung. Außerdem kann die Parylen-Materialschicht in der Dampfphase bei niedrigen Temperaturen aufgebracht werden, um die hermetische Versiegelung des Wafer-Level-Bausteins bereitzustellen.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl an alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden könnte, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Integrierte Schaltung, umfassend: ein Substrat mit einem Kontaktpad; eine an das Kontaktpad gekoppelte Umverteilungsleitung; eine dielektrische Materialschicht zwischen dem Substrat und der Umverteilungsleitung; eine an die Umverteilungsleitung gekoppelte Lötkugel und eine Parylen-Materialschicht, die die dielektrische Materialschicht und die Umverteilungsleitung versiegelt.
  2. Integrierte Schaltung nach Anspruch 1, weiterhin umfassend: eine Lötstoppmaterialschicht über der Parylen-Materialschicht.
  3. Integrierte Schaltung nach Anspruch 1, wobei die Parylen-Materialschicht eine hermetische Versiegelung bereitstellt.
  4. Integrierte Schaltung nach Anspruch 1, weiterhin umfassend: einen Fan-out-Bereich neben dem Substrat, wobei sich die Lötkugel innerhalb des Fan-out-Bereichs befindet.
  5. Integrierte Schaltung nach Anspruch 1, wobei die integrierte Schaltung einen Wafer-Level-Baustein umfaßt.
  6. Wafer, umfassend: ein Substrat mit mehreren Chips, wobei jeder Chip ein Kontaktpad enthält; eine an jedes Kontaktpad gekoppelte Umverteilungsleitung; eine dielektrische Materialsschicht zwischen dem Substrat und jeder Umverteilungsleitung; eine an jede Umverteilungsleitung gekoppelte Lötkugel und eine Parylen-Materialschicht, die jede dielektrische Materialschicht und jede Umverteilungsleitung versiegelt.
  7. Wafer nach Anspruch 6, weiterhin umfassend: eine Trennkerbe zwischen jedem Chip, wobei jede Parylen-Materialschicht mindestens einen Abschnitt jeder Trennkerbe versiegelt.
  8. Wafer nach Anspruch 7, wobei jede Trennkerbe einen abgeschrägten Schnitt umfasst.
  9. Wafer nach Anspruch 6, weiterhin umfassend: eine Lötstoppmaterialschicht über jeder Parylen-Materialschicht.
  10. Wafer nach Anspruch 6, wobei jede Parylen-Materialschicht eine hermetische Versiegelung bereitstellt.
  11. Wafer, umfassend: ein Formmaterial, das mehrere getrennte Chips trägt, wobei jeder Chip ein Kontaktpad enthält; eine an jedes Kontaktpad gekoppelte Umverteilungsleitung; eine dielektrische Materialschicht zwischen jedem Chip und jeder Umverteilungsleitung; eine an jede Umverteilungsleitung gekoppelte Lötkugel und eine Parylen-Materialschicht, die jede dielektrische Materialschicht und jede Umverteilungsleitung versiegelt.
  12. Wafer nach Anspruch 11, weiterhin umfassend: eine Lötstoppmaterialschicht über jeder Parylen-Materialschicht.
  13. Wafer nach Anspruch 11, wobei jede Parylen-Materialschicht eine hermetische Versiegelung bereitstellt.
  14. Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Bereitstellen eines vorverarbeiteten Wafers einschließlich eines Chips mit einem Kontaktpad; Abscheiden von dielektrischem Material über dem Chip; Ätzen des dielektrischen Materials, um einen Abschnitt des Kontaktpads freizulegen; Herstellen einer das Kontaktpad kontaktierenden Umverteilungsleitung; Abscheiden einer Parylen-Materialschicht über freigelegten Abschnitten der Umverteilungsleitung und des dielektrischen Materials; Abscheiden einer Lötstoppmaterialschicht über der Parylen-Materialschicht; Ätzen der Lötstoppmaterialschicht, um einen Abschnitt der Parylen-Materialschicht freizulegen; Ätzen des freigelegten Abschnitts der Parylen-Materialschicht, um einen Abschnitt der Umverteilungsleitung freizulegen; und Aufbringen einer Lötkugel auf dem freigelegten Abschnitt der Umverteilungsleitung.
  15. Verfahren nach Anspruch 14, wobei das Herstellen der Umverteilungsleitung umfasst: Abscheiden einer Keimschicht über freigelegten Abschnitten des Kontaktpads und des dielektrischen Materials; Ausbilden einer Maske über einem Abschnitt der Keimschicht; Ausbilden der Umverteilungsleitung über freigelegten Abschnitten der Keimschicht und Entfernen der Maske und der unter der Maske liegenden Keimschicht.
  16. Verfahren nach Anspruch 15, wobei das Abscheiden der Keimschicht das Abscheiden einer TiW-Schicht und das Abscheiden einer Cu-Schicht über der TiW-Schicht umfasst und wobei das Ausbilden der Umverteilungsleitung das Ausbilden einer Cu-Umverteilungsleitung umfasst.
  17. Verfahren nach Anspruch 14, wobei das Abscheiden der Parylen-Materialschicht das Abscheiden der Parylen-Materialschicht über einer Trennkerbe des Chips umfasst.
  18. Verfahren nach Anspruch 17, wobei das Abscheiden der Parylen-Materialschicht das Abscheiden der Parylen-Materialschicht über einer angeschrägten Schnittrennkerbe des Chips umfasst.
  19. Verfahren nach Anspruch 14, wobei das Ätzen des freigelegten Abschnitts der Parylen-Materialschicht das Plasmaätzen des freigelegten Abschnitts der Parylen-Materialschicht umfasst.
  20. Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Bereitstellen eines vorverarbeiteten Fan-out-Wafers einschließlich eines Chips und eines den Chip seitlich umgebenden Formmaterials, wobei der Chip ein Kontaktpad aufweist; Abscheiden von dielektrischem Material über dem Chip und dem Formmaterial; Ätzen des dielektrischen Materials, um einen Abschnitt des Kontaktpads freizulegen; Herstellen einer das Kontaktpad kontaktierenden Umverteilungsleitung; Abscheiden einer Parylen-Materialschicht über freigelegten Abschnitten der Umverteilungsleitung und des dielektrischen Materials; Abscheiden einer Lötstoppmaterialschicht über der Parylen-Materialschicht; Ätzen der Lötstoppmaterialschicht, um einen Abschnitt der Parylen-Materialschicht freizulegen; Ätzen des freigelegten Abschnitts der Parylen-Materialschicht, um einen Abschnitt der Umverteilungsleitung freizulegen; und Aufbringen einer Lötkugel auf dem freigelegten Abschnitt der Umverteilungsleitung.
  21. Verfahren nach Anspruch 20, wobei das Herstellen der Umverteilungsleitung umfasst: Abscheiden einer Keimschicht über freigelegten Abschnitten des Kontaktpads und des dielektrischen Materials; Ausbilden einer Maske über einem Abschnitt der Keimschicht; Ausbilden der Umverteilungsleitung über freigelegten Abschnitten der Keimschicht und Entfernen der Maske und der unter der Maske liegenden Keimschicht.
  22. Verfahren nach Anspruch 21, wobei das Abscheiden der Keimschicht das Abscheiden einer TiW-Schicht und das Abscheiden einer Cu-Schicht über der TiW-Schicht umfasst, und wobei das Ausbilden der Umverteilungsleitung das Ausbilden einer Cu-Umverteilungsleitung umfasst.
  23. Verfahren nach Anspruch 20, wobei das Ätzen des freigelegten Abschnitts der Parylen-Materialschicht das Plasmaätzen des freigelegten Abschnitts der Parylen-Materialschicht umfasst.
  24. Verfahren nach Anspruch 20, wobei das Aufbringen der Lötkugel das Aufbringen der Lötkugel über dem Formmaterial umfasst.
  25. Verfahren nach Anspruch 20, wobei das Ausbilden der Umverteilungsleitung das Elektroplattieren freigelegter Abschnitte der Keimschicht umfasst.
DE102008038815.7A 2007-08-15 2008-08-13 Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung Expired - Fee Related DE102008038815B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/839,129 US7759792B2 (en) 2007-08-15 2007-08-15 Integrated circuit including parylene material layer
US11/839,129 2007-08-15

Publications (2)

Publication Number Publication Date
DE102008038815A1 true DE102008038815A1 (de) 2009-04-02
DE102008038815B4 DE102008038815B4 (de) 2015-12-10

Family

ID=40362315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008038815.7A Expired - Fee Related DE102008038815B4 (de) 2007-08-15 2008-08-13 Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US7759792B2 (de)
DE (1) DE102008038815B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) * 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9484316B2 (en) * 2013-11-01 2016-11-01 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
US9472515B2 (en) * 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
GB2558147B (en) 2015-11-05 2020-11-11 Abb Schweiz Ag Power semiconductor device and method for producing a power semiconductor device
US11024593B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Metal bumps and method forming same
TWI786494B (zh) * 2020-12-21 2022-12-11 華泰電子股份有限公司 半導體封裝件之製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6560377B2 (en) * 2001-10-01 2003-05-06 Agere Systems Inc. Non-hermetic packaging for lithium niobate-based devices
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP5221150B2 (ja) 2005-02-01 2013-06-26 セカンド サイト メディカル プロダクツ インコーポレイテッド 超小型埋め込み型の被覆された装置

Also Published As

Publication number Publication date
US7759792B2 (en) 2010-07-20
US20090045511A1 (en) 2009-02-19
DE102008038815B4 (de) 2015-12-10

Similar Documents

Publication Publication Date Title
DE102008038815B4 (de) Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE60026895T2 (de) Mikrodeckelgehäuse auf Scheibenniveau
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102007059161A1 (de) Multi-Chip Package Struktur und Verfahren zu deren Herstellung
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102009042191A1 (de) Wafer-Level-gekapselte integrierte MEMS-Schaltung
DE102015116053B4 (de) Gehäuseanordnung, gehäuse und verfahren zum herstellen einer gehäuseanordnung
DE10234208A1 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
CN105321891B (zh) 半导体器件及其制造方法
DE102016100109A1 (de) Package-struktur und verfahren zu ihrer herstellung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102011057024A1 (de) Verfahren und System zum Bereitstellen eines Fusing nach der Kapselung von Halbleiterbauelementen
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102016115067A1 (de) Packaging-Verfahren und zugehörige Package-Struktur
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE102018113218B3 (de) Waferlevel-Package und Herstellungsverfahren
DE60025214T2 (de) Mikrodeckelgehäuse auf Scheibenebene
JPH1064953A (ja) フェースダウンボンディング半導体装置とその製造方法
DE102019117917A1 (de) Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee