DE102019117917A1 - Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung - Google Patents

Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102019117917A1
DE102019117917A1 DE102019117917.3A DE102019117917A DE102019117917A1 DE 102019117917 A1 DE102019117917 A1 DE 102019117917A1 DE 102019117917 A DE102019117917 A DE 102019117917A DE 102019117917 A1 DE102019117917 A1 DE 102019117917A1
Authority
DE
Germany
Prior art keywords
die
connectors
areas
plan
sealing rings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019117917.3A
Other languages
English (en)
Other versions
DE102019117917B4 (de
Inventor
Hao-Juin Liu
Ching-Wen Hsiao
Kuo-Ching Hsu
Mirng-Ji Lii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/265,136 external-priority patent/US11393771B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117917A1 publication Critical patent/DE102019117917A1/de
Application granted granted Critical
Publication of DE102019117917B4 publication Critical patent/DE102019117917B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81416—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/8142—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bereitgestellt sind ein Halbleiterbauelement und ein Verfahren zur Bildung desselben. Das Halbleiterbauelement weist eine Die-Struktur aufweisend eine Mehrzahl von Die-Bereichen und eine Mehrzahl erster Dichtungsringe auf. Jeder der Mehrzahl erster Dichtungsringe umgibt einen entsprechenden Die-Bereich der Mehrzahl von Die-Bereichen. Das Halbleiterbauelement weist ferner einen zweiten Dichtungsring, der die Mehrzahl erster Dichtungsringe umgibt, und eine Mehrzahl von Verbindern, die mit der Die-Struktur verbunden sind, auf. Jeder der Mehrzahl von Verbindern weist eine in Draufsicht längliche Form auf. Eine lange Achse der in Draufsicht länglichen Form jedes der Mehrzahl von Verbindern ist zu einem Mittelpunkt der Die-Struktur hin ausgerichtet.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/737,531 , eingereicht am 27. September 2018, die hiermit durch Bezugnahme als einbezogen gilt.
  • HINTERGRUND
  • Halbleiterbauelemente werden in einer Vielzahl elektronischer Anwendungen, wie zum Beispiel Personalcomputern, Mobiltelefonen, Digitalkameras und anderen elektronischen Vorrichtungen, verwendet. Halbleiterbauelemente werden typischerweise durch sequentielles Abscheiden von Isolier- oder dielektrischen Schichten, leitenden Schichten und halbleitenden Schichten aus Materialien über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie zum Bilden von Schaltungskomponenten und Elementen darauf gefertigt.
  • Die Halbleiterindustrie arbeitet permanent daran, die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren, etc.) durch kontinuierliche Verkleinerung der minimalen Merkmalsgröße, welche es ermöglicht, mehr Komponenten in einen vorgegebenen Bereich zu integrieren, zu verbessern. Diese kleineren elektronischen Komponenten erfordern auch kleinere Packages, welche in einigen Anwendungen weniger Fläche oder geringere Höhen in Anspruch nehmen, als herkömmliche Packages.
  • Somit ist damit begonnen worden, neue Packagingtechnologien zu entwickeln. Diese relativ neuen Arten von Packagingtechnologien für Halbleiterbauelemente stehen gewissen Fertigungsherausforderungen gegenüber.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten verständlich aus der folgenden ausführlichen Beschreibung, wenn diese in Zusammenhang mit den beigefügten Figuren gelesen wird. Es ist festzuhalten, dass im Einklang mit der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Merkmale im Sinne einer klareren Erörterung beliebig vergrößert oder verkleinert werden.
    • Die 1A und 1B stellen Draufsichten und Querschnittsansichten eines Wafers im Einklang mit einigen Ausführungsformen dar.
    • Die 2 bis 7 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung von Verbindern im Einklang mit einigen Ausführungsformen dar.
    • 8 stellt eine Draufsicht einer Die-Struktur im Einklang mit einigen Ausführungsformen dar.
    • Die 9A und 9B stellen Draufsichten und Querschnittsansichten eines Packages im Einklang mit einigen Ausführungsformen dar.
    • Die 10 und 11 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages und Bondingstrukturen im Einklang mit einigen Ausführungsformen dar.
    • Die 12A und 12B stellen Draufsichten und Querschnittsansichten eines Wafers im Einklang mit einigen Ausführungsformen dar.
    • 13 stellt eine Draufsicht einer Die-Struktur im Einklang mit einigen Ausführungsformen dar.
    • Die 14A und 14B stellen Draufsichten und Querschnittsansichten eines Packages im Einklang mit einigen Ausführungsformen dar.
    • 15 stellt Draufsichten von Die-Strukturen im Einklang mit einigen Ausführungsformen dar.
    • Die 16A und 16B stellen Draufsichten und Querschnittsansichten eines Packages im Einklang mit einigen Ausführungsformen dar.
    • Die 17A und 17B stellen Draufsichten und Querschnittsansichten eines Packages im Einklang mit einigen Ausführungsformen dar.
    • Die 18A und 18B stellen Draufsichten und Querschnittsansichten eines Packages im Einklang mit einigen Ausführungsformen dar.
    • 19 ist ein Ablaufdiagramm, welches ein Verfahren zum Bilden von Die-Strukturen im Einklang mit einigen Ausführungsformen darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsform, oder Beispiele, zum Umsetzen verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, die nicht als Einschränkung auszulegen sind. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der Beschreibung, die nun folgt, Ausführungsformen umfassen, in welchen die ersten und zweiten Merkmale in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt miteinander angeordnet sind. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Gestaltungen vor.
  • Ferner können hierin Begriffe räumlicher Beziehungen, wie zum Beispiel „unterhalb“, „unten“, „untere/r“, „oberhalb“, „obere/r“ und dergleichen, für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element/en oder Merkmal/en zu beschreiben, wie diese in den Figuren dargestellt sind. Die Ausdrücke räumlicher Beziehungen dienen dazu, verschiedene Ausrichtungen des Bauelements in der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad verdreht oder in anderen Ausrichtungen), und die hierin verwendeten Ausdrücke räumlicher Beziehungen können ebenfalls dementsprechend ausgelegt werden.
  • Ausführungsformen werden in Bezug auf Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich Bondingstrukturen (wie zum Beispiel Strukturen von Höckern-auf-Kontaktflächen (bump-on-pad)), die in einem integrierten Schaltungspackage und Verfahren zum Bilden desselben verwendet werden. Andere Ausführungsform können jedoch auch auf andere elektrisch verbundene Komponenten angewendet werden, umfassend, aber nicht beschränkt auf, Package-auf-Package-Anordnungen, Die-auf-Die-Anordnungen, Waferauf-Wafer-Anordnungen, Die-auf-Substrat-Anordnungen, Baugruppenpackaging, die Substratverarbeitung, Zwischenelemente oder dergleichen, oder das Anbringen von Eingabekomponenten, Platten, Dies oder anderen Komponenten, oder zum Verbindungspackaging oder Anbringen von Kombinationen integrierter Schaltungen oder elektrischer Komponenten beliebiger Art.
  • Verschiedene hierin beschriebene Ausführungsformen ermöglichen des Bilden von Verbindern oder Bondingstrukturen, die zum Bonden einer Mehrfach-Die-Struktur mit einem Substrat verwendet werden, sodass die Bondingstrukturen längliche Formen aufweisen, die entlang Linien, welche von einem Mittelpunkt der Mehrfach-Die-Struktur oder des Substrats ausgehen, ausgerichtet sind. Verschiedene hierin beschriebene Ausführungsformen ermöglichen ferner das Bilden von Dichtungsringstrukturen in einer Mehrfach-Die-Struktur. Verschiedene hierin beschriebene Ausführungsformen ermöglichen ferner das Verringern von auf verschiedene Schichten der Mehrfach-Die-Strukturen (wie zum Beispiel dielektrische Schichten mit niedrigem k) einwirkenden Spannungen, die sich aufgrund des Unterschieds zwischen den Wärmeausdehnungskoeffizienten (CTE) der Mehrfach-Die-Struktur und des Substrats ergeben. Ferner wird auch die auf die Bondingstrukturen einwirkende Spannung verringert, was die elektrische und mechanische Leistung der Bondingstrukturen verbessert.
  • Die 1A und 1B stellen Draufsichten und Querschnittsansichten eines Wafers 100 im Einklang mit einigen Ausführungsformen dar. 1A stellt eine Draufsicht des Wafers 100 dar, während 1B eine Querschnittsansicht des Wafers 100 entlang einer Linie BB, die in 1A gezeigt ist, darstellt. In einigen Ausführungsformen umfasst der Wafer 100 Einheitsbereiche 101, die durch Trennlinien 103 (die auch als Dicelinien oder Ritzgräben bezeichnet werden) voneinander getrennt sind. Wie im Folgenden ausführlicher beschrieben, soll der Wafer 100 entlang der Trennlinien 103 geteilt werden, um einzelne Die-Strukturen (wie zum Beispiel die in 8 dargestellte Die-Struktur 801) zu bilden. In einigen Ausführungsformen ist jeder der Einheitsbereiche 101 eine Mehrfach-Die-Struktur aufweisend eine Mehrzahl von Die-Bereichen, wie zum Beispiel die Die-Bereiche 105, 107, 109 und 111. Jeder der Die-Bereiche 105,107,109 und 111 kann ein integriertes Schaltungsbauelement, wie zum Beispiel einen Logikbaustein, einen Speicherbaustein (z.B. SRAM), ein RF-Bauelement, Eingabe/Ausgabe- (I/O-) Bauelement, System-auf-Chip- (SoC) Bauelement, Kombinationen davon oder andere geeignete Arten von Bauelementen oder Vorrichtungen, umfassen.
  • In einigen Ausführungsformen umfasst der Wafer 100 ein Substrat 113 und ein oder mehreren aktive und/oder passive Bauelemente 115 auf dem Substrat 113. In einigen Ausführungsformen kann das Substrat 113 aus Silizium gebildet sein, wobei es auch aus anderen Elementen der Gruppe III, Gruppe IV und/oder Gruppe V, wie zum Beispiel Silizium, Germanium, Gallium, Arsen und Kombinationen davon, gebildet sein kann. Das Substrat 113 kann auch die Form von Silizium-auf-Isolator (SOI) aufweisen. Das SOI-Substrat kann eine Schicht eines Halbleitermaterials (z.B. Silizium, Germanium und/oder dergleichen) aufweisen, die über einer Isolierschicht (z.B. vergrabenem Oxid und/oder dergleichen), welche auf einem Siliziumsubstrat gebildet ist, gebildet ist. Darüber hinaus umfassen andere Substrate, die verwendet werden können, mehrschichtige Substrate, Gradientensubstrate, Substrate mit hybrider Ausrichtung, irgendwelche Kombinationen davon und/oder dergleichen. In einigen Ausführungsformen können die eine oder die mehreren aktiven und/oder passiven Bauelemente 115 verschiedene Typ-n-Metalloxidhalbleiter- (NMOS-) und/oder Typ-p-Metalloxidhalbleiter- (PMOS-) Bauelemente, wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und/oder dergleichen, umfassen.
  • Dielektrische Schichten 117 sind über dem Substrat 113 und dem einen oder den mehreren aktiven und/oder passiven Bauelementen 115 gebildet. Die dielektrischen Schichten 117 können ein Zwischenschichtdielektrikum (ILD)/dielektrische Zwischenmetallschichten (IMD) umfassen. Das/die ILD/IMD können zum Beispiel aus einem dielektrischen Material mit niedrigem K, wie zum Beispiel Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), FSG, SiOxCy, Aufschleuderglas, Aufschleuderpolymeren, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffen daraus, Kombinationen davon oder dergleichen, durch irgendein geeignetes, im Fachgebiet bekanntes Verfahren, wie zum Beispiel ein Aufschleuderbeschichtungsverfahren, chemische Dampfabscheidung (CVD), plasmaverstärkte CVD (PECVD), eine Kombination davon, oder dergleichen, gebildet werden. Die dielektrischen Schichten 117 können leitende Interconnect-Strukturen 119 umfassen. In einigen Ausführungsformen können die Interconnect-Strukturen 119 Leiterbahnen 121 und leitende Durchkontaktierungen 123 umfassen. In einigen Ausführungsformen können die Interconnect-Strukturen 119 in den dielektrischen Schichten 117 zum Beispiel unter Verwendung eines Damaszenerprozesses, eines Doppeldamaszenerprozesses, oder dergleichen, gebildet werden. In einigen Ausführungsformen können die Interconnect-Struktur 119 Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium oder dergleichen umfassen. Die Interconnect-Strukturen 119 verbinden das eine oder die mehreren aktiven und/oder passiven Bauelemente 115 auf dem Substrat 113 elektrisch, um funktionale Schaltungen innerhalb der Die-Bereiche 105, 107, 109 und 111 zu bilden.
  • Dielektrische Schichten 106 können ferner Dichtungsringabschnitte 125A und 125B umfassen, die sich durch die dielektrischen Schichten 117 erstrecken. Die Dichtungsringabschnitte 125A können an Randflächen der Die-Bereiche 105,107,109 und 111 angeordnet sein, und in einer Draufsicht können die Dichtungsringabschnitte 125A innere Abschnitte der Die-Bereiche 105,107,109 und 111 umschließen oder umgeben. Die Dichtungsringabschnitte 125B können an Randflächen der Einheitsbereiche 101 angeordnet sein, und in einer Draufsicht können die Dichtungsringabschnitte 125B innere Abschnitte der Einheitsbereiche 101 umschließen oder umgeben. Jeder der Dichtungsringabschnitte 125B kann entsprechende Dichtungsringabschnitte 125A umschließen oder umgeben. In einigen Ausführungsformen können die Dichtungsringabschnitte 125A und 125B Leiterbahnen 121 und leitende Durchkontaktierungen 123 umfassen, und können unter Verwendung ähnlicher Materialien und Prozesse wie die Interconnect-Strukturen 119 gebildet sein. Zum Beispiel könne dieselben Prozesse, die verwendet werden, um die Interconnect-Strukturen 119 zu bilden, zugleich dazu verwendet werden, die Dichtungsringabschnitte 125A und 125B zu bilden. In einigen Ausführungsformen können die Dichtungsringabschnitte 125A und 125B elektrisch isoliert voneinander sein. In einigen Ausführungsformen können die Dichtungsringabschnitte 125A und 125B von den Interconnect-Strukturen 119 elektrisch isoliert sein.
  • In einigen Ausführungsformen ist eine Passivierungsschicht 127 über den dielektrischen Schichten 117, den Interconnect-Strukturen 119 und den Dichtungsringabschnitten 125A und 125B gebildet. In einigen Ausführungsformen kann die Passivierungsschicht 127 eine oder mehrere Schichten eines nicht fotostrukturierbaren dielektrischen Materials umfassen, wie zum Beispiel Siliziumnitrid, Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bor-dotiertes Phosphorsilikatglas (BPSG), eine Kombination davon oder dergleichen, und kann unter Verwendung von CVD, physikalischer Aufdampfung (PVD), Atomlagenabscheidung (ALD), eines Rotationsbeschichtungsprozesses, einer Kombination davon oder dergleichen gebildet werden. In anderen Ausführungsformen kann die Passivierungsschicht 127 eine oder mehrere Schichten eines fotostrukturierbaren Isoliermaterials, wie zum Beispiel Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB) oder dergleichen, umfassen, und kann unter Verwendung eines Rotationsbeschichtungsprozesses oder dergleichen gebildet werden. Derartige fotostrukturierbare dielektrische Materialien können unter Verwendung derselben fotolithografischen Verfahren strukturiert werden, wie ein Fotolackmaterial.
  • Nach dem Bilden der Passivierungsschicht 127, werden leitfähige Anschlussflächen 129A, 129B und 129C über der Passivierungsschicht gebildet. Die leitfähigen Anschlussflächen 129A sind physisch mit entsprechenden Dichtungsringabschnitten 125A verbunden. Die leitfähigen Anschlussflächen 129B sind physisch mit entsprechenden Dichtungsringabschnitten 125B verbunden. Die leitfähigen Anschlussflächen 129C sind physisch mit entsprechenden Interconnect-Strukturen 119 verbunden. In einigen Ausführungsformen umfassen die leitfähigen Anschlussflächen 129A, 129B und 129C ein leitfähiges Material, wie zum Beispiel Aluminium, Kupfer, Wolfram, Silber, Gold, eine Kombination davon oder dergleichen. In einigen Ausführungsformen kann die Passivierungsschicht 127 unter Verwendung geeigneter Fotolithografie- und Ätzverfahren strukturiert werden, um die Interconnect-Strukturen 119 und die Dichtungsringabschnitte 125A und 125B freizulegen. Ein geeignetes leitfähiges Material wird über der Passivierungsschicht 127 und über den freigelegten Abschnitten der Interconnect-Strukturen 119 und der Dichtungsringabschnitte 125A und 125B zum Beispiel unter Verwendung von PVD, ALD, elektrochemischem Plattieren, stromlosem Plattieren, einer Kombination davon oder dergleichen gebildet. In der Folge wird das leitfähige Material strukturiert, um die leitfähigen Anschlussflächen 129A, 129B und 129C zu bilden. In einigen Ausführungsformen kann das leitfähige Material unter Verwendung geeigneter Fotolithografie- und Ätzverfahren strukturiert werden. Jede der leitfähigen Anschlussflächen 129A kann einen inneren Abschnitt eines jeweiligen der Die-Bereiche 105, 107, 109 und 111 umschließen oder umgeben. Jede der leitfähigen Anschlussflächen 129B kann einen inneren Abschnitt eines jeweiligen der Einheitsbereiche 101 umschließen oder umgeben.
  • Die Dichtungsringabschnitte 125A und die leitfähigen Anschlussflächen 129A bilden einen Dichtungsring 131A, der einen inneren Abschnitt eines jeweiligen der Die-Bereiche 105, 107, 109 und 111 umgibt. Die Dichtungsringabschnitte 125B und die leitfähigen Anschlussflächen 129B bilden einen Dichtungsring 131B, der einen inneren Abschnitt eines jeweiligen der Einheitsbereiche 101 umgibt. Jeder der Dichtungsringe 131B umgibt jeweilige der Dichtungsringe 131A. In einigen Ausführungsformen können die Dichtungsringe 131A und 131B elektrisch isoliert voneinander sein. In einigen Ausführungsformen können die Dichtungsringe 131A und 131B von den Interconnect-Strukturen 119 elektrisch isoliert sein. In einigen Ausführungsformen können die Dichtungsringe 131A und 131B im Wesentlichen dieselbe Struktur aufweisen. In anderen Ausführungsformen können die Dichtungsringe 131A und 131B unterschiedliche Strukturen aufweisen.
  • Nach dem Bilden der leitfähigen Anschlussflächen 129A, 129B und 129C, wird eine Passivierungsschicht 133 über den leitfähigen Anschlussflächen 129A, 129B und 129C gebildet, und eine Pufferschicht 135 wird über der Passivierungsschicht 133 gebildet. Die Passivierungsschicht 133 kann unter Verwendung derselben Materialien und Verfahren wie bei der Passivierungsschicht 127 gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen umfassen die Passivierungsschicht 133 und die Passivierungsschicht 127 ein selbes Material. In anderen Ausführungsformen umfassen die Passivierungsschicht 133 und die Passivierungsschicht 127 unterschiedliche Materialien. In einigen Ausführungsformen kann die Pufferschicht 135 eine oder mehrere Schichten eines fotostrukturierbaren Isoliermaterials, wie zum Beispiel Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB), eine Kombination davon oder dergleichen, umfassen, und kann unter Verwendung eines Rotationsbeschichtungsprozesses oder dergleichen gebildet werden. In einigen Ausführungsformen bedeckt die Pufferschicht 135 teilweise (wie durch einen durchgezogenen Linienabschnitt der Pufferschicht 135 in 1B dargestellt) oder zur Gänze (wie durch einen gestrichelten Linienabschnitt der Pufferschicht 135 in 1B dargestellt) die Dichtungsringe 131A, während sie die Dichtungsringe 131B freilässt.
  • Nach dem Bilden der Pufferschicht 135 werden Verbinder 137 über entsprechenden der leitfähigen Anschlussflächen 129C gebildet. In einigen Ausführungsformen erstreckt sich jeder der Verbinder 137 durch die Pufferschicht 135 und die Passivierungsschicht 133, und kommt physisch in Kontakt mit einer jeweiligen der leitfähigen Anschlussflächen 129C. In einigen Ausführungsformen umfasst jeder der Verbinder 137 eine Under-Bump-Metallurgie-(UBM-) Schicht 139, einen leitfähigen Höcker 141 über der UBM-Schicht 139, und eine Lötschicht 143 über dem leitfähigen Höcker 141. In einigen Ausführungsformen umfasst die UBM-Schicht 139 eine Diffusionsbarriereschicht und eine Impfschicht (nicht einzeln abgebildet). Die Diffusionsbarriereschicht kann aus Tantalnitrid, Titannitrid, Tantalnitrid, Tantal, Titan, einer Kombination davon oder dergleichen gebildet sein. Die Impfschicht kann eine Kupferimpfschicht gebildet auf der Diffusionsbarriereschicht sein. Die Kupferimpfschicht kann aus Kupfer oder einer Kupferlegierung, welche Silber, Chrom, Nickel, Zinn, Gold und Kombinationen davon enthält, gebildet sein. In einigen Ausführungsformen umfasst die UBM-Schicht 139 eine Diffusionsbarriereschicht gebildet aus Ti und eine Impfschicht gebildet aus Cu. Der leitfähige Höcker 141 umfasst ein leitfähiges Material, wie zum Beispiel Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon oder dergleichen. In einigen Ausführungsformen umfasst die Lötschicht 143 geeignete Lötmaterialien. Die Lötmaterialien können Lote auf Bleibasis, wie zum Beispiel PbSn-Zusammensetzungen, bleifreie Lote enthaltend InSb-, Zinn-, Silber- und Kupfer- („SAC-“) Zusammensetzungen, und andere eutektische Materialien, welche einen gemeinsamen Schmelzpunkt aufweisen und leitfähige Lötverbindungen in elektrischen Anwendungen bilden, sein. Für bleifreies Lot können SAC-Lote verschiedener Zusammensetzungen verwendet werden, zum Beispiel SAC 105 (98,5 % Sn, 1,0 % Ag, 0,5 % Cu), SAC 305 und SAC 405. Bleifreie Lote können auch SnCu-Verbindungen ohne Verwendung von Silber (Ag), und SnAg-Verbindungen ohne Verwendung von Kupfer (Cu) umfassen.
  • Weiterhin bezugnehmend auf 1A weisen in einigen Ausführungsformen die Verbinder 137 in der Draufsicht längliche Formen auf. Die in Draufsicht länglichen Formen können ovale Formen, elliptische Formen, Rennstreckenformen oder dergleichen sein. Die Verbinder 137 sind derart angeordnet, dass eine Linie 145, die sich entlang einer langen Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 erstreckt, einen Mittelpunkt 147 eines jeweiligen Einheitsbereichs 101 schneidet. Die Anzahl und die Positionen der Verbinder 137, die in 1A dargestellt sind, dienen nur als ein Beispiel. In anderen Ausführungsformen können die Anzahl und die Positionen der Verbinder 137 im Einklang mit Entwurfsanforderungen der sich ergebenden gepackten Bauelemente variiert werden. In einigen Ausführungsformen kann der Mittelpunkt 147 ein Mittelpunkt eines vom Dichtungsring 131B umschlossenen Bereichs sein.
  • Die 2 bis 7 stellen die Querschnittsansichten von Zwischenstufen der Bildung der Verbinder 137 (siehe 1A und 1B) im Einklang mit einigen Ausführungsformen dar. Das Bildungsverfahren ist in Bezug auf einen der Verbinder 137 beschrieben, da der Rest der Verbinder 137 während desselben Bildungsprozesses auf eine ähnliche Weise gebildet wird. Bezugnehmend auf 2 wird nach dem Bilden der Passivierungsschicht 133 über der leitfähigen Anschlussfläche 129C eine Öffnung 201 in der Passivierungsschicht 133 gebildet, um einen Abschnitt der leitfähigen Anschlussfläche 129 C freizulegen. In einigen Ausführungsformen, in welchen die Passivierungsschicht 133 ein nicht fotostrukturierbares dielektrisches Material umfasst, kann die Passivierungsschicht 133 unter Verwendung geeigneter Fotolithografie- und Ätzverfahren strukturiert werden. Nach dem Bilden der Öffnung 201 wird die Pufferschicht 135 über der Passivierungsschicht und in der Öffnung 201 gebildet. Die Pufferschicht 135 wird strukturiert, um einen Abschnitt der Pufferschicht 135 in der Öffnung 201 zu entfernen und die leitfähige Anschlussfläche 129C freizulegen. In einigen Ausführungsformen kann die Pufferschicht 135 unter Verwendung einer geeigneten Fotolithografietechnik strukturiert werden. Nach dem Strukturieren der Pufferschicht 135, wird die UBM-Schicht 139 als Decke über der Pufferschicht 135 und in der Öffnung 201 aufgebracht. In einigen Ausführungsformen können verschiedene Schichten der UBM-Schicht 139 durch ALD, PVD, Zerstäubung, einer Kombination davon oder dergleichen gebildet werden.
  • Bezugnehmend auf 3 wird eine strukturierte Maske 301 über der UBM-Schicht 139 gebildet. In einigen Ausführungsformen umfasst die strukturierte Maske 301 ein Fotolackmaterial oder irgendein fotostrukturierbares Material. In einigen Ausführungsformen wird ein Material der strukturierten Maske 301 unter Verwendung einer geeigneten Fotolithografietechnik strukturiert, um eine Öffnung 303 zu bilden, wodurch die strukturierte Maske 301 gebildet wird. Die Öffnung 303 legt einen Abschnitt der UBM-Schicht 139, der über den leitfähigen Anschlussflächen 129C in der Öffnung 201 gebildet ist, frei.
  • Bezugnehmend auf 4 wird der leitfähige Höcker 1401 in einer kombinierten Öffnung gebildet aus den Öffnungen 201 und 303 (siehe 3), gebildet. In einigen Ausführungsformen wird die kombinierte Öffnung unter Verwendung eines elektrochemischen Plattierungsprozesses, eines stromlosen Plattierungsprozesses, ALD, PVD, einer Kombination davon oder dergleichen mit einem geeigneten leitfähigen Material gefüllt. In einigen Ausführungsformen füllt der leitfähige Höcker 141 teilweise die kombinierte Öffnung, und ein verbleibender Abschnitt der kombinierten Öffnung wird mit einem Lötmaterial gefüllt, um die Lötschicht 143 über dem leitfähigen Höcker 141 zu bilden. In einigen Ausführungsformen kann das Lötmaterial unter Verwendung von Verdampfung, eines elektrochemischen Plattierungsprozesses, eines stromlosen Plattierungsprozesses, Drucken, Lotzuführung, einer Kombination davon oder dergleichen gebildet werden.
  • Bezugnehmend auf 5 wird die strukturierte Maske 301 (siehe 4) nach dem Bilden des leitfähigen Höckers 141 und der Lötschicht 143 entfernt. In einigen Ausführungsformen kann die strukturierte Maske 301, die ein Fotolackmaterial umfasst, zum Beispiel unter Verwendung eines Veraschungsprozesses gefolgt von einem Feuchtreinigungsprozess entfernt werden.
  • Bezugnehmend auf 6 werden nach dem Entfernen der strukturierten Maske 301 (siehe 4) freiliegende Abschnitte der UBM-Schicht 139 zum Beispiel unter Verwendung eines oder mehrerer geeigneter Ätzprozesse entfernt.
  • Bezugnehmend auf 7 wird nach dem Entfernen freiliegender Abschnitte der UBM-Schicht 139 ein Aufschmelzprozess auf der Lötschicht 143 durchgeführt, um das Lötmaterial der Lötschicht 143 zu einer gewünschten Form umzuformen.
  • Weiterhin bezugnehmend auf die 1A und 1B sowie 2 - 7 werden nach dem Bilden der Verbinder 137 auf dem Wafer 100, die Einheitsbereiche 101 entlang der Trennlinien 103 zwischen benachbarten Dichtungsringen 131B einzeln getrennt, um einzelne Die-Strukturen, wie zum Beispiel die Die-Struktur 801, die in 8 dargestellt ist, zu bilden. Der Vereinzelungsprozess kann einen Sägeprozess, einen Ätzprozess, einen Laserabtragungsprozess, eine Kombination davon oder dergleichen umfassen. Die Dichtungsringe 131B schützen verschiedene Merkmale der Einheitsbereiche 101 während der Vereinzelung und können die Bildung von Fehlern (z.B. Delaminierung, Rissbildung und dergleichen) verringern oder verhindern. Da die Die-Struktur 801 dem jeweiligen Einheitsbereich 101 (siehe 1A) entspricht, werden die Verbinder 137 bezugnehmend auf 8 in Bezug auf einen Mittelpunkt 803 der Die-Struktur 801, welcher mit dem Mittelpunkt 147 des jeweiligen Einheitsbereichs 101 zusammenfällt, ausgerichtet. In einigen Ausführungsformen, in welchen die Die-Struktur 801 in der Draufsicht eine rechteckige Form aufweist, weist die Die-Struktur 801 in einer Draufsicht eine erste Breite W1 und eine zweite Breite W2 auf. In einigen Ausführungsformen kann die erste Breite W1 der Die-Struktur 801 größer als, gleich als, oder geringer als die zweite Breite W2 der Die-Struktur 801 sein. In einigen Ausführungsformen kann die erste Breite W1 der Die-Struktur 801 weniger als ungefähr 26 mm, zum Beispiel ungefähr 26 mm, betragen. In einigen Ausführungsformen kann die zweite Breite W2 der Die-Struktur 801 weniger als ungefähr 32 mm, zum Beispiel ungefähr 32 mm, betragen. In einigen Ausführungsformen weist der Dichtungsring 131B in einer Draufsicht eine erste Breite W3 und eine zweite Breite W4 auf. In einigen Ausführungsformen kann die erste Breite W3 des Dichtungsrings 131B größer als, gleich als, oder geringer als die zweite Breite W4 des Dichtungsrings 131B sein. In einigen Ausführungsformen kann die erste Breite W3 gleich der zweiten Breite W4 sein und kann ungefähr gleich 21,6 µm sein. In einigen Ausführungsformen weist der Dichtungsring 131A in einer Draufsicht eine erste Breite W5 und eine zweite Breite W6 auf. In einigen Ausführungsformen kann die erste Breite W5 des Dichtungsrings 131A größer als, gleich als, oder geringer als die zweite Breite W6 des Dichtungsrings 131A sein. In einigen Ausführungsformen kann die erste Breite W5 gleich der zweiten Breite W6 sein und kann ungefähr gleich 21,6 µm sein. Die Verbinder 137 weisen in einer Draufsicht eine erste Breite W7 entlang einer kurzen Achse und eine zweite Breite W8 entlang einer langen Achse auf. In einigen Ausführungsformen ist die erste Breite W7 der Verbinder 137 geringer als die zweite Breite W8 der Verbinder 137. In einigen Ausführungsformen beträgt die erste Breite W7 der Verbinder 137 zwischen ungefähr 30 µm und ungefähr 210 µm. In einigen Ausführungsformen beträgt die zweite Breite W8 der Verbinder 137 zwischen ungefähr 40 µm und ungefähr 270 µm. In einigen Ausführungsformen beträgt ein Verhältnis W7/W8 zwischen ungefähr 0,75 und ungefähr 0,80.
  • Die 9A und 9B stellen Draufsichten und Querschnittsansichten eines Packages 900 im Einklang mit einigen Ausführungsformen dar. Das Package 900 umfasst die Die-Struktur 801, die unter Verwendung von Bondingstrukturen 903 an einem Substrat 901 angebracht ist. Ein Unterfüllungsmaterial 905 ist zwischen der Die-Struktur 801 und dem Substrat 901 und rund um die Bondingstrukturen 903 gebildet. Das Unterfüllungsmaterial 905 kann zum Beispiel ein flüssiges Epoxy, ein verformbares Gel, Silikongummi oder dergleichen sein, das/der zwischen die Strukturen aufgetragen und dann zum Aushärten getrocknet wird. Dieses Unterfüllungsmaterial 905 kann unter anderem dazu verwendet werden, Beschädigungen an den Bondingstrukturen 903 zu verringern bzw. diese Strukturen zu schützen. Prozessschritte zum Bonden der Die-Struktur 801 mit dem Substrat 901 und zum Bilden der Bondingstrukturen 903 sind unten unter Bezugnahme auf die 10 und 11 dargestellt, und die ausführliche Beschreibung wird an der diesbezüglichen Stelle bereitgestellt. In einigen Ausführungsformen kann das Substrat 901 einen Abschnitt des Halbleiterwafers ähnlich dem oben unter Bezugnahme auf die 1A und 1B beschriebenen Substrat 113 aufweisen, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen kann das Substrat 901 auch passive Bauelemente, wie zum Beispiel Widerstände, Kondensatoren, Induktoren und dergleichen, oder aktive Bauelemente, wie zum Beispiel Transistoren, umfassen. In einigen Ausführungsformen weist das Substrat 901 zusätzliche integrierte Schaltungen auf. Das Substrat 901 kann ferner Durchkontaktierungen durch das Substrat (TSV) aufweisen, und kann ein Zwischenelement sein. In einigen Ausführungsformen kann das Substrat 901 ein Packagesubstrat, ein gepacktes Die, eine Die-Struktur oder dergleichen sein. In einigen Ausführungsformen weist das Substrat 901 ferner Verbinder 907 auf, die dazu verwendet werden können, das Package 900 mechanisch und elektrisch mit externen Komponenten, wie zum Beispiel einer Die-Struktur, einer Leiterplatte, einem weiteren Package oder dergleichen, zu verbinden. In einigen Ausführungsformen können die Verbinder 907 Lotkugeln, gesteuert zusammenbrechende Chipverbindungs- (C4-) Höcker, Kugelgitteranordnungs- (BGA- (ball grid array)) Kugeln, Mikrohöcker, durch stromlose Nickelstromlose Palladium-Eintauchgoldtechnik (ENEPIG) gebildete Höcker, oder dergleichen sein.
  • Die 10 und 11 stellen die Querschnittsansichten von Zwischenstufen der Bildung des Packages 900 und der Bondingstrukturen 903 (siehe 9A und 9B) im Einklang mit einigen Ausführungsformen dar. Die 10 und 11 stellen eine vergrößerte Ansicht von Abschnitten des Substrats 901 und der Die-Struktur 801 dar, die nach dem Abschluss des Bondingprozesses zu einem Abschnitt 909 des Packages 900 (siehe 9B) werden. 10 stellt eine relative Position der Die-Struktur 801 und des Substrats 901 vor dem Ausführen des Bondingprozesses zum Bilden des Packages 900 dar. Das Substrat 901 kann leitfähige Anschlussflächen, wie zum Beispiel die leitfähige Anschlussfläche 1001, eingefügt zwischen den Passivierungsschichten 1003 und 1005 umfassen. In einigen Ausführungsformen können die Passivierungsschichten 1003 und 1005 unter Verwendung derselben Materialien und Verfahren wie bei der oben unter Bezugnahme auf die 1A und 1B beschriebenen Passivierungsschicht 127 gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. Die leitfähige Anschlussfläche 1001 kann unter Verwendung derselben Materialien und Verfahren wie bei der oben unter Bezugnahme auf die 1A und 1B beschriebenen leitfähigen Anschlussfläche 129C gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. Die leitfähige Anschlussfläche 1001 ist teilweise von der Passivierungsschicht 1005 bedeckt. Eine Lötschicht 1007 wird über der leitfähigen Anschlussfläche 1001 gebildet, um eine in der Passivierungsschicht 1005 für das nachfolgende Bonden mit der Lötschicht 143 oder dem leitfähigen Höcker 141 (falls die Lötschicht 143 weggelassen wird) des entsprechenden Verbinders 137 der Die-Struktur 801 gebildete Öffnung zu füllen. Die Lötschicht 1007 kann unter Verwendung derselben Materialien und Verfahren wie bei der oben unter Bezugnahme auf die 1A, 1B und 4 - 7 beschriebenen Lötschicht 143 gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt.
  • Bezugnehmend auf 11 werden die Lötschichten 143 und 1007 (siehe 10) in physischen Kontakt miteinander gebracht und ein Aufschmelzprozess wird durchgeführt, um die Lötschichten 143 und 1007 in eine gemeinsame Lötschicht 1101 zu verschmelzen, welche die leitfähige Anschlussfläche 1001 mit dem leitfähigen Höcker 141 verbindet. Die UBM-Schicht 139, der leitfähige Höcker 141 und die Lötschicht 1101 bilden eine Bondingstruktur 903.
  • Weiterhin bezugnehmend auf die 9A, 9B, 10 und 11 können sich aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten (CTE) der Materialien in der Die-Struktur 801 im Substrat 901 deren relative Positionen während oder nach der Ausführung einer Wärmebehandlung, wie zum Beispiel dem oben beschriebenen Aufschmelzprozess, verschieben. In einigen Ausführungsformen kann das Verschieben der relativen Positionen eine Fehlausrichtung zwischen den Verbindern 137 der Die-Struktur 801 und den jeweiligen Lötschichten 1007 des Substrats 901 verursachen, und somit die elektrische und mechanische Funktionalität der Bondingstrukturen 903 vermindern. In einigen Ausführungsformen ist das Verschieben der relativen Positionen an den Rändern ausgeprägter, als nahe den Mittelpunkten der Die-Struktur 801 und des Substrats 901. Um eine Fehlausrichtung zwischen den Verbindern 137 der Die-Struktur 801 und den jeweiligen Lötschichten 1007 des Substrats 901 zu verhindern, werden die Verbinder 137 derart angeordnet, dass eine lange Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 im Wesentlichen zum Mittelpunkt 803 der Die-Struktur 801 zeigt, um eine Bondingfläche zwischen den Verbindern 137 und den jeweiligen Lötschichten 1007 zu maximieren. In einigen Ausführungsformen sind die Verbinder 137 der Die-Struktur 801 derart angeordnet, dass eine lange Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 ferner im Wesentlichen zum Mittelpunkt des Substrats 901 zeigt. In derartigen Ausführungsformen fällt der Mittelpunkt des Substrats 901 mit dem Mittelpunkt 803 der Die-Struktur 801 in einer Draufsicht zusammen. Eine derartige Anordnung und Form der Verbinder 137, und folglich der Bondingstrukturen 903, verringert die Spannung/Belastung auf die Bondingstrukturen 903. Ferner kann die auf verschiedene Schichten der Die-Struktur 801 (zum Beispiel die dielektrischen Schichten 117, die in 1B dargestellt sind) einwirkende Spannung, die aufgrund des CTE-Unterschieds zwischen der Die-Struktur 801 und dem Substrat 901 während des Bondingprozesses (zum Beispiel während eines Aufschmelzprozesses) entsteht, verringert werden, wodurch Rissbildung oder Delaminierung der verschiedenen Schichten der Die-Struktur 801 verhindert werden können.
  • Die 12A und 12B stellen Draufsichten und Querschnittsansichten eines Wafers 1200 im Einklang mit einigen Ausführungsformen dar. 12A stellt eine Draufsicht des Wafers 1200 dar, während 12B eine Querschnittsansicht des Wafers 1200 entlang einer Linie BB, die in 12A gezeigt ist, darstellt. In einigen Ausführungsformen ist der Wafer 1200 ähnlich dem Wafer 100, wobei dieselben Merkmale mit denselben Bezugsziffern bezeichnet sind und die Beschreibung der gleichen Merkmale hier nicht wiederholt wird. In einigen Ausführungsformen umfasst der Wafer 1200 Einheitsbereiche 101, die durch Trennlinien 103 voneinander getrennt sind. In einigen Ausführungsformen kann der Wafer 1200 unter Verwendung derselben Materialien und Verfahren wie beim oben unter Bezugnahme auf die 1A, 1B, 2 - 7 beschriebenen Wafer 100 gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen sind die Dichtungsringe 131B derart ausgebildet, dass jeder der Dichtungsringe 131B zwei benachbarte Einheitsbereiche 101 umgibt, um einen Zwei-Einheitsbereich 1201 zu bilden. In einigen Ausführungsformen sind die Verbinder 137 derart über dem Zwei-Einheitsbereich 1201 ausgebildet, dass eine Linie 1203, die sich entlang einer langen Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 erstreckt, einen Mittelpunkt 1205 eines jeweiligen der Zwei-Einheitsbereiche 1201 schneidet. In einigen Ausführungsformen kann der Mittelpunkt 1205 ein Mittelpunkt eines vom Dichtungsring 131B umschlossenen Bereichs sein. Die Anzahl und die Positionen der Verbinder 137, die in 12A dargestellt sind, dienen nur als ein Beispiel. In anderen Ausführungsformen können die Anzahl und die Positionen der Verbinder 137 im Einklang mit Entwurfsanforderungen des sich ergebenden gepackten Bauelements variiert werden.
  • Weiterhin bezugnehmend auf die 12A und 12B werden nach dem Bilden der Verbinder 137 auf dem Wafer 1200, die Zwei-Einheitsbereiche 1201 entlang der Trennlinien 103 zwischen benachbarten Dichtungsringen 131B einzeln getrennt, um einzelne Die-Strukturen, wie zum Beispiel die Die-Struktur 1301, die in 13 dargestellt ist, zu bilden. Der Vereinzelungsprozess kann einen Sägeprozess, einen Ätzprozess, einen Laserabtragungsprozess, eine Kombination davon oder dergleichen umfassen. Die Dichtungsringe 131B schützen verschiedene Merkmale der Zwei-Einheitsbereiche 1201 während der Vereinzelung und können die Bildung von Fehlern (z.B. Delaminierung, Rissbildung und dergleichen) verringern oder verhindern. Da die Die-Struktur 1301 dem jeweiligen Zwei-Einheitsbereich 1201 (siehe 12A) entspricht, werden die Verbinder 137 bezugnehmend auf 13 in Bezug auf einen Mittelpunkt 1303 der Die-Struktur 1301, welcher mit dem Mittelpunkt 1205 des jeweiligen Zwei-Einheitsbereichs 1201 zusammenfällt, ausgerichtet. In einigen Ausführungsformen, in welchen die Die-Struktur 1301 in der Draufsicht eine rechteckige Form aufweist, weist die Die-Struktur 1301 in einer Draufsicht eine erste Breite W9 und eine zweite Breite W10 auf. In einigen Ausführungsformen kann die erste Breite W9 der Die-Struktur 1301 größer als, gleich als, oder geringer als die zweite Breite W10 der Die-Struktur 1301 sein. In einigen Ausführungsformen beträgt die erste Breite W9 der Die-Struktur 1301 zwischen ungefähr 26 mm und ungefähr 286 mm. In einigen Ausführungsformen beträgt die zweite Breite W10 der Die-Struktur 1301 zwischen ungefähr 32 mm und ungefähr 288 mm. Die Die-Struktur 1301 kann auch als eine 2x-Strichplattenstruktur bezeichnet werden, während die Die-Struktur 801 (siehe 8) auch als eine 1x-Strichplattenstruktur bezeichnet werden kann.
  • Die 14A und 14B stellen Draufsichten und Querschnittsansichten eines Packages 1400 im Einklang mit einigen Ausführungsformen dar. Das Package 1400 ist ähnlich dem Package 900, das in den 9A und 9B dargestellt ist, wobei dieselben Merkmale mit denselben Bezugsziffern bezeichnet sind und die Beschreibung der gleichen Merkmale hier nicht wiederholt wird. Das Package 1400 umfasst die Die-Struktur 1301, die unter Verwendung von Bondingstrukturen 903 an einem Substrat 901 angebracht ist. In einigen Ausführungsformen kann die Die-Struktur 1301 unter Verwendung der oben in Bezug auf die 10 und 11 beschriebenen Prozessschritte mit dem Substrat 901 verbunden werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen fällt der Mittelpunkt 1303 der Die-Struktur 1301 mit einem Mittelpunkt des Substrats 901 in einer Draufsicht zusammen.
  • Bezugnehmend auf die 1A, 1B und 15 wurde die Bildung der Dichtungsringe 131B in einigen Ausführungsformen weggelassen. In derartigen Ausführungsformen werden nach dem Bilden der Verbinder 137 auf dem Wafer 100, die Die-Bereiche 105, 107, 109, 111 entlang von Flächen zwischen benachbarten Dichtungsringen 131A einzeln getrennt, um einzelne Die-Strukturen, wie zum Beispiel die Die-Strukturen 1501, 1503, 1505 und 1507, die in 15 dargestellt sind, zu bilden. Der Vereinzelungsprozess kann einen Sägeprozess, einen Ätzprozess, einen Laserabtragungsprozess, eine Kombination davon oder dergleichen umfassen. Die Dichtungsringe 131A schützen verschiedene Merkmale der Die-Bereiche 105, 107, 109, 111 während der Vereinzelung und können die Bildung von Fehlern (z.B. Delaminierung, Rissbildung und dergleichen) verringern oder verhindern. Die Die-Struktur 1501 entspricht dem Die-Bereich 105, die Die-Struktur 1503 entspricht dem Die-Bereich 107, die Die-Struktur 1505 entspricht dem Die-Bereich 109, und die Die-Struktur 1507 entspricht dem Die-Bereich 111.
  • Die 16A und 16B stellen Draufsichten und Querschnittsansichten eines Packages 1600 im Einklang mit einigen Ausführungsformen dar. 16A stellt eine Draufsicht des Packages 1600 dar, während 16B eine Querschnittsansicht des Packages 1600 entlang einer Linie BB, die in 16A gezeigt ist, darstellt. Das Package 1600 ist ähnlich dem Package 900, das in den 9A und 9B dargestellt ist, wobei dieselben Merkmale mit denselben Bezugsziffern bezeichnet sind und die Beschreibung der gleichen Merkmale hier nicht wiederholt wird. Das Package 1600 umfasst die Die-Strukturen 1501, 1503, 1505 und 1507, die unter Verwendung von Bondingstrukturen 903 an einem Substrat 901 angebracht sind. Ein Unterfüllungsmaterial 905 ist zwischen den Die-Strukturen 1501, 1503, 1505 und 1507 und dem Substrat 901 und rund um die Bondingstrukturen 903 gebildet. In einigen Ausführungsformen können die Die-Strukturen 1501, 1503, 1505 und 1507 unter Verwendung der oben in Bezug auf die 10 und 11 beschriebenen Prozessschritte mit dem Substrat 901 verbunden werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In einigen Ausführungsformen sind die Die-Strukturen 1501, 1503, 1505 und 1507 auf dem Substrat 901 derart angeordnet, dass eine Linie 1601, die sich entlang einer langen Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 erstreckt, einen Mittelpunkt 1603 des Substrats 901 schneidet.
  • Die 17A und 17B stellen Draufsichten und Querschnittsansichten eines Packages 1700 im Einklang mit einigen Ausführungsformen dar. 17A stellt eine Draufsicht des Packages 1700 dar, während 17B eine Querschnittsansicht des Packages 1700 entlang einer Linie BB, die in 17A gezeigt ist, darstellt. Das Package 1700 ist ähnlich dem Package 900, das in den 9A und 9B dargestellt ist, wobei dieselben Merkmale mit denselben Bezugsziffern bezeichnet sind und die Beschreibung der gleichen Merkmale hier nicht wiederholt wird. Zusätzlich zur Die-Struktur 801 umfasst das Package 1700 ferner Bauelemente 1701, die unter Verwendung von Bondingstrukturen 1703 am Substrat 901 angebracht sind. Die Bauelemente 1701 können eigenständige passive Bauelement (DPD), oberflächenmontierte Bauelemente (SMD), Kombinationen davon oder dergleichen sein. Die Bauelemente 1701 können ein oder mehrere passive Bauelemente umfassen, wie zum Beispiel Widerstände, Kondensatoren, Induktoren, Sicherungen, Kombinationen davon oder dergleichen. In einigen Ausführungsformen können die Bondingstrukturen 1703 unter Verwendung derselben Materialien und Verfahren wie bei den oben unter Bezugnahme auf die 10 und 11 beschriebenen Bondingstrukturen 903 gebildet werden, und eine diesbezügliche Beschreibung wird hier nicht wiederholt. In anderen Ausführungsformen können die Bondingstrukturen 1703 Lotkugeln, C4-Höcker, BGA-Kugeln, Mikrohöcker, durch ENEPIG gebildete Höcker oder dergleichen sein. In einigen Ausführungsformen ist die Die-Struktur 801 auf dem Substrat 901 derart angeordnet, dass eine Linie 1601, die sich entlang einer langen Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 erstreckt, einen Mittelpunkt 1603 des Substrats 901 schneidet.
  • Die 18A und 18B stellen Draufsichten und Querschnittsansichten eines Packages 1800 im Einklang mit einigen Ausführungsformen dar. 18A stellt eine Draufsicht des Packages 1800 dar, während 18B eine Querschnittsansicht des Packages 1800 entlang einer Linie BB, die in 18A gezeigt ist, darstellt. Das Package 1800 ist ähnlich den Packages 1400 und 1700, die in den 14A, 14B, 17A und 17B dargestellt sind, wobei dieselben Merkmale mit denselben Bezugsziffern bezeichnet sind und die Beschreibung der gleichen Merkmale hier nicht wiederholt wird. Im Unterschied zum Package 1700 umfasst das Package 1800 die Die-Struktur 1301 statt der Die-Struktur 801. In einigen Ausführungsformen ist die Die-Struktur 1301 auf dem Substrat 901 derart angeordnet, dass eine Linie 1601, die sich entlang einer langen Achse einer in Draufsicht länglichen Form jedes der Verbinder 137 erstreckt, einen Mittelpunkt 1603 des Substrats 901 schneidet.
  • 19 ist ein Ablaufdiagramm, welches ein Verfahren 1900 zum Bilden von Die-Strukturen im Einklang mit einigen Ausführungsformen darstellt. Das Verfahren 1900 beginnt mit Schritt, wo eine Mehrzahl von Die-Bereichen (wie zum Beispiel die Die-Bereiche 105,107,109 und 111, die in 1A dargestellt sind) in einem Wafer (wie zum Beispiel dem Wafer 100, der in den 1A und 1B dargestellt ist) wie oben unter Bezugnahme auf die 1A und 1B beschrieben gebildet werden. Bei Schritt 1903 wird eine Mehrzahl erster Dichtungsringe (wie zum Beispiel die Dichtungsringe 131A, die in 1A und 1B dargestellt sind) und ein zweiter Dichtungsring (wie zum Beispiel der Dichtungsring 131B, der in 1A und 1B dargestellt ist) in dem Wafer wie oben unter Bezugnahme auf die 1A und 1B beschrieben gebildet. In einigen Ausführungsformen umgibt jeder der Mehrzahl von Dichtungsringen jeweils einen der Die-Bereiche. In einigen Ausführungsformen umgibt der zweite Dichtungsring die Mehrzahl erster Dichtungsringe. In einigen Ausführungsformen werden die Mehrzahl an ersten Dichtungsringen und der zweite Dichtungsring gleichzeitig durch einen selben Prozess gebildet. In derartigen Ausführungsformen kann eine selbe Maske (oder Masken) dazu verwendet werden, Merkmale der Mehrzahl an ersten Dichtungsringen und Merkmale des zweiten Dichtungsring zur selben Zeit zu strukturieren. In alternativen Ausführungsformen werden die Mehrzahl an ersten Dichtungsringen und der zweite Dichtungsring durch verschiedene Prozesse gebildet. In derartigen Ausführungsformen kann die Mehrzahl erster Dichtungsringe vor oder nach der Bildung des zweiten Dichtungsrings unter Verwendung unterschiedlicher Masken zu verschiedenen Zeiten gebildet werden. In weiteren alternativen Ausführungsformen kann die Bildung des zweiten Dichtungsrings weggelassen werden. Bei Schritt 1905 werden Verbinder (wie zum Beispiel die Verbinder 137, die in 1A und 1B dargestellt sind) über dem Wafer gebildet, wie oben unter Bezugnahme auf die 1A, 1B und 2 - 7 beschrieben. Bei Schritt 1907 wird der Wafer in eine Mehrzahl einzelner Die-Strukturen (wie zum Beispiel die Die-Struktur 801, die in 8 dargestellt ist) geteilt, wie oben unter Bezugnahme auf die 1A, 1B und 8 beschrieben.
  • Im Einklang mit einer Ausführungsform umfasst ein Bauelement: eine Die-Struktur aufweisend eine Mehrzahl von Die-Bereichen; eine Mehrzahl erster Dichtungsringe, wobei jeder der Mehrzahl erster Dichtungsringe einen betreffenden Die-Bereich der Mehrzahl von Die-Bereichen umgibt; einen zweiten Dichtungsring, der die Mehrzahl erster Dichtungsringe umgibt; und eine Mehrzahl von Verbindern, die mit der Die-Struktur verbunden sind, wobei jeder der Mehrzahl von Verbindern eine in Draufsicht längliche Form aufweist, wobei eine lange Achse der in Draufsicht länglichen Form jedes der Mehrzahl von Verbindern zu einem Mittelpunkt der Die-Struktur hin ausgerichtet ist. In einer Ausführungsform umfasst das Bauelement ferner ein Substrat, das an der Mehrzahl von Verbindern angebracht ist. In einer Ausführungsform fällt der Mittelpunkt der Die-Struktur mit einem Mittelpunkt des Substrats in einer Draufsicht zusammen. In einer Ausführungsform fällt der Mittelpunkt der Die-Struktur mit einem Mittelpunkt einer vom zweiten Dichtungsring umgebenen Fläche zusammen. In einer Ausführungsform umfasst jeder der Mehrzahl von Verbindern: einen leitfähigen Höcker; und eine Lötschicht über dem leitfähigen Höcker. In einer Ausführungsform weist ein erster Die-Bereich der Mehrzahl von Die-Bereichen eine erste Fläche in einer Draufsicht auf, ein zweiter Die-Bereich der Mehrzahl von Die-Bereichen weist eine zweite Fläche in der Draufsicht auf; und die zweite Fläche unterscheidet sich von der ersten Fläche. In einer Ausführungsform ist die in Draufsicht längliche Form eine ovale Form, eine elliptische Form oder eine Rennstreckenform.
  • Im Einklang mit einer weiteren Ausführungsform umfasst ein Bauelement: eine Die-Struktur, die einen ersten Bereich und einen zweiten Bereich aufweist, wobei der erste Bereich eine Mehrzahl erster Die-Bereiche aufweist, der zweite Bereich eine Mehrzahl zweiter Die-Bereiche aufweist; eine Mehrzahl erster Dichtungsringe, wobei jeder der Mehrzahl erster Dichtungsringe einen entsprechenden Die-Bereich der Mehrzahl erster Die-Bereiche und der Mehrzahl zweiter Die-Bereiche umgibt; einen zweiten Dichtungsring, der den ersten Bereich und den zweiten Bereich umgibt; und eine Mehrzahl von Verbindern, die mit der Die-Struktur verbunden sind, wobei jeder der Mehrzahl von Verbindern eine in Draufsicht längliche Form aufweist, wobei eine Linie, die sich entlang einer Achse der in Draufsicht länglichen Form jedes der Mehrzahl von Verbindern erstreckt, einen Mittelpunkt der Die-Struktur schneidet. In einer Ausführungsform weisen der erste Bereich und der zweite Bereich in einer Draufsicht eine selbe Fläche auf. In einer Ausführungsform umgibt der zweite Dichtungsring die Mehrzahl erster Dichtungsringe. In einer Ausführungsform ist eine Anzahl von Die-Bereichen in der Mehrzahl erster Die-Bereiche dieselbe, wie eine Anzahl von Die-Bereichen in der Mehrzahl zweiter Die-Bereiche. In einer Ausführungsform umfasst das Bauelement ferner ein Substrat, das physisch an der Mehrzahl von Verbindern angebracht ist. In einer Ausführungsform fällt der Mittelpunkt der Die-Struktur mit dem Mittelpunkt des Substrats in einer Draufsicht zusammen. In einer Ausführungsform fällt der Mittelpunkt der Die-Struktur mit einem Mittelpunkt einer vom zweiten Dichtungsring umgebenen Fläche zusammen.
  • Im Einklang mit noch einer weiteren Ausführungsform umfasst ein Verfahren: das Bilden einer Mehrzahl von Einheitsbereichen in einem Wafer, wobei jeder der Mehrzahl von Einheitsbereichen eine Mehrzahl von Die-Bereichen umfasst; das Bilden einer Mehrzahl erster Dichtungsringe im Wafer, wobei jeder der Mehrzahl erster Dichtungsringe einen entsprechenden Die-Bereich der Mehrzahl von Die-Bereichen umgibt; das Bilden einer Mehrzahl zweiter Dichtungsringe im Wafer, wobei jeder der Mehrzahl zweiter Dichtungsringe einen entsprechenden Einheitsbereich der Mehrzahl von Einheitsbereichen umgibt; und das Bilden einer Mehrzahl von Verbindern über dem Wafer, wobei jeder der Mehrzahl von Verbindern eine in Draufsicht längliche Form aufweist, wobei eine lange Achse der in Draufsicht länglichen Form jedes der Mehrzahl von Verbindern zu einem Mittelpunkt eines entsprechenden Einheitsbereichs der Mehrzahl von Einheitsbereichen hin ausgerichtet ist. In einer Ausführungsform umfasst das Verfahren ferner das Vereinzeln des Wafers zum Bilden einer Mehrzahl von Die-Bereichen. In einer Ausführungsform umfasst das Vereinzeln des Wafers das Sägen entlang von Flächen des Wafers, die zwischen zwei benachbarten zweiten Dichtungsringen angeordnet sind. In einer Ausführungsform umfasst jeder der Mehrzahl von Die-Bereichen einen entsprechenden Einheitsbereich der Mehrzahl von Einheitsbereichen. In einer Ausführungsform umfasst jeder der Mehrzahl von Die-Bereichen ein entsprechendes Paar von Einheitsbereichen der Mehrzahl von Einheitsbereichen. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer Mehrzahl von Interconnect-Strukturen im Wafer, wobei die Mehrzahl von Interconnect-Strukturen, die Mehrzahl erster Dichtungsringe und die Mehrzahl zweiter Dichtungsringe gleichzeitig durch einen selben Prozess gebildet werden.
  • Andere Merkmale und Prozesse können ebenfalls enthalten sein. Zum Beispiel können Prüfstrukturen enthalten sein, um Verifizierungstests der 3D-Packages oder 3DIC-Bauelemente zu unterstützen. Die Prüfstrukturen können zum Beispiel Testanschlussflächen aufweisen, die in einer Wiederverteilungsschicht oder auf einem Substrat gebildet sein können, was das Prüfen der 3D-Packages oder 3DIC, die Verwendung von Sonden und/oder Sondenkarten und dergleichen ermöglicht. Die Verifizierungstests können sowohl auf Zwischenstrukturen als auch auf der endgültigen Struktur ausgeführt werden. Darüber hinaus können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethoden verwendet werden, welche die Zwischenverifizierung als gut bekannter Dies integrieren, um die Ausbeute zu erhöhen und die Kosten zu verringern.
  • Die vorstehende Beschreibung stellt Merkmale mehrerer Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute werden erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage für die Entwicklung oder Modifizierung anderer Prozesse und Strukturen zum Ausführen derselben Aufgaben und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute werden ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedenste Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62737531 [0001]

Claims (20)

  1. Vorrichtung, umfassend: eine Die-Struktur umfassend eine Mehrzahl von Die-Bereichen; eine Mehrzahl erster Dichtungsringe, wobei jeder der Mehrzahl erster Dichtungsringe einen entsprechenden Die-Bereich der Mehrzahl von Die-Bereichen umgibt; einen zweiten Dichtungsring, der die Mehrzahl erster Dichtungsringe umgibt; und eine Mehrzahl von Verbindern, die mit der Die-Struktur verbunden sind, wobei jeder der Mehrzahl von Verbindern eine längliche Form in Draufsicht aufweist, wobei eine lange Achse der länglichen Form in Draufsicht jedes der Mehrzahl von Verbindern zu einem Mittelpunkt der Die-Struktur hin ausgerichtet ist.
  2. Vorrichtung nach Anspruch 1, ferner umfassend ein Substrat angebracht an der Mehrzahl von Verbindern.
  3. Vorrichtung nach Anspruch 2, wobei der Mittelpunkt der Die-Struktur mit einem Mittelpunkt des Substrats in einer Draufsicht zusammenfällt.
  4. Vorrichtung nach einem der vorstehenden Ansprüche, wobei der Mittelpunkt der Die-Struktur mit einem Mittelpunkt einer vom zweiten Dichtungsring umgebenen Fläche zusammenfällt.
  5. Vorrichtung nach einem der vorstehenden Ansprüche, wobei jeder der Mehrzahl von Verbindern umfasst: einen leitfähigen Höcker; und eine Lötschicht über dem leitfähigen Höcker.
  6. Vorrichtung nach einem der vorstehenden Ansprüche, wobei ein erster Die-Bereich der Mehrzahl von Die-Bereichen eine erste Fläche in einer Draufsicht aufweist, wobei ein zweiter Die-Bereich der Mehrzahl von Die-Bereichen eine zweite Fläche in der Draufsicht aufweist; und wobei sich die zweite Fläche von der ersten Fläche unterscheidet.
  7. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die in Draufsicht längliche Form eine ovale Form, eine elliptische Form oder eine Rennstreckenform ist.
  8. Vorrichtung, umfassend: eine Die-Struktur umfassend einen ersten Bereich und einen zweiten Bereich, wobei der erste Bereich eine Mehrzahl erster Die-Bereiche und der zweite Bereich eine Mehrzahl zweiter Die-Bereiche aufweist; eine Mehrzahl erster Dichtungsringe, wobei jeder der Mehrzahl erster Dichtungsringe einen entsprechenden Die-Bereich der Mehrzahl erster Die-Bereiche und der Mehrzahl zweiter Die-Bereiche umgibt; einen zweiten Dichtungsring, der den ersten Bereich und den zweiten Bereich umgibt; und eine Mehrzahl von Verbindern, die mit der Die-Struktur verbunden sind, wobei jeder der Mehrzahl von Verbindern eine längliche Form in Draufsicht aufweist, wobei eine Linie, die sich entlang einer langen Achse der länglichen Form in Draufsicht jedes der Mehrzahl von Verbindern erstreckt, einen Mittelpunkt der Die-Struktur schneidet.
  9. Vorrichtung nach Anspruch 8, wobei der erste Bereich und der zweite Bereich in einer Draufsicht eine selbe Fläche aufweisen.
  10. Vorrichtung nach Anspruch 8 oder 9, wobei der zweite Dichtungsring die Mehrzahl erster Dichtungsringe umgibt.
  11. Vorrichtung nach einem der vorstehenden Ansprüche 8 bis 10, wobei eine Anzahl von Die-Bereichen in der Mehrzahl erster Die-Bereiche dieselbe ist, wie eine Anzahl von Die-Bereichen in der Mehrzahl zweiter Die-Bereiche.
  12. Vorrichtung nach einem der vorstehenden Ansprüche 9 bis 11, ferner umfassend ein Substrat, das physisch an der Mehrzahl von Verbindern angebracht ist.
  13. Vorrichtung nach Anspruch 12, wobei der Mittelpunkt der Die-Struktur mit einem Mittelpunkt des Substrats in einer Draufsicht zusammenfällt.
  14. Vorrichtung nach einem der vorstehenden Ansprüche 8 bis 13, wobei der Mittelpunkt der Die-Struktur mit einem Mittelpunkt einer vom zweiten Dichtungsring umgebenen Fläche zusammenfällt.
  15. Verfahren umfassend: Bilden einer Mehrzahl von Einheitsbereichen in einem Wafer, wobei jeder der Mehrzahl von Einheitsbereichen eine Mehrzahl von Die-Bereichen aufweist; Bilden einer Mehrzahl erster Dichtungsringe im Wafer, wobei jeder der Mehrzahl erster Dichtungsringe einen entsprechenden Die-Bereich der Mehrzahl von Die-Bereichen umgibt; Bilden einer Mehrzahl zweiter Dichtungsringe im Wafer, wobei jeder der Mehrzahl zweiter Dichtungsringe einen entsprechenden Einheitsbereich der Mehrzahl von Einheitsbereichen umgibt; und Bilden einer Mehrzahl von Verbindern über dem Wafer, wobei jeder der Mehrzahl von Verbindern eine längliche Form in Draufsicht aufweist, wobei eine lange Achse der länglichen Form in Draufsicht jedes der Mehrzahl von Verbindern zu einem Mittelpunkt eines entsprechenden Einheitsbereichs der Mehrzahl von Einheitsbereichen hin ausgerichtet ist.
  16. Verfahren nach Anspruch 15, ferner umfassend die Vereinzelung des Wafers zum Bilden einer Mehrzahl von Die-Bereichen.
  17. Verfahren nach Anspruch 16, wobei die Vereinzelung des Wafers das Sägen entlang von Flächen des Wafers, die zwischen benachbarten zweiten Dichtungsringen angeordnet sind, aufweist.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei jeder der Mehrzahl von Die-Bereichen einen entsprechenden Einheitsbereich der Mehrzahl von Einheitsbereichen aufweist.
  19. Verfahren nach einem der vorstehenden Ansprüche 16 bis 18, wobei jeder der Mehrzahl von Die-Bereichen ein entsprechendes Paar von Einheitsbereichen der Mehrzahl von Einheitsbereichen aufweist.
  20. Vorrichtung nach einem der vorstehenden Ansprüche 15 bis 19, ferner umfassend das Bilden einer Mehrzahl von Interconnect-Strukturen im Wafer, wobei die Mehrzahl von Interconnect-Strukturen, die Mehrzahl erster Dichtungsringe und die Mehrzahl zweiter Dichtungsringe gleichzeitig durch einen selben Prozess gebildet werden.
DE102019117917.3A 2018-09-27 2019-07-03 Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung Active DE102019117917B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737531P 2018-09-27 2018-09-27
US62/737,531 2018-09-27
US16/265,136 2019-02-01
US16/265,136 US11393771B2 (en) 2018-09-27 2019-02-01 Bonding structures in semiconductor packaged device and method of forming same

Publications (2)

Publication Number Publication Date
DE102019117917A1 true DE102019117917A1 (de) 2020-04-02
DE102019117917B4 DE102019117917B4 (de) 2023-07-06

Family

ID=69781590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117917.3A Active DE102019117917B4 (de) 2018-09-27 2019-07-03 Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (2) US11990428B2 (de)
KR (1) KR102481141B1 (de)
DE (1) DE102019117917B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490190B2 (en) * 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US11742301B2 (en) * 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619705B2 (ja) 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
JP5061520B2 (ja) 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
JPWO2012095907A1 (ja) 2011-01-14 2014-06-09 パナソニック株式会社 半導体装置及びフリップチップ実装品
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9053989B2 (en) 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US9564412B2 (en) 2011-12-06 2017-02-07 Intel Corporation Shaped and oriented solder joints
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8785246B2 (en) 2012-08-03 2014-07-22 Plx Technology, Inc. Multiple seal-ring structure for the design, fabrication, and packaging of integrated circuits
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9159695B2 (en) 2013-01-07 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structures in package structure
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9589915B2 (en) 2014-07-17 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR20160099440A (ko) 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
TWI668813B (zh) * 2016-11-02 2019-08-11 以色列商馬維爾以色列股份有限公司 晶片上的密封環

Also Published As

Publication number Publication date
US11990428B2 (en) 2024-05-21
US20240266304A1 (en) 2024-08-08
KR102481141B1 (ko) 2022-12-23
KR20220004943A (ko) 2022-01-12
US20220352094A1 (en) 2022-11-03
DE102019117917B4 (de) 2023-07-06

Similar Documents

Publication Publication Date Title
DE102018130035B4 (de) Package und verfahren
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102011016361B4 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102019116993A1 (de) Opufferspeicherdesign für package-integration
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102019118362A1 (de) Strukturieren einer polymerschicht zum reduzieren von spannung
DE102018127167B4 (de) Halbleitervorrichtung mit höckerstruktur und verfahren zum herstellen einer halbleitervorrichtung
DE102010037941A1 (de) Verfahren und Vorrichtung zur Halbleiterbauelementfabrikation unter Verwendung eines rekonstituierten Wafer
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102019117917B4 (de) Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
DE102020107216A1 (de) Doppelseitiges Routing in 3D-SIP-Struktur
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102021100986A1 (de) Erweiterte dichtungsringstruktur beim wafer-stapeln
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102023105384A1 (de) Ic-package und verfahren zum bilden desselben
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102022108359A1 (de) Halbleiterbauelemente und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final