DE10234208A1 - Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür - Google Patents
Waferlevel-Stapelchippackung und Herstellungsverfahren hierfürInfo
- Publication number
- DE10234208A1 DE10234208A1 DE10234208A DE10234208A DE10234208A1 DE 10234208 A1 DE10234208 A1 DE 10234208A1 DE 10234208 A DE10234208 A DE 10234208A DE 10234208 A DE10234208 A DE 10234208A DE 10234208 A1 DE10234208 A1 DE 10234208A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- chip
- redistribution
- substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000011049 filling Methods 0.000 title claims abstract description 36
- 239000000463 material Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 49
- 239000010949 copper Substances 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 229920000642 polymer Polymers 0.000 claims description 16
- 239000000945 filler Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 238000007654 immersion Methods 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- 239000011231 conductive filler Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 238000005266 casting Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract 12
- 239000013047 polymeric layer Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 44
- 239000010931 gold Substances 0.000 description 12
- 239000011651 chromium Substances 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die Erfindung bezieht sich auf eine Waferlevel-Stapelchippackung, die durch dreidimensionales Stapeln mehrerer Halbleiterchips gebildet ist, sowie auf ein Verfahren zu ihrer Herstellung. DOLLAR A Erfindungsgemäß werden für die Waferlevel-Stapelchippackung ein Umverteilungs-Substrat mit einer ersten dielektrischen Schicht (45), einer Umverteilungsschicht (47), einer zweiten dielektrischen Schicht (48) und Substratkontaktstellen (49), wenigstens ein unterer Halbleiterchip (60a, 60b) mit einem Halbleitersubstrat, einer Passivierungsschicht, einer Umverteilungsschicht, einer Polymerschicht, inneren Verbindungsanschlüssen (57a, 57b) und einem leitfähigen Füllmaterial (59a, 59b), ein obenliegender Halbleiterchip (60c) ähnlichen Aufbaus, eine Füllschicht zum Füllen von Bereichen zwischen benachbarten Chips, eine Metallabdeckung (77) und externe Verbindungsanschlüsse bereitgestellt, wobei die inneren Verbindungsanschlüsse des obersten Halbleiterchips durch Flip-Chip-Bonden mit leitfähigem Füllmaterial in Durchgangsöffnungen des darunterliegenden Chips verbunden sind. DOLLAR A Verwendung in der Chippackungstechnologie.
Description
- Die Erfindung bezieht sich auf eine Waferlevel-Stapelchippackung, die durch dreidimensionales Stapeln mehrerer Halbleiterspeicherchips gebildet ist, sowie auf ein Verfahren zu ihrer Herstellung.
- Die jüngeren Entwicklungen in der Elektronik gehen in Richtung Miniaturisierung, d. h. kleinere und dünnere Chips. Um diese dringlichen Anforderungen zu erfüllen, ist ein Typ von Chip-Scale-Packung (CSP) entwickelt worden, der auf Waferlevel unter Verwendung einer Umverteilungstechnik hergestellt wird. Dieser Packungstyp wird als Waferlevel- CSP (WLCSP) bezeichnet. Wie gesagt, benutzt die WLCSP eine Umverteilungstechnik, durch die Elektrodenanschlüsse auf dem Chip zu größeren Anschlussstellen an unterschiedlichen Positionen umgeleitet werden. Auf den umgeleiteten Anschlussstellen werden externe Verbindungsanschlüsse, wie Lotkugeln, gebildet. Für die WLCSP wird eine Reihe von Packungsfertigungsprozessen auf Waferlevel durchgeführt.
- Wie allgemein bekannt, kann ein herkömmlicher Halbleiterwafer Tausende von integrierten Schaltkreischips auf einem Siliziumsubstrat beinhalten. Fig. 1 zeigt schematisch einen herkömmlichen Halbleiterwafer 10, Fig. 2 zeigt eine vergrößerte Draufsicht auf einen Bereich "A" von Fig. 1. Wie aus den Fig. 1 und 2 ersichtlich, weist der Wafer 10 eine Mehrzahl integrierter Schaltkreischips 20 und Trennlinienbereiche 14 zum Separieren der integrierten Schaltkreischips 20 voneinander auf. Chipanschlussstellen 22, die als I/A-Anschlüsse dienen, sind auf jedem Chip 20 ausgebildet. Die Oberfläche des jeweiligen Chips 20 ist ganzflächig mit einer Passivierungsschicht 24, wie einer Nitridschicht, beschichtet, mit Ausnahme der Chipanschlussstellen 22.
- Fig. 3 zeigt in Draufsicht eine herkömmliche Waferlevel-CSP 30 mit Umverteilungsstruktur. Wie aus Fig. 3 ersichtlich, sind externe Verbindungsanschlüsse 36 an anderen Stellen als die Chipanschlussstellen 22 von Fig. 2 angeordnet. Die Chipanschlussstellen 22 werden durch den Umverteilungsprozess zu anderen Positionen umgeleitet, und die externen Verbindungsanschlüsse 36 sind an den umgeleiteten Anschlussstellen angebracht. Nach Abschluss der Herstellung der Packungen auf Waferlevel wird der Wafer 10 entlang der Trennlinienbereiche 14 in eine Mehrzahl von Einheitspackungen entsprechend der Packung 30 zerteilt.
- Fig. 4 zeigt einen Querschnitt durch die Waferlevel-CSP 30 mit Umverteilung von Fig. 3. Wie aus Fig. 4 ersichtlich, sind die Chipanschlussstellen 22 und die Passivierungsschicht 24 an der Oberseite eines Halbleitersubstrats 12 ausgebildet. Auf der Passivierungsschicht 24 befindet sich eine erste Polymerschicht 31, die als mechanischer Spannungspuffer und als dielektrische Schicht fungiert. Eine Unterbarrierenmetall(UBM)-Schicht 32 ist auf die Chipanschlussstellen 22 und die erste Polymerschicht 31 aufgebracht. Auf der UBM-Schicht 32 ist eine Umverteilungsschicht 33 ausgebildet, und auf die Umverteilungsschicht 33 ist eine zweite Polymerschicht 34 aufgebracht. Diese dient als Schutz für die Umverteilungsschicht 33 vor äußeren Einflüssen. Hierbei wird die zweite Polymerschicht 34 teilweise entfernt, um die Umverteilungsschicht 33 freizulegen. Auf den freiliegenden Teil der Umverteilungsschicht 33 wird eine UBM-Schicht 35 aufgebracht, und auf dieser wird der externe Verbindungsanschluss 36 montiert.
- Die oben erläuterte, herkömmliche Waferlevel-CSP beinhaltet eine dünne Polymerschicht, was die elektrischen Eigenschaften beeinträchtigt. Außerdem werden Eingangs- und Ausgangslastfaktor (fan-in und fan- out) nicht geeignet erhalten, da die Anzahl an Chipanschlüssen anwächst und deren Rasterabstand abnimmt.
- Die herkömmliche Waferlevel-CSP, welche die externen Verbindungsanschlüsse auf ihrer einen Oberfläche, einer ersten Oberfläche, aufweist, kann auf eine andere Waferlevel-CSP gestapelt werden, jedoch ist die elektrische Verbindung zwischen den gestapelten CSP nicht einfach. Denn die erste Oberfläche der oberen CSP ist auf die andere, zweite Oberfläche der unteren CSP zu stapeln. Hierbei ist es schwierig, die externen Verbindungsanschlüsse der oberen CSP mit den externen Verbindungsanschlüssen der unteren CSP elektrisch zu verbinden.
- Eine durch Stapeln von Wafern hergestellte Stapel-CSP hat die Schwierigkeit einer Verringerung der Waferausbeute und auch der Stapelpackungsausbeute. Denn schon bei Ausfall eines der Chips der Stapelpackung wird dies als ein Ausfall der Stapel-CSP detektiert, was die Ausbeute der Stapelchippackung verringert.
- Der Erfindung liegt als technisches Problem die Bereitstellung einer Waferlevel-Stapelchippackung und eines Herstellungsverfahrens hierfür zugrunde, die eine vergleichsweise hohe Ausbeute der Waferlevel- Stapelchippackung und die Erzielung eines geeigneten Eingangs- und/oder Ausgangslastfaktors ermöglichen und eine Verschlechterung der elektrischen Eigenschaften verhindern, wie sie sich durch die herkömmliche dünne Polymerschicht ergeben kann.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Waferlevel-Stapelchippackung mit den Merkmalen des Anspruchs 1 sowie eines Verfahrens zur Herstellung einer Waferlevel-Stapelchippackung mit den Merkmalen des Anspruchs 8 oder 9.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
- Fig. 1 eine Draufsicht auf einen herkömmlichen Halbleiterwafer,
- Fig. 2 eine vergrößerte Draufsicht auf einen Bereich "A" von Fig. 1,
- Fig. 3 eine Draufsicht auf eine herkömmliche Waferlevel-CSP mit Umverteilung,
- Fig. 4 eine Querschnittansicht der herkömmlichen Waferlevel-CSP mit Umverteilung von Fig. 3,
- Fig. 5 bis 9 eine schematische Draufsicht auf einen Wafer bzw. Querschnittansichten längs der Linie 6-6 von Fig. 5 in aufeinanderfolgenden Stufen der Herstellung eines Umverteilungs- Substrats als Teil eines ersten erfindungsgemäßen Herstellungsverfahrens für eine Waferlevel-Stapelchippackung,
- Fig. 10 bis 12 Querschnittansichten zur Veranschaulichung aufeinanderfolgender Stufen der Herstellung eines Umverteilungs- Halbleiterchips als weiteren Teil des ersten erfindungsgemäßen Herstellungsverfahrens für eine Waferlevel- Stapelchippackung,
- Fig. 13 bis 27 Querschnittansichten zur Veranschaulichung aufeinanderfolgender Stufen des restlichen Ablaufs des ersten erfindungsgemäßen Herstellungsverfahrens für eine Waferlevel- Stapelchippackung unter dreidimensionalem Stapeln von Umverteilungs-Halbleiterchips auf das Umverteilungs- Substrat und
- Fig. 28 bis 35 Querschnittansichten aufeinanderfolgender Stufen eines zweiten erfindungsgemäßen Herstellungsverfahrens für eine Waferlevel-Stapelchippackung.
- Die Fig. 5 bis 27 veranschaulichen ein erstes erfindungsgemäßes Herstellungsverfahren für eine erfindungsgemäße Waferlevel-Stapelchippackung, wobei die Fig. 5 bis 9 den Verfahrensabschnitt zur Herstellung eines Umverteilungs-Substrats, die Fig. 10 bis 12 den Verfahrensabschnitt zur Herstellung eines Umverteilungs-Halbleiterchips und die Fig. 13 bis 27 den Verfahrensabschnitt zur Herstellung einer Stapelchippackung durch dreidimensionales Stapeln von Umverteilungs-Halbleiterchips auf das Umverteilungs-Substrat illustrieren. Somit umfasst das in den Fig. 5 bis 27 gezeigte erste Herstellungsverfahren für die Waferlevel-Stapelchippackung drei Verfahrensabschnitte, denjenigen zur Herstellung des Umverteilungs-Substrats, denjenigen zur Herstellung eines Umverteilungs-Halbleiterchips und denjenigen zum dreidimensionalen Stapeln mehrerer Umverteilungs-Halbleiterchips auf das Umverteilungs- Substrat.
- Zunächst wird, wie in Fig. 5 gezeigt, ein Halbleitersubstrat 41 bereitgestellt. Dies ist ein Siliziumwafersubstrat im Zustand vor dem FAB- Prozess. Das Halbleitersubstrat 41 beinhaltet Chipmontagebereiche 42 und Trennlinienbereiche 43 zum Separieren der Chipmontagebereiche 42 voneinander. Auf den jeweiligen Chipmontagebereich 42 des Halbleitersubstrats 41 sind Halbleiterchips dreidimensional zu stapeln. Um eine herkömmliche Halbleiterchipfertigungsapparatur verwenden zu können, besitzt das Halbleitersubstrat 41 denselben Durchmesser wie ein herkömmlicher Halbleiterwafer, d. h. sechs Inch oder acht Inch, und vorzugsweise eine Dicke von etwa 675 µm bis 725 µm. Die Abmessung der Chipmontagebereiche 42 ist durch Eingangs- und/oder Ausgangslastfaktor bestimmt. Die Trennlinienbereiche 43 werden auf dem Halbleitersubstrat 41 durch einen Fotoprozess markiert.
- Wie in Fig. 6 dargestellt, wird auf der Oberseite des Halbleitersubstrats 41 eine Unterbarrierenmetall(UBM)-Schicht 44 ausgebildet. Die UBM- Schicht 44 dient zur Haftverbesserung, zur Diffusionsverhinderung und zur Bereitstellung einer Plattierungsbasis. Sie wird durch Elektroplattieren, stromloses Plattieren, Sputtern oder Aufdampfen erzeugt. Sie besteht aus Kupfer (Cu), Nickel (Ni) oder einer Kombination derselben, sie kann alternativ aber auch aus anderen Metallen bestehen. Beispielsweise kann die UBM-Schicht 44 gemäß der Erfindung aus Titan (Ti) oder Chrom (Cr) mit einer Dicke von etwa 30 nm bis 300 nm sowie Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von etwa 200 nm bis 1500 nm bestehen.
- Wie in Fig. 7 gezeigt, wird auf der UBM-Schicht 44 eine erste dielektrische Schicht 45 gebildet. Diese wird teilweise entfernt, um an den entsprechenden Stellen die UBM-Schicht 44 freizulegen. Die entfernten Teile der ersten dielektrischen Schicht 45 entsprechen Bereichen zum Anbringen externer Verbindungsanschlüsse. Die erste dielektrische Schicht 45 dient als thermischer Belastungspuffer und als Dielektrikum. Sie besteht aus Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB) oder Epoxid. Die UBM-Schicht 44 wird mit einem Material, das aus den oben erwähnten Materialien ausgewählt wird, durch ein herkömmliches Aufschleuderbeschichtungsverfahren aufgebracht, wonach das teilweise Entfernen der dielektrischen Schicht 45 durch einen Fotolithografieprozess ausgeführt wird. Die erste dielektrische Schicht 45 besitzt eine Dicke von etwa 2 µm bis 50 µm und wird bei einer Temperatur von etwa 300°C für zwei Stunden gehärtet.
- Im Verfahrensstadium von Fig. 8 wird eine Umverteilungsschicht 47 gebildet. Diese stellt Verdrahtungen zur Umleitung von Chipanschlüssen eines zu stapelnden Halbleiterchips an andere Positionen bereit. Als erstes wird auf den entfernten Bereichen der ersten dielektrischen Schicht 45 durch einen Au-Immersionsprozess eine Au-Immersionsschicht 46 erzeugt. Dann wird auf der ersten dielektrischen Schicht 45 und der Au- Immersionsschicht 46 die Umverteilungsschicht 47 in einem vorgegebenen Muster gebildet. Vor Erzeugung der Umverteilungsschicht 47 wird auf der ersten dielektrischen Schicht 45 und der Au-Immersionsschicht 46 eine UBM-Schicht aus Ti/Cr oder CuINi mit einer Dicke von einigen hundert Nanometer erzeugt. Dann wird darauf eine nicht gezeigte Fotoresistschicht aufgebracht und strukturiert, wonach die Umverteilungsschicht 47 durch Plattieren von Cu/Ni unter Verwendung der Fotoresiststruktur als Maske gebildet wird. Die UBM-Schicht dient hierbei als Plattierungselektrode. Die Umverteilungsschiclht 47 weist eine Dicke von etwa 5 µm auf.
- Im Verfahrensstadium von Fig. 9 wird eine zweite dielektrische Schicht 48 gebildet. Diese dient als Schutz für die Umverteilungsschicht 47 vor äußeren Einflüssen und entspricht im Material und Erzeugungsverfahren der ersten dielektrischen Schicht 45. Speziell wird hierzu Polyimid oder ein anderes Material als Schicht aufgetragen und durch einen Fotolithografieprozess bereichsweise entfernt, so dass Substratkontaktstellen 49 entstehen. Die zweite dielektrische Schicht 48 weist eine Dicke von etwa 2 µm bis 50 µm auf und wird bei einer Temperatur von 300°C für zwei Stunden gehärtet.
- Das solchermaßen bereitgestellte Umverteilunds-Substrat 40 dient als Substrat zum Stapeln von Waferlevel-Halbleiterchips darauf und stellt Mittel zur Umleitung der Chipanschlussstellen der gestapelten Chips zur Verfügung.
- Der Verfahrensabschnitt zur Herstellung eines Umverteilungs-Halbleiterchips beginnt mit dem Bereitstellen eines Halbleiterwafers 50 gemäß Fig. 10. Dieser beinhaltet ein Halbleitersubstrat 51, eine Mehrzahl von Chipanschlussstellen 52 und eine Passivierungsschicht 53. Die Chipanschlussstellen 52 bestehen aus einem Metall, wie Aluminium (AI), und die Passivierungsschicht 53 ist eine Nitridschicht, welche die gesamte Oberseite des Wafers 50 mit Ausnahme der Chipanschlussstellen 52 bedeckt.
- Wie in Fig. 11 dargestellt, wird dann auf der Passivierungsschicht 53 eine Umverteilungsschicht 55 gebildet und elektrisch mit den Chipanschlussstellen 52 verbunden. Dazu wird auf den Chipanschlussstellen 52 und der Passivierungsschicht 53 eine nicht gezeigte UBM-Schicht gebildet, die aus Titan (Ti) oder Chrom (Cr) mit einer Dicke von 30 nm bis 300 nm sowie Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von 200 nm bis 1500 nm darauf besteht. Die Umverteilungsschicht 55 wird dann auf der UBM-Schicht erzeugt und bildet eine Verdrahtungsstruktur zum Umleiten der Chipanschlussstellen 52, wobei sie mit diesen elektrisch verbunden ist. Zum Erzeugen der Umverteilungsschicht 55 wird eine nicht gezeigte Fotoresistschicht aufgebracht und strukturiert, wonach die Umverteilungsschicht 55 durch Plattieren von Kupfer (Cu) oder Nickel (Ni) unter Verwendung der Fotoresiststruktur als Maske gebildet wird. Die UBM-Schicht wird hierbei als Plattierungselektrode benutzt. Die Umverteilungsschicht 55 weist eine Dicke von etwa 5 µm auf.
- Nach abgeschlossener Plattierung wird die Fotoresiststruktur entfernt, und die über die Umfangserstreckung der Umverteilungsschicht 55 hinausgehende UBM-Schicht wird geätzt. Dadurch verbleibt die UBM- Schicht lediglich unter der Umfangserstreckung der Umverteilungsschicht 55.
- Auf der Umverteilungsschicht 55 wird eine Polymerschicht 56 gebildet, die als Schutz für die Umverteilungsschicht 55 vor äußeren Einflüssen dient und im Material und Erzeugungsverfahren der ersten und zweiten dielektrischen Schicht 45, 48 des Umverteilungs-Substrats 40 entspricht. Mit anderen Worten wird hierfür Polyimid oder ein anderes Material aufgebracht und durch einen Fotolithografieprozess bereichsweise entfernt, um die Umverteilungsschicht 55 partiell freizulegen. Die Polymerschicht 56 weist eine Dicke von etwa 2 µm bis 50 µm auf und wird bei einer Temperatur von etwa 300°C für zwei Stunden gehärtet.
- Im von der Polymerschicht 46 freiliegenden Bereich der Umverteilungsschicht 55 werden innere Verbindungsanschlüsse 57 angebracht, wie z. B. Lotkugeln, wodurch das Herstellen der Halaleiterchips auf Waferlevel abgeschlossen ist. Die inneren Verbindungsanschlüsse 57 dienen als Mittel zum elektrischen Verbinden des Halbleiterchips mit dem Umverteilungs-Substrat und als Mittel zum elektrischen Verbinden einer Mehrzahl solcher Halbleiterchips, wenn diese dreidimensional übereinandergestapelt werden.
- Während vorzugsweise eine Lotkugel als innerer Verbindungsanschluss 57 verwendet wird, kann alternativ ein Metallhügel aus Kupfer (Cu), Gold (Au) oder Nickel (Ni) verwendet werden. Der Metallhügel wird durch ein Plattierungsverfahren erzeugt. Die Lotkugel kann durch unterschiedliche Verfahren gebildet werden, wie Plattieren, Kugelplatzierung oder ein Schablonendruckverfahren mit einem anschließenden Aufschmelzprozess. Der Durchmesser der Lotkugel beträgt hierbei etwa 400 µm.
- Wie in Fig. 12 dargestellt, wird der Wafer 50 in eine Mehrzahl von Halbleiterchips 60 entlang des Trennlinienbereichs 54 durch ein Ritz- oder Schneidmittel 64 zerteilt. Der erhaltene Halbleiterchip 60 wird als Waferlevel-CSP (WLCSP) bezeichnet.
- Nachfolgend wird der restliche Verfahrensablauf zur Herstellung einer Stapelchippackung unter Verwendung des Umverteilungs-Substrats und der Waferlevel-Halbleiterchips erläutert, wobei nur Chips verwendet werden, die getestet und als fehlerfrei detektiert wurden. Da auf das Umverteilungs-Substrat mehrere Halbleiterchips dreidimensional übereinandergestapelt werden, werden die Halbleiterchips ihrer Reihenfolge nach als ein erster, zweiter und dritter Halbleiterchip bezeichnet, d. h. der unterste Chip ist der erste Halbleiterchip. Mit Ausnahme des obersten Halbleiterchips haben die übrigen zu stapelnden Halbleiterchips die gleiche Konfiguration. Daher werden die übrigen Halbleiterchips vorliegend auch sämtlich als untere Halbleiterchips bezeichnet.
- Wie in Fig. 13 dargestellt, wird zunächst auf dem Umverteilungs- Substrat 40 eine erste Metallwandung 71 gebildet. Dazu wird auf dem Umverteilungs-Substrat 40 eine UBM-Schicht 72 erzeugt, auf der dann über dem Trennlinienbereich 43 des Umverteilungs-Substrats 40 die erste Metallwandung 71 mit einer vorgegebenen Dicke erzeugt wird. Die UBM-Schicht 72 besteht aus Titan (Ti) oder Chrom (Cr) mit einer Dicke von 30 nm bis 300 nm sowie Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von 200 nm bis 1500 nm. Die erste Metallwandung 71 besteht aus Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von 20 µm bis 150 µm und wird durch ein Elektroplattierverfahren erzeugt. Dann werden die Bereiche der UBM-Schicht 72 außerhalb des Umfangs der ersten Metallwandung 71 entfernt. Die erste Metallwandung 71 dient als Barriere beim Polieren in einem späteren Rückschleifprozess und als Abdeckung zum Abführen von Wärme, die von den gestapelten Halbleiterchips erzeugt wird, und zum Schutz der gestapelten Halbleiterchips.
- Fig. 14 zeigt das Montieren eines ersten Halbleiterchips 60a auf dem Umverteilungs-Substrat 40. Erste innere Verbindungsanschlüsse 57a des ersten Halbleiterchips 60a werden durch Flip-Chip-Bonden mit den Substratkontaktstellen 49 des Umverteilungs-Substrats 40 verbunden, wodurch der erste Halbleiterchip 60a auf dem Umverteilungs-Substrat 40 montiert wird.
- Fig. 15 veranschaulicht die Durchführung eines Unterfüllungsschritts. Dabei wird der Flip-Chip-Bondbereich zwischen dem Umverteilungs- Substrat 40 und dem ersten Halbleiterchip 60a durch ein Unterfüllungsverfahren mit einem flüssigen Gießharz gefüllt, wodurch eine erste Füllschicht 81 gebildet wird. Diese schützt den Flip-Chip-Bondbereich vor äußeren Einflüssen. Da die Metallwandung T1 niedriger als der erste Halbleiterchip 60a ist, wird die erste Metallwandung 71 von der ersten Füllschicht 81 begraben.
- Wie aus Fig. 16 ersichtlich, wird die obenliegende Rückseite des ersten Halbleiterchips 60a anschließend abgeschliffen, um die Dicke der Packung zu minimieren. Mit der Rückseite des ersten Halbleiterchips 60a wird auch die erste Füllschicht 81 abgeschliffen, so dass die Rückseite des ersten Halbleiterchips 60a koplanar zur Oberseite der ersten Metallwandung 71 wird. Der Rückschleifschritt kann durch ein Aufschleuderätzverfahren, ein Trockenätzverfahren oder ein Verfahren chemischmechanischen Polierens (CMP) durchgeführt werden. Das Rückschleifen des ersten Halbleiterchips 60a reduziert dlie Dicke der Packung und erleichtert die Bildung von Durchgangsöffnungen im ersten Halbleiterchip 60a.
- Fig. 17 veranschaulicht die Erzeugung von Durchgangsöffnungen 58a im ersten Halbleiterchip 60a. Die Durchgangsöffnungen 58a entsprechen den ersten inneren Verbindungsanschlüssen 57a und werden durch bereichsweises Entfernen des ersten Halbleitersubstrats 51a und der Passivierungsschicht 53a durch ein Trocken- oder Nassätzverfahren gebildet, was die Umverteilungsschicht 55a des Chips 60a freilegt. Der Innendurchmesser der Durchgangsöffnungen 58a beträgt etwa 10 µm bis 100 µm.
- Wie in Fig. 18 dargestellt, werden die Durchgangsöffnungen 58a des ersten Halbleiterchips 60a mit einem ersten leitfähigen Füllmaterial 59a durch ein Elektroplattierverfahren unter Verwendung von Kupfer (Cu) oder Nickel (Ni) gefüllt.
- Im Verfahrensstadium von Fig. 19 wird auf dem ersten Halbleiterchip 60a eine erste Emissionsmetallschicht 73a gebildet. Dazu wird zunächst eine UBM-Schicht 74 auf dem ersten Halbleiterchip 60a, der ersten Füllschicht 81 und der ersten Metallwandung 71 aufgebracht, wonach die erste Emissionsmetallschicht 73 mit einer vorgegebenen Dicke auf der UBM-Schicht 74 gebildet wird. Die UBM-Schicht 74 besteht aus Titan (Ti) oder Chrom (Cr) mit einer Dicke von 30 nm bis 300 nm sowie Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von 200 nm bis 1500 nm. Die erste Emissionsmetallschicht 73a besteht aus Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von etwa 3 µm bis 50 µm und wird durch ein Elektroplattierverfahren aufgebracht. Dabei sind die übrigen Bereiche außer denjenigen für die Durchgangsöffnungen 58a, die mit dem ersten leitfähigen Füllmaterial 59a gefüllt sind, d. h. die Rückseite des ersten Halbleiterchips 60a, die erste Füllschicht 81 und die erste Metallwandung 71, voneinander elektrisch isoliert. Daher werden nur Bereiche der ersten Emissionsmetallschicht 73a entfernt, die außerhalb des Umfangs des ersten leitfähigen Füllmaterials 59a liegen.
- Wie in Fig. 20 dargestellt, wird auf der ersten Emissionsmetallschicht 73a eine zweite Metallwandung 75 in der gleichen Weise wie die erste Metallwandung 71 gebildet. Die zweite Metallwandung 75 entspricht somit der ersten Metallwandung 71. Bei der Bildung der zweiten Metallwandung 75 wird wiederum eine UBM-Schicht 76 benutzt.
- Im Verfahrensstadium von Fig. 21 wird der zweite Halbleiterchip 60b in derselben Weise wie der erste Halbleiterchip 60a montiert. Zweite innere Verbindungsanschlüsse 57b des zweiten Halbleiterchips 60b werden durch Flip-Chip-Bonden mit der ersten Emissionsmetallschicht 73a über dem ersten Füllmaterial 59a verbunden. Dann wird eine zweite Füllschicht 82 gebildet, und die oben liegende Rückseite des zweiten Halbleiterchips 60b und die zweite Füllschicht 82 werden abgeschliffen.
- Im Verfahrensstadium von Fig. 22 wird der dritte Halbleiterchip 60c in der gleichen Weise wie der erste und zweite Halbleiterchip 60a, 60b montiert. Dritte innere Verbindungsanschlüsse 57c des dritten Halbleiterchips 60c werden durch Flip-Chip-Bonden mit einer zweiten Emissionsmetallschicht 73b über einem zweiten Füllmaterial 59b verbunden. Dann wird eine dritte Füllschicht 83 gebildet, und die oben liegende Rückseite des dritten Halbleiterchips 60c und die dritte Füllschicht 83 werden abgeschliffen.
- Im Verfahrensstadium von Fig. 23 wird auf dem dritten Halbleiterchip 60c eine Deckmetallschicht 77 gebildet. Dazu wird zuerst auf dem dritten Halbleiterchip 60c eine UBM-Schicht 78 gebildet, auf welcher dann die Deckmetallschicht 77 mit einer vorgegebenen Dicke aufgebracht wird. Die UBM-Schicht 78 besteht aus Titan (Ti) oder Chrom (Cr) mit einer Dicke von 30 nm bis 300 nm sowie Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von 200 nm bis 1500 nm. Die Deckmetallschicht 77 besteht aus Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von etwa 20 µm bis 150 µm und wird durch einen Elektroplattierprozess erzeugt.
- Um die oben beschriebene Stapelchippackung auf dem Umverteilungs- Substrat in einzelne Stapelchippackungen zu zerteilen, werden zwei Trennschritte und ein Nassätzschritt nacheinander ausgeführt, wie im folgenden erläutert. Fig. 24 zeigt einen ersten Trennschritt, bei dem die Waferlevel-Stapelchippackung auf dem Umverteilungs-Substrat 40 entlang des Trennlinienbereichs 43 von der Deckmetallschicht 77 bis zur ersten dielektrischen Schicht 45 und zur zweiten dielektrischen Schicht 48 unter der ersten Metallwandung 71 eingeschnitten wird. Dann wird auf der Oberseite der Deckmetallschicht 77 und der Schnittflächen durch einen Au-Immersionsprozess eine Au-Immersionsschicht 61 gebildet, um die Schnittflächen und die Oberseite der Deckmetallschicht 77 vor einer Schädigung durch eine Ätzlösung zu schützen, die in einem späteren Nassätzschritt verwendet wird.
- Fig. 25 zeigt einen zweiten Trennschritt, bei dem das Substrat 41 des Umverteilungs-Substrats 40 entlang des Trennlinienbereichs 43 bis zu einer vorgegebenen Tiefe eingeschnitten wird.
- Fig. 26 zeigt einen anschließenden Nassätzschritt, bei dem die UBM- Schicht 44 (siehe Fig. 25) und das Substrat 41 unter der ersten dielektrischen Schicht 45 durch ein Nassätzverfahren entfernt werden, wodurch die einzelnen Stapelchippackungen erhalten werden. Die Umverteilungsschicht 47 des Umverteilungs-Substrats 40 ist durch die dielektrische Schicht 45 und die Au-Immersionsschicht 46 geschützt. Die Metallwandungen, die Emissionsmetallschichten und die Deckmetallschicht bilden eine Metallbarriere. Zweck des ersten Trennschritts ist die Bildung der Au-Immersionsschicht 61, um die Schnittflächen und die Oberseite der Deckmetallschicht 77 vor einer Schädigung durch eine Ätzlösung in einem nachfolgenden Nassätzschritt zu schützen.
- Im Verfahrensstadium von Fig. 27 wird auf der Au-Immersionsschicht 46 der freigelegten Umverteilungsschicht 47 ein externer Verbindungsanschluss 90 gebildet, z. B. eine Lotkugel, wodurch eine Stapelchippackung 100 erhalten wird. Die externen Verbindungsanschlüsse 90 entsprechen den inneren Verbindungsanschlüssen der Halbleiterchips in Material und Herstellungsverfahren.
- Beim ersten erfindungsgemäßen Ausführungsbeispiel sind somit die dreidimensional zu stapelnden Halbleiterchips 60a, 60b, 60c elektrisch miteinander über die Durchgangsöffnungen verbunden, die mit den leitfähigen Füllmaterialien 59a, 59b, 59c gefüllt sind, wodurch die entsprechende Stapelchippackung 100 erhalten wird. Außerdem benutzt die Stapelchippackung 100 gemäß dem ersten gezeigten Ausführungsbeispiel der Erfindung die getesteten und für gut befundenen Halbleiterchips 60a, 60b, 60c, so dass Ausfälle der gestapelten Chippackung aufgrund einer Verwendung defekter Chips vermieden werden.
- Die Füllschicht ist zwischen dem ersten Halbleiterchip 60a und dem Umverteilungs-Substrat 40, zwischen dem ersten Halbleiterchip 60a und dem zweiten Halbleiterchip 60b sowie zwischen dem Halbleiterchip 60b und dem dritten Halbleiterchip 60c gebildet. Daher tritt die Füllschicht zur Polymerschicht hinzu und verbessert die elektrischen Eigenschaften.
- Außerdem emittieren die zwischen den ersten, zweiten und dritten Halbleiterchip 60a, 60b, 60c zwischengefügten Emissionsmetallschichten effektiv Wärme, die in der Stapelchippackung 100 generiert wird, was ebenfalls die elektrischen Eigenschaften verbessert. Des weiteren verbessert die Erfindung die elektrischen Eigenschaften der Stapelchippackung 100 auch dadurch beträchtlich, dass die Emissionsmetallschichten elektrisch als Masse benutzt werden können.
- Während das erste Ausführungsbeispiel der Erfindung, wie beschrieben, eine Stapelchippackung eines Eingangslastfaktortyps beinhaltet, kann alternativ eine Stapelchippackung von einem Ausgangslastfaktortyp erzielt werden. Ein entsprechendes zweites Ausführungsbeispiel der Erfindung wird nachfolgend beschrieben.
- Die Fig. 28 bis 35 veranschaulichen ein zugehöriges Herstellungsverfahren für eine zweite erfindungsgemäße Waferlevel-Stapelchippackung. Dabei entsprechen die Schritte zum Herstellen eines Umverteilungs- Substrats und zur Herstellung eines Umverteilungs-Halbleiterchips für dieses zweite Ausführungsbeispiel denjenigen für das oben beschriebene erste Ausführungsbeispiel, worauf verwiesen werden kann.
- Im Verfahrensstadium von Fig. 28 wird ein erster Halbleiterchip 160a auf einem Umverteilungs-Substrat 140 montiert, das ein Substrat 141 mit Trennlinienbereich 143 und eine UBM-Schicht 144 aufweist. Erste innere Verbindungsanschlüsse 157a des ersten Halaleiterchips 160a werden durch Flip-Chip-Bonden mit Substratkontaktstellen 149 des Umverteilungs-Substrats 140 verbunden, wodurch der erste Halbleiterchip 160a auf dem Umverteilungs-Substrat 140 montiert wird. Um das Ausgangslastmerkmal zu erhalten, erstreckt sich eine Umverteilungsschicht 147 zum Trennlinienbereich 143 des Umverteilungs-Substrats 140.
- Fig. 29 zeigt die Durchführung eines Unterfüllungsschrittes. Der Flip- Chip-Bondbereich zwischen dem Umverteilungs-Substrat 140 und dem ersten Halbleiterchip 160a wird durch ein Unterfüllungsverfahren mit einem flüssigen Gießharz gefüllt, wodurch eine erste Füllschicht 181 gebildet wird. Diese schützt den Flip-Chip-Bondbereich vor äußeren Einflüssen. Dann werden die obenliegende Rückseite des ersten Halbleiterchips 160a und die erste Füllschicht 181 abgeschliffen, wodurch die Dicke der Packung minimiert wird. Nach dem Rückschleifprozess weist der erste Halbleiterchip 160a eine Dicke von etwa 20 µm bis 150 µm auf.
- Im Verfahrensstadium von Fig. 30 werden im ersten Halbleiterchip 160a Durchgangsöffnungen 158a erzeugt. Die Durchgangsöffnungen 158a entsprechen den ersten inneren Verbindungsanschlüssen 157a und werden durch bereichsweises Entfernen eines ersten Halbleitersubstrats 151a und einer Passivierungsschicht 153a durch ein Trocken- oder Nassätzverfahren erzeugt. Der Innendurchmesser der Durchgangsöffnung 158a beträgt etwa 10 µm bis 100 µm. Die Durchgangsöffnungen 158a werden mit einem ersten leitfähigen Füllmaterial 159a durch ein Elektroplattierverfahren unter Verwendung von Kupfer (Cu) oder Nickel (Ni) gefüllt.
- Im Verfahrensstadium von Fig. 31 wird ein zweiter Halbleiterchip 160b montiert. Dies geschieht in derselben Weise wie beim ersten Halbleiterchip 160a unter Verwendung einer zweiten Füllschicht 182. Zweite innere Verbindungsanschlüsse 157b des zweiten Halbleiterchips 160b werden durch Flip-Chip-Bonden mit dem ersten Füllmaterial 159a verbunden.
- Im Verfahrensstadium von Fig. 32 wird ein dritter Halbleiterchip 160c in derselben Weise wie der erste und zweite Halbleiterchip 160a, 160b montiert. Dritte innere Verbindungsanschlüsse 157c des dritten Halbleiterchips 160c werden durch Flip-Chip-Bonden mit einem zweiten Füllmaterial 159b verbunden. Dann wird eine dritte Füllschicht 183 aufgebracht, und die Rückseite des dritten Halbleiterchips 160c und die dritte Füllschicht 183 werden abgeschliffen.
- Um die oben beschriebene Stapelchippackung auf dem Umverteilungs- Substrat in einzelne Stapelchippackungen zu zerteilen, wird ein nachfolgend beschriebener Trennschritt ausgeführt. Durch diesen wird, wie in Fig. 33 dargestellt, die Waferlevel-Stapelchippackung auf dem Umverteilungs-Substrat 140 entlang des Trennlinienbereichs 143 bis zum Substrat 141 eingeschnitten. Im Gegensatz zum oben beschriebenen ersten erfindungsgemäßen Ausführungsbeispiel, das zwei Trennschritte umfasst, kann somit bei dieser zweiten erfindungsgemäßen Ausführungsform die Waferlevel-Stapelchippackung durch einen einzigen Trennschritt in eine Mehrzahl einzelner Stapelchippackungen unterteilt werden.
- Im Verfahrensstadium der Fig. 34 werden die UBM-Schichten 144 (siehe Fig. 33) und das Substrat 141 durch ein Nassätzverfahren entfernt, wodurch die einzelnen Stapelchippackungen erhalten werden.
- Dann wird, wie in Fig. 35 dargestellt, eine Metallabdeckung 170 auf die gesamte Oberfläche der Stapelchippackung mit Ausnahme der Unterseite des Umverteilungs-Substrats 140 aufgebracht. Auf einer Au- Immersionsschicht 146 im freigelegten Bereich der Umverteilungsschicht 147 wird ein externer Verbindungsanschluss 190, z. B. eine Lotkugel, ausgebildet, wodurch eine fertige Stapelchippackung 200 erhalten wird.
- Die zweite erfindungsgemäßen Ausführungsform unterscheidet sich von der ersten dadurch, dass keine Metallwandungen gebildet werden und die separierte individuelle Stapelchippackung 200 durch die metallische Abdeckung beschichtet ist. Mit anderen Worten verwendet die zweite erfindungsgemäße Ausführungsform ein Umverteilungs-Substrat gemäß einem Ausgangslasttyp, so dass eine Stapelchippackung vom Ausgangslasttyp erhalten wird.
- Wie die oben beschriebenen Ausführungsbeispiele deutlich machen, werden bei der Erfindung eine Mehrzahl von Waferlevel-Halbleiterchips, die dreidimensional zu stapeln sind, elektrisch miteinander durch die leitfähigen Füllmaterialien verbunden, um auf diese Weise eine Stapelchippackung unter Verwendung von Waferlevel-CSPs (WLCSPs) zu erhalten. Außerdem benutzt die erfindungsgemäße Stapelchippackung getestete und für gut befundene Halbleiterchips, was Ausfälle der Stapelchippackungen durch Verwenden defekter einzelner Chips vermeidet und dementsprechend die Ausbeute verbessert.
- Die Füllschicht wird zwischen dem ersten Halbleiterchip und dem Umverteilungs-Substrat, zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip sowie zwischen dem zweiten Halbleiterchip und dem dritten Halbleiterchip gebildet. Die Füllschicht tritt somit zur Polymerschicht hinzu und verhindert eine Verschlechterung der elektrischen Eigenschaften, wie sie durch die herkömmliche dünne Polymerschicht verursacht werden kann. Außerdem führt die zwischen die Halbleiterchips eingefügte Emissionsmetallschicht effektiv Wärme ab, die von der Stapelchippackung erzeugt wird, was die elektrischen Eigenschaften ebenfalls verbessert. Die Erfindung verbessert auch deshalb die elektrischen Eigenschaften der Stapelchippackung merklich, weil die Emissionsmetallschicht elektrisch als Masse verwendet werden kann. Die Erfindung stellt Waferlevel-Stapelchippackungen sowohl vom Eingangslastfaktortyp als auch vom Ausgangslastfaktortyp zur Verfügung.
Claims (16)
1. Waferlevel-Stapelchippackung mit mehreren, dreidimensional
gestapelten Halbleiterchips,
gekennzeichnet durch
a) ein Umverteilungs-Substrat (40) mit
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (47) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (49), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (47) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (49), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
b) wenigstens einen unteren, dreidimensional auf das
Umverteilungs-Substrat zu stapelnden Halbleiterchip (60a) mit
einem Halbleitersubstrat (51a),
einer Passivierungsschicht (53a) auf der Oberseite des Substrats,
einer Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden,
einer Umverteilungsschicht (55a) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
einer Polymerschicht (56) auf der Passivierungsschicht und der Umverteilungsschicht mit Durchführungsöffnungen zum partiellen Freilegen der Umverteilungsschicht, wobei die Durchgangsöffnungen den Substratkontaktstellen entsprechen,
inneren Verbindungsanschlüssen (57a), die über die Durchgangsöffnungen auf der freiliegenden Umverteilungsschicht gebildet und mit dieser elektrisch verbunden sind, und
einem leitfähigen Füllmaterial (59a) zum Füllen der Durchgangsöffnungen,
einem Halbleitersubstrat (51a),
einer Passivierungsschicht (53a) auf der Oberseite des Substrats,
einer Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden,
einer Umverteilungsschicht (55a) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
einer Polymerschicht (56) auf der Passivierungsschicht und der Umverteilungsschicht mit Durchführungsöffnungen zum partiellen Freilegen der Umverteilungsschicht, wobei die Durchgangsöffnungen den Substratkontaktstellen entsprechen,
inneren Verbindungsanschlüssen (57a), die über die Durchgangsöffnungen auf der freiliegenden Umverteilungsschicht gebildet und mit dieser elektrisch verbunden sind, und
einem leitfähigen Füllmaterial (59a) zum Füllen der Durchgangsöffnungen,
c) einen obenliegenden Halbleiterchip (60c) mit
einem Halbleitersubstrat (51),
einer Passivierungsschicht (53) auf der Oberseite des Substrats, einer Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden,
einer Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
einer Polymerschicht (56) auf der Passivierungsschicht und der Umverteilungsschicht mit Durchführungsöffnungen zum partiellen Freilegen der Umverteilungsschicht, wobei die Durchgangsöffnungen den Substratkontaktstellen entsprechen, und
inneren Verbindungsanschlüssen (57c), die über die Durchgangsöffnungen auf der freiliegenden Umverteilungsschicht gebildet und mit dieser elektrisch verbunden sind,
einem Halbleitersubstrat (51),
einer Passivierungsschicht (53) auf der Oberseite des Substrats, einer Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden,
einer Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
einer Polymerschicht (56) auf der Passivierungsschicht und der Umverteilungsschicht mit Durchführungsöffnungen zum partiellen Freilegen der Umverteilungsschicht, wobei die Durchgangsöffnungen den Substratkontaktstellen entsprechen, und
inneren Verbindungsanschlüssen (57c), die über die Durchgangsöffnungen auf der freiliegenden Umverteilungsschicht gebildet und mit dieser elektrisch verbunden sind,
d) eine Füllschicht (81, 82, 83) zum Füllen von Bereichen
zwischen den zu stapelnden Chips, um die inneren
Verbindungsanschlüsse zu schützen,
e) eine Metallbedeckung (77) zum Beschichten der Oberflächen
des unteren Halbleiterchips, des oberen Halbleiterchips und des
Umverteilungs-Substrats mit Ausnahme der ersten dielektrischen
Schicht des Umverteilungs-Substrats und
f) externe Verbindungsanschlüsse (90), die auf der von der
ersten dielektrischen Schicht des Umverteilungs-Substrats
freigelassenen Umverteilungsschicht gebildet und mit dieser elektrisch
verbunden sind, wobei die inneren Verbindungsanschlüsse des
obersten Halbleiterchips durch Flip-Chip-Bonden mit dem die
Durchgangsöffnungen füllenden, leitfähigen Füllmaterial des
unteren Halbleiterchips verbunden sind.
2. Waferlevel-Stapelchippackung nach Anspruch 1, weiter dadurch
gekennzeichnet, dass die Füllschicht folgende Teile umfasst:
eine erste Füllschicht (81) zum Füllen eines Bereichs zwischen dem Umverteilungs-Substrat und dem unteren Halbleiterchip, um die inneren Verbindungsanschlüsse zu schützen, die durch Flip- Chip-Bonden mit dem Umverteilungs-Substrat verbunden sind,
eine zweite Füllschicht (82) zum Füllen eines Bereichs zwischen zwei übereinanderliegenden unteren Halbleiterchips, um die inneren Verbindungsanschlüsse der unteren Halbleiterchips zu schützen, und
eine dritte Füllschicht (83) zum Füllen eines Bereichs zwischen dem obersten Halbleiterchip und dem darunterliegenden unteren Halbleiterchip, um die inneren Verbindungsanschlüsse des obersten Halbleiterchips zu schützen.
eine erste Füllschicht (81) zum Füllen eines Bereichs zwischen dem Umverteilungs-Substrat und dem unteren Halbleiterchip, um die inneren Verbindungsanschlüsse zu schützen, die durch Flip- Chip-Bonden mit dem Umverteilungs-Substrat verbunden sind,
eine zweite Füllschicht (82) zum Füllen eines Bereichs zwischen zwei übereinanderliegenden unteren Halbleiterchips, um die inneren Verbindungsanschlüsse der unteren Halbleiterchips zu schützen, und
eine dritte Füllschicht (83) zum Füllen eines Bereichs zwischen dem obersten Halbleiterchip und dem darunterliegenden unteren Halbleiterchip, um die inneren Verbindungsanschlüsse des obersten Halbleiterchips zu schützen.
3. Waferlevel-Stapelchippackung nach Anspruch 1 oder 2, weiter
gekennzeichnet durch eine Emissionsmetallschicht (73a, 73b) auf
dem unteren Halbleiterchip und der Füllschicht, um das leitfähige
Füllmaterial von anderen Elementen elektrisch zu isolieren, wobei
die Emissionsmetallschicht mit der Metallbedeckung verbunden
ist.
4. Waferlevel-Stapelchippackung nach Anspruch 3, weiter dadurch
gekennzeichnet, dass die inneren Verbindungsanschlüsse des
unteren und des obersten Halbleiterchips durch Flip-Chip-Bonden
mit der Emissionsmetallschicht über dem leitfähigen Füllmaterial
verbunden sind.
5. Waferlevel-Stapelchippackung nach Anspruch 3 oder 4, weiter
dadurch gekennzeichnet, dass die Emissionsmetallschicht eine
Plattierungsschicht aus Titan (Ti) oder Chrom (Cr) mit einer Dicke
von einigen hundert Nanometern oder weniger sowie aus Kupfer
(Cu) oder Nickel (Ni) mit einer Dicke von einigen hundert
Nanometern bis einigen Mikrometern ist.
6. Waferlevel-Stapelchippackung nach einem der Ansprüche 3 bis 5,
weiter dadurch gekennzeichnet, dass die Metallbedeckung
folgende Bestandteile umfasst:
eine erste Metallwandung (71) auf dem Umverteilungs-Substrat außerhalb der Umfangserstreckung des unteren Halbleiterchips,
eine zweite Metallwandung (75) auf der Emissionsmetallschicht entsprechend der ersten Metallwandung und
eine Deckmetallschicht (77) auf der zweiten Metallwandung und dem obersten Halbleiterchip.
eine erste Metallwandung (71) auf dem Umverteilungs-Substrat außerhalb der Umfangserstreckung des unteren Halbleiterchips,
eine zweite Metallwandung (75) auf der Emissionsmetallschicht entsprechend der ersten Metallwandung und
eine Deckmetallschicht (77) auf der zweiten Metallwandung und dem obersten Halbleiterchip.
7. Waferlevel-Stapelchippackung nach Anspruch 6, weiter dadurch
gekennzeichnet, dass die erste und die zweite Metallwandung aus
Plattierungsschichten gebildet sind, die aus Kupfer (Cu) oder
Nickel (Ni) mit einer Dicke von etwa 20 µm bis 150 µm bestehen.
8. Verfahren zur Herstellung einer Waferlevel-Stapelchippackung,
gekennzeichnet durch folgende Schritte:
a) Bereitstellen eines ersten Halbleiterchips und eines zweiten
Halbleiterchips, die jeweils folgende Elemente aufweisen:
ein Halbleitersubstrat (51),
eine Passivierungsschicht (53) auf der Oberseite des Substrats,
eine Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden, und
eine Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
ein Halbleitersubstrat (51),
eine Passivierungsschicht (53) auf der Oberseite des Substrats,
eine Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden, und
eine Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
b) Bereitstellen eines Umverteilungs-Substrats (40) mit
einem Halbleitersubstrat (41) mit Chipmontagebereichen zum dreidimensionalen Stapeln des ersten und zweiten Halbleiterchips und mit Trennlinienbereichen (43) zum Separieren der Chipmontagebereiche voneinander,
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (47) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (49), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
einem Halbleitersubstrat (41) mit Chipmontagebereichen zum dreidimensionalen Stapeln des ersten und zweiten Halbleiterchips und mit Trennlinienbereichen (43) zum Separieren der Chipmontagebereiche voneinander,
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (47) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (49), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
c) Bilden einer ersten Metallwandung (71) in einer
vorgegebenen Tiefe entlang des jeweiligen Trennlinienbereichs des
Umverteilungs-Substrats,
d) Flip-Chip-Bonden erster innerer Verbindungsanschlüsse
(57a) des ersten Halbleiterchips mit den Substratkontaktstellen
des Umverteilungs-Substrats,
e) Füllen des Flip-Chip-Bondbereichs zwischen dem ersten
Halbleiterchip und dem Umverteilungs-Substrat mit einem
flüssigen Gießharz zur Bildung einer ersten Füllschicht (81),
f) Abschleifen der Rückseite des ersten Halbleiterchips und der
ersten Füllschicht, so dass die Oberseite der ersten
Metallwandung freigelegt wird,
g) Erzeugen von Durchgangsöffnungen (58a) auf der
Umverteilungsschicht des ersten Halbleiterchips und Füllen der
Durchgangsöffnungen mit einem leitfähigen Füllmaterial,
h) Bilden einer zweiten Metallwandung (75) entsprechend der
ersten Metallwandung,
i) Flip-Chip-Bonden zweiter innerer Verbindungsanschlüsse
(57b) des zweiten Halbleiterchips mit dem leitfähigen, die
Durchgangsöffnungen füllenden Füllmaterial,
j) Füllen des Flip-Chip-Bondbereichs zwischen dem ersten und
dem zweiten Halbleiterchip mit einem flüssigen Gießharz unter
Bildung einer zweiten Füllschicht (82),
k) Abschleifen der Rückseite des zweiten Halbleiterchips und
der zweiten Füllschicht, so dass die Oberseite der zweiten
Metallwandung freigelegt wird,
l) Einbringen eines Trennschnitts entlang des
Trennlinienbereichs von der zweiten Metallwandung bis zum Halbleitersubstrat
des Umverteilungssubstrats in einer vorgegebenen Tiefe,
m) Auftrennen in einzelne Stapelchippackungen (100) durch
Ätzen des Halbleitersubstrats des Umverteilungs-Substrats und
n) Erzeugen externer Verbindungsanschlüsse (90) auf der
freigelegten Umverteilungsschicht der Substratkontaktstellen.
9. Verfahren zur Herstellung einer Waferlevel-Stapelchippackung,
gekennzeichnet durch folgende Schritte:
a) Bereitstellen eines ersten Halbleiterchips und eines zweiten
Halbleiterchips, die jeweils folgende Elemente aufweisen:
ein Halbleitersubstrat (51),
eine Passivierungsschicht (53) auf der Oberseite des Substrats,
eine Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden, und
eine Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
ein Halbleitersubstrat (51),
eine Passivierungsschicht (53) auf der Oberseite des Substrats,
eine Mehrzahl von Chipanschlussstellen (52), die von der Passivierungsschicht freigelassen werden, und
eine Umverteilungsschicht (55) vorgegebener Struktur auf der Passivierungsschicht und in elektrischer Verbindung mit den Chipanschlussstellen,
b) Bereitstellen eines Umverteilungs-Substrats (140) mit
einem Halbleitersubstrat (141) mit Chipmontagebereichen zum dreidimensionalen Stapeln des ersten und zweiten Halbleiterchips und mit Trennlinienbereichen (143) zum Separieren der Chipmontagebereiche voneinander,
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (147) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (149), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
einem Halbleitersubstrat (141) mit Chipmontagebereichen zum dreidimensionalen Stapeln des ersten und zweiten Halbleiterchips und mit Trennlinienbereichen (143) zum Separieren der Chipmontagebereiche voneinander,
einer ersten dielektrischen Schicht (45) vorgegebener Struktur,
einer Umverteilungsschicht (147) vorgegebener Struktur auf der ersten dielektrischen Schicht,
einer zweiten dielektrischen Schicht (48) auf der ersten dielektrischen Schicht und der Umverteilungsschicht und
Substratkontaktstellen (149), die von der zweiten dielektrischen Schicht freigelassen werden und mit der Umverteilungsschicht verbunden sind,
c) Flip-Chip-Bonden erster innerer Verbindungsanschlüsse
(157a) des ersten Halbleiterchips mit den Substratkontaktstellen
des Umverteilungs-Substrats,
d) Füllen des Flip-Chip-Bondbereichs zwischen dem ersten
Halbleiterchip und dem Umverteilungs-Substrat mit einem
flüssigen Gießharz zur Bildung einer ersten Füllschicht (181),
e) Abschleifen der Rückseite des ersten Halbleiterchips und der
ersten Füllschicht,
f) Erzeugen von Durchgangsöffnungen (158a) auf der
Umverteilungsschicht des ersten Halbleiterchips und Füllen der
Durchgangsöffnungen mit einem leitfähigen Füllmaterial,
g) Flip-Chip-Bonden zweiter innerer Verbindungsanschlüsse
(157b) des zweiten Halbleiterchips an das leitfähige, die
Durchgangsöffnungen füllende Füllmaterial,
h) Füllen des Flip-Chip-Bondbereichs zwischen dem ersten und
dem zweiten Halbleiterchip mit einem flüssigen Gießharz unter
Bildung einer zweiten Füllschicht (182),
i) Abschleifen der Rückseite des zweiten Halbleiterchips und der
zweiten Füllschicht,
j) Einbringen eines Trennschnitts entlang des
Trennlinienbereichs in einer vorgegebenen Tiefe bis zum Halbleitersubstrat des
Umverteilungs-Substrats,
k) Auftrennen in einzelne Stapelchippackungen (200) durch
Ätzen des Halbleitersubstrats des Umverteilungs-Substrats,
l) Erzeugen einer Metallabdeckung (170), welche die
Außenflächen der Stapelchippackung mit Ausnahme der ersten
dielektrischen Schicht des Umverteilungs-Substrats bedeckt, und
m) Erzeugen externer Verbindungsanschlüsse (190) auf der
freiliegenden Umverteilungsschicht der Substratkontaktstellen.
10. Verfahren nach Anspruch 8 oder 9, weiter dadurch
gekennzeichnet, dass der Schritt zur Bereitstellung eines ersten und eines
zweiten Halbleiterchips folgende Teilschritte umfasst:
1. Bereitstellen eines Wafers mit einem Halbleitersubstrat (51),
einer Passivierungsschicht (53) auf dem Halbleitersubstrat und mit
einer Mehrzahl von Chipanschlussstellen (52), die von der
Passivierungsschicht freigelassen werden,
2. Ausbilden einer Umverteilungsschicht (55) vorgegebener
Struktur auf der Passivierungsschicht und in elektrischer
Verbindung mit den Chipanschlussstellen,
3. Ausbilden einer Polymerschicht (56) auf der
Passivierungsschicht und der Umverteilungsschicht und
4. Erzeugen innerer Verbindungsanschlüsse (57) auf der von
der Polymerschicht freigelassenen Passivierungsschicht.
11. Verfahren nach einem der Ansprüche 78 bis 10, weiter dadurch
gekennzeichnet, dass der Schritt zur Bereitstellung eines
Umverteilungs-Substrats folgende Teilschritte umfasst:
1. Bereitstellen eines Siliziumsubstrats (41) mit
Chipmontagebereichen (42) und Trennlinienbereichen (43) zum Separieren der
Chipmontagebereiche voneinander,
2. Ausbilden einer ersten dielektrischen Schicht (45)
vorgegebener Struktur auf dem Siliziumsubstrat,
3. Ausbilden einer Umverteilungsschicht (47) vorgegebener
Struktur auf der ersten dielektrischen Schicht, wobei die
Umverteilungsschicht über die strukturierte erste dielektrische Schicht
elektrisch mit dem Siliziumsubstrat verbunden ist,
4. Ausbilden einer zweiten dielektrischen Schicht (48) auf der
ersten dielektrischen Schicht und der Umverteilungsschicht und
5. Erzeugen von Substratkontaktstellen (49) als von der
zweiten dielektrischen Schicht freigelassene Bereiche der
Umverteilungsschicht.
12. Verfahren nach einem der Ansprüche 8, 10 und 11, weiter
dadurch gekennzeichnet, dass der Schritt zur Bildung der ersten
Metallwandung folgende Teilschritte umfasst:
1. Ausbilden einer Unterbarrierenmetall(UBM)-Schicht (72) auf
Teilen der zweiten dielektrischen Schicht außerhalb der
Umfangserstreckung der Substratkontaktstellen und
2. Bilden der ersten Metallwandung in einer vorgegebenen
Dicke auf der UBM-Schicht.
13. Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet,
dass der Schritt zur Bildung der ersten Metallwandung ein
Plattieren von Kupfer (Cu) oder Nickel (Ni) mit einer Dicke von etwa
20 µm bis 150 µm beinhaltet.
14. Verfahren nach einem der Ansprüche 8 und 10 bis 13, weiter
dadurch gekennzeichnet, dass der Schritt zur Bildung der zweiten
Metallwandung folgende Teilschritte umfasst:
1. Ausbilden einer Emissionsmetallschicht (73a) auf dem
ersten Halbleiterchip, der ersten Füllschicht und der ersten
Metallwandung, wobei das leitfähige Füllmaterial von anderen
Elementen elektrisch isoliert wird, und
2. Ausbilden der zweiten Metallwandung auf der
Emissionsmetallschicht entsprechend der ersten Metallwandung.
15. Verfahren nach Anspruch 14, weiter dadurch gekennzeichnet,
dass im Schritt des Flip-Chip-Bondens der zweiten inneren
Verbindungsanschlüsse des zweiten Halbleiterchips an die mit dem
leitfähigen Füllmaterial gefüllten Durchgangsöffnungen ein
entsprechendes Flip-Chip-Bonden der zweiten inneren
Verbindungsanschlüsse an die Emissionsmetallschicht auf den
Durchgangsöffnungen beinhaltet.
16. Verfahren nach einem der Ansprüche 8 und 10 bis 15, weiter
dadurch gekennzeichnet, dass der Schritt zum Einbringen eines
Trennschnitts entlang des Trennlinienbereichs folgende
Teilschritte umfasst:
1. ein erstes Einbringen eines Trennschnitts entlang des
Trennlinienbereichs von der zweiten Metallwandung bis zum
Halbleitersubstrat des Umverteilungs-Substrats in einer vorgegebenen
Tiefe,
2. Ausbilden einer Au-Immersionsschicht (61) auf der
Deckmetallschicht (77) und der durch die Trennschnittfläche freiliegenden
Metallschicht und
3. Einbringen eines zweiten Trennschnitts in das
Umverteilungs-Substrat in einer vorgegebenen Tiefe entlang des ersten
Trennschnitts.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001/43445 | 2001-07-19 | ||
KR10-2001-0043445A KR100394808B1 (ko) | 2001-07-19 | 2001-07-19 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
DE10262228 | 2002-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10234208A1 true DE10234208A1 (de) | 2003-02-13 |
DE10234208B4 DE10234208B4 (de) | 2007-05-24 |
Family
ID=19712293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10234208A Expired - Lifetime DE10234208B4 (de) | 2001-07-19 | 2002-07-19 | Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür |
Country Status (4)
Country | Link |
---|---|
US (1) | US6607938B2 (de) |
JP (1) | JP4098578B2 (de) |
KR (1) | KR100394808B1 (de) |
DE (1) | DE10234208B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10345391B3 (de) * | 2003-09-30 | 2005-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul |
DE102005022017B3 (de) * | 2005-05-12 | 2006-10-26 | Infineon Technologies Ag | Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel |
Families Citing this family (218)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234359A (ja) * | 2002-02-08 | 2003-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
DE10234951B4 (de) * | 2002-07-31 | 2009-01-02 | Qimonda Ag | Verfahren zur Herstellung von Halbleiterschaltungsmodulen |
TW558782B (en) * | 2002-09-10 | 2003-10-21 | Siliconware Precision Industries Co Ltd | Fabrication method for strengthened flip-chip solder bump |
JP3707481B2 (ja) * | 2002-10-15 | 2005-10-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
KR100541395B1 (ko) | 2003-09-09 | 2006-01-11 | 삼성전자주식회사 | 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지 |
US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
EP1523043B1 (de) * | 2003-10-06 | 2011-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Optischer Sensor und dessen Herstellungsverfahren |
US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
US20050104171A1 (en) * | 2003-11-13 | 2005-05-19 | Benson Peter A. | Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures |
TWI225670B (en) * | 2003-12-09 | 2004-12-21 | Advanced Semiconductor Eng | Packaging method of multi-chip module |
US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
US7422930B2 (en) * | 2004-03-02 | 2008-09-09 | Infineon Technologies Ag | Integrated circuit with re-route layer and stacked die assembly |
US7215018B2 (en) | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
TWI250596B (en) | 2004-07-23 | 2006-03-01 | Ind Tech Res Inst | Wafer-level chip scale packaging method |
KR100575591B1 (ko) * | 2004-07-27 | 2006-05-03 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 |
TWI250592B (en) * | 2004-11-16 | 2006-03-01 | Siliconware Precision Industries Co Ltd | Multi-chip semiconductor package and fabrication method thereof |
US7098070B2 (en) * | 2004-11-16 | 2006-08-29 | International Business Machines Corporation | Device and method for fabricating double-sided SOI wafer scale package with through via connections |
TWI287805B (en) * | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
TWI250629B (en) | 2005-01-12 | 2006-03-01 | Ind Tech Res Inst | Electronic package and fabricating method thereof |
DE102005030465B4 (de) * | 2005-06-28 | 2007-12-20 | Infineon Technologies Ag | Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben |
US9601474B2 (en) | 2005-07-22 | 2017-03-21 | Invensas Corporation | Electrically stackable semiconductor wafer and chip packages |
KR100728978B1 (ko) * | 2006-03-10 | 2007-06-15 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
KR100743648B1 (ko) | 2006-03-17 | 2007-07-27 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 시스템 인 패키지의 제조방법 |
TWI292947B (en) * | 2006-06-20 | 2008-01-21 | Unimicron Technology Corp | The structure of embedded chip packaging and the fabricating method thereof |
US8153472B2 (en) * | 2006-06-20 | 2012-04-10 | Unimicron Technology Corp. | Embedded chip package process |
KR100737162B1 (ko) * | 2006-08-11 | 2007-07-06 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US7928590B2 (en) * | 2006-08-15 | 2011-04-19 | Qimonda Ag | Integrated circuit package with a heat dissipation device |
KR100807050B1 (ko) * | 2006-08-23 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
KR100752198B1 (ko) * | 2006-09-13 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
KR100750741B1 (ko) * | 2006-09-15 | 2007-08-22 | 삼성전기주식회사 | 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법 |
US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US8207589B2 (en) | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
US7808105B1 (en) * | 2007-04-13 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US7829462B2 (en) * | 2007-05-03 | 2010-11-09 | Teledyne Licensing, Llc | Through-wafer vias |
US8232183B2 (en) * | 2007-05-04 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process and apparatus for wafer-level flip-chip assembly |
US8723332B2 (en) * | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US8367471B2 (en) | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
SG148901A1 (en) * | 2007-07-09 | 2009-01-29 | Micron Technology Inc | Packaged semiconductor assemblies and methods for manufacturing such assemblies |
EP2186134A2 (de) | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen |
US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
JP2009071095A (ja) * | 2007-09-14 | 2009-04-02 | Spansion Llc | 半導体装置の製造方法 |
US8492263B2 (en) * | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
US7795073B2 (en) * | 2008-02-01 | 2010-09-14 | Hynix Semiconductor Inc. | Method for manufacturing stack package using through-electrodes |
KR101554761B1 (ko) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체 |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US7863159B2 (en) * | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
US20090294961A1 (en) * | 2008-06-02 | 2009-12-03 | Infineon Technologies Ag | Semiconductor device |
FR2932004B1 (fr) | 2008-06-03 | 2011-08-05 | Commissariat Energie Atomique | Dispositif electronique empile et procede de realisation d'un tel dispositif electronique |
EP2308087B1 (de) * | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stapelung von kapselungen auf chipmassstab auf waferebene mit randkontakten |
US8334170B2 (en) * | 2008-06-27 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking devices |
US7851346B2 (en) * | 2008-07-21 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding metallurgy for three-dimensional interconnect |
US8932906B2 (en) | 2008-08-19 | 2015-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via bonding structure |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US7911070B2 (en) * | 2008-09-25 | 2011-03-22 | Stats Chippac Ltd. | Integrated circuit packaging system having planar interconnect |
US7943421B2 (en) * | 2008-12-05 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component stacking using pre-formed adhesive films |
WO2010104610A2 (en) | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
US9117828B2 (en) * | 2009-03-27 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of handling a thin wafer |
US8294280B2 (en) * | 2009-05-07 | 2012-10-23 | Qualcomm Incorporated | Panelized backside processing for thin semiconductors |
KR101715426B1 (ko) * | 2009-06-26 | 2017-03-10 | 인벤사스 코포레이션 | 지그재그 구조로 적층된 다이용 전기 인터커넥트 |
US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8803332B2 (en) * | 2009-09-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Delamination resistance of stacked dies in die saw |
TWI436470B (zh) | 2009-09-30 | 2014-05-01 | Advanced Semiconductor Eng | 封裝製程及封裝結構 |
CN102044447B (zh) * | 2009-10-20 | 2013-01-02 | 日月光半导体制造股份有限公司 | 封装工艺及封装结构 |
WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8299616B2 (en) * | 2010-01-29 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | T-shaped post for semiconductor devices |
US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8803319B2 (en) | 2010-02-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US8318596B2 (en) | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
US8378480B2 (en) * | 2010-03-04 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy wafers in 3DIC package assemblies |
US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8716867B2 (en) | 2010-05-12 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming interconnect structures using pre-ink-printed sheets |
US8674513B2 (en) | 2010-05-13 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for substrate |
US9142533B2 (en) | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
US8901736B2 (en) | 2010-05-28 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strength of micro-bump joints |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8426961B2 (en) | 2010-06-25 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded 3D interposer structure |
US9523155B2 (en) | 2012-12-12 | 2016-12-20 | Novellus Systems, Inc. | Enhancement of electrolyte hydrodynamics for efficient mass transfer during electroplating |
US10233556B2 (en) | 2010-07-02 | 2019-03-19 | Lam Research Corporation | Dynamic modulation of cross flow manifold during electroplating |
US9624592B2 (en) | 2010-07-02 | 2017-04-18 | Novellus Systems, Inc. | Cross flow manifold for electroplating apparatus |
US8795480B2 (en) * | 2010-07-02 | 2014-08-05 | Novellus Systems, Inc. | Control of electrolyte hydrodynamics for efficient mass transfer during electroplating |
US10094034B2 (en) | 2015-08-28 | 2018-10-09 | Lam Research Corporation | Edge flow element for electroplating apparatus |
US8241963B2 (en) | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
US8581418B2 (en) | 2010-07-21 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-die stacking using bumps with different sizes |
US8629568B2 (en) | 2010-07-30 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device cover mark |
US8540506B2 (en) | 2010-08-16 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor molding chamber |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8541262B2 (en) | 2010-09-02 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die edge contacts for semiconductor devices |
US9343436B2 (en) | 2010-09-09 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked package and method of manufacturing the same |
US8936966B2 (en) | 2012-02-08 | 2015-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods for semiconductor devices |
US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
US8105875B1 (en) | 2010-10-14 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for bonding dies onto interposers |
US8338945B2 (en) | 2010-10-26 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Molded chip interposer structure and methods |
KR101715761B1 (ko) * | 2010-12-31 | 2017-03-14 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US8797057B2 (en) | 2011-02-11 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing of semiconductor chips with microbumps |
US8610285B2 (en) | 2011-05-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC packaging structures and methods with a metal pillar |
US8664760B2 (en) | 2011-05-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector design for packaging integrated circuits |
TWI575684B (zh) * | 2011-06-13 | 2017-03-21 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件 |
US8829676B2 (en) * | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US8580683B2 (en) | 2011-09-27 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for molding die on wafer interposers |
US8501590B2 (en) | 2011-07-05 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for dicing interposer assembly |
US8476770B2 (en) | 2011-07-07 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for forming through vias |
US8647796B2 (en) | 2011-07-27 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoactive compound gradient photoresist |
KR20130016682A (ko) * | 2011-08-08 | 2013-02-18 | 에스케이하이닉스 주식회사 | 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법 |
US8754514B2 (en) | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
US20130040423A1 (en) | 2011-08-10 | 2013-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of Multi-Chip Wafer Level Packaging |
US8557684B2 (en) | 2011-08-23 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit (3DIC) formation process |
US8569086B2 (en) | 2011-08-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of dicing semiconductor devices |
US8963334B2 (en) | 2011-08-30 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-to-die gap control for semiconductor structure and method |
US9245773B2 (en) | 2011-09-02 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packaging methods and structures thereof |
US9530761B2 (en) | 2011-09-02 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems including passive electrical components |
US9390060B2 (en) | 2011-09-02 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods, material dispensing methods and apparatuses, and automated measurement systems |
US8531032B2 (en) | 2011-09-02 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally enhanced structure for multi-chip device |
US9418876B2 (en) | 2011-09-02 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of three dimensional integrated circuit assembly |
US9219016B2 (en) | 2011-09-28 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure design for 3DIC testing |
US8872312B2 (en) | 2011-09-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | EMI package and method for making same |
US10475759B2 (en) | 2011-10-11 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure having dies with connectors of different sizes |
US8878182B2 (en) | 2011-10-12 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad design for 3DIC package yield analysis |
US8518753B2 (en) | 2011-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Assembly method for three dimensional integrated circuit |
US8759118B2 (en) | 2011-11-16 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plating process and structure |
US8629043B2 (en) | 2011-11-16 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for de-bonding carriers |
US8779599B2 (en) | 2011-11-16 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages including active dies and dummy dies and methods for forming the same |
US8772929B2 (en) | 2011-11-16 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package for three dimensional integrated circuit |
US8779588B2 (en) | 2011-11-29 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for multi-chip packaging |
US8643148B2 (en) | 2011-11-30 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip-on-Wafer structures and methods for forming the same |
US8653658B2 (en) | 2011-11-30 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized bumps for underfill control |
US8557631B2 (en) | 2011-12-01 | 2013-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interposer wafer bonding method and apparatus |
US8536573B2 (en) | 2011-12-02 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plating process and structure |
US8558229B2 (en) | 2011-12-07 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation layer for packaged chip |
KR101831938B1 (ko) | 2011-12-09 | 2018-02-23 | 삼성전자주식회사 | 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지 |
US8828848B2 (en) | 2011-12-16 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die structure and method of fabrication thereof |
US8871568B2 (en) | 2012-01-06 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages and method of forming the same |
US8518796B2 (en) | 2012-01-09 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die connection system and method |
US8691706B2 (en) | 2012-01-12 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing substrate warpage in semiconductor processing |
US9620430B2 (en) | 2012-01-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sawing underfill in packaging processes |
US8698308B2 (en) | 2012-01-31 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structural designs to minimize package defects |
US9406500B2 (en) | 2012-02-08 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flux residue cleaning system and method |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US8975183B2 (en) | 2012-02-10 | 2015-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for forming semiconductor structure |
US8900922B2 (en) | 2012-02-16 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fine-pitch package-on-package structures and methods for forming the same |
US8816495B2 (en) | 2012-02-16 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures and formation methods of packages with heat sinks |
US9646942B2 (en) | 2012-02-23 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for controlling bump height variation |
US8953336B2 (en) | 2012-03-06 | 2015-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface metal wiring structure for an IC substrate |
US8962392B2 (en) | 2012-03-13 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Underfill curing method using carrier |
US9006004B2 (en) * | 2012-03-23 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probing chips during package formation |
US9391000B2 (en) | 2012-04-11 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming silicon-based hermetic thermal solutions |
US9034695B2 (en) | 2012-04-11 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated thermal solutions for packaging integrated circuits |
US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
US9515036B2 (en) | 2012-04-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
US8741691B2 (en) | 2012-04-20 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating three dimensional integrated circuit |
US8901730B2 (en) | 2012-05-03 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for package on package devices |
US9576830B2 (en) | 2012-05-18 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for adjusting wafer warpage |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
US8970035B2 (en) | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
US8628990B1 (en) | 2012-09-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image device and methods of forming the same |
US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
US9142530B2 (en) * | 2013-03-21 | 2015-09-22 | Stats Chippac Ltd. | Coreless integrated circuit packaging system and method of manufacture thereof |
US9449808B2 (en) | 2013-05-29 | 2016-09-20 | Novellus Systems, Inc. | Apparatus for advanced packaging applications |
JP2015008210A (ja) * | 2013-06-25 | 2015-01-15 | マイクロン テクノロジー, インク. | 半導体装置の製造方法 |
KR102094924B1 (ko) * | 2013-06-27 | 2020-03-30 | 삼성전자주식회사 | 관통전극을 갖는 반도체 패키지 및 그 제조방법 |
KR101538573B1 (ko) | 2014-02-05 | 2015-07-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9601463B2 (en) | 2014-04-17 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) and the methods of making the same |
US9711379B2 (en) | 2014-04-30 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D stacked-chip package |
US9666520B2 (en) | 2014-04-30 | 2017-05-30 | Taiwan Semiconductor Manufactuing Company, Ltd. | 3D stacked-chip package |
US9331021B2 (en) | 2014-04-30 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip-on-wafer package and method of forming same |
US9754918B2 (en) | 2014-05-09 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D chip-on-wafer-on-substrate structure with via last process |
US9449837B2 (en) * | 2014-05-09 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D chip-on-wafer-on-substrate structure with via last process |
CN104008998B (zh) * | 2014-06-10 | 2016-08-03 | 山东华芯半导体有限公司 | 多芯片层叠封装方法 |
TWI581386B (zh) * | 2014-06-16 | 2017-05-01 | 恆勁科技股份有限公司 | 封裝裝置及其製作方法 |
KR101640076B1 (ko) * | 2014-11-05 | 2016-07-15 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법 |
US20160155723A1 (en) * | 2014-11-27 | 2016-06-02 | Chengwei Wu | Semiconductor package |
US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
CN105931997B (zh) * | 2015-02-27 | 2019-02-05 | 胡迪群 | 暂时性复合式载板 |
US9613931B2 (en) | 2015-04-30 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) having dummy dies and methods of making the same |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9905436B2 (en) | 2015-09-24 | 2018-02-27 | Sts Semiconductor & Telecommunications Co., Ltd. | Wafer level fan-out package and method for manufacturing the same |
US10163859B2 (en) * | 2015-10-21 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method for chip package |
US10078183B2 (en) * | 2015-12-11 | 2018-09-18 | Globalfoundries Inc. | Waveguide structures used in phonotics chip packaging |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
CN106971993B (zh) | 2016-01-14 | 2021-10-15 | 三星电子株式会社 | 半导体封装件 |
KR102595276B1 (ko) | 2016-01-14 | 2023-10-31 | 삼성전자주식회사 | 반도체 패키지 |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US10364505B2 (en) | 2016-05-24 | 2019-07-30 | Lam Research Corporation | Dynamic modulation of cross flow manifold during elecroplating |
US20170365567A1 (en) * | 2016-06-20 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
KR102459308B1 (ko) | 2017-07-31 | 2022-10-31 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
US11001934B2 (en) | 2017-08-21 | 2021-05-11 | Lam Research Corporation | Methods and apparatus for flow isolation and focusing during electroplating |
US10781527B2 (en) | 2017-09-18 | 2020-09-22 | Lam Research Corporation | Methods and apparatus for controlling delivery of cross flowing and impinging electrolyte during electroplating |
KR102127828B1 (ko) * | 2018-08-10 | 2020-06-29 | 삼성전자주식회사 | 반도체 패키지 |
US11721657B2 (en) | 2019-06-14 | 2023-08-08 | Stmicroelectronics Pte Ltd | Wafer level chip scale package having varying thicknesses |
KR20220036598A (ko) | 2020-09-16 | 2022-03-23 | 삼성전자주식회사 | 반도체 패키지 장치 |
CN112510003B (zh) * | 2020-11-30 | 2023-07-18 | 杰华特微电子股份有限公司 | 一种半导体封装结构及其制作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5985693A (en) * | 1994-09-30 | 1999-11-16 | Elm Technology Corporation | High density three-dimensional IC interconnection |
US5891761A (en) * | 1994-06-23 | 1999-04-06 | Cubic Memory, Inc. | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform |
DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
US5657537A (en) * | 1995-05-30 | 1997-08-19 | General Electric Company | Method for fabricating a stack of two dimensional circuit modules |
KR100186331B1 (ko) * | 1996-06-17 | 1999-03-20 | 문정환 | 적층형 패키지 |
JPH1084076A (ja) * | 1996-09-05 | 1998-03-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH10270624A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | チップサイズパッケージ及びその製造方法 |
US6016005A (en) * | 1998-02-09 | 2000-01-18 | Cellarosi; Mario J. | Multilayer, high density micro circuit module and method of manufacturing same |
KR20010004547A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 스택 패키지 및 그의 제조방법 |
DE10011005B4 (de) * | 1999-07-01 | 2004-03-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls |
US6271060B1 (en) * | 1999-09-13 | 2001-08-07 | Vishay Intertechnology, Inc. | Process of fabricating a chip scale surface mount package for semiconductor device |
US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
JP2001127243A (ja) * | 1999-10-26 | 2001-05-11 | Sharp Corp | 積層半導体装置 |
JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
US6355501B1 (en) * | 2000-09-21 | 2002-03-12 | International Business Machines Corporation | Three-dimensional chip stacking assembly |
-
2001
- 2001-07-19 KR KR10-2001-0043445A patent/KR100394808B1/ko active IP Right Grant
-
2002
- 2002-07-18 US US10/200,077 patent/US6607938B2/en not_active Expired - Lifetime
- 2002-07-18 JP JP2002209465A patent/JP4098578B2/ja not_active Expired - Fee Related
- 2002-07-19 DE DE10234208A patent/DE10234208B4/de not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10345391B3 (de) * | 2003-09-30 | 2005-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul |
US7211472B2 (en) | 2003-09-30 | 2007-05-01 | Infineon Technologies Ag | Method for producing a multichip module and multichip module |
DE102005022017B3 (de) * | 2005-05-12 | 2006-10-26 | Infineon Technologies Ag | Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel |
US8525347B2 (en) | 2005-05-12 | 2013-09-03 | Infineon Technologies Ag | Method for producing chip stacks, and associated chip stacks |
Also Published As
Publication number | Publication date |
---|---|
JP4098578B2 (ja) | 2008-06-11 |
KR20030008615A (ko) | 2003-01-29 |
US6607938B2 (en) | 2003-08-19 |
KR100394808B1 (ko) | 2003-08-14 |
DE10234208B4 (de) | 2007-05-24 |
US20030017647A1 (en) | 2003-01-23 |
JP2003110054A (ja) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10234208B4 (de) | Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür | |
DE102019109690B4 (de) | Halbleiterstrukturen und Verfahren zu deren Herstellung | |
DE102010037941B4 (de) | Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation | |
DE102018130035B4 (de) | Package und verfahren | |
DE102019117763B4 (de) | Seitenwandschutz für metallkontakthügel | |
DE102018116743A1 (de) | Halbleiter-Bauelement und Verfahren | |
DE102019115275A1 (de) | Halbleiter-Interconnect-Struktur und Verfahren | |
DE102011056315B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102019130567A1 (de) | Package mit brücken-die zum verbinden und verfahren zu dessen herstellung | |
DE102012100796B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur | |
DE102020108542B4 (de) | Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung | |
DE102018117689A1 (de) | Unterstützen von Info-Packages zum Reduzieren von Durchbiegung | |
DE102018111574A1 (de) | Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes | |
DE102019117892A1 (de) | Cowos-strukturen und verfahren zu deren herstellung | |
DE102020119295A1 (de) | Halbleiterbauelemente und verfahren zur herstellung | |
DE102020128415A1 (de) | Multi-level-stapelung von wafern und chips | |
DE102015104507B4 (de) | Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren | |
DE102013111772B4 (de) | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen | |
DE102021119243A1 (de) | Geformte dies in halbleiterpackages und deren herstellungsverfahren | |
DE102020115288A1 (de) | Halbleitervorrichtungen und herstellungsverfahren | |
DE102020108481A1 (de) | Halbleiter-Die-Package und Herstellungsverfahren | |
DE102020107216A1 (de) | Doppelseitiges Routing in 3D-SIP-Struktur | |
DE102023105384A1 (de) | Ic-package und verfahren zum bilden desselben | |
DE102012112758B4 (de) | Wafer-Level Packaging Mechanismus | |
DE102020126928A1 (de) | Halbleiter-packages und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10262228 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10262228 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |