WO2002067291A2 - Anordnung eines halbleiterchips auf einem substrat - Google Patents

Anordnung eines halbleiterchips auf einem substrat Download PDF

Info

Publication number
WO2002067291A2
WO2002067291A2 PCT/DE2002/000339 DE0200339W WO02067291A2 WO 2002067291 A2 WO2002067291 A2 WO 2002067291A2 DE 0200339 W DE0200339 W DE 0200339W WO 02067291 A2 WO02067291 A2 WO 02067291A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor chip
chip
contact
arrangement according
Prior art date
Application number
PCT/DE2002/000339
Other languages
English (en)
French (fr)
Other versions
WO2002067291A3 (de
Inventor
Holger Huebner
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2002067291A2 publication Critical patent/WO2002067291A2/de
Publication of WO2002067291A3 publication Critical patent/WO2002067291A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Definitions

  • the present invention relates to an arrangement of a semiconductor chip on a substrate provided as a chip carrier.
  • shear stresses occur when the film carrier is bent.
  • the magnitude of this shear stress depends on the respective thickness of the film carrier, the chip and a generally layer-like connection layer between the chip and the substrate.
  • Their properties, in particular their elasticity modules, determine the magnitude of the shear stresses, which of course also depend on the radius of curvature, i. H. depend on the strength of the bend.
  • the thicker the entire layer structure the greater the tensile stress in the convex side of the arrangement or the corresponding compressive stress in the concave side.
  • These voltages endanger the semiconductor chip, especially if it is arranged on the side of the tensile stress that occurs; because a tensile stress caused by bending can withstand the monocrystalline silicon of the chip particularly badly.
  • the thickness of the connecting layer is several 10 ⁇ m, that is to say even in the range of the chip and substrate thicknesses, and thus significantly increases the shear stress.
  • interposers that is to say intermediate layers typically around 100 ⁇ m thick, in order to prevent the thermomechanical mismatch between the chip and the substrate bridged.
  • the limit of the contact density that can be achieved with the known methods results from the large height of the arrangements. This level is considered necessary to reduce the shear stresses described above. Such shear stresses occur not only as a result of the chip carrier bending, but also because of the different thermal expansion behavior between the substrate and the chip. Typically, the distance between the substrate and the chip is not less than 100 ⁇ m. Since the solder balls used for the contact between the contact surfaces and the metal surfaces of the chip carrier are produced using an isotropic process, the contact surfaces cannot be placed laterally closer to one another than 100 ⁇ m.
  • the object of the present invention is to specify how a semiconductor chip can be mounted on a substrate as a chip carrier, so that a high contact density can be achieved with a sufficient tolerance against shear stresses. This object is achieved with the arrangement of a semiconductor chip on a substrate with the features of claim 1. Refinements result from the dependent claims.
  • the contact areas of the semiconductor chip and the substrate are arranged opposite one another and electrically conductively connected to one another, the distance between a respective contact area of the semiconductor chip and the contact area of the substrate connected thereto being less than 10 ⁇ m. In preferred embodiments, this distance is only at most half as large or, better, only at most a quarter as large.
  • a typical distance of 2 ⁇ m between the contact surfaces with a high contact density can be achieved using the diffusion soldering technique (SOLID), which is known per se.
  • the arrangement according to the invention with a small distance between a respective contact surface of the semiconductor chip and the associated contact surface of the substrate is particularly advantageous when using a thin, flexible semiconductor chip on a flexible substrate, such as a film.
  • a small distance between the semiconductor chip and the substrate offers advantages. It has been demonstrated in experiments that a full-surface connection of chip and substrate leads to reliable contacting, even if the distance is less than 10 ⁇ m and the connection zone or connection layer consists of a material that does not allow plastic flow, such as, for example, B. the intermetallic phases of the connecting material used in diffusion soldering.
  • the chip can be glued to the substrate, or at least one further metal area can be provided on the top of the chip in addition to the metallic contact areas.
  • another metal surface arranged above is soldered in the same method step in which the contact surfaces are also connected to one another in an electrically conductive manner. This can be done by the specified method of diffusion soldering. In this way, the electrically conductive connections between the contact areas on the chip and on the substrate are produced and, at the same time, corresponding connections between the further metal areas on the substrate and the chip, which are provided only for the mechanical connection.
  • the connecting surface formed by those metal surfaces which are provided for an electrical connection can already suffice, so that it is not necessary for further metal surfaces which are provided only for the mechanical connection to be present.
  • the lateral distances between the contacts and possibly the other metal surfaces must be small in order to achieve a reliable and permanent connection; With the arrangement according to the invention, minimal lateral spacings can be achieved due to the small layer thicknesses of the contacts and the connection zone or connection layer. If there is a further metal surface for mechanical connection, this further metal surface can also be provided as an electrical connection or contact.
  • Figures 1 to 3 show different configurations for an arrangement of the contact surfaces and metal surfaces on the chip top.
  • FIG. 4 shows an alternative embodiment of the metal surface provided for a connection.
  • FIG. 5 shows an upper side of a substrate which is provided with metal surfaces for fastening and contacting a chip.
  • FIG. 6 shows an arrangement with a chip and a substrate according to FIG. 5 in cross section.
  • the top of a chip 1 is shown, which is provided with contact surfaces 3 for an electrical connection and with a further metal surface 2 for a connection to the substrate.
  • These metal surfaces can be structured from a metallization.
  • the contact areas 3 serve for the electrical connection of the chip to the corresponding contact areas of a substrate on which the chip is mounted.
  • the substrate also has a further metal surface which is arranged opposite the further metal surface 2 of the chip and is provided for a connection therewith.
  • This connection can be made in the same process step in which the electrically conductive connections between the contact surfaces 3 are also made.
  • the contact surfaces 3 are arranged on the edge of the chip 1, while the inner surface of the chip top is provided with the further metal surface 2 over a large area.
  • FIG. 2 shows an example in which the contact surfaces 3 provided for electrical connection are arranged on the top side of a chip 1 in an inner region of the top side, while the further metal surface 2, which serves for the mechanical connection to the substrate, these contact surfaces 3 is designed in the manner of a circumferential support ring along the edge.
  • the contact surfaces 3 are not freely accessible from the side and must be connected insulated from the further metal surface 2. That can e.g. B. by flip-chip mounting on a substrate with a A similar structuring of a metallization attached to the top is carried out.
  • FIG. 3 shows one possibility, as well as in the case of contact areas 3 which are arranged on the edge of the chip 1, the further metal area 2, which serves to connect the chip to a substrate, up to the edge of the chip top.
  • the contact surfaces 3 are arranged here in recesses in the further metal surface 2.
  • the further metal surface 2 is formed between the contact surfaces 3 up to the edge of the chip top.
  • the further metal surface can in principle be designed in any shape. Instead of a rectangular configuration as in FIGS. 1 and 2, it is even advantageous to design this metal surface 2 with beveled corners in accordance with FIG.
  • the distance 4 shown is typically z. B. 100 microns. Instead, the corners of the other metal surfaces can also be rounded.
  • FIG. 5 shows the upper side of a substrate 7, on which contact areas 3 and further metal areas 2 are present and outside the areas occupied by the contact areas and the further metal areas there is a filler layer 5 (underfill), which is preferably provided by a casting compound or adhesive is formed from an elastic or tough polymer film.
  • This filling layer 5 has the effect that an all-over connection is established between the chip and the substrate.
  • the areas of the surface of the chip facing the substrate, on which there are no metal surfaces, can be connected to the substrate in this way or, instead, remain freely displaceable to the substrate without mechanical contact with the substrate. When heated, the chip expands at 2 to 3 ppm / K, but the substrate at 18 to 20 ppm / K.
  • the resulting shear stress loads the selective contact surfaces 3, the shear stress causing the solder balls to deform, which absorb the stress.
  • a full-surface gluing of chip and substrate by an underfill additionally reduces the tension.
  • the punctual loading of the connections is even greater and leads to the tearing off of the metallizations from the chip or substrate.
  • the arrangement according to the invention therefore offers a practical way out, with which a permanent connection of a semiconductor chip to a substrate is possible even when using extremely small and very closely arranged contact surfaces.
  • FIG. 6 shows the arrangement with a chip and a substrate corresponding to FIG. 5 in cross section.
  • the chip 1 and the substrate 7 are permanently connected to one another by the soldered connections 6 between the contact surfaces 3 and the further metal surfaces 2 and to the filling layer 5.
  • the soldered connections 6 define the distance 8 between the interconnected contact surfaces 3 or further metal surfaces 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Kontaktflächen (3) des Halbleiterchips (1) und des Substrates sind einander gegenüberliegend angeordnet und elektrisch leitend miteinander verbunden, wobei der Abstand zwischen den Kontaktflächen weniger als 10 ν beträgt. Bei bevorzugten Ausführungsformen ist dieser Abstand nur typisch 2 ν, was mit dem Verfahren der Diffusionslöttechnik (SOLED) hergestellt werden kann. Zur Verbindung von Halbleiterchip und Substrat können weitere Metallflächen (2) vorhanden sein.

Description

Beschreibung
Anordnung eines Halbleiterchips auf einem Substrat
Die vorliegende Erfindung betrifft eine Anordnung eines Halbleiterchips auf einem als Chipträger vorgesehenen Substrat.
Bei der Montage flexibler, d. h. bis auf weniger als 70 μm gedünnter Halbleiterchips auf einem Chipträger aus Folie kommt es beim Verbiegen des Folienträgers zu Scherspannungen. Die Größe dieser Scherspannungen hängt von den jeweiligen Dicken des Folienträgers, des Chips und einer in der Regel schichtartigen Verbindungslage zwischen dem Chip und dem Substrat ab. Deren Eigenschaften, insbesondere ihre Elastizi- tätsmodule, bestimmen die Größe der ScherSpannungen, die selbstverständlich auch vom Krümmungsradius, d. h. von der Stärke der Verbiegung abhängen.
Bei einem bestimmten Krümmungsradius ist die Zugspannung in der konvexen Seite der Anordnung, bzw. die dazu korrespondierende Druckspannung in der konkaven Seite, um so größer, je dicker der gesamte Schichtaufbau ist. Diese Spannungen gefährden den Halbleiterchip, besonders, wenn er auf der Seite der auftretenden Zugspannung angeordnet ist; denn eine durch Verbiegen hervorgerufene Zugspannung hält das monokristalline Silizium des Chips besonders schlecht aus. Bei den herkömmlichen Verfahren zur Verbindung des Halbleiterchips mit dem Substrat beträgt die Dicke der Verbindungsschicht mehrere 10 μm, liegt also selbst im Bereich der Chip- und Substrat- dicken und erhöht damit maßgeblich die ScherSpannung.
Dieses Problem kann teilweise behoben werden, indem die Dimensionen des Halbleiterchips begrenzt werden, Klebe- oder Vergussmassen zur Befestigung des Chips auf dem Chipträger aus organischem Material verwendet werden oder das Substrat durch eine ausreichende Dicke und eine geeignete Wahl des Materials versteift wird. Bei der Montage eines Halbleiterchips auf einem Chipträger tritt außerdem das Problem auf, dass eine im Prinzip beliebige Anzahl von Anschlusskontakten direkt mit entsprechenden Kontakten auf dem Substrat verbunden werden müssen. Die Kontaktflächen des Substrates sind durch Metallflächen gebildet, die in einer entsprechend strukturierten Metallisierungsschicht auf der Oberfläche des Substrates gebildet sind. Im Zuge einer zunehmenden Miniaturisierung der Halbleiterchips werden die Kontaktflächen drastisch verkleinert, wobei auch die Abstände der Kontaktflächen untereinander erheblich reduziert werden. Bekannte Verfahren zur Flip-Chip-Montage erlauben es, die Abstände der Kontaktflächen auf bis zu 50 μm zu reduzieren, und benutzen dazu sogenannte Interposer, das heißt Zwischenlagen von typisch etwa 100 μm Dicke, um die thermomechanische Fehlanpassung zwischen dem Chip und dem Substrat zu überbrücken.
Die Grenze der Kontaktdichte, die mit den bekannten Verfahren erreichbar ist, resultiert aus der großen Höhe der Anordnungen. Diese Höhe wird für erforderlich gehalten, um die oben beschriebenen Scherspannungen abzubauen. Derartige Scherspannungen treten nicht nur infolge eines Verbiegens des Chipträgers auf, sondern auch aufgrund des unterschiedlichen thermi- sehen Ausdehnungsverhaltens zwischen Substrat und Chip. Typischerweise wird ein Abstand zwischen dem Substrat und dem Chip von 100 μm nicht unterschritten. Da die für die Kontak- tierung zwischen den Kontaktflächen und den Metallflächen des Chipträgers verwendeten Lotkugeln mit einem isotropen Prozeß erzeugt werden, können die Kontaktflächen auch nicht näher als 100 μm seitlich zueinander platziert werden.
Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie ein Halbleiterchip auf einem Substrat als Chipträger montiert werden kann, so dass bei ausreichender Toleranz gegen Scherspannungen eine hohe Kontaktdichte erreicht werden kann. Diese Aufgabe wird mit der Anordnung eines Halbleiterchips auf einem Substrat mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei der erfindungsgemäßen Anordnung sind die Kontaktflächen des Halbleiterchips und des Substrates einander gegenüberliegend angeordnet und elektrisch leitend miteinander verbunden, wobei der Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrats weniger als 10 μm beträgt. Bei bevorzugten Ausführungsformen ist dieser Abstand nur höchstens halb so groß oder besser nur höchstens ein Viertel so groß. Ein typischer Abstand von 2 μm zwischen den Kontaktflächen bei gleichzeitig hoher Kontaktdichte kann durch das Verfahren der Diffusions- löttechnik (SOLID) , die an sich bekannt ist, erreicht werden.
Die erfindungsgemäße Anordnung mit einem geringen Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrates ist insbesondere vorteilhaft bei einer Verwendung eines dünnen, flexiblen Halbleiterchips auf einem flexiblen Substrat, wie zum Beispiel einer Folie. Aber auch bei starren Substraten bietet ein geringer Abstand zwischen dem Halbleiterchip und dem Substrat Vorteile. Es wurde in Versuchen nachgewiesen, dass eine ganzflächige Verbindung von Chip und Substrat zu einer zuverlässigen Kontaktierung führt, auch wenn der Abstand weniger als 10 μm beträgt und die Verbindungszone oder Verbindungsschicht aus einem Material besteht, das kein plastisches Fließen ermöglicht, wie z. B. die intermetallischen Phasen des Verbindungsmaterials, das beim Diffusionslöten eingesetzt wird.
Um eine ganzflächige Verbindung zusätzlich zu den Kontaktflächen zu erreichen, kann der Chip mit dem Substrat verklebt werden, oder es kann auf der Chipoberseite zusätzlich zu den metallischen Kontaktflächen zumindest eine weitere Metallfläche vorgesehen werden, die mit einer auf dem Substrat gegen- überliegend angeordneten weiteren Metallfläche in demselben Verfahrensschritt verlötet wird, in dem auch die Kontaktflächen elektrisch leitend miteinander verbunden werden. Das kann durch das angegebene Verfahren des Diffusionslötens geschehen. Es werden so die elektrisch leitenden Verbindungen zwischen den Kontaktflächen auf dem Chip und auf dem Substrat hergestellt und gleichzeitig entsprechende Verbindungen zwischen den weiteren Metallflächen auf dem Substrat und dem Chip, die nur für die mechanische Verbindung vorgesehen sind.
Dabei kommt es auf einen ausreichend großen Flächenanteil an, in dem der Halbleiterchip und das Substrat miteinander verbunden sind. Bei hohen Kontaktdichten kann die Verbindungsfläche, die durch diejenigen Metallflächen gebildet wird, die für eine elektrische Verbindung vorgesehen sind, bereits genügen, so dass es nicht erforderlich ist, dass weitere, nur für die mechanische Verbindung vorgesehene Metallflächen vorhanden sind. Die seitlichen Abstände zwischen den Kontakten und gegebenenfalls den weiteren Metallflächen müssen klein sein, um eine zuverlässige und dauerhafte Verbindung zu erreichen; bei der erfindungsgemäßen Anordnung lassen sich wegen der geringen Schichtdicken der Kontakte und der Verbindungszone oder Verbindungsschicht minimale seitliche Abstände realisieren. Falls eine weitere Metallfläche zur mechanischen Verbindung vorhanden ist, kann diese weitere Metallfläche auch als elektrische Verbindung oder Kontakt vorgesehen sein.
Es folgt eine genauere Beschreibung von Beispielen der erfin- dungsgemäßen Anordnung, die weitere Metallflächen aufweisen, anhand der Figuren 1 bis 6.
Die Figuren 1 bis 3 zeigen verschiedene Ausgestaltungen für eine Anordnung der Kontaktflächen und Metallflächen auf der Chipoberseite .
Die Figur 4 zeigt eine alternative Ausgestaltung der für eine Verbindung vorgesehenen Metallfläche. Die Figur 5 zeigt eine Oberseite eines Substrates, das mit Metallflächen zur Befestigung und Kontaktierung eines Chips versehen ist.
Die Figur 6 zeigt eine Anordnung mit einem Chip und einem Substrat gemäß Figur 5 im Querschnitt.
In Figur 1 ist die Oberseite eines Chips 1 dargestellt, der mit Kontaktflächen 3 für einen elektrischen Anschluss sowie mit einer weiteren Metallfläche 2 für eine Verbindung mit dem Substrat versehen ist. Diese Metallflächen können aus einer Metallisierung strukturiert sein. Die Kontaktflächen 3 dienen dem elektrischen Anschluss des Chips mit den entsprechenden Kontaktflächen eines Substrats, auf das der Chip montiert wird. Das Substrat weist ebenfalls eine weitere Metallfläche auf, die der weiteren Metallfläche 2 des Chips gegenüberliegend angeordnet ist und für eine Verbindung damit vorgesehen ist. Diese Verbindung kann in demselben Verfahrensschritt hergestellt werden, in dem auch die elektrisch leitenden Verbindungen zwischen den Kontaktflächen 3 hergestellt werden. Dafür ist z. B. das erwähnte Diffusionslöten geeignet. In diesem Beispiel sind die Kontaktflächen 3 am Rand des Chips 1 angeordnet, während die Innenfläche der Chipoberseite groß- flächig mit der weiteren Metallfläche 2 versehen ist.
In Figur 2 ist ein Beispiel gezeigt, bei dem auf der Oberseite eines Chips 1 die für elektrischen Anschluss vorgesehenen Kontaktflächen 3 in einem inneren Bereich der Oberseite ange- ordnet sind, während die weitere Metallfläche 2, die der mechanischen Verbindung zum Substrat dient, diese Kontaktflächen 3 nach Art eines längs des Randes umlaufenden Stützringes ausgebildet ist. In diesem Fall sind die Kontaktflächen 3 nicht frei von der Seite zugänglich und müssen gegen die wei- tere Metallfläche 2 isoliert angeschlossen werden. Das kann z. B. durch eine Flip-Chip-Montage auf einem Substrat mit ei- ner gleichartigen Strukturierung einer auf der Oberseite angebrachten Metallisierung erfolgen.
In der Figur 3 ist eine Möglichkeit angegeben, wie auch bei Kontaktflächen 3, die am Rand des Chips 1 angeordnet sind, die weitere Metallfläche 2, die der Verbindung des Chips mit einem Substrat dient, bis an den Rand der Chipoberseite ausgebildet werden kann. Die Kontaktflächen 3 sind hier in Ausnehmungen der weiteren Metallfläche 2 angeordnet. Zwischen den Kontaktflächen 3 ist die weitere Metallfläche 2 bis zum Rand der Chipoberseite ausgebildet.
Die weitere Metallfläche kann grundsätzlich in jeder beliebigen Form gestaltet sein. Statt einer rechteckigen Ausgestal- tung wie in den Figuren 1 und 2 ist es sogar vorteilhaft, diese Metallfläche 2 entsprechend der Figur 4 mit abgeschrägten Ecken auszubilden. Der eingezeichnete Abstand 4 beträgt typisch z. B. 100 μm. Statt dessen können die Ecken der weiteren Metallflächen auch abgerundet sein. Es können ebenso mehrere weitere Metallflächen vorhanden sein, die außerhalb der von den Kontaktflächen 3 eingenommenen Bereiche angeordnet sind.
In der Figur 5 ist die Oberseite eines Substrates 7 darge- stellt, auf der Kontaktflächen 3 und weitere Metallflächen 2 vorhanden sind und außerhalb der durch die Kontaktflächen und die weiteren Metallflächen eingenommenen Bereiche eine Füllschicht 5 vorhanden ist (Underfill) , die vorzugsweise durch eine Vergussmasse oder Klebemasse aus einem elastischen oder zähen Polymerfilm gebildet ist. Durch diese Füllschicht 5 wird bewirkt, dass eine ganzflächige Verbindung zwischen dem Chip und dem Substrat hergestellt wird. Die Bereiche der dem Substrat zugewandten Oberfläche des Chips, auf denen sich keine Metallflächen befinden, können auf diese Weise mit dem Substrat verbunden werden oder statt dessen auch ohne mechanischen Kontakt zum Substrat frei zum Substrat verschiebbar bleiben. Bei Erwärmung dehnt sich der Chip mit 2 bis 3 ppm/K aus, das Substrat aber mit 18 bis 20 ppm/K. Die resultierende Scherspannung belastet die punktuellen Kontaktflächen 3 , wobei die Scherspannung eine Verformung der Lotkugeln bewirkt, die die Spannung aufnehmen. Eine ganzflächige Verklebung von Chip und Substrat durch ein Underfill mindert zusätzlich die Spannung. Im Fall kleiner Kontaktflächen ist die punktuelle Belastung der Anschlüsse aber noch größer und führt zum Abreißen der Metallisierungen von Chip oder Substrat. Die erfindungsgemäße Anordnung bietet daher einen praktikablen Ausweg, mit dem eine dauerhafte Verbindung eines Halbleiterchips mit einem Substrat auch bei Verwendung extrem kleiner und sehr dicht zueinander angeordneter Kontaktflächen möglich ist.
Die Figur 6 zeigt die Anordnung mit einem Chip und einem Substrat entsprechend der Figur 5 im Querschnitt. Der Chip 1 und das Substrat 7 sind durch die Lötverbindungen 6 zwischen den Kontaktflächen 3 und den weiteren Metallflächen 2 sowie mit der Füllschicht 5 dauerhaft miteinander verbunden. Die Lötverbindungen 6 definieren den Abstand 8 zwischen den miteinander verbundenen Kontaktflächen 3 bzw. weiteren Metallflächen 2.
Bezugszeichenliste
1 Halbleiterchip
2 weitere Metallfläche 3 Kontaktfläche
4 Abstand
5 Füllschicht
6 Lötverbindung
7 Substrat 8 Abstand

Claims

Patentansprüche
1. Anordnung eines Halbleiterchips auf einem Substrat, bei der - der Halbleiterchip (1) und das Substrat (7)' Kontaktflächen (3) aus Metall aufweisen,
- der Halbleiterchip so zu dem Substrat hin ausgerichtet ist, dass einander zugeordnete Kontaktflächen des Halbleiterchips und des Substrates einander zugewandt sind, und - die einander zugeordneten Kontaktflächen elektrisch leitend miteinander verbunden sind, d a d u r c h g e k e n n z e i c h n e t , dass der Abstand (8) zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrates weniger als 10 μm beträgt.
2. Anordnung nach Anspruch 1 , bei der der Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Sub- strates weniger als 5 μm beträgt.
3. Anordnung nach Anspruch 1 , bei der der Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Sub- strates weniger als 2 , 5 μm beträgt.
4. Anordnung nach einem der Ansprüche 1 bis 3, bei der das Substrat (7) eine Folie ist.
5. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Halbleiterchip (1) und das Substrat (7) einander gegenüberliegend angeordnete weitere Metallflächen (2) aufweisen, die einen größeren Flächeninhalt besitzen als eine jeweilige Kontaktfläche, und diese weiteren Metallflächen dauerhaft miteinander verbunden sind.
6. Anordnung nach Anspruch 5 , bei der die weiteren Metallflächen durch ein Lot dauerhaft miteinander verbunden sind.
7. Anordnung nach Anspruch 5 oder 6 , bei der zwischen dem Halbleiterchip und dem Substrat außerhalb der durch die Kontaktflächen (3) und die weiteren Metallflächen (2) eingenommenen Bereiche eine Füllschicht (5) vorhanden ist .
8. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Halbleiterchip mit dem Substrat außerhalb der Kontaktflächen ganzflächig verklebt ist.
PCT/DE2002/000339 2001-02-20 2002-01-31 Anordnung eines halbleiterchips auf einem substrat WO2002067291A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10108081.6 2001-02-20
DE10108081A DE10108081B4 (de) 2001-02-20 2001-02-20 Anordnung eines Halbleiterchips auf einem Substrat

Publications (2)

Publication Number Publication Date
WO2002067291A2 true WO2002067291A2 (de) 2002-08-29
WO2002067291A3 WO2002067291A3 (de) 2002-11-14

Family

ID=7674819

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/000339 WO2002067291A2 (de) 2001-02-20 2002-01-31 Anordnung eines halbleiterchips auf einem substrat

Country Status (2)

Country Link
DE (1) DE10108081B4 (de)
WO (1) WO2002067291A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294535B2 (en) 2005-06-07 2012-10-23 Epcos Ag Electrical component and production method
EP3595022A1 (de) * 2018-07-13 2020-01-15 Stanley Electric Co., Ltd. Optisches halbleiterelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5699611A (en) * 1994-06-14 1997-12-23 Hughes Electronics Method of hermetically self-sealing a flip chip
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
DE19907276A1 (de) * 1999-02-20 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH04332404A (ja) * 1991-05-07 1992-11-19 Nec Corp 異方性導電材料及びこれを用いた集積回路素子の接続方法
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5699611A (en) * 1994-06-14 1997-12-23 Hughes Electronics Method of hermetically self-sealing a flip chip
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
DE19907276A1 (de) * 1999-02-20 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IIDA A ET AL: "The development of repairable Au-Al solid phase diffusion flip-chip bonding" , ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, 1997. PROCEEDINGS., 47TH SAN JOSE, CA, USA 18-21 MAY 1997, NEW YORK, NY, USA,IEEE, US, PAGE(S) 101-107 XP010234025 ISBN: 0-7803-3857-X das ganze Dokument *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294535B2 (en) 2005-06-07 2012-10-23 Epcos Ag Electrical component and production method
EP3595022A1 (de) * 2018-07-13 2020-01-15 Stanley Electric Co., Ltd. Optisches halbleiterelement
CN110718616A (zh) * 2018-07-13 2020-01-21 斯坦雷电气株式会社 光半导体元件
US10937937B2 (en) 2018-07-13 2021-03-02 Stanley Electric Co., Ltd. Optical semiconductor element

Also Published As

Publication number Publication date
WO2002067291A3 (de) 2002-11-14
DE10108081A1 (de) 2002-09-12
DE10108081B4 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE68920469T2 (de) Elektronische Packung.
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE10222678A1 (de) Halbleitervorrichtung
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE3913221A1 (de) Halbleiteranordnung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE68913823T2 (de) Lösbare elektrische Verbindung.
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP1818980A2 (de) Substrat für Hochspannungsmodule
DE4300516C2 (de) Leistungshalbleitermodul
WO2002067291A2 (de) Anordnung eines halbleiterchips auf einem substrat
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
DE102019111963A1 (de) Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
DE102007002807B4 (de) Chipanordnung
EP2447991A2 (de) Kontaktelement und Verwendung eines Kontaktelements in einem elektronischen Bauteil
WO1997006557A1 (de) Kontakthöckerloses chipkontaktierungsverfahren und damit hergestellte elektronische schaltung
DE102006028719B4 (de) Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP