DE102017218273A1 - Halbleiterbaugruppe - Google Patents

Halbleiterbaugruppe Download PDF

Info

Publication number
DE102017218273A1
DE102017218273A1 DE102017218273.3A DE102017218273A DE102017218273A1 DE 102017218273 A1 DE102017218273 A1 DE 102017218273A1 DE 102017218273 A DE102017218273 A DE 102017218273A DE 102017218273 A1 DE102017218273 A1 DE 102017218273A1
Authority
DE
Germany
Prior art keywords
contact surfaces
region
holes
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017218273.3A
Other languages
English (en)
Other versions
DE102017218273B4 (de
Inventor
Detlev Bagung
Thomas Riepl
Daniela Wolf
Christina Quest-Matt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE102017218273.3A priority Critical patent/DE102017218273B4/de
Priority to PCT/EP2018/077074 priority patent/WO2019072694A1/de
Priority to US16/755,660 priority patent/US11798873B2/en
Priority to CN201880066198.XA priority patent/CN111213234B/zh
Publication of DE102017218273A1 publication Critical patent/DE102017218273A1/de
Application granted granted Critical
Publication of DE102017218273B4 publication Critical patent/DE102017218273B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Eine Halbleiterbaugruppe umfasst- zumindest ein Halbleiterbauteil (1), wobei das Halbleiterbauteil (1) ein Umverdrahtungssubstrat (3) mit einer Oberseite (5) und einer Unterseite (7) und einen auf der Oberseite (5) angeordneten Halbleiterchip (9) aufweist, wobei- auf der Oberseite (5) des Umverdrahtungssubstrats (3) Kontaktanschlussflächen (13) für die Verbindung mit Kontaktflächen (11) des Halbleiterchips (9) angeordnet sind,- auf der Unterseite (7) Außenkontaktflächen (17) angeordnet sind, die über Leiterbahnen mit den Kontaktanschlussflächen (13) elektrisch verbunden sind, und- Außenkontaktflächen (17) in einem ersten Bereich (30) der Unterseite (7) in einem größeren Abstand voneinander angeordnet sind als in einem zweiten Bereich (32);- zumindest eine Leiterplatte (21), auf der das Halbleiterbauteil (1) angeordnet ist, wobei auf einer Oberseite (22) der Leiterplatte (21) zu den Außenkontakten (17) korrespondierende Kontaktflächen (23) angeordnet sind, so dass Kontaktflächen (23) in einem ersten Bereich (30) der Oberseite (22) in einem größeren Abstand voneinander angeordnet sind als in einem zweiten Bereich (32);wobei in dem ersten Bereich (30) der Leiterplatte (21) Durchgangslöcher (20) zwischen den Kontaktflächen (23) angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterbaugruppe mit zumindest einem Halbleiterbauteil.
  • Umverdrahtungssubstrate, teilweise auch Interposer genannt, werden in Halbleiterbauteilen genutzt, um die elektrische Kontaktierung von Halbleiterchips über Außenkontakte zu ermöglichen. Solche Umverdrahtungssubstrate können insbesondere mehrlagig sein und Schichten aus Kunststoff oder Keramik aufweisen, in die Leiterbahnen eingebettet sind. Die Leiterbahnen verbinden Kontaktanschlussflächen auf der Oberseite des Umverdrahtungssubstrats über Bohrungen mit Außenkontaktflächen auf der Unterseite.
  • Aus der US 2011/0001230 A1 ist ein Halbleiterbauteil in Ball Grid Array (BGA) -Bauweise bekannt. Bei derartigen Halbleiterbauteilen werden die Außenkontakte in Form von Lotkugeln bzw. Lotperlen auf die Außenkontaktflächen auf der Unterseite des Umverdrahtungssubstrats aufgebracht. Ein derartiges Halbleiterbauteil wird in einem Reflow-Lötprozess (gelegentlich auch als „Aufschmelz-Lötprozess“ bezeichnet) auf eine übergeordnete Platine gelötet.
  • Ball Grid Array-Bauteile sind weit verbreitet und können mit kostengünstigen Leiterplattentechnologien hergestellt werden. Problematisch ist bei derartigen Bauteilen jedoch, dass das Rastermaß (pitch) der Außenkontaktflächen bzw. Außenkontakte nicht zu klein werden darf, damit Kurzschlüsse verhindert werden. Zudem werden bei manchen Halbleiterbauteilen mit erhöhtem Kühlbedarf Bereiche auf der Leiterplatte für die Wärmeabfuhr, insbesondere für die Anbindung an einen Kühlkörper, benötigt.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Halbleiterbaugruppe mit zumindest einem Halbleiterbauteil anzugeben, die sowohl eine zufriedenstellende Entflechtung und Kontaktierbarkeit als auch eine effektive Wärmeabfuhr aufweist.
  • Diese Aufgabe wird gelöst durch eine Halbleiterbaugruppe mit den Merkmalen des Anspruchs 1.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der Unteransprüche.
  • Gemäß einem Aspekt der Erfindung wird eine Halbleiterbaugruppe mit zumindest einem Halbleiterbauteil angegeben, wobei das Halbleiterbauteil ein Umverdrahtungssubstrat mit einer Oberseite und einer Unterseite und einen auf der Oberseite angeordneten Halbleiterchip aufweist. Auf der Oberseite des Umverdrahtungssubstrats sind Kontaktanschlussflächen für die Verbindung mit Kontaktflächen des Halbleiterchips angeordnet. Auf der Unterseite sind Außenkontaktflächen angeordnet, die über Leiterbahnen mit den Kontaktanschlussflächen elektrisch verbunden sind. Die Außenkontaktflächen sind in einem ersten Bereich der Unterseite in einem größeren Abstand voneinander angeordnet als in einem zweiten Bereich.
  • Ferner weist die Halbleiterbaugruppe zumindest eine Leiterplatte auf, auf der das Halbleiterbauteil angeordnet ist. Auf einer Oberseite der Leiterplatte sind zu den Außenkontakten korrespondierende Kontaktflächen angeordnet, so dass Kontaktflächen in einem ersten Bereich der Oberseite in einem größeren Abstand voneinander angeordnet sind als in einem zweiten Bereich. In dem ersten Bereich der Leiterplatte sind Durchgangslöcher zwischen den Kontaktflächen angeordnet.
  • Unter korrespondierenden Außenkontaktflächen und Kontaktflächen wird hier insbesondere verstanden, dass die Kontaktflächen zur elektrischen Verbindung mit den Außenkontaktflächen über Außenkontakte vorgesehen sind und dazu in dem gleichen Muster angeordnet sind.
  • Die Halbleiterbaugruppe hat den Vorteil, dass über die im ersten Bereich angeordneten Durchgangslöcher, die insbesondere als Bohrungen ausgebildet sein können, eine gute Wärmeabfuhr und Anbindung an einen Kühlkörper ermöglicht wird. Um Platz für die thermischen Durchgangslöcher zu schaffen, werden in dem ersten Bereich die Kontaktflächen mit einem größeren Abstand (pitch) voneinander angeordnet. Somit sind im ersten Bereich möglicherweise insgesamt weniger Kontaktflächen vorgesehen als bislang üblich. Die elektrischen Funktionalitäten dieser Kontaktflächen können jedoch in den zweiten Bereich verlagert werden, in dem die Kontaktflächen einen geringeren Abstand voneinander aufweisen. Damit wird zwischen den Kontaktflächen ausreichend Platz geschaffen, um die Durchgangslöcher auf mechanische Weise zu bohren, so dass auf den Einsatz der kostenintensiven Microvia-Technologie mit lasergebohrten Löchern verzichtet werden kann.
  • Somit kann eine kostengünstig herstellbare Halbleiterbaugruppe zur Verfügung gestellt werden, mit der sich sowohl die Entflechtung als auch die Wärmeabfuhr eines Halbleiterbauteils in BGA-Technologie verbessern lässt.
  • Gemäß einer Ausführungsform sind die Außenkontaktflächen des Halbleiterbauteils und die korrespondierenden Kontaktflächen der Leiterplatte in Zeilen und Spalten mit einem gleichmäßigen Rastermaß angeordnet, wobei sich das Rastermaß im ersten Bereich von dem im zweiten Bereich unterscheidet und größer ist.
  • Die Durchgangslöcher erstrecken sich von der Oberseite der Leiterplatte, auf der das Halbleiterbauteil angeordnet ist, zur Unterseite der Leiterplatte, die mit einem Kühlkörper verbunden werden kann. Die Durchgangslöcher können als ungefüllte Bohrungen oder für eine besonders gute Wärmeleitung als kupfergefüllte Bohrungen ausgebildet sein. Die Wärmeabfuhr erfolgt insbesondere über einen Kühlkörper, auf dem die Leiterplatte angeordnet wird.
  • Diese Halbleiterbaugruppe hat den Vorteil, dass sie besonders einfach und kostengünstig herstellbar ist. Insbesondere können die Durchgangslöcher im Herstellungsprozess der Leiterplatte oder nachträglich gebohrt werden, sodass deren Anzahl und Anordnung optimal auf die zu optimierende Halbleiterbaugruppe abgestimmt werden kann.
  • Gemäß einer Ausführungsform ist der erste Bereich unter einem auf der Oberseite des Umverdrahtungssubstrats vorgesehenen Chipmontagebereich angeordnet. In diesem Bereich fällt die meiste abzuführende Wärme an. Gleichzeitig ist dies auch der Bereich, der für eine Entflechtung am wenigsten attraktiv ist.
  • Der zweite Bereich kann insbesondere als peripherer Bereich des Umverdrahtungssubstrats und korrespondierender Bereich der Leiterplatte ausgebildet sein. Dieser periphere Bereich, der sich rund um den Chipmontagebereich am Rand des Umverdrahtungssubstrats erstreckt, ist für die Entflechtung besonders wichtig. Elektrische Kontakte werden über Leiterbahnen aus dem Chipmontagebereich in diesen peripheren Bereich geroutet.
  • Auf den Außenkontaktflächen können Außenkontakte insbesondere in Form von Lotkugeln oder Lotsäulen angeordnet sein. Das Umverdrahtungssubstrat kann insbesondere zur Herstellung eines BGA-Halbleiterbauteils vorgesehen sein.
  • Der Halbleiterchip kann beispielsweise mittels Drahtbonden oder in Flip Chip-Technologie mit dem Umverdrahtungssubstrat elektrisch verbunden sein. Verbindungen in Flip Chip Technologie sind dem Fachmann im Prinzip bekannt und werden daher an dieser Stelle nicht näher erörtert.
  • Das Halbleiterbauteil hat den Vorteil, dass es durch die gleichzeitige Optimierung der Entflechtung und der Wärmeabfuhr eine besonders gute Performance aufweist. Bei Bedarf können auch wärmeabführende Durchgangslöcher in dem Umverdrahtungssubstrat vorgesehen sein, die zu den Durchgangslöchern in der Leiterplatte korrespondieren können, aber nicht müssen. In diesem Fall kann eine wärmeleitende Verbindung zwischen Durchgangslöchern im Umverdrahtungssubstrat und Durchgangslöchern in der Leiterplatte vorgesehen sein.
  • Das Halbleiterbauteil kann insbesondere als BGA-Bauteil ausgebildet sein. Für derartige Bauteile sind zur Zeit beispielsweise für Anwendungen in Steuergeräten im Automobilbereich Rastermaße (pitches) von 1 mm oder 0,8 mm üblich, wobei diese zukünftig verkleinert werden können.
  • Die Leiterplatte kann insbesondere in thermischem Kontakt mit einem Kühlkörper stehen. Der Kühlkörper kann beispielsweise aus Metall ausgebildet sein und auch einen Teil eines Gehäuses der Halbleiterbaugruppe bilden. Bei einer zweckmäßigen Ausgestaltung ist der Kühlkörper an einer der Oberseite (22) gegenüberliegenden Unterseite der Leiterplatte angeordnet. Bei einer Ausgestaltung grenzen die Durchgangslöcher an den Kühlkörper an. Bei einer anderen Ausgestaltung stehen sie mittels einer Wärmeleitpaste in thermischem Kontakt mit dem Kühlkörper stehen. Bei dieser Ausgestaltung grenzen die - beispielsweise metallgefüllten - Durchgangslöcher und der Kühlkörper vorzugsweise an gegenüberliegenden Seiten an die Wärmeleitpaste an.
  • Bei der Halbleiterbaugruppe kann es sich insbesondere um ein Steuergerät, beispielsweise um ein Steuergerät für ein Kraftfahrzeug, handeln.
  • Ausführungsformen der Erfindung werden nun anhand der beigefügten schematischen Figuren näher erläutert.
    • 1 zeigt schematisch einen Querschnitt durch ein Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung;
    • 2 zeigt schematisch einen Querschnitt durch ein Halbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung und
    • 3 zeigt schematisch eine Sicht auf die Unterseite eines Umverdrahtungssubstrats gemäß einer Ausführungsform der Erfindung.
  • Das Halbleiterbauteil 1 gemäß 1 weist ein Umverdrahtungssubstrat 3 mit einer Oberseite 5 und einer Unterseite 7 auf. Auf der Oberseite 5 des Umverdrahtungssubstrats 3 ist ein Halbleiterchip 9 mit einer aktiven Oberseite 10 angeordnet. Auf der Oberseite 10 sind Kontaktflächen 11 angeordnet, die mit Kontaktanschlussflächen 13 auf der Oberseite 5 des Umverdrahtungssubstrats 3 über Bonddrähte 15 elektrisch verbunden sind. Die Oberseite 5 des Umverdrahtungssubstrats 3, der Halbleiterchip 9 sowie die Bonddrähte 15 sind in eine Kunststoffgehäusemasse 16 eingebettet, die diese vor Umwelteinflüssen schützt.
  • Auf der Unterseite 7 des Umverdrahtungssubstrats 3 sind Außenkontaktflächen 17 angeordnet, die über nicht gezeigte Leiterbahnen mit den Kontaktanschlussflächen 13 auf der Oberseite 5 des Umverdrahtungssubstrats 3 elektrisch verbunden sind. Auf den Außenkontaktflächen 17 sind Außenkontakte 19 in Form von Lotkugeln angeordnet. Das Halbleiterbauteil 1 ist somit als BGA-Bauteil ausgebildet und weist eine Matrix aus Kunststoff auf, in der die Leiterbahnen angeordnet sind.
  • Das Halbleiterbauteil 1 ist zur Bildung einer Halbleiterbaugruppe auf eine Leiterplatte 21 aufgelötet. Dazu werden in einem Reflow-Prozess die Außenkontakte 19 auf Kontaktflächen 23 der Leiterplatte 21 aufgelötet. Die Leiterplatte 21 steht in der gezeigten Ausführungsform über ein nicht gezeigtes TIM (thermal interface material) im thermischen Kontakt mit einem Kühlkörper 25.
  • Zur Entwärmung der Halbleiterbaugruppe, d.h. zur Abfuhr von durch den Halbleiterchip 9 produzierter Wärme, sind Durchgangslöcher 20 in der Leiterplatte 21 vorgesehen. In der in 1 gezeigten Ausführungsform sind derartige Durchgangslöcher 20 nur in einem ersten Bereich 30 unterhalb des Halbleiterchips 9 vorgesehen. Bei Bedarf können jedoch auch Durchgangslöcher außerhalb dieses Bereichs vorgesehen sein. Die durch die Durchgangslöcher 20 abgeführte Wärme wird durch Wärmeleitung im Kühlkörper 25 abgeführt.
  • 2 zeigt eine zweite Ausführungsform des Halbleiterbauteils 1 gemäß 1, die sich von der in 1 gezeigten lediglich dadurch unterscheidet, dass der Halbleiterchip 9 nicht in Wire Bond-Technik, sondern in Flip Chip-Technik mit dem Umverdrahtungssubstrat 3 verbunden ist.
  • Dazu weist der Halbleiterchip 9 auf seiner aktiven Oberseite 10 Kontaktflächen 11 auf, die über Flipchipkontakte 27 mit Kontaktanschlussflächen 13 auf der Oberseite 5 des Umverdrahtungssubstrats 3 elektrisch verbunden sind.
  • 3 zeigt eine Sicht auf die Oberseite 22 der Leiterplatte 21 gemäß den 1 und 2. In dieser Ansicht ist erkennbar, dass die Kontaktflächen 23 nicht überall mit demselben Rastermaß angebracht sind.
  • In einem ersten Bereich 30 der Leiterplatte 21, der zu einem ersten Bereich 30 des Umverdrahtungssubstrats 3 korrespondiert und unterhalb des durch die gestrichelte Linie angedeuteten Chipmontagebereichs 34 liegt, weisen die einzelnen Kontaktflächen 23 einen Abstand a voneinander auf. In einem zweiten Bereich 32, der zu einem peripheren Bereich des Umverdrahtungssubstrats 3 korrespondiert, weisen die Kontaktflächen 23 voneinander einen Abstand b auf. Der Abstand a ist größer als der Abstand b.
  • Die Kontaktflächen 23 liegen somit in dem ersten Bereich 30 weiter voneinander entfernt als in dem zweiten Bereich 32. Dadurch wird in dem ersten Bereich 30 Platz zwischen benachbarten Kontaktflächen 23 geschaffen, sodass zwischen den Kontaktflächen 23 jeweils Durchgangslöcher 20 platziert werden können.
  • Dabei können die Durchgangslöcher 20, wie in 3 gezeigt, ebenfalls in einem Raster in Zeilen und Spalten angeordnet werden, wobei jeweils ein Durchgangsloch 20 im Zentrum von vier im Quadrat zueinander angeordneten Kontaktflächen 23 angeordnet ist. Damit entspricht das Rastermaß, mit dem die Durchgangslöcher 20 angeordnet werden, dem Rastermaß a der Außenkontakte 19 bzw. Kontaktflächen 23.
  • In der gezeigten Ausführungsform sind die Durchgangslöcher 20 nur im ersten Bereich 30 der Leiterplatte 21 angeordnet, weil hier der größte Bedarf für eine Wärmeabfuhr vorliegt. Es können jedoch auch außerhalb des ersten Bereichs 30 Durchgangslöcher 20 platziert werden.
  • In der gezeigten Ausführungsform ist der Abstand zwischen Durchgangslöchern 20 und ihnen benachbarten Kontaktflächen 23 nicht nur kleiner als der Abstand a, sondern auch kleiner als der Abstand b. Da auf den Durchgangslöchern 20 keine Außenkontakte angeordnet sind und es nicht zu unerwünschten Kurzschlüssen kommen kann, kann der Abstand zu benachbarten Kontaktflächen 23 verhältnismäßig klein sein. Somit lassen sich auf einer begrenzten Fläche ausreichend viele Durchgangslöcher 20 für eine wirksame Wärmeabfuhr anordnen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0001230 A1 [0003]

Claims (12)

  1. Halbleiterbaugruppe, aufweisend - zumindest ein Halbleiterbauteil (1), wobei das Halbleiterbauteil (1) ein Umverdrahtungssubstrat (3) mit einer Oberseite (5) und einer Unterseite (7) und einen auf der Oberseite (5) angeordneten Halbleiterchip (9) aufweist, wobei - auf der Oberseite (5) des Umverdrahtungssubstrats (3) Kontaktanschlussflächen (13) für die Verbindung mit Kontaktflächen (11) des Halbleiterchips (9) angeordnet sind, - auf der Unterseite (7) Außenkontaktflächen (17) angeordnet sind, die über Leiterbahnen mit den Kontaktanschlussflächen (13) elektrisch verbunden sind, und - Außenkontaktflächen (17) in einem ersten Bereich (30) der Unterseite (7) in einem größeren Abstand voneinander angeordnet sind als in einem zweiten Bereich (32); - zumindest eine Leiterplatte (21), auf der das Halbleiterbauteil (1) angeordnet ist, wobei auf einer Oberseite (22) der Leiterplatte (21) zu den Außenkontakten (17) korrespondierende Kontaktflächen (23) angeordnet sind, so dass Kontaktflächen (23) in einem ersten Bereich (30) der Oberseite (22) in einem größeren Abstand voneinander angeordnet sind als in einem zweiten Bereich (32); wobei in dem ersten Bereich (30) der Leiterplatte (21) zwischen den Kontaktflächen (23) Durchgangslöcher (20) angeordnet sind.
  2. Halbleiterbaugruppe nach dem vorhergehenden Anspruch, wobei die Außenkontaktflächen (17) und die korrespondierenden Kontaktflächen (23) in Zeilen und Spalten mit einem gleichmäßigen Rastermaß angeordnet sind, wobei sich das Rastermaß im ersten Bereich (30) von dem im zweiten Bereich (32) unterscheidet und größer ist als das Rastermaß im zweiten Bereich (32).
  3. Halbleiterbaugruppe nach dem vorhergehenden Anspruch, wobei die Durchgangslöcher (20) ebenfalls in Zeilen und Spalten jeweils in den Zwischenräumen zwischen Kontaktflächen (23) angeordnet sind.
  4. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche, wobei die Durchgangslöcher (20) als ungefüllte Bohrungen ausgebildet sind.
  5. Halbleiterbaugruppe nach einem der Ansprüche 1 bis 3, wobei die Durchgangslöcher (20) als ganz oder teilweise mit Kupfer oder einer Kupferlegierung gefüllte Bohrungen ausgebildet sind.
  6. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche, wobei der erste Bereich (30) unter einem auf der Oberseite (5) des Umverdrahtungssubstrats (3) vorgesehenen Chipmontagebereich (34) angeordnet ist.
  7. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (32) als peripherer Bereich des Umverdrahtungssubstrats (3) ausgebildet ist.
  8. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche, wobei auf den Außenkontaktflächen (17) Außenkontakte (19) angeordnet sind.
  9. Halbleiterbaugruppe nach dem vorhergehenden Anspruch, wobei das Halbleiterbauteil (1) als Ball Grid Array-Bauteil ausgebildet ist.
  10. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche, die zusätzlich einen Kühlkörper (25) aufweist, wobei die Leiterplatte (21) in thermischem Kontakt mit dem Kühlkörper (25) steht.
  11. Halbleiterbaugruppe nach dem vorhergehenden Anspruch, wobei der Kühlkörper (25) an einer der Oberseite (22) gegenüberliegenden Unterseite der Leiterplatte (21) angeordnet ist.
  12. Halbleiterbaugruppe nach einem der vorhergehenden Ansprüche 10 und 11, wobei die Durchgangslöcher (20) an den Kühlkörper (25) angrenzen oder mittels einer Wärmeleitpaste in thermischem Kontakt mit dem Kühlkörper (25) stehen.
DE102017218273.3A 2017-10-12 2017-10-12 Halbleiterbaugruppe Active DE102017218273B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017218273.3A DE102017218273B4 (de) 2017-10-12 2017-10-12 Halbleiterbaugruppe
PCT/EP2018/077074 WO2019072694A1 (de) 2017-10-12 2018-10-05 Halbleiterbaugruppe
US16/755,660 US11798873B2 (en) 2017-10-12 2018-10-05 Semiconductor assembly
CN201880066198.XA CN111213234B (zh) 2017-10-12 2018-10-05 半导体组装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017218273.3A DE102017218273B4 (de) 2017-10-12 2017-10-12 Halbleiterbaugruppe

Publications (2)

Publication Number Publication Date
DE102017218273A1 true DE102017218273A1 (de) 2019-04-18
DE102017218273B4 DE102017218273B4 (de) 2022-05-12

Family

ID=63798994

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017218273.3A Active DE102017218273B4 (de) 2017-10-12 2017-10-12 Halbleiterbaugruppe

Country Status (4)

Country Link
US (1) US11798873B2 (de)
CN (1) CN111213234B (de)
DE (1) DE102017218273B4 (de)
WO (1) WO2019072694A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701099A (zh) * 2019-10-22 2021-04-23 中兴通讯股份有限公司 一种封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294835A (ja) * 2005-04-11 2006-10-26 Seiko Epson Corp 印刷回路基板及びその作製方法
US20070287228A1 (en) * 2004-12-09 2007-12-13 Infineon Technologies Ag Semiconductor Package and Method of Assembling the Same
US20090294165A1 (en) * 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
US20110001230A1 (en) 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US20110049710A1 (en) * 2009-08-28 2011-03-03 Huahung Kao Interconnect layouts for electronic assemblies
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US7772705B2 (en) 2005-02-02 2010-08-10 Toshiba America Electronic Components, Inc. Low thermal resistance package
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR20080014004A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 인터포저 및 반도체 장치
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7372169B2 (en) * 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
US8736046B2 (en) * 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
US8674505B2 (en) 2012-01-05 2014-03-18 Texas Instruments Incorporated Integrated circuit packaging with ball grid array having differential pitch to enhance thermal performance
DE102016220265A1 (de) * 2016-10-17 2018-04-19 Zf Friedrichshafen Ag Wärme ableitende Anordnung und Verfahren zur Herstellung
US10405417B2 (en) * 2017-05-01 2019-09-03 Nxp Usa, Inc. Packaged microelectronic component mounting using sinter attachment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287228A1 (en) * 2004-12-09 2007-12-13 Infineon Technologies Ag Semiconductor Package and Method of Assembling the Same
JP2006294835A (ja) * 2005-04-11 2006-10-26 Seiko Epson Corp 印刷回路基板及びその作製方法
US20090294165A1 (en) * 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
US20110001230A1 (en) 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US20110049710A1 (en) * 2009-08-28 2011-03-03 Huahung Kao Interconnect layouts for electronic assemblies
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout

Also Published As

Publication number Publication date
US11798873B2 (en) 2023-10-24
CN111213234B (zh) 2024-02-13
CN111213234A (zh) 2020-05-29
DE102017218273B4 (de) 2022-05-12
WO2019072694A1 (de) 2019-04-18
US20210202366A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE102009055648B4 (de) Leistungshalbleitermodul
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO1996009646A1 (de) Polymer stud grid array
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE102013203932A1 (de) Elektronische, optoelektronische oder elektrische Anordnung
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
WO2007054409A1 (de) Elektronische schaltungsanordnung und verfahren zur herstellung einer elektronischen schaltungsanordnung
DE102017218273B4 (de) Halbleiterbaugruppe
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2014206666A1 (de) Schaltungsvorrichtung und verfahren zum herstellen einer schaltungsvorrichtung zur steuerung eines getriebes eines fahrzeugs
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102014221124A1 (de) Modul mit zwei Leistungshalbleitern
WO2008040296A1 (de) Optoelektronisches bauelement
DE102007002807B4 (de) Chipanordnung
DE19648492A1 (de) Multi-Chip-Modul
DE102016107249B4 (de) Leiterplatte mit einer Aussparung für ein elektrisches Bauelement, System mit der Leiterplatte und Verfahren zur Herstellung der Leiterplatte
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
DE102017209083B4 (de) Leiterplattenanordnung mit Mikroprozessor-Bauelement, elektronisches Steuergerät und Verfahren zur Herstellung einer Leiterplattenanordnung
DE10297766T5 (de) Wärmeableitungsvorrichtung für Integrierte Schaltungen
WO2003071601A2 (de) Schaltungsmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final