JP2006294835A - 印刷回路基板及びその作製方法 - Google Patents

Abstract

【課題】 スタンドオフが小さい半導体パッケージであっても、リフロー実装後、無洗浄でアンダーフィルを導入して信頼性の得られる保護形態を形成することのできる印刷回路基板及びその作製方法を提供する。
【解決手段】 基材１０の主表面に、半導体パッケージ（図示せず）の複数の外部端子に対応した複数の接続端子１１が形成されている。配線パターン１２は、接続端子１１と電気的に関係する配線を含んで構成されている。半導体パッケージに応じた実装用領域Ａ１において、接続端子１１及び配線パターン１２を避けて、図の主表面から、主表面に対する裏面に貫通する通気孔１４が設けられている。通気孔１４は、半導体パッケージ実装におけるリフローはんだ付け時のフラックス中の溶剤の蒸発または揮発用の通気孔として機能させるために、その位置、径及び数が設定される。
【選択図】 図１

Description

本発明は、特に狭ピッチで、かつ実装時の高さが取り難い端子を有する半導体パッケージを実装する印刷回路基板及びその製造方法に関する。

近年、携帯機器等、製品の小型化、多機能化が進み、製品内部の電子部品に関しても実装される半導体パッケージのタイプは多様化している。半導体パッケージの中で、ＣＦＬＧＡ（セラミック・ファインピッチ・ランド・グリッド・アレイ）と呼ばれる半導体パッケージは、狭ピッチの端子はもとより、スタンドオフという印刷回路基板とパッケージボディー下面の隙間が非常に小さく規定されている。これはＪＥＩＴＡ（電子情報技術産業協会）の規格に準ずるものであり、ＣＦＬＧＡはスタンドオフが最大０．１ｍｍと規定されている。

ＣＦＬＧＡパッケージは、スタンドオフが非常に小さいことから、リフローはんだ実装の際、注意が必要である。ＣＦＬＧＡパッケージに関し、リフロー温度等の実装条件が適切でない場合には、フラックス中の溶剤が完全に揮発しない恐れがある。すなわち、実装基板とＣＦＬＧＡの間に溶剤が液状に残留してしまう。そこで、洗浄工程の実施を経れば、溶剤の残留物は洗い流されて問題なくなる。

しかし、工程短縮化や環境を考慮して、洗浄工程を経ない、無洗浄化工程がトレンドとして一般化しつつある。従って、最近では、無洗浄のまま実装基板とＣＦＬＧＡの間にアンダーフィルを導入し保護形態を完成させることが少なくない。この場合、実装基板とＣＦＬＧＡの間に溶剤の液状残留物があれば、それが閉じ込められたままに保護形態ができ上がる。

従来技術として、無洗浄化が図れるリフロー半田付け方法が開示されている（例えば、特許文献１参照）。この技術では、窒素雰囲気中のリフロー炉で、低残渣の半田クリームを塗布した配線基板を、前処理で急激に温度上昇させる。その後、半田溶融温度近傍まで緩やかに温度上昇させる予熱過程を経て、リフロー半田付けに対応した温度まで上昇させる（リフロー過程）。リフロー過程終了後、配線基板を冷却過程により冷却する。
特開平７−１５１２０号公報（図１、図３）

ＣＦＬＧＡパッケージのようなスタンドオフが非常に小さいリフロー実装では、最適となるリフローの条件の許容範囲が狭く、フラックス中の溶剤が十分に揮発されない場合が多くなる。その後、無洗浄で実装基板とＣＦＬＧＡの間にアンダーフィルが形成されると、溶剤の液状残留物がアンダーフィル中に閉じ込められたままになる。この状態で試験等のために常時通電すると、液状残留物を介して接続部間のはんだ成分（例えばＳｎ）がマイグレーションを起こし易く、ショート不良となり易い。

本発明は上記のような事情を考慮してなされたもので、スタンドオフが小さい半導体パッケージであっても、リフロー実装後、無洗浄でアンダーフィルを導入して信頼性の得られる保護形態を形成することのできる印刷回路基板及びその作製方法を提供しようとするものである。

本発明に係る印刷回路基板は、基材の主表面に半導体パッケージの複数の外部端子に対応した複数の接続端子を有し、前記接続端子に関係する配線パターンを配した前記半導体パッケージに応じた実装用領域と、前記実装用領域に前記接続端子及び前記配線パターンを避けて形成された前記主表面から前記主表面に対する裏面に貫通する通気孔と、を含む。

本発明に係る印刷回路基板は、基材の主表面に半導体パッケージの複数の外部端子に対応した複数の接続端子を有し、前記接続端子に関係する配線パターンを配した前記半導体パッケージに応じた実装用領域と、前記実装用領域に前記接続端子及び前記配線パターンを避けて形成された前記主表面から前記主表面に対する裏面に貫通する前記基材の壁面が露出した空洞となっている通気孔と、を含む。

上記それぞれ本発明に係る印刷回路基板によれば、半導体パッケージが実装される実装用領域に通気孔を設ける。これにより、リフローはんだ付けのフラックス中の溶剤が揮発し難くかった半導体パッケージ下でも、通気孔からリフロー時におけるフラックス中の溶剤の蒸発及びその後の揮発が促進され、フラックス中の溶剤の液状残留物はほとんどなくなる。

上記本発明に係る印刷回路基板において、次のいずれかの特徴を有する印刷回路基板においても、通気孔を得ることによって、上記と同様の作用、効果が得られる。
前記裏面側における接続端子及び配線パターンをさらに具備し、前記裏面側では前記通気孔を露出させていることを特徴とする。
前記配線パターンは、多層配線パターンであり、前記主表面の他に内部にも配線層を有することを特徴とする。

本発明に係る印刷回路基板の作製方法は、所定の半導体パッケージに応じた実装用領域として、基材の主表面に前記半導体パッケージの複数の外部端子に対応した複数の接続端子を形成すると共に前記接続端子に関係する配線パターンを形成する工程と、前記実装用領域に前記接続端子及び前記配線パターンを避けて、前記主表面から前記主表面に対する裏面への貫通孔を形成する工程と、を含む。

上記本発明に係る印刷回路基板の作製方法によれば、半導体パッケージが実装される実装用領域において、接続端子や配線パターンを避けて貫通孔を形成することのできる箇所は、予め把握しておけばよい。実装用領域は、リフローはんだ付けされる半導体パッケージで覆われることになるが、貫通孔からリフロー時におけるフラックスの蒸発及びその後の揮発が促進され、フラックスの液状残留物はほとんどなくなる。

上記本発明に係る印刷回路基板の作製方法において、次のいずれかの特徴を有することにより、現行の基板作製からそれほど工程の追加負担をかけずに目的の貫通孔を形成し、信頼性を得る。
ソルダーレジストの形成工程をさらに具備し、前記貫通孔は、ソルダーレジスト形成以前または以降に形成し、前記ソルダーレジストは前記貫通孔及びその周辺上を避けて形成することを特徴とする。
ソルダーレジストの形成工程をさらに具備し、前記貫通孔は、ソルダーレジスト形成以降に形成し、前記ソルダーレジストごと前記基材を貫通させることを特徴とする。
前記貫通孔は、前記半導体パッケージ実装におけるリフローはんだ付け時のフラックス分の蒸発または揮発のための通気孔として機能させるために、その位置、径及び数を設定することを特徴とする。
前記貫通孔は、ドリルを利用しての穴開け、レーザービームを利用しての穴開けのいずれかの方法を採用することを特徴とする。

発明を実施するための形態

図１は、本発明の第１実施形態に係る印刷回路基板の要部を示す平面図である。例えばガラスエポキシ樹脂部材でなる基材１０の主表面に、半導体パッケージ（図示せず）の複数の外部端子に対応した複数の接続端子１１が形成されている。配線パターン１２は、接続端子１１と電気的に関係する配線を含んで構成されている。半導体パッケージに応じた実装用領域Ａ１は、これら複数の接続端子１１及び関係する配線パターン１２を含む。また、ソルダーレジスト１３は、接続端子１１や配線パターン１２の周辺表面に被覆されている。

この実装用領域Ａ１において、接続端子１１及び配線パターン１２を避けて、図の主表面から、主表面に対する裏面に貫通する通気孔１４が設けられている。通気孔１４は、半導体パッケージ実装におけるリフローはんだ付け時のフラックス中の溶剤の蒸発または揮発用の通気孔として機能させるために、その位置、径及び数が設定される。しかし、実状は接続端子１１及び配線パターン１２の妨げにならないよう、通気孔として有効な位置、径及び数を決めることになる。

なお、実装用領域Ａ１の接続端子１１の配列や配線パターン１２の配置形態は、一例であって、限定されるものではない。従って、通気孔１４の位置、径及び数も上述のように考慮されて設定されるものであり、一概には言えない。ただ、有用な通気孔として、孔径はだいたい０．１ｍｍ以上ある方がより好ましい。目詰まり防止にも寄与する。

図２（ａ）〜（ｃ）は、それぞれ図１のような通気孔１４を有する印刷回路基板の一例を示す一部の断面図である。図１と同様の箇所には同一の符号を付す。なお説明上、幾つかの実装製品の一部を示している。

図２（ａ）は、主表面のみに接続端子１１及び配線パターン１２を有する印刷回路基板１０１を示している。印刷回路基板１０１は、実装用領域Ａ１において、接続端子１１及び配線パターン１２を避けて、主表面から、主表面に対する裏面に貫通する通気孔１４が設けられている。通気孔１４は、基材１０の壁面が露出した空洞となっており、実装の工程が進んでも、通気の目的で利用されるため内部には何も付加されない。通気孔１４は、ソルダーレジスト１３を形成した後の工程において、ドリルやレーザーを利用して穴開けすることが考えられる。孔径φ１は、配線パターン１２の密度にもよるが、上述したとおり、０．１ｍｍ以上が好ましく、ここでは、孔径φ１は、０．１〜０．３ｍｍの範囲から選ばれる径とする。

このような通気孔１４の含まれる実装用領域Ａ１において、スタンドオフの小さい半導体パッケージＰＫＧ１が実装されている。半導体パッケージＰＫＧ１はランド端子Ｌ１を有し、はんだ部材Ｓ１を介して対応する接続端子１１にリフローはんだ付けされる。

半導体パッケージＰＫＧ１が、ＣＦＬＧＡ（セラミック・ファインピッチ・ランド・グリッド・アレイ）のようなスタンドオフの小さい半導体パッケージであったとしても、はんだ付けの際のフラックス（溶剤）分が通気孔１４を介して蒸発または揮発され易くなる。従って、その後、無洗浄で印刷回路基板１０１と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、溶剤の液状残留物がアンダーフィル中に閉じ込められる不具合はなくなる。

例えば半導体パッケージＰＫＧ１がＣＦＬＧＡの場合、ランド端子Ｌ１は、ＩＣチップＣＨＩＰからインターポーザＩＮＴＰを介して外部端子として導出される。ランド端子Ｌ１の径は０.６ｍｍ程度、ランドピッチは１ｍｍ程度ある。また、小さいものになると、ランド端子Ｌ１の径は０.３ｍｍ程度、ランドピッチは０．５ｍｍ程度というものもある。ランド端子Ｌ１は、例えば、Ｗ／Ｎｉ／Ａｕ積層構造となっており、Ｗが約１０μｍ、Ｎｉが約５μｍ、表面が約０．６μｍのＡｕめっきとなっている。接続端子１１はＣｕまたはＣｕに別の金属めっきを施したものであり、はんだ部材Ｓ１は、Ｓｎを含む。リフローはんだ付け時またはその後、はんだ部材Ｓ１のフラックス中の溶剤は通気孔１４を介して蒸発または揮発される。よって、溶剤の液状残留物がアンダーフィル中に閉じ込められる懸念は解消される。従って、無洗浄で印刷回路基板１０１と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、Ｓｎのマイグレーションが抑制され、ショート不良が防止される。

図２（ｂ）は、両面の印刷回路基板１０２を示している。すなわち、図２（ａ）に比べて、主表面及びこれに対する裏面にも接続端子１１及び配線パターン１２を有する。その他の要部構成は図２（ａ）と同様であり、同一の符号を付す。印刷回路基板１０２は、実装用領域Ａ１において、両面の接続端子１１及び配線パターン１２を避けて、主表面から裏面に貫通する通気孔１４が設けられている。通気孔１４は、基材１０の壁面が露出した空洞となっており、実装の工程が進んでも、通気の目的で利用されるため内部には何も付加されない。このような通気孔１４を含む実装用領域Ａ１にスタンドオフの小さい半導体パッケージＰＫＧ１が実装されている。これに対して裏面側にも電子部品ＩＣＰ１，ＩＣＰ２が実装されている。裏面側の電子部品ＩＣＰ１，ＩＣＰ２は、実装したときに通気孔１４上に覆い被さらない設計とすることが重要である。

上記構成においても、図２（ａ）を参照して説明したような効果が同様に得られる。すなわち、半導体パッケージＰＫＧ１が、ＣＦＬＧＡのようなスタンドオフの小さい半導体パッケージであったとしても、はんだ付けの際にフラックス中の溶剤が通気孔１４を介して蒸発または揮発され易くなる。従って、その後、無洗浄で印刷回路基板１０２と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、溶剤の液状残留物がアンダーフィル中に閉じ込められる不具合はなくなる。これにより、マイグレーションが抑制され、ショート不良が防止される。

図２（ｃ）は、両面及び多層の印刷回路基板１０３を示している。すなわち、図２（ｂ）に比べて、基材内部にも複数層の配線パターン１２を有する。その他の要部構成は図２（ｂ）と同様であり、同一の符号を付す。印刷回路基板１０３は、実装用領域Ａ１において、両面、かつ内部の接続端子１１及び配線パターン１２を避けて、主表面から裏面に貫通する通気孔１４が設けられている。通気孔１４は、基材１０の壁面が露出した空洞となっており、実装の工程が進んでも、通気の目的で利用されるため内部には何も付加されない。このような通気孔１４を含む実装用領域Ａ１にスタンドオフの小さい半導体パッケージＰＫＧ１が実装されている。これに対して裏面側にも電子部品ＩＣＰ３，ＩＣＰ４が実装されている。裏面側の電子部品ＩＣＰ３，ＩＣＰ４は、実装したときに通気孔１４上に覆い被さらない設計とすることが重要である。

上記構成においても、図２（ａ）を参照して説明したような効果が同様に得られる。すなわち、半導体パッケージＰＫＧ１が、ＣＦＬＧＡのようなスタンドオフの小さい半導体パッケージであったとしても、はんだ付けの際のフラックス中の溶剤が通気孔１４を介して蒸発または揮発され易くなる。従って、その後、無洗浄で印刷回路基板１０３と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、溶剤の液状残留物がアンダーフィル中に閉じ込められる不具合はなくなる。これにより、マイグレーションが抑制され、ショート不良が防止される。

図３は、本発明の第２実施形態に係る印刷回路基板の要部を示す平面図である。前記図１と同様の箇所には同一の符号を付す。図１で示した第１実施形態に比べて異なる構成は次のようである。実装用領域Ａ２として、中央付近に、接続端子１１の配列や配線パターン１２がなく、通気孔（１４）の設置に余裕がある。このときは、前記通気孔１４より大きな通気孔２４を設けることができる。その他、図１に示したものと同等の通気孔１４をさらに付加することも考えられる。その他の構成は第１実施形態と同様である。

上記通気孔２４も、例えばガラスエポキシ樹脂部材でなる基材１０の壁面が露出した空洞となっている。すなわち、半導体パッケージ実装におけるリフローはんだ付け時のフラックス中の溶剤の蒸発または揮発用の通気孔として機能させる。そのため、位置、径及び数の設定は、通気孔１４と同様に考慮される。図示の配置形態も一例であって、限定されるものではない。

図４（ａ），（ｂ）は、それぞれ図３のような通気孔２４を有する印刷回路基板の一例を示す一部の断面図である。図３と同様の箇所には同一の符号を付す。なお説明上、幾つかの実装製品の一部を示している。

図４（ａ）は、主表面のみに接続端子１１及び配線パターン１２を有する印刷回路基板２０１を示している。印刷回路基板２０１は、実装用領域Ａ２において、接続端子１１及び配線パターン１２を避けて、主表面から、主表面に対する裏面に貫通する通気孔２４が設けられている。通気孔２４は、基材１０の壁面が露出した空洞となっており、実装の工程が進んでも、通気の目的で利用されるため内部には何も付加されない。通気孔２４は、ソルダーレジスト１３を形成する以前、または以降の工程において、ドリルやレーザーを利用して穴開けすることが考えられる。通気孔２４の周縁はソルダーレジスト１３が形成されていない状態となっている。通気孔２４の孔径φ２は、フラックス分の蒸発または揮発が容易で、かつアンダーフィル漏れや塵埃の浸入の防止に配慮した大きさにするとよい。

このような通気孔２４の含まれる実装用領域Ａ２において、スタンドオフの小さい半導体パッケージＰＫＧ１が実装されている。半導体パッケージＰＫＧ１はランド端子Ｌ１を有し、はんだ部材Ｓ１を介して対応する接続端子１１にリフローはんだ付けされる。

半導体パッケージＰＫＧ１が、ＣＦＬＧＡ（セラミック・ファインピッチ・ランド・グリッド・アレイ）のようなスタンドオフの小さい半導体パッケージであったとしても、はんだ付けの際のフラックス（溶剤）分が通気孔２４を介して蒸発または揮発され易くなる。従って、その後、無洗浄で印刷回路基板２０１と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、溶剤の液状残留物がアンダーフィル中に閉じ込められる不具合はなくなる。これにより、はんだに含まれるＳｎ等のマイグレーションが抑制され、ショート不良が防止される。

図４（ｂ）は、両面の印刷回路基板２０２を示している。すなわち、図４（ａ）に比べて、主表面及びこれに対する裏面にも接続端子１１及び配線パターン１２を有する。その他の要部構成は図４（ａ）と同様であり、同一の符号を付す。印刷回路基板２０２は、実装用領域Ａ２において、両面の接続端子１１及び配線パターン１２を避けて、主表面から裏面に貫通する通気孔１４及び２４が設けられている。通気孔１４及び２４は、ソルダーレジスト１３形成した後の工程において、ドリルやレーザーを利用して穴開けすることが考えられる。通気孔１４及び２４は、基材１０の壁面が露出した空洞となっており、実装の工程が進んでも、通気の目的で利用されるため内部には何も付加されない。このような通気孔１４及び２４を含む実装用領域Ａ２にスタンドオフの小さい半導体パッケージＰＫＧ１が実装されている。これに対して裏面側にも電子部品ＩＣＰ５，ＩＣＰ６が実装されている。裏面側の電子部品ＩＣＰ５，ＩＣＰ６は、実装したときに通気孔１４や２４上に覆い被さらない設計とすることが重要である。

上記構成においても、図４（ａ）を参照して説明したような効果が同様に得られる。すなわち、半導体パッケージＰＫＧ１が、ＣＦＬＧＡのようなスタンドオフの小さい半導体パッケージであったとしても、はんだ付けの際のフラックス中の溶剤が通気孔１４及び２４を介して蒸発または揮発され易くなる。従って、その後、無洗浄で印刷回路基板２０２と半導体パッケージＰＫＧ１の間にアンダーフィルが形成されても、溶剤の液状残留物がアンダーフィル中に閉じ込められる不具合はなくなる。これにより、マイグレーションが抑制され、ショート不良が防止される。

なお、図示しないが、前記図２（ｃ）に示すような両面及び多層の印刷回路基板に上記のような比較的大きい通気孔２４を設けてもよい。設計が許す範囲であれば、比較的大きな通気孔２４を設けることは好ましい。これにより、マイグレーションが抑制され、ショート不良が防止される。また、半導体パッケージＰＫＧ１は、リフローはんだ付けした際のフラックス（溶剤）分が蒸発または揮発され難いスタンドオフの小さい半導体パッケージであって、ＣＦＬＧＡに限ったものではない。

図５は、本発明の第３実施形態に係る印刷回路基板の作製方法の要部を示す流れ図である。印刷回路基板の設計時、通気孔を設ける位置、径、数の決定を含むようにする（処理５０１）。ここでいう通気孔とは、前記第１、第２実施形態で説明したような、半導体パッケージ実装におけるリフローはんだ付け時のフラックス中の溶剤の蒸発または揮発用として機能させるためのものである。
その後、基材に対し、各端子を含む配線パターニングを実施する（５０２）。片面、両面、多層それぞれの配線パターン設計に応じて工程は進むが、いずれも上記通気孔を設けることを考慮した端子や配線パターンが形成される。

次に、ソルダーレジストが印刷されるが、通気孔が最小径をとる場合と、最小径でない場合とで、通気孔周辺のソルダーレジストパターンを異ならせることが可能である。通気孔が最小径ならソルダーレジストごと基材を貫通させる手法をとる（処理５０３）。よって、ソルダーレジストは通気孔を考慮しない通常のソルダーレジストパターンを形成することができる。
通気孔が最小径でない場合、ソルダーレジストごと基材を貫通させる手法をとるのなら（処理５０４）、上記同様、処理５０３の工程へ流れる。
通気孔が最小径でない場合、通気孔周縁部にソルダーレジストを被覆させないパターンが形成可能な場合がある（Ｙ−１，Ｙ−２）。その場合は、通気孔周縁部にソルダーレジストを被覆させない、通気孔を考慮したソルダーレジストパターンを形成してから基材を貫通させ、通気孔を形成する（処理５０５）。または、基材を貫通させ通気孔を形成してから、上記通気孔を考慮したソルダーレジストパターンを形成する（処理５０６）。
以上のようないずれかの工程を経て、所望の通気孔をドリルやレーザー等を利用して形成し、その後、各電子部品の実装工程が実施される。

以上説明したように本発明によれば、半導体パッケージが実装される実装用領域に通気孔を設ける。これにより、リフローはんだ付けのフラックス中の溶剤が揮発し難くかった半導体パッケージ下でも、通気孔からリフロー時におけるフラックス中の溶剤の蒸発及びその後の揮発が促進され、フラックス中の溶剤の液状残留物はほとんどなくなる。このような通気孔の形成においても、接続端子や配線パターンを避けて貫通孔を形成することのできる箇所を、予め把握しておけばよく、通気孔の位置、径、数は設計段階から考慮することができる。この結果、スタンドオフが小さい半導体パッケージであっても、リフロー実装後、無洗浄でアンダーフィルを導入して信頼性の得られる保護形態を形成することのできる印刷回路基板及びその作製方法を提供することができる。

なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。

第１実施形態に係る印刷回路基板の要部を示す平面図。 図１のような通気孔を有する印刷回路基板の一例を示す各断面図。 第２実施形態に係る印刷回路基板の要部を示す平面図。 図３のような通気孔を有する印刷回路基板の一例を示す各断面図。 第３実施形態に係る印刷回路基板の作製方法の要部を示す流れ図。

符号の説明

１０…基材、１０１，１０２，１０３，２０１，２０２…印刷回路基板、１１…接続端子、１２…配線パターン、１３…ソルダーレジスト、１４，２４…通気孔、Ａ１，Ａ２…実装用領域、ＰＫＧ１…半導体パッケージ、ＣＨＩＰ…ＩＣチップ、ＩＮＴＰ…インターポーザ、Ｌ１…ランド端子、Ｓ１…はんだ部材、ＩＣＰ１〜６…電子部品、５０１〜５０６…処理ステップ。

Claims (9)

1. 基材の主表面に半導体パッケージの複数の外部端子に対応した複数の接続端子を有し、前記接続端子に関係する配線パターンを配した前記半導体パッケージに応じた実装用領域と、
   前記実装用領域に前記接続端子及び前記配線パターンを避けて形成された前記主表面から前記主表面に対する裏面に貫通する通気孔と、
   を含む印刷回路基板。
2. 基材の主表面に半導体パッケージの複数の外部端子に対応した複数の接続端子を有し、前記接続端子に関係する配線パターンを配した前記半導体パッケージに応じた実装用領域と、
   前記実装用領域に前記接続端子及び前記配線パターンを避けて形成された前記主表面から前記主表面に対する裏面に貫通する前記基材の壁面が露出した空洞となっている通気孔と、
   を含む印刷回路基板。
3. 前記裏面側における接続端子及び配線パターンをさらに具備し、前記裏面側では前記通気孔を露出させていることを特徴とする請求項１または２記載の印刷回路基板。
4. 前記配線パターンは、多層配線パターンであり、前記主表面の他に内部にも配線層を有することを特徴とする請求項１〜３のいずれか一つに記載の印刷回路基板。
5. 所定の半導体パッケージに応じた実装用領域として、基材の主表面に前記半導体パッケージの複数の外部端子に対応した複数の接続端子を形成すると共に前記接続端子に関係する配線パターンを形成する工程と、
   前記実装用領域に前記接続端子及び前記配線パターンを避けて、前記主表面から前記主表面に対する裏面への貫通孔を形成する工程と、
   を含む印刷回路基板の作製方法。
6. ソルダーレジストの形成工程をさらに具備し、前記貫通孔は、ソルダーレジスト形成以前または以降に形成し、前記ソルダーレジストは前記貫通孔及びその周辺上を避けて形成することを特徴とする請求項５記載の印刷回路基板の作製方法。
7. ソルダーレジストの形成工程をさらに具備し、前記貫通孔は、ソルダーレジスト形成以降に形成し、前記ソルダーレジストごと前記基材を貫通させることを特徴とする請求項５記載の印刷回路基板の作製方法。
8. 前記貫通孔は、前記半導体パッケージ実装におけるリフローはんだ付け時のフラックス分の蒸発または揮発のための通気孔として機能させるために、その位置、径及び数を設定することを特徴とする請求項５〜７のいずれか一つに記載の印刷回路基板の作製方法。
9. 前記貫通孔は、ドリルを利用しての穴開け、レーザービームを利用しての穴開けのいずれかの方法を採用することを特徴とする請求項５〜８のいずれか一つに記載の印刷回路基板の作製方法。

Images