CN113782509B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113782509B CN113782509B CN202111336210.4A CN202111336210A CN113782509B CN 113782509 B CN113782509 B CN 113782509B CN 202111336210 A CN202111336210 A CN 202111336210A CN 113782509 B CN113782509 B CN 113782509B
- Authority
- CN
- China
- Prior art keywords
- shaped groove
- metal layer
- back metal
- strip
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
Abstract
本发明公开了一种半导体器件及其制备方法,涉及半导体技术领域,本发明的半导体器件包括基底结构,基底结构具有相对的第一表面和第二表面,第一表面上设有功能结构,第二表面上设有条形凹槽,条形凹槽的延伸方向具有第一端部和第二端部,第一端部在第二表面的投影位于第二表面的内部,第二端部在第二表面的投影位于第二表面的边缘,条形凹槽的深度由第一端部向第二端部逐渐增加。本发明提供的半导体器件,通过条形凹槽使第二表面和焊料表面之间的气泡自动排出,制造工艺简单、成本较低,封装后第二表面与焊料之间的空洞减少、变小,保证了封装的可靠性。同时,焊料填充在条形凹槽中,也可以提高半导体器件焊接的力学稳定性。
Description
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种半导体器件及其制备方法。
背景技术
半导体器件需要封装后使用,使用焊料将半导体器件的贴片焊接至封装基板时,因半导体器件背面、焊料表面不平整,贴片完成后容易在半导体器件表面与焊料交界处形成空洞。空洞会导致半导体器件与焊料之间的导电、导热变差,影响半导体器件的性能和可靠性。
现有技术通常采用在半导体器件背面覆盖金属层、在半导体器件背面涂布散热材料等方法增加散热,但无法解决封装空洞问题,而且容易增加工艺步骤,提高成本。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法,其能够减少封装空洞,且制造工艺简单,成本较低。
本发明的实施例是这样实现的:
一种半导体器件,其包括基底结构,基底结构具有相对的第一表面和第二表面,第一表面上设有功能结构,第二表面上设有条形凹槽,条形凹槽的延伸方向具有第一端部和第二端部,第一端部在第二表面的投影位于第二表面的内部,第二端部在第二表面的投影位于第二表面的边缘,条形凹槽的深度由第一端部向第二端部逐渐增加。
可选的,作为一种可实施的方式,条形凹槽包括多个,多个条形凹槽的第二端部彼此分离。
可选的,作为一种可实施的方式,基底结构包括层叠设置的衬底层和第一背部金属层,第一背部金属层包括至少一层,衬底层与第一背部金属层贴合的表面设有沟槽,第一背部金属层最远离衬底层的表面设有条形凹槽,条形凹槽与沟槽截面形状相同且位置对应。
可选的,作为一种可实施的方式,基底结构包括层叠设置的衬底层、第一背部金属层和第二背部金属层,条形凹槽设置在第二背部金属层远离第一背部金属层的表面。
可选的,作为一种可实施的方式,第一背部金属层在衬底层上的投影位于衬底层的边缘之内。
可选的,作为一种可实施的方式,第二表面上设有背孔,条形凹槽的第二端部与背孔连接。
一种半导体器件的制备方法,其包括:在基底结构的第一表面形成功能结构;在基底结构上与第一表面相对的第二表面上形成条形凹槽,其中,条形凹槽的延伸方向具有第一端部和第二端部,第一端部在第二表面的投影位于第二表面的内部,第二端部在第二表面的投影位于第二表面的边缘,条形凹槽的深度由第一端部向第二端部逐渐增加。
可选的,作为一种可实施的方式,在基底结构上与第一表面相对的第二表面上形成条形凹槽包括:在基底结构的第二表面涂布光刻胶;通过构图工艺使第二表面部分暴露以形成至少一个刻蚀区域,刻蚀区域由第二表面的中间延伸至第二表面的边缘;在刻蚀区域内部分去除基底结构以形成条形凹槽;去除第二表面上剩余的光刻胶。
可选的,作为一种可实施的方式,在基底结构的第一表面形成功能结构包括:在衬底层的上表面形成功能结构、下表面形成沟槽;在基底结构上与第一表面相对的第二表面上形成条形凹槽包括:在形成沟槽的衬底层的下表面形成至少一层第一背部金属层,并通过形状传递使第一背部金属层最远离衬底层的表面具有与沟槽位置对应的条形凹槽。
可选的,作为一种可实施的方式,在基底结构的第一表面形成功能结构包括:在衬底层的上表面形成功能结构、下表面依次形成第一背部金属层和第二背部金属层;在基底结构上与第一表面相对的第二表面上形成条形凹槽包括:在第二背部金属层远离第一背部金属层的表面形成条形凹槽。
本发明实施例的有益效果包括:
本发明提供的半导体器件,包括基底结构,基底结构具有相对的第一表面和第二表面,第一表面上设有功能结构,第二表面上设有条形凹槽,条形凹槽的延伸方向具有第一端部和第二端部,第一端部在第二表面的投影位于第二表面的内部,第二端部在第二表面的投影位于第二表面的边缘,条形凹槽的深度由第一端部向第二端部逐渐增加。上述半导体器件在基底结构的第二表面设置深度逐渐变化的条形凹槽,通过条形凹槽使第二表面和焊料表面之间的气泡自动排出,制造工艺简单、成本较低,封装后第二表面与焊料之间的空洞减少、变小,保证了封装的可靠性。同时,焊料填充在条形凹槽中,也可以提高半导体器件焊接的力学稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的半导体器件的结构示意图之一;
图2为图1中A-A处的局部剖视图;
图3为图1中B-B处的剖视图;
图4为本发明实施例提供的半导体器件的结构示意图之二;
图5为本发明实施例提供的半导体器件的结构示意图之三;
图6为本发明实施例提供的半导体器件的剖视图之一;
图7为本发明实施例提供的半导体器件的剖视图之二;
图8为本发明实施例提供的半导体器件的剖视图之三;
图9为本发明实施例提供的半导体器件的结构示意图之四;
图10为图9中C-C处的剖视图;
图11为图9中D-D处的剖视图;
图12为本发明实施例提供的半导体器件的制备方法的流程图;
图13为本发明实施例提供的条形凹槽的形成过程示意图之一;
图14为本发明实施例提供的条形凹槽的形成过程示意图之二;
图15为本发明实施例提供的条形凹槽的形成过程示意图之三;
图16为本发明实施例提供的条形凹槽的形成过程示意图之四。
图标:100-半导体器件;110-基底结构;111-第一表面;112-第二表面;113-衬底层;114-第一背部金属层;115-第二背部金属层;116-半导体层;117-介质层;118-背孔;119-沟槽;120-功能结构;130-条形凹槽;131-第一端部;132-第二端部;200-光刻胶;210-刻蚀区域;300-粘接剂;400-载片。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应当理解,虽然术语第一、第二等可以在本文中用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如,在不脱离本公开的范围的情况下,第一元件可称为第二元件,并且类似地,第二元件可称为第一元件。如本文所使用,术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解,当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时,其可以直接在另一个元件上或直接延伸到另一个元件上,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时,不存在介于中间的元件。同样,应当理解,当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时,其可以直接在另一个元件之上或直接在另一个元件之上延伸,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时,不存在介于中间的元件。还应当理解,当一个元件被称为“连接”或“耦接”到另一个元件时,其可以直接连接或耦接到另一个元件,或者可以存在介于中间的元件。相反,当一个元件被称为“直接连接”或“直接耦接”到另一个元件时,不存在介于中间的元件。
除非另外定义,否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解,本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致,而不能以理想化或者过度正式的意义进行解释,除非本文中已明确这样定义。
请参照图1和图2,本实施例提供一种半导体器件100,其包括基底结构110,基底结构110具有相对的第一表面111和第二表面112,第一表面111上设有功能结构120,第二表面112上设有条形凹槽130,条形凹槽130的延伸方向具有第一端部131和第二端部132,第一端部131在第二表面112的投影位于第二表面112的内部,第二端部132在第二表面112的投影位于第二表面112的边缘,条形凹槽130的深度由第一端部131向第二端部132逐渐增加。
半导体器件100包括基底结构110和功能结构120,功能结构120为使半导体器件100实现其整体电路功能的结构,基底结构110用于承载功能结构120,并作为功能结构120与外界连接的媒介。具体的,基底结构110具有相对的第一表面111和第二表面112,在基底结构110的第一表面111上形成功能结构120后,通过焊料将基底结构110的第二表面112焊接至封装基板上,以实现半导体器件100的封装。
然而,在封装过程中,由于基底结构110的第二表面112和焊料表面不平整使得两者之间存在气泡,封装完成后容易在基底结构110的第二表面112和焊料表面的交界处形成空洞。为了在封装过程中及时将两者之间的气泡排出,在基底结构110的第二表面112设置了条形凹槽130。
条形凹槽130在其延伸路径上具有第一端部131和第二端部132,且不存在局部闭环。第一端部131在第二表面112上的投影位于第二表面112的内部,不与第二表面112的边缘接触,第二端部132在第二表面112上的投影则位于第二表面112的边缘,为一个敞开的端口。焊接时,基底结构110的第二表面112与焊料表面之间的气泡可以经由条形凹槽130排出,而后焊料将条形凹槽130填充,实现半导体器件100与封装基板之间的稳定连接。
请结合参照图3,条形凹槽130的深度由第一端部131向第二端部132逐渐增加,也即是,条形凹槽130的底面为斜面,由第一端部131向第二端部132倾斜。深度逐渐变化的条形凹槽130能够牵引气泡向更容易存在的部位(即槽深更大的部位)移动,从而使气泡进入条形凹槽130后能够自动向基底结构110的外部排出。同时,也保证了气泡由小变大时也能够顺利排出。
需要说明的是,第一,本实施例中,对基底结构110的结构不作限定,只要能够设置功能结构120和条形凹槽130即可。示例地,基底结构110包括基底层以及设置在基底层上的半导体层116,半导体层116远离基底层的表面为第一表面111,基底层远离半导体层116的表面为第二表面112。在第一表面111上铺设介质层117并通过金属化工艺形成功能结构120。基底层可以为一层、两层或者多层。
第二,本实施例中,对条形凹槽130的延伸形状和截面形状不作限定,只要其不存在局部闭环且具有第一端部131和第二端部132即可。例如,条形凹槽130可以呈直线型或弧形,截面形状可以呈V型、U形或半圆形等。
如上所述,该半导体器件100包括基底结构110,基底结构110具有相对的第一表面111和第二表面112,第一表面111上设有功能结构120,第二表面112上设有条形凹槽130,条形凹槽130的延伸方向具有第一端部131和第二端部132,第一端部131在第二表面112的投影位于第二表面112的内部,第二端部132在第二表面112的投影位于第二表面112的边缘,条形凹槽130的深度由第一端部131向第二端部132逐渐增加。上述半导体器件100在基底结构110的第二表面112设置深度逐渐变化的条形凹槽130,通过条形凹槽130使第二表面112和焊料表面之间的气泡自动排出,制造工艺简单、成本较低,封装后第二表面112与焊料之间的空洞减少、变小,保证了封装的可靠性。同时,焊料填充在条形凹槽130中,也可以提高半导体器件100焊接的力学稳定性。
请参照图1和图4,可选的,本发明实施例的一种可实现的方式中,条形凹槽130包括多个,多个条形凹槽130的第二端部132彼此分离。
为了更好地排出气泡,在基底结构110的第二表面112分散设置多个条形凹槽130,多个条形凹槽130的第二端部132相互分离,以使半导体器件100具有与条形凹槽130数量相同的多个敞开的端口,更加方便气泡沿最短的路径排出。多个条形凹槽130的第一端部131可以均相互连接,也可以均彼此分离,或者,部分条形凹槽130的第一端部131之间相互连接,部分相互分离。第一端部131相互连接的多个条形凹槽130可以在第二表面112上呈放射状分布。
多个条形凹槽130可以在基底结构110的第二表面112呈对称分布,也可以在第二表面112上随机分布。为了更好地将气泡排出,优选为多个条形凹槽130在第二表面112呈对称分布。
示例地,请参照图1和图4,第二表面112呈矩形,多个条形凹槽130在第二表面112呈中心对称分布,沿第二表面112的长度方向和宽度方向均具有一定数量的条形凹槽130分布,条形凹槽130的第二端部132在每个第二表面112的边缘上均有分布。
示例地,请参照图5,第二表面112呈圆形,多个条形凹槽130沿第二表面112的圆周方向均匀分布。
请参照图6,可选的,本发明实施例的一种可实现的方式中,基底结构110包括衬底层113,条形凹槽130设置在衬底层113的表面上。
若衬底层113可与焊料实现粘接,则可以直接在衬底层113远离功能结构120的表面形成条形凹槽130结构。
请参照图7,可选的,本发明实施例的一种可实现的方式中,基底结构110包括衬底层113和第一背部金属层114,条形凹槽130设置在第一背部金属层114的表面上。
若衬底层113无法直接与焊料实现粘接,则可以在衬底层113远离功能结构120的表面形成第一背部金属层114,然后在第一背部金属层114远离衬底层113的表面形成条形凹槽130。
可选的,本发明实施例的一种可实现的方式中,基底结构110包括层叠设置的衬底层113和第一背部金属层114,第一背部金属层114包括至少一层,衬底层113与第一背部金属层114贴合的表面设有沟槽119,第一背部金属层114最远离衬底层113的表面设有条形凹槽130,条形凹槽130与沟槽119位置对应。
基底结构110包括层叠设置的衬底层113和第一背部金属层114,第一背部金属层114用于与焊料实现粘接。可以为Ti、Ti/Au、Ti/Ni/Au、TiW/Au、Ti/NiV/Au、Cu、Al、Ni、Pd、AuSn等。第一背部金属层114可以为一层、两层或者多层。在衬底层113与第一背部金属层114贴合的表面设置沟槽119,利用沟槽119在第一背部金属层114最远离衬底层113的表面形成条形凹槽130,条形凹槽130的位置与沟槽119相对应。工艺简单且不会对第一背部金属层114造成损伤。
请参照图1,可选的,本发明实施例的一种可实现的方式中,第一背部金属层114在衬底层113上的投影位于衬底层113的边缘之内。
在平行于衬底层113和第一背部金属层114依次设置方向的视角上,第一背部金属层114完全位于衬底层113的边缘范围内。如此设置,在对半导体器件100进行切割的过程中,不会因第一背部金属层114的变形而封堵条形凹槽130的第二端部132,以确保条形凹槽130的第二端部132始终处于敞开的状态,排气功能不受损。
请参照图8,可选的,本发明实施例的一种可实现的方式中,基底结构110包括层叠设置的衬底层113、第一背部金属层114和第二背部金属层115,条形凹槽130设置在第二背部金属层115远离第一背部金属层114的表面。
第一背部金属层114位于衬底层113和第二背部金属层115之间,衬底层113远离第一背部金属层114的表面用于设置功能结构120,第二背部金属层115远离第一背部金属层114的表面则用于设置条形凹槽130。第二背部金属层115可以为Ti、Ti/Au、Ti/Ni/Au、TiW/Au、Ti/NiV/Au、Cu、Al、Ni、Pd、AuSn等。使用第二背部金属层115专门制作条形凹槽130,可以确保第一背部金属层114不受损,并且制作方法也不局限于与第一背部金属层114相关的制作方法。
可选的,本发明实施例的一种可实现的方式中,第二背部金属层115在衬底层113上的投影位于衬底层113的边缘之内。
在平行于衬底层113、第一背部金属层114和第二背部金属层115依次设置方向的视角上,第二背部金属层115完全位于衬底层113的边缘范围内。如此设置,在对半导体器件100进行切割的过程中,不会因第二背部金属层115的变形而封堵条形凹槽130的第二端部132,以确保条形凹槽130的第二端部132始终处于敞开的状态,排气功能不受损。
请参照图9,可选的,本发明实施例的一种可实现的方式中,第二表面112上设有背孔118,条形凹槽130的第二端部132与背孔118连接。
请结合参照图10和图11,背孔118为设置在第二表面112上并延伸至基底结构110内部的空腔结构,背孔118的边缘也为第二表面112的边缘,背孔118内可以存纳空气,通过与条形凹槽130连接,可以缩短气泡排出的移动路径,增强气泡排出效果。
本发明实施例还公开了一种半导体器件100的制备方法,其包括:
S100:在基底结构的第一表面形成功能结构。
S200:在基底结构上与第一表面相对的第二表面上形成条形凹槽,其中,条形凹槽的延伸方向具有第一端部和第二端部,第一端部在第二表面的投影位于第二表面的内部,第二端部在第二表面的投影位于第二表面的边缘,条形凹槽的深度由第一端部向第二端部逐渐增加。
制备基底结构110,使基底结构110具有相对的第一表面111和第二表面112。待基底结构110制备完成后在其第一表面111上形成功能结构120,功能结构120为使半导体器件100实现其整体电路功能的结构。
在基底结构110的第二表面112形成条形凹槽130,条形凹槽130由第二表面112的中间延伸至第二表面112的边缘。条形凹槽130的底部倾斜设置,深度由第一端部131向第二端部132逐渐增加。
本实施例中,对基底结构110的结构不作限定,基底结构110可以包括衬底层113和设置在衬底层113上的半导体层116,也可以包括衬底层113、设置在衬底层113上表面的半导体层116和设置在衬底层113下表面的第一背部金属层114。根据不同的基底结构110,采用不同的方法进行制备。
以基底结构110包括衬底层113、半导体层116和第一背部金属层114为例,基底结构110的制备方法包括:在衬底层113上形成半导体层116,然后在半导体层116上完成介质和金属化工艺以形成介质层117和功能结构120;将形成功能结构120的衬底层113的表面通过粘接剂300粘贴在到载片400上,完成衬底层113背面减薄工艺;在背面减薄后的衬底层113的表面完成背部金属化工艺以形成第一背部金属层114。
如上所述,该半导体器件100的制备方法,其包括:在基底结构110的第一表面111形成功能结构120;在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130,其中,条形凹槽130的延伸方向具有第一端部131和第二端部132,第一端部131在第二表面112的投影位于第二表面112的内部,第二端部132在第二表面112的投影位于第二表面112的边缘,条形凹槽130的深度由第一端部131向第二端部132逐渐增加。上述方法工艺简单、成本较低,制备得到的半导体器件100在焊接封装时第二表面112与焊料之间的空洞减少、变小,封装可靠性较高。
请参照图12,可选的,本发明实施例的一种可实现的方式中,在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130包括:
S210:在基底结构的第二表面涂布光刻胶。
请结合参照图13,将已经形成功能结构120的基底结构110倒置并通过粘接剂300固定在载片400上,然后在其第二表面112上涂布光刻胶200。
S220:通过构图工艺使第二表面部分暴露以形成至少一个刻蚀区域,刻蚀区域由第二表面的中间延伸至第二表面的边缘。
请结合参照图14,通过刻蚀掩膜部分去除第二表面112上的光刻胶200以划分出至少一个刻蚀区域210,刻蚀区域210由第二表面112的中间延伸至第二表面112的边缘。刻蚀区域210的数量和分布根据所需的条形凹槽130的数量和分布确定。
S230:在刻蚀区域内部分去除基底结构以形成条形凹槽。
请结合参照图15,部分去除刻蚀区域210内的基底结构110,即可形成条形凹槽130,条形凹槽130的边缘与刻蚀区域210的边缘重合。示例地,可以采用湿法腐蚀或干法刻蚀的工艺去除部分基底结构110。
S240:去除第二表面上剩余的光刻胶。
请结合参照图16,在形成条形凹槽130之后,去除第二表面112上剩余的光刻胶200以继续完成后续工艺。
可选的,本发明实施例的一种可实现的方式中,在基底结构110的第一表面111形成功能结构120包括:
S110:在衬底层的上表面形成功能结构、下表面形成沟槽。
相应地,在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130包括:
S250:在形成沟槽的衬底层的下表面形成至少一层第一背部金属层,并通过形状传递使第一背部金属层最远离衬底层的表面具有与沟槽位置对应的条形凹槽。
在衬底层113的上表面形成功能结构120、下表面形成沟槽119。形成沟槽119后,在衬底层113的下表面覆盖背部金属以形成至少一层第一背部金属层114,通过沟槽119的相貌传递,在不损坏第一背部金属层114的情况下得到条形凹槽130,条形凹槽130的位置与沟槽119相对应。
本实施例中对沟槽119的形成方式不作限定,示例地,在衬底层113的下表面通过光刻工艺制作出刻蚀掩膜,在需要制作条形凹槽130的部位暴露出衬底层113,通过湿法腐蚀或干法刻蚀工艺去除部分暴露出的衬底层113以形成沟槽119,沟槽119的尺寸通过光刻图形和刻蚀工艺参数控制。
可选的,本发明实施例的一种可实现的方式中,在基底结构110的第一表面111形成功能结构120包括:
S120:在衬底层的上表面形成功能结构、下表面依次形成第一背部金属层和第二背部金属层。
相应地,在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130包括:
S260:在第二背部金属层远离第一背部金属层的表面形成条形凹槽。
通过在第一背部金属层114上覆盖第二背部金属层115,在第二背部金属层115上形成条形凹槽130,可以在不使第一背部金属层114受损的情况下得到条形凹槽130。另外,第二背部金属层115的制作方法也不局限于与第一背部金属层114相关的制作方法,可以采用光刻→蒸发→剥离、光刻→电镀→去胶等多种制作方法。在制作第二背部金属层115的过程中可以通过遮挡掩膜制作条形凹槽130,也可以在形成第二背部金属层115之后通过湿法腐蚀工艺形成条形凹槽130。
可选的,本发明实施例的一种可实现的方式中,形成基底结构110并在所述基底结构110的第一表面111形成功能结构120包括:
S130:在衬底层的上表面形成功能结构。
相应地,在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130包括:
S270:在衬底层的下表面形成条形凹槽。
衬底层113由能够直接与焊料粘接的材料形成,此时无需其他工艺,可直接在衬底层113的下表面形成条形凹槽130。
可选的,本发明实施例的一种可实现的方式中,在基底结构110上与第一表面111相对的第二表面112上形成条形凹槽130还包括:
S280:在基底结构上与第一表面相对的第二表面上同时形成背孔和条形凹槽,其中,条形凹槽的第二端部与背孔连接。
条形凹槽130在背孔118刻蚀的过程中与背孔118一起形成,工艺简单,成本较低。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件,其特征在于,包括基底结构,所述基底结构具有相对的第一表面和第二表面,所述第一表面上设有功能结构,所述第二表面上设有条形凹槽,所述条形凹槽的延伸方向具有第一端部和第二端部,所述第一端部在所述第二表面的投影位于所述第二表面的内部,所述第二端部在所述第二表面的投影位于所述第二表面的边缘,所述条形凹槽的深度由所述第一端部向所述第二端部逐渐增加。
2.根据权利要求1所述的半导体器件,其特征在于,所述条形凹槽包括多个,多个所述条形凹槽的第二端部彼此分离。
3.根据权利要求1所述的半导体器件,其特征在于,所述基底结构包括层叠设置的衬底层和第一背部金属层,所述第一背部金属层包括至少一层,所述衬底层与所述第一背部金属层贴合的表面设有沟槽,所述第一背部金属层最远离所述衬底层的表面设有条形凹槽,所述条形凹槽与所述沟槽位置对应。
4.根据权利要求1所述的半导体器件,其特征在于,所述基底结构包括层叠设置的衬底层、第一背部金属层和第二背部金属层,所述条形凹槽设置在所述第二背部金属层远离所述第一背部金属层的表面。
5.根据权利要求3所述的半导体器件,其特征在于,所述第一背部金属层在所述衬底层上的投影位于所述衬底层的边缘之内。
6.根据权利要求1至5中任意一项所述的半导体器件,其特征在于,所述第二表面上设有背孔,所述条形凹槽的第二端部与所述背孔连接。
7.一种半导体器件的制备方法,其特征在于,包括:
在基底结构的第一表面形成功能结构;
在所述基底结构上与所述第一表面相对的第二表面上形成条形凹槽,其中,所述条形凹槽的延伸方向具有第一端部和第二端部,所述第一端部在所述第二表面的投影位于所述第二表面的内部,所述第二端部在所述第二表面的投影位于所述第二表面的边缘,所述条形凹槽的深度由所述第一端部向所述第二端部逐渐增加。
8.根据权利要求7所述的半导体器件的制备方法,其特征在于,所述在所述基底结构上与所述第一表面相对的第二表面上形成条形凹槽包括:
在所述基底结构的第二表面涂布光刻胶;
通过构图工艺使所述第二表面部分暴露以形成至少一个刻蚀区域,所述刻蚀区域由所述第二表面的中间延伸至所述第二表面的边缘;
在所述刻蚀区域内部分去除所述基底结构以形成所述条形凹槽;
去除所述第二表面上剩余的所述光刻胶。
9.根据权利要求7所述的半导体器件的制备方法,其特征在于,所述在基底结构的第一表面形成功能结构包括:
在衬底层的上表面形成功能结构、下表面形成沟槽;
所述在所述基底结构上与所述第一表面相对的第二表面上形成条形凹槽包括:
在形成所述沟槽的所述衬底层的下表面形成至少一层第一背部金属层,并通过形状传递使所述第一背部金属层最远离所述衬底层的表面具有与所述沟槽位置对应的条形凹槽。
10.根据权利要求7所述的半导体器件的制备方法,其特征在于,所述在基底结构的第一表面形成功能结构包括:
在衬底层的上表面形成所述功能结构、下表面依次形成第一背部金属层和第二背部金属层;
所述在所述基底结构上与所述第一表面相对的第二表面上形成条形凹槽包括:
在所述第二背部金属层远离所述第一背部金属层的表面形成条形凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111336210.4A CN113782509B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111336210.4A CN113782509B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113782509A CN113782509A (zh) | 2021-12-10 |
CN113782509B true CN113782509B (zh) | 2022-02-15 |
Family
ID=78957003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111336210.4A Active CN113782509B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113782509B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335446A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Works Ltd | 誘電体分離基板の製造方法 |
CN1323056A (zh) * | 1999-08-31 | 2001-11-21 | 株式会社东芝 | 半导体衬底及其制造方法 |
CN101261984A (zh) * | 2007-03-08 | 2008-09-10 | 育霈科技股份有限公司 | 半导体组件封装结构及其方法 |
JP2011199208A (ja) * | 2010-03-24 | 2011-10-06 | Nec Corp | 回路基板およびこれを用いた半導体装置 |
CN105280565A (zh) * | 2015-11-18 | 2016-01-27 | 南京皓赛米电力科技有限公司 | 一种可提高焊接质量的功率模块结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI240397B (en) * | 2004-11-15 | 2005-09-21 | Advanced Semiconductor Eng | BGA package having substrate with exhaust function for molding |
US7960800B2 (en) * | 2008-12-12 | 2011-06-14 | Fairchild Semiconductor Corporation | Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same |
-
2021
- 2021-11-12 CN CN202111336210.4A patent/CN113782509B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335446A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Works Ltd | 誘電体分離基板の製造方法 |
CN1323056A (zh) * | 1999-08-31 | 2001-11-21 | 株式会社东芝 | 半导体衬底及其制造方法 |
CN101261984A (zh) * | 2007-03-08 | 2008-09-10 | 育霈科技股份有限公司 | 半导体组件封装结构及其方法 |
JP2011199208A (ja) * | 2010-03-24 | 2011-10-06 | Nec Corp | 回路基板およびこれを用いた半導体装置 |
CN105280565A (zh) * | 2015-11-18 | 2016-01-27 | 南京皓赛米电力科技有限公司 | 一种可提高焊接质量的功率模块结构 |
Also Published As
Publication number | Publication date |
---|---|
CN113782509A (zh) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI552387B (zh) | 製作發光二極體封裝結構的方法以及發光二極體封裝結構 | |
KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR100883806B1 (ko) | 반도체 장치 및 그 형성방법 | |
US8987892B2 (en) | Method for creating a selective solder seal interface for an integrated circuit cooling system | |
US7449366B2 (en) | Wafer level packaging cap and fabrication method thereof | |
US20080081420A1 (en) | Method for fabricating fin transistor | |
CN102130071B (zh) | 芯片封装体及其形成方法 | |
US20080315433A1 (en) | Self-aligned wafer or chip structure, self-aligned stacked structure and methods for fabircating the same | |
US8450619B2 (en) | Current spreading in organic substrates | |
CN109217839A (zh) | 具有凸面的体声波谐振器及其形成方法 | |
CN113782509B (zh) | 一种半导体器件及其制备方法 | |
JP2015169411A (ja) | 熱輸送デバイスとその製造方法、及び電子機器 | |
TWI542271B (zh) | 封裝基板及其製作方法 | |
CN109411338B (zh) | 制造半导体元件的方法 | |
CN210575999U (zh) | 一种倒装led芯片 | |
US11460255B2 (en) | Vapor chamber device and manufacturing method thereof | |
TWI815726B (zh) | 半導體結構的製造方法 | |
JP3582596B2 (ja) | 半導体装置の製造方法 | |
JP2007149714A (ja) | 基板およびその形成方法および半導体装置 | |
JP2006501642A (ja) | 半導体装置の製造方法とこの方法により得られる半導体装置 | |
JP3627705B2 (ja) | 電極の形成方法 | |
CN114459267A (zh) | 均温板装置及其制作方法 | |
CN112928601A (zh) | GaN基WGM-FP混合腔体可转移激光器及其制备方法 | |
CN114465588A (zh) | 体声波器件及其制作方法 | |
WO2020257974A1 (zh) | 异质结双极型晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |