JP3582596B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3582596B2 JP3582596B2 JP2002152526A JP2002152526A JP3582596B2 JP 3582596 B2 JP3582596 B2 JP 3582596B2 JP 2002152526 A JP2002152526 A JP 2002152526A JP 2002152526 A JP2002152526 A JP 2002152526A JP 3582596 B2 JP3582596 B2 JP 3582596B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- metal layer
- semiconductor device
- via hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本願は、例えば無線通信機などに使用される高周波・高出力用の半導体素子などを有する半導体装置の製造方法に関する。特に、本発明は、そのような半導体装置に使用されるバイアホールの形成方法に関する。
【０００２】
【従来の技術】
特開昭５９―９４８１８号公報や特開平８―２７９５６２号公報に開示されている半導体装置は、基板と、この基板の表面上に形成された半導体素子と、基板の裏面側に設けられた裏面金属層とを備えていて、基板を貫通するバイアホールが半導体素子近傍に設けられている。そして、上記半導体素子の少なくとも１つの電極が、バイアホール内の金属配線を介して裏面金属層に接続されている。これにより、上記半導体装置は、例えば金ワイヤーでパッケージと半導体素子を接続した場合よりも、配線の抵抗やインダクタンスを低減している。
【０００３】
また、高周波・高出力用の半導体素子を有する半導体装置においては、接地インダクタンスの低減と熱抵抗の低減を行うことが重要な課題である。上記接地インダクタンスが大きい場合、高周波特性を低下させてしまう要因となる。また、上記熱抵抗が大きい場合、素子動作時の発熱により素子特性が不安定となる。
【０００４】
上記接地インダクタンスと熱抵抗を低減するために、基板を貫通するバイアホール内に金属配線を形成し、高周波・高出力素子の電極とバイアホール内配線とを接続して、基板の裏面に設けた裏面金属層と高周波・高出力素子の電極とを接続する構造が提案されている。
【０００５】
従来より、半導体装置の製造方法としては、塩素系ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法のドライエッチングを行って、図１０に示すように、バイアホールを形成するためのバイアホール形成用溝２６７を高周波・高出力素子２００近傍の基板２０１に形成する方法がある。図示しないが、その後、上記基板２０１の裏面を研磨することにより、バイアホール形成用溝２６７を用いてバイアホールを形成する。
【０００６】
【発明が解決しようとする課題】
上記従来の半導体装置の製造方法では、上記バイアホール形成用溝２６７を深くすると、基板２０１の結晶方位によってエッチングレートに差が生じて、基板２０１の表面に対してバイアホール形成用溝２６７の側壁が斜めになってしまう。これは、ドライエッチングの際にバイアホール形成用溝２６７が深くなるとプラズマ中のイオン密度が低下するため、イオンによる化学反応の促進が低下しＲＩＥ法の特色である垂直加工性が低下してしまい、湿式のエッチング形状に近くなるからである。
【０００７】
このように、上記バイアホール形成用溝２６７を深くしていくと、バイアホール用２６７の深さに応じてバイアホール形成用溝２６７の幅が狭くなっていく。したがって、上記バイアホール形成用溝２６７の表面側の開口が小さい場合は、バイアホール形成用溝２６７を深くすることができない。その結果、上記バイアホール形成用溝２６７を用いて、表面側の開口が小さくて、しかも深いバイアホールを形成することができないという問題がある。
【０００８】
そこで、本発明の課題は、表面側の開口が小さくても、深いバイアホールを形成することができる半導体装置の製造方法を提供することにある。
【０００９】
また、基板表面側の開口が小さくても、深いバイアホールを形成できる方法を提供することも本発明の目的である。
【００１０】
【課題を解決するための手段】
図１１に、（１００）表面のＧａＡｓ基板上に長方形の矩形パターンで長辺側が[０１１]方向に対して平行方向と垂直方向のパターンを塩酸の水溶液でエッチングした際のエッチング形状を示す。
【００１１】
図１１に示すように、ＧａＡｓ基板１１１の（１００）表面に、矩形状の開口縁１１２，１１３を形成している。上記開口縁１１２の長手方向は、[０１１]方向に対して平行になっており、開口縁１１３の長手方向は、[０１１]方向と垂直な方向に対して平行になっている。上記開口縁１１２を有するエッチング形状は底部が広がる形状となっており、開口縁１１３を有するエッチング形状は底部が狭くなる形状となっている。このように、上記ＧａＡｓ基板１１１の結晶面方位によってエッチング断面形状が異なる。
【００１２】
以上のことから、本発明者は、以下の半導体装置の製造方法を発明するに至った。
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
上記課題を解決するため、本発明の半導体装置の製造方法は、
ＧａＡｓ基板の表面である結晶面（１００）面上に複数の半導体素子を形成する工程と、
上記半導体素子を並列接続する並列接続用配線層を形成する工程と、
上記ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行うことにより、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっているバイアホール形成用溝を上記半導体素子近傍の上記ＧａＡｓ基板に形成する工程と、
上記バイアホール形成用溝内を埋めるバイアホール導電体を形成すると共に、上記半導体素子の電極に接続され、上記半導体素子の上方に位置する表面金属層を形成する工程と、
上記ＧａＡｓ基板の裏面を研磨することにより、上記ＧａＡｓ基板を貫通すると共に、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向と平行になっているバイアホールを形成する工程と、
上記ＧａＡｓ基板の裏面に裏面金属層を設けて、上記バイアホール導電体を介して上記表面金属層と上記裏面金属層とを接続する工程とを備えている。
【００３５】
上記構成の半導体装置の製造方法によれば、上記ＧａＡｓ基板の表面である結晶面（１００）面上に複数の半導体素子を形成し、それららの半導体素子を並列接続する並列接続用配線層を形成する。そして、上記ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行って、半導体素子近傍の上記ＧａＡｓ基板にバイアホール形成用溝を形成する。このとき、上記バイアホール形成用溝の表面側の開口縁の形状が矩形になっていると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行にする。これにより、上記バイアホール形成用溝は、ＧａＡｓ基板の表面から裏面に行くにしたがって幅が広くなる。したがって、上記表面側の開口が小さくても、深いバイアホール形成用溝を形成することができるので、このバイアホール形成用溝を用いることにより、表面側の開口が小さくても、深いバイアホールを形成することができる。
【００３６】
一実施形態の半導体装置の製造方法は、上記バイアホール導電体と上記裏面金属層とを形成する前に、上記半導体素子の電極に接続する第１の配線を形成して、上記ＧａＡｓ基板を自転かつ公転させながら、上記第１の配線上に第２の配線を形成する。
【００３７】
上記実施形態の半導体装置の製造方法によれば、上記ＧａＡｓ基板を自転かつ公転させながら、第１の配線上に第２の配線を形成するので、第２の配線の膜厚を均一にすることができる。
【００３８】
一実施形態の半導体装置の製造方法は、上記ＧａＡｓ基板の裏面の研磨を行う前に、上記表面金属層上に保護用の有機膜を形成し、上記有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付ける。
【００３９】
上記実施形態の半導体装置の製造方法によれば、上記表面金属層上に形成された保護用の有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付ける。そして、上記ＧａＡｓ基板の裏面の研磨を行った後、支持基板をＧａＡｓ基板から取り外す。このとき、上記接着層を加熱することにより、接着層が発泡して、接触層の接着力が低下し、支持基板をＧａＡｓ基板から容易に取り外すことができる。したがって、上記支持基板をＧａＡｓ基板から取り外す際の取扱性が向上する。
【００４０】
また、上記接着層を加熱することにより、支持基板をＧａＡｓ基板から無理なく容易に取り外せるので、支持基板を取り外す際にＧａＡｓ基板が割れず、ＧａＡｓ基板の割れによる歩留まりの低下を抑制できる。
【００４１】
一実施形態の半導体装置の製造方法において、上記バイアホール形成用溝をドライエッチング法で形成する。
【００４２】
【００４３】
【００４４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法を図示の実施の形態により詳細に説明する。
【００４５】
図１（ａ）は本発明の実施の一形態の半導体装置の要部の概略上面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線から見た概略断面図である。また、図１（ａ）では、エミッタオーミック金属層、ベースオーミック金属層およびコレクタオーミック金属層の図示を省略している。
【００４６】
上記半導体装置は、図１（ｂ）に示すように、結晶面（１００）面を表面として有するＧａＡｓ基板１と、このＧａＡｓ基板１の表面上に形成された半導体素子の一例である複数のヘテロジャンクションバイポーラトランジスタ（以下、ＨＢＴと言う）１００と、このＨＢＴ１００の電極の一例であるエミッタオーミック金属層２３に接続され、ＨＢＴ１００の上方に位置する表面金属層８と、ＧａＡｓ基板１の裏面に設けられた裏面金属層９と、ＧａＡｓ基板１を貫通すると共に、ＨＢＴ１００の近傍に位置するバイアホール７とを備えている。このバイアホール７内には、表面金属層８の一部が埋め込まれている。また、上記バイアホール７は、表面側つまりＨＢＴ１００側の開口縁の形状が矩形状になっている。また、上記バイアホールのＨＢＴ１００側の開口縁の長手方向が、ＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になっている。なお、図１（ｂ）における参照番号１０は実装基板を指し示し、参照番号１１は実装基板の配線部を指し示している。
【００４７】
また、上記ＨＢＴ１００は、ＧａＡｓ基板１の表面上に順次積層されたコレクタ層４、ベース層３およびエミッタ層２を有している。このエミッタ層２の表面形状は、短辺が例えば１μｍ〜６μｍ程度、長辺が１０μｍ〜５０μｍ程度の矩形状になっている。また、上記コレクタ層４上にはコレクタオーミック金属層２５が形成され、ベース層３上にはベースオーミック金属層２４が形成され、エミッタ層２上にはエミッタオーミック金属層２３が形成されている。また、上記ＨＢＴ１００は、図１（ａ）に示すように、並列接続用配線層の一例であるコレクタ金属配線２１と、並列接続用配線層の一例であるベース金属配線２２とで並列に接続されている。
【００４８】
また、図１（ｂ）に示すように、上記表面金属層８とＨＢＴ１００のエミッタオーミック金属層２３との間には、第１の配線６を形成している。そして、上記表面金属層８と第１の配線６との間、および、表面金属層８とバイアホール７の壁面との間には、第２の配線の一例である給電用金属配線２０を形成している。また、上記第１の配線６とＨＢＴ１００との間には、有機絶縁膜の一例であるポリイミド樹脂５を形成している。
【００４９】
上記構成の半導体装置によれば、ＨＢＴ１００側の開口縁の形状が矩形状となると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になるように、バイアホール７が形成されている。このように形成されたバイアホール７は、ＧａＡｓ基板１の表面から裏面に行くにしたがって幅が広くなる。したがって、上記ＨＢＴ１００側の開口が小さくても、深いバイアホール７を形成することができる。
【００５０】
また、上記裏面金属層９に向かって断面が広くなったバイアホール７内の表面金属層８を介して、ＨＢＴ１００の熱を裏面金属層９に放熱するから、熱抵抗を低減できると共に、バイアホール７内の表面金属層８のインダクタンスを低減することができる。
【００５１】
次に、図１（ａ），（ｂ）および図６（ａ）〜（ｃ）を用いて、上記半導体装置の製造方法について述べる。なお、図６（ａ）〜（ｃ）では、ＨＢＴ１００、ポリイミド樹脂５、第１の配線６および給電用金属配線２０の図示を省略している。
【００５２】
まず、図１（ａ），（ｂ）に示すように、上記ＧａＡｓ基板１の表面である結晶面（１００）面上に、エミッタ層２、ベース層３、コレクタ層４、エミッタオーミック金属層２３、ベースオーミック金属層２４およびコレクタオーミック金属層２５を備えた複数のＨＢＴ１００を並列に配置する。そして、上記コレクタ金属配線２１およびベース金属配線２２を形成する。これにより、上記各ＨＢＴ１００のコレクタオーミック金属２５がコレクタ金属配線２１に対して並列接続されると共に、各ＨＢＴ１００のベースオーミック金属２４がベース金属配線２２に対して並列接続される。
【００５３】
そして、上記各ＨＢＴ１００のエミッタオーミック金属層２３に接続する第１の配線６を形成する。この第１の配線６は、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜をＥＢ（electron beam）蒸着法などで順次成膜することにより形成する。なお、上記コレクタ金属配線２１、ベース金属配線２２および第１の配線６を形成する前に、予め、光感光性のポリイミド樹脂５を、例えば、３μｍ程度の厚さでＨＢＴ１００の配線なとが重なる部分に形成しておく。
【００５４】
その後、通常のフォトリソ法により、ポジ型フォトレジスト、例えばクラリアントジャパン(株)製ＡＺ４９０３を用いてマスクを形成する。このマスクには、例えば開口幅５μｍ〜２０μｍ、開口長さ３０μｍ〜６０μｍ程度の長方形状の開口パターンが形成されている。すなわち、上記マスクでは、開口パターンの短辺が５μｍ〜２０μｍ程度、開口パターンの長辺が例えば３０μｍ〜６０μｍ程度になっている。この開口パターンを形成するレジストパターンの側壁は、ＧａＡｓ基板１の表面に対して垂直になっている。このとき、上記マスクは、開口パターンの長辺がＧａＡｓ基板１の結晶方位[０１１]方向に平行となるように形成される。
【００５５】
引き続いて、高真空状態で高密度プラズマが得られるドライエッチング装置、例えばＩＣＰ（Inductively Coupled Plasma）エッチング装置を用いて、バイアホール７を形成するためのバイアホール形成用溝６７（図６（ａ）参照）を形成する。このとき、上記ＧａＡｓ基板１の裏面をＨｅガスなどで冷却しながら、Ｃｌ2とＳｉＣＬ4の混合ガスを用いて、バイアホール形成用溝６７の深さが例えば深さ１００μｍ程度になるように、ドライエッチングを行っている。このとき、上記開口パターンの長辺がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっているから、バイアホール形成用溝６７の底部の幅がバイアホール形成用溝６７の開口の幅より広くなる。つまり、上記バイアホール形成用溝６７は、開口から底部に行くにしたがって幅が増加している。したがって、上記バイアホール形成用溝６７の開口が小さくても、深いバイアホール形成用溝６７を形成できる。
【００５６】
そして、上記給電用金属配線２０を形成した後、表面金属層８を電界メッキ法を用いて形成することにより、上記バイアホール形成用溝６７を表面金属層８で完全に埋め尽くすと共に、表面金属層８を、給電用金属配線２０を介して第１の配線６に接続する。上記給電用金属配線２０は、ＧａＡｓ基板１を自転かつ公転させながら、Ｔｉ／Ｐｔ／ＡｕをＥＢ蒸着法やスパッタリング法で５０ｎｍ／２０ｎｍ／４０ｎｍ程度成膜される。これにより、上記給電用金属配線２０では、Ｔｉ層によりＧａＡｓ基板１との密着性を確保し、Ａｕ層により配線抵抗を低減し、ＴｉとＡｕの間のＰｔ層によりＴｉとＡｕが製造途中の熱処理工程で反応し高抵抗化することを抑制している。また、上記表面金属層８の形成方法として電界メッキ法を行う場合、バイアホール形成用溝６７内の成膜速度とＧａＡｓ基板１の表面側の成膜速度を等しくするために、メッキ液に加える電流のＯＮとＯＦＦを繰り返すパルスメッキ法が望ましい。
【００５７】
その後、図６（ａ）に示すように、上記ＧａＡｓ基板１の表面に保護用の有機膜の一例であるフォトレジスト膜１２を回転塗布法などにより数μｍ〜数１０μｍ成膜する。そして、上記フォトレジスト膜１２上に、加熱で接着力が低下する接着層１３，１３を両面に備えたシート１４を介して支持基板１５を貼り付ける。
【００５８】
そして、図６（ｂ）に示すように、バイアホール形成用溝６７に埋め込んだ表面金属層８の底面部が露出するまでＧａＡｓ基板１の裏面を研摩する。これにより、図示しないＨＢＴ１００の近傍にＧａＡｓ基板１を貫通するバイアホール７が形成される。このとき、上記バイアホール７は、表面側の開口縁の形状が矩形になっており、その開口縁の長手方向がＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になっている。そして、上記支持基板１５を１００℃程度に加熱して、接着層１３に含まれる熱発泡材を発泡させる。これにより、上記支持基板１５を、ＧａＡｓ基板１の表面保護層１２から容易に剥がれる。
【００５９】
引き続いて、上記ＧａＡｓ基板１に洗浄を施して研磨屑などを除去した後、図６（ｃ）に示すように、金の電界メッキを行って、ＧａＡｓ基板１の裏面に数μｍ〜数１０μｍ程度の裏面金属層９を形成する。これにより、上記ＨＢＴ１００のエミッタ層２と裏面金属層９がバイアホール７内に形成した表面金属層８により接続される。その後、任意のチップサイズに分離し、実装基板へ接続し半導体装置を完成させる。
【００６０】
このように、上記ＨＢＴ１００側の開口縁の形状が矩形になると共に、その開口縁の長手方向がＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になるように、バイアホール形成用溝７を形成していることにより、バイアホール形成用溝６７は、ＧａＡｓ基板１の表面から裏面に行くにしたがって幅が広くなっている。したがって、上記ＨＢＴ１００側の開口が小さくても、深いバイアホール形成用溝６７を形成することができるので、このバイアホール形成用溝６７を用いることにより、表面側の開口が小さくても、深いバイアホール７を形成することができる。
【００６１】
次に、図２（ａ），（ｂ）および図３を用いて、エミッタ層２とコレクタ層４との間のリーク電流について述べる。また、図２（ａ），（ｂ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００６２】
図２（ａ），（ｂ）に示すように、上記ＧａＡｓ基板１の表面上にＨＢＴ１００を形成し、その近傍にバイアホール７を設け、ＨＢＴ１００のエミッタ層２を表面金属層８でバイアホール７に接続する場合、バイアホール７のＨＢＴ１００側の開口縁と、ＨＢＴ１００のコレクタ層５との間の間隔Ｗを２μｍ以上離すのが好ましい。上記コレクタ層４とバイアホール７の開口縁との間隔Ｗを２μｍ未満にした場合、図３に示すように、エミッタ層２とコレクタ層４との間のリーク電流値が著しく増加してしまう。したがって、上記コレクタ層４とバイアホール７の開口縁との間隔Ｗを２μｍ以上にすることにより、エミッタ層２とコレクタ層４との間のリーク電流を抑制することができる。その結果、上記ＨＢＴ１００の素子特性の向上と信頼性の向上とが図れる。
【００６３】
次に、図４（ａ），（ｂ）を用いて、上記裏面金属層９の変形例について述べる。また、図４（ａ），（ｂ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。なお、図４（ａ），（ｂ）の参照番号８０は、表面金属層８と第１の配線６との間、および、表面金属層８とバイアホール７の壁面との間に形成された第２の配線の一例である給電用金属配線である。
【００６４】
図４に示すように、上記バイアホール７の下方およびバイアホール７の周囲部分のみに位置する裏面金属層４９を形成してもよい。この裏面金属層４９は、ＧａＡｓ基板１を薄く削除して、バイアホール７内の表面金属層８の底面部を露出させた後、ＧａＡｓ基板１の裏面にバイアホール７を取り囲む形状で裏面金属層４９を形成する。この裏面金属層４９は、図４（ｂ）に示すように、実装基板１０の配線部１１に接続される。このように、上記バイアホール７の下方とその周囲部分のみに裏面金属層４９を設け、実装基板１０のパターンに合わせることにより、接地配線だけでなく信号線や電源線をバイアホール配線で接続できることから、それぞれの配線の低抵抗化、低インダクタンス化が行え、素子の高性能化が図れる。
【００６５】
次に、図５（ａ），（ｂ）を用いて、上記裏面金属層９の材料について述べる。また、図５（ａ），（ｂ）において、図１（ａ），（ｂ）および図４（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）および図４（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００６６】
図５（ａ），（ｂ）に示す裏面金属層９の材料としては、例えば、金とスズとの合金がある。上記ＧａＡｓ基板１の裏面に、金とスズとの合金をメッキ法などで成膜する。そして、図示しない実装基板にＧａＡｓ基板１を接続する場合、加熱処理を施すことにより、金とスズとの合金を熔融させ、実装基板の配線部１１と裏面金属層９とを接続する。
【００６７】
このように、上記裏面金属層９の材料として金とスズとの合金を用いることにより、チップ状の半導体装置を実装基板へ実装する際に３００℃程度に加熱して、ＧａＡｓ基板１を実装基板に金属で接続することができる。
【００６８】
また、素子動作時に発生する熱は、バイアホール７内の表面金属層８を通して裏面金属層９へ伝わり、さらに実装基板へ放熱される。このとき、上記裏面金属層９が金とスズとの合金からなるので、放熱経路の低熱抵抗化が図れて、半導体装置の高信頼性化を実現できる。
【００６９】
次に、図７（ａ）〜（ｄ）および図８を用いて、上記ＨＢＴ１００の動作時の発熱について述べる。また、図７（ａ）〜（ｄ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００７０】
図７（ａ）は、ＧａＡｓ基板１の表面上に複数のＨＢＴ１００並列に配置し、バイアホールをＧａＡｓ基板１に設けない場合の半導体装置の要部を上方から見た概略図である。また、図７（ｂ）は、複数のＨＢＴ１００の全部の両側にバイアホール７を設けている場合の半導体装置の要部を上方から見た概略図である。そして、図７（ｃ）は、バイアホール７をＧａＡｓ基板１に不等ピッチで設けている場合の半導体装置の要部を上方から見た概略図である。また、図７（ｄ）は、バイアホール７をＧａＡｓ基板１に等ピッチで設け、両端のＨＢＴ１００の外側にはバイアホール７を設けない場合の半導体装置を上方から見た概略図である。なお、図７（ａ）〜（ｄ）において金属配線等の図示は省略されているが、図７（ｂ）〜（ｄ）におけるＨＢＴ１００のエミッタ層は表面金属層を介して図示しない裏面金属層に接続されている。
【００７１】
また、図８は、図７（ａ）〜（ｄ）の半導体装置における素子動作時の発熱分布を示すグラフである。図８の素子番号が、図７（ａ）〜（ｄ）のＨＢＴ１００のＮｏ．Ｘ（Ｘ＝１〜１１）に相当する。
【００７２】
図８に示すように、バイアホール７を設けない場合、つまり図７（ａ）に示す半導体装置の場合は、並列に配置された複数のＨＢＴ１００のうち素子番号６のＨＢＴ１００が最も高温となる。すなわち、図７（ａ）におけるＮｏ．６のＨＢＴ１００が最も高温となる。これに対して、全てのＨＢＴ１００の両側にバイアホール７を設けた場合、つまり図７（ｂ）に示す半導体装置の場合は、均一な温度分布が得られる。また、２つのＨＢＴ１００に対して１つ以上のバイアホール７を設けた場合、つまり図７（ｃ）及び図７（ｄ）の半導体装置の場合は、図７（ｂ）の半導体装置に比べて、全体の温度が僅かに上昇するが温度分布の均一性は保たれる。
【００７３】
図７（ｂ）〜（ｄ）の半導体装置では、ＨＢＴ１００で発熱した熱がバイアホール７内の表面金属層を通じて基板裏面側の裏面金属層へ伝わる。このとき、上記バイアホール７は、各ＨＢＴ１００に対応して少なくとも１つある。つまり、上記バイアホール７は、各ＨＢＴ１００に対して少なくとも１つ隣り合っている。これにより、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００と裏面金属層との間の熱抵抗が均一になる。したがって、図７（ａ）の半導体装置の温度分布に比べて、図７（ｂ）〜（ｄ）の半導体装置の温度分布を均一に保つことができる。
【００７４】
ただし、図７（ｂ）の半導体装置では、ＨＢＴ１００の並びの両端に位置するＨＢＴ１００（Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００）は、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００よりもＧａＡｓ基板１を介した放熱量が多い。このため、動作時に、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の温度は、ＨＢＴ１００の並びの中央付近に位置するＨＢＴ１００（Ｎｏ．５〜Ｎｏ．７のＨＢＴ１００）の温度よりも低い場合が多い。つまり、上記半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の動作時の温度が不均一になることがある。
【００７５】
これに対して、図７（ｄ）の半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の動作時の温度を次のような構成によって均一にする。上記半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００間の全てにバイアホール７が設けられ、かつ、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の間のみにバイアホール７が設けられている。つまり、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００に関しては、片側のみにバイアホール７が設けられている一方、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００に関しては、両側にバイアホール７が設けられている。これにより、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００は１つのバイアホール７を介して裏面金属層に熱を放出する一方、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００は２つのバイアホール７を介して裏面金属層に熱を放出する。このため、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００は、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００に比べてバイアホール７を介した放熱量が少ない。したがって、各ＨＢＴ１００についてそれぞれＧａＡｓ基板１を介した放熱量とバイアホール７を介した放熱量とを加味すると、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の放熱量と、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００の放熱量との差が小さくなる。その結果、動作時に、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の温度と、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００の温度とを確実に均一にすることができる。すなわち、図７（ｄ）の半導体装置は、図７（ｂ）の半導体装置に比べて均一な温度分布を確実に保つことができる。
【００７６】
このように、複数のＨＢＴ１００を並列接続し、その全てのＨＢＴ１００の間にバイアホール７を形成した場合には、素子全体の温度分布を平坦にできることから、半導体装置の安定動作と高信頼化が図れる。また、２つのＨＢＴ１００の間に１つのバイアホール７を設けても、同様に温度分布の均一化が図れると共に、素子設計の自由度が向上する。
【００７７】
次に、図９を用いて、本発明の実施の一形態の送受信機の一例である折りたたみ式の携帯情報端末機について述べる。図９の参照番号において、９１は折りたたみ式携帯情報端末機、９２は入力キー、９３は表示部、９４は回路基板、９５はパワーアンプ、９６はマイク、９７はスピーカー、９８はアンテナ、９９は曲げ部である。
【００７８】
上記携帯情報端末機９１では、本発明の上記半導体装置をパワーアンプ９５に用いている。上記携帯情報端末９１のような機械の主電源は蓄電池であることから、機械全体の電子回路の消費電力を抑制し、電池の長寿命化を図る必要がある。上記携帯情報端末機９１では、本発明の半導体装置をパワーアンプ９５に用いているので、高効率で高利得性能が実現でき、しかも素子の低消費電力化が実現できる。その結果、上記携帯情報端末機９１における図示しない電池の長寿命化を実現することができる。
【００７９】
上記実施の形態では、ポリイミド樹脂５の図１（ｂ）中の左側の端部から、ポリイミド樹脂５の図１（ｂ）中の右側の端部まで沿うように、第１の配線６を形成していたが、例えば、ポリイミド樹脂５の図１（ｂ）中の左側の端部より内側から、ポリイミド樹脂５の図１（ｂ）中の右側の端部より内側まで沿うように、第１の配線６を形成してもよい。要するに、上記第１の配線６は、ポリイミド樹脂５の少なくとも一部に沿うように形成されて、エミッタオーミック金属層２３と接続していればよい。
【００８０】
また、上記表面金属層８は、図１（ｂ）に示すように、第１の配線６および給電用金属配線２０を介してエミッタ層２に接続していたが、図２（ｂ）に示すように、エミッタ層２に直接接続してもよい。また、上記表面金属層８は、エミッタオーミック金属層２３、ベースオーミック金属層２４およびコレクタオーミック金属層２５のうちの少なくとも１つに電気的に接続されていればよい。
【００８１】
また、上記バイアホール７内には、表面金属層８の一部が埋め込まれていた。つまり、本実施の形態では、ＨＢＴ１００の電極に接続され、ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とが一体になっていたが、ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とが別体であってもよい。また、上記ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とを同一の材料で形成してもよい。また、上記ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とを夫々異なる材料で形成してもよい。
【００８２】
また、上記表面金属層８と裏面金属層９との間に給電用金属配線を設けてもよい。
【００８３】
また、上記支持基板１５として、例えば、シリコン基板、石英基板、ガラス基板などを用いてもよい。また、上記ＧａＡｓ基板１は半絶縁性であってもよい。
【００８４】
また、上記バイアホール７内の表面金属層８を露出させるために、ＧａＡｓ基板１の裏面を研磨していたが、ＧａＡｓ基板の裏面を例えば研削などで削ってもよい。
【００８５】
上記バイアホール７は、各ＨＢＴ１００に対応して少なくとも１つあればよい。この場合、素子動作時において、複数のＨＢＴ１００の発熱温度を均一することができる。
【００８６】
また、上記ＧａＡｓ基板の裏面の研摩後に、ＧａＡｓ基板１の裏面をフッ酸、硝酸、塩酸などの水溶液で数μｍ程度エッチングしてもよい。
【００８７】
また、上記裏面金属層９とＧａＡｓ基板１との間に、Ｔｉ／Ａｕ層からなる５０ｎｍ〜５００ｎｍ程度の給電メタルを形成してもよい。この給電メタルは、ＥＢ蒸着法やスパッタ法などで成膜すればよい。
【００８８】
また、上記バイアホール形成用溝６７を、ドライエッチングで形成していたが、ウエットエッチングで形成してもよい。
【００８９】
また、上記実施の形態では、半導体素子としてＨＢＴ１００を用いたが、例えば、例えばＭＥＳＦＥＴやＨＥＭＴなどを用いてもよい。上記ＨＢＴ１００の代わりにＭＥＳＦＥＴやＨＥＭＴなどを用いても、本実施の形態と同様の効果を得ることができる。
【００９０】
また、本発明の半導体装置は、例えば携帯電話やＰＤＡ（Personal Digital Assistant）等の携帯電子機器に用いることができる。この場合、上記携帯電子機器の消費電力が少なくなり、また、電池の寿命が延びる。
【００９１】
【発明の効果】
【００９２】
【００９３】
【００９４】
【００９５】
【００９６】
【００９７】
【００９８】
【００９９】
【０１００】
【０１０１】
以上より明らかなように、本発明の半導体装置の製造方法は、ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行って、半導体素子近傍の上記ＧａＡｓ基板にバイアホール形成用溝を形成する。このとき、上記バイアホール形成用溝の表面側の開口縁の形状が矩形になっていると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっている。これにより、上記バイアホール形成用溝は、ＧａＡｓ基板の表面から裏面に行くにしたがって幅が広くなる。したがって、上記表面側の開口が小さくても、深いバイアホール形成用溝を形成することができるので、このバイアホール形成用溝を用いることにより、表面側の開口が小さくても、深いバイアホールを形成することができる。
【０１０２】
一実施形態の半導体装置の製造方法は、上記ＧａＡｓ基板を自転かつ公転させながら、第１の配線上に第２の配線を形成するので、第２の配線の膜厚を均一にすることができる。
【０１０３】
一実施形態の半導体装置の製造方法は、表面金属層上に設けられた保護用の有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付けるから、その接着層を加熱することにより、接着層が発泡して、接触層の接着力が低下し、支持基板をＧａＡｓ基板から容易に取り外すことができる。したがって、上記支持基板をＧａＡｓ基板から取り外す際の取扱性を向上できる。
【０１０４】
また、上記接着層を加熱することにより、支持基板をＧａＡｓ基板から無理なく取り外せるので、支持基板を取り外す際にＧａＡｓ基板が割れず、ＧａＡｓ基板の割れによる歩留まりの低下を抑制できる。
【０１０５】
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施の一形態の半導体装置の要部の概略上面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線から見た概略断面図である。
【図２】図２（ａ）は本発明の半導体装置の変形例の要部の概略上面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線から見た概略断面図である。
【図３】図３は図２（ａ），（ｂ）の半導体装置のＨＢＴのエミッタ/コレクタ間のリーク電流と、コレクタ端とバイアホール端の距離との関係を示すグラフである。
【図４】図４（ａ），（ｂ）は本発明の半導体装置の変形例の概略断面図である。
【図５】図５（ａ），（ｂ）は本発明の半導体装置の変形例の概略断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の半導体装置の製造方法の概略工程断面図である。
【図７】図７（ａ）は、バイアホールをＧａＡｓ基板に設けない場合の半導体装置の要部の概略上面図であり、図７（ｂ）は、複数のＨＢＴの全部の両側にバイアホールを設けている場合の半導体装置の要部の概略上面図であり、図７（ｃ）は、バイアホールをＧａＡｓ基板に不等ピッチで設けている場合の半導体装置の要部の概略上面図であり、図７（ｄ）は、バイアホールをＧａＡｓ基板に等ピッチで設け両端の素子の外側にはバイアホールを設けない場合の半導体装置の概略上面図である。
【図８】図８は図７（ａ）〜（ｃ）の半導体装置の動作時の発熱温度分布を示すグラフである。
【図９】図９は本発明の実施の一形態の送受信機の概略構成図である。
【図１０】図１０は従来の半導体装置の製造方法の一工程の概略断面図である。
【図１１】図１１は本発明の半導体装置の製造方法を説明するための図である。
【符号の説明】
１，１１１ ＧａＡｓ基板
２ エミッタ層
３ ベース層
４ コレクタ層
８ 表面金属層
７ バイアホール
９，４９ 裏面金属層
２１ コレクタ金属配線
２２ ベース金属配線
２３ エミッタオーミック金属層
２４ ベースオーミック金属層
２５ コレクタオーミック金属層
６７ バイアホール形成用溝
１００ ＨＢＴ
【発明の属する技術分野】
本願は、例えば無線通信機などに使用される高周波・高出力用の半導体素子などを有する半導体装置の製造方法に関する。特に、本発明は、そのような半導体装置に使用されるバイアホールの形成方法に関する。
【０００２】
【従来の技術】
特開昭５９―９４８１８号公報や特開平８―２７９５６２号公報に開示されている半導体装置は、基板と、この基板の表面上に形成された半導体素子と、基板の裏面側に設けられた裏面金属層とを備えていて、基板を貫通するバイアホールが半導体素子近傍に設けられている。そして、上記半導体素子の少なくとも１つの電極が、バイアホール内の金属配線を介して裏面金属層に接続されている。これにより、上記半導体装置は、例えば金ワイヤーでパッケージと半導体素子を接続した場合よりも、配線の抵抗やインダクタンスを低減している。
【０００３】
また、高周波・高出力用の半導体素子を有する半導体装置においては、接地インダクタンスの低減と熱抵抗の低減を行うことが重要な課題である。上記接地インダクタンスが大きい場合、高周波特性を低下させてしまう要因となる。また、上記熱抵抗が大きい場合、素子動作時の発熱により素子特性が不安定となる。
【０００４】
上記接地インダクタンスと熱抵抗を低減するために、基板を貫通するバイアホール内に金属配線を形成し、高周波・高出力素子の電極とバイアホール内配線とを接続して、基板の裏面に設けた裏面金属層と高周波・高出力素子の電極とを接続する構造が提案されている。
【０００５】
従来より、半導体装置の製造方法としては、塩素系ガスを用いたリアクティブイオンエッチング（ＲＩＥ）法のドライエッチングを行って、図１０に示すように、バイアホールを形成するためのバイアホール形成用溝２６７を高周波・高出力素子２００近傍の基板２０１に形成する方法がある。図示しないが、その後、上記基板２０１の裏面を研磨することにより、バイアホール形成用溝２６７を用いてバイアホールを形成する。
【０００６】
【発明が解決しようとする課題】
上記従来の半導体装置の製造方法では、上記バイアホール形成用溝２６７を深くすると、基板２０１の結晶方位によってエッチングレートに差が生じて、基板２０１の表面に対してバイアホール形成用溝２６７の側壁が斜めになってしまう。これは、ドライエッチングの際にバイアホール形成用溝２６７が深くなるとプラズマ中のイオン密度が低下するため、イオンによる化学反応の促進が低下しＲＩＥ法の特色である垂直加工性が低下してしまい、湿式のエッチング形状に近くなるからである。
【０００７】
このように、上記バイアホール形成用溝２６７を深くしていくと、バイアホール用２６７の深さに応じてバイアホール形成用溝２６７の幅が狭くなっていく。したがって、上記バイアホール形成用溝２６７の表面側の開口が小さい場合は、バイアホール形成用溝２６７を深くすることができない。その結果、上記バイアホール形成用溝２６７を用いて、表面側の開口が小さくて、しかも深いバイアホールを形成することができないという問題がある。
【０００８】
そこで、本発明の課題は、表面側の開口が小さくても、深いバイアホールを形成することができる半導体装置の製造方法を提供することにある。
【０００９】
また、基板表面側の開口が小さくても、深いバイアホールを形成できる方法を提供することも本発明の目的である。
【００１０】
【課題を解決するための手段】
図１１に、（１００）表面のＧａＡｓ基板上に長方形の矩形パターンで長辺側が[０１１]方向に対して平行方向と垂直方向のパターンを塩酸の水溶液でエッチングした際のエッチング形状を示す。
【００１１】
図１１に示すように、ＧａＡｓ基板１１１の（１００）表面に、矩形状の開口縁１１２，１１３を形成している。上記開口縁１１２の長手方向は、[０１１]方向に対して平行になっており、開口縁１１３の長手方向は、[０１１]方向と垂直な方向に対して平行になっている。上記開口縁１１２を有するエッチング形状は底部が広がる形状となっており、開口縁１１３を有するエッチング形状は底部が狭くなる形状となっている。このように、上記ＧａＡｓ基板１１１の結晶面方位によってエッチング断面形状が異なる。
【００１２】
以上のことから、本発明者は、以下の半導体装置の製造方法を発明するに至った。
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
上記課題を解決するため、本発明の半導体装置の製造方法は、
ＧａＡｓ基板の表面である結晶面（１００）面上に複数の半導体素子を形成する工程と、
上記半導体素子を並列接続する並列接続用配線層を形成する工程と、
上記ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行うことにより、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっているバイアホール形成用溝を上記半導体素子近傍の上記ＧａＡｓ基板に形成する工程と、
上記バイアホール形成用溝内を埋めるバイアホール導電体を形成すると共に、上記半導体素子の電極に接続され、上記半導体素子の上方に位置する表面金属層を形成する工程と、
上記ＧａＡｓ基板の裏面を研磨することにより、上記ＧａＡｓ基板を貫通すると共に、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向と平行になっているバイアホールを形成する工程と、
上記ＧａＡｓ基板の裏面に裏面金属層を設けて、上記バイアホール導電体を介して上記表面金属層と上記裏面金属層とを接続する工程とを備えている。
【００３５】
上記構成の半導体装置の製造方法によれば、上記ＧａＡｓ基板の表面である結晶面（１００）面上に複数の半導体素子を形成し、それららの半導体素子を並列接続する並列接続用配線層を形成する。そして、上記ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行って、半導体素子近傍の上記ＧａＡｓ基板にバイアホール形成用溝を形成する。このとき、上記バイアホール形成用溝の表面側の開口縁の形状が矩形になっていると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行にする。これにより、上記バイアホール形成用溝は、ＧａＡｓ基板の表面から裏面に行くにしたがって幅が広くなる。したがって、上記表面側の開口が小さくても、深いバイアホール形成用溝を形成することができるので、このバイアホール形成用溝を用いることにより、表面側の開口が小さくても、深いバイアホールを形成することができる。
【００３６】
一実施形態の半導体装置の製造方法は、上記バイアホール導電体と上記裏面金属層とを形成する前に、上記半導体素子の電極に接続する第１の配線を形成して、上記ＧａＡｓ基板を自転かつ公転させながら、上記第１の配線上に第２の配線を形成する。
【００３７】
上記実施形態の半導体装置の製造方法によれば、上記ＧａＡｓ基板を自転かつ公転させながら、第１の配線上に第２の配線を形成するので、第２の配線の膜厚を均一にすることができる。
【００３８】
一実施形態の半導体装置の製造方法は、上記ＧａＡｓ基板の裏面の研磨を行う前に、上記表面金属層上に保護用の有機膜を形成し、上記有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付ける。
【００３９】
上記実施形態の半導体装置の製造方法によれば、上記表面金属層上に形成された保護用の有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付ける。そして、上記ＧａＡｓ基板の裏面の研磨を行った後、支持基板をＧａＡｓ基板から取り外す。このとき、上記接着層を加熱することにより、接着層が発泡して、接触層の接着力が低下し、支持基板をＧａＡｓ基板から容易に取り外すことができる。したがって、上記支持基板をＧａＡｓ基板から取り外す際の取扱性が向上する。
【００４０】
また、上記接着層を加熱することにより、支持基板をＧａＡｓ基板から無理なく容易に取り外せるので、支持基板を取り外す際にＧａＡｓ基板が割れず、ＧａＡｓ基板の割れによる歩留まりの低下を抑制できる。
【００４１】
一実施形態の半導体装置の製造方法において、上記バイアホール形成用溝をドライエッチング法で形成する。
【００４２】
【００４３】
【００４４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法を図示の実施の形態により詳細に説明する。
【００４５】
図１（ａ）は本発明の実施の一形態の半導体装置の要部の概略上面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線から見た概略断面図である。また、図１（ａ）では、エミッタオーミック金属層、ベースオーミック金属層およびコレクタオーミック金属層の図示を省略している。
【００４６】
上記半導体装置は、図１（ｂ）に示すように、結晶面（１００）面を表面として有するＧａＡｓ基板１と、このＧａＡｓ基板１の表面上に形成された半導体素子の一例である複数のヘテロジャンクションバイポーラトランジスタ（以下、ＨＢＴと言う）１００と、このＨＢＴ１００の電極の一例であるエミッタオーミック金属層２３に接続され、ＨＢＴ１００の上方に位置する表面金属層８と、ＧａＡｓ基板１の裏面に設けられた裏面金属層９と、ＧａＡｓ基板１を貫通すると共に、ＨＢＴ１００の近傍に位置するバイアホール７とを備えている。このバイアホール７内には、表面金属層８の一部が埋め込まれている。また、上記バイアホール７は、表面側つまりＨＢＴ１００側の開口縁の形状が矩形状になっている。また、上記バイアホールのＨＢＴ１００側の開口縁の長手方向が、ＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になっている。なお、図１（ｂ）における参照番号１０は実装基板を指し示し、参照番号１１は実装基板の配線部を指し示している。
【００４７】
また、上記ＨＢＴ１００は、ＧａＡｓ基板１の表面上に順次積層されたコレクタ層４、ベース層３およびエミッタ層２を有している。このエミッタ層２の表面形状は、短辺が例えば１μｍ〜６μｍ程度、長辺が１０μｍ〜５０μｍ程度の矩形状になっている。また、上記コレクタ層４上にはコレクタオーミック金属層２５が形成され、ベース層３上にはベースオーミック金属層２４が形成され、エミッタ層２上にはエミッタオーミック金属層２３が形成されている。また、上記ＨＢＴ１００は、図１（ａ）に示すように、並列接続用配線層の一例であるコレクタ金属配線２１と、並列接続用配線層の一例であるベース金属配線２２とで並列に接続されている。
【００４８】
また、図１（ｂ）に示すように、上記表面金属層８とＨＢＴ１００のエミッタオーミック金属層２３との間には、第１の配線６を形成している。そして、上記表面金属層８と第１の配線６との間、および、表面金属層８とバイアホール７の壁面との間には、第２の配線の一例である給電用金属配線２０を形成している。また、上記第１の配線６とＨＢＴ１００との間には、有機絶縁膜の一例であるポリイミド樹脂５を形成している。
【００４９】
上記構成の半導体装置によれば、ＨＢＴ１００側の開口縁の形状が矩形状となると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になるように、バイアホール７が形成されている。このように形成されたバイアホール７は、ＧａＡｓ基板１の表面から裏面に行くにしたがって幅が広くなる。したがって、上記ＨＢＴ１００側の開口が小さくても、深いバイアホール７を形成することができる。
【００５０】
また、上記裏面金属層９に向かって断面が広くなったバイアホール７内の表面金属層８を介して、ＨＢＴ１００の熱を裏面金属層９に放熱するから、熱抵抗を低減できると共に、バイアホール７内の表面金属層８のインダクタンスを低減することができる。
【００５１】
次に、図１（ａ），（ｂ）および図６（ａ）〜（ｃ）を用いて、上記半導体装置の製造方法について述べる。なお、図６（ａ）〜（ｃ）では、ＨＢＴ１００、ポリイミド樹脂５、第１の配線６および給電用金属配線２０の図示を省略している。
【００５２】
まず、図１（ａ），（ｂ）に示すように、上記ＧａＡｓ基板１の表面である結晶面（１００）面上に、エミッタ層２、ベース層３、コレクタ層４、エミッタオーミック金属層２３、ベースオーミック金属層２４およびコレクタオーミック金属層２５を備えた複数のＨＢＴ１００を並列に配置する。そして、上記コレクタ金属配線２１およびベース金属配線２２を形成する。これにより、上記各ＨＢＴ１００のコレクタオーミック金属２５がコレクタ金属配線２１に対して並列接続されると共に、各ＨＢＴ１００のベースオーミック金属２４がベース金属配線２２に対して並列接続される。
【００５３】
そして、上記各ＨＢＴ１００のエミッタオーミック金属層２３に接続する第１の配線６を形成する。この第１の配線６は、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜をＥＢ（electron beam）蒸着法などで順次成膜することにより形成する。なお、上記コレクタ金属配線２１、ベース金属配線２２および第１の配線６を形成する前に、予め、光感光性のポリイミド樹脂５を、例えば、３μｍ程度の厚さでＨＢＴ１００の配線なとが重なる部分に形成しておく。
【００５４】
その後、通常のフォトリソ法により、ポジ型フォトレジスト、例えばクラリアントジャパン(株)製ＡＺ４９０３を用いてマスクを形成する。このマスクには、例えば開口幅５μｍ〜２０μｍ、開口長さ３０μｍ〜６０μｍ程度の長方形状の開口パターンが形成されている。すなわち、上記マスクでは、開口パターンの短辺が５μｍ〜２０μｍ程度、開口パターンの長辺が例えば３０μｍ〜６０μｍ程度になっている。この開口パターンを形成するレジストパターンの側壁は、ＧａＡｓ基板１の表面に対して垂直になっている。このとき、上記マスクは、開口パターンの長辺がＧａＡｓ基板１の結晶方位[０１１]方向に平行となるように形成される。
【００５５】
引き続いて、高真空状態で高密度プラズマが得られるドライエッチング装置、例えばＩＣＰ（Inductively Coupled Plasma）エッチング装置を用いて、バイアホール７を形成するためのバイアホール形成用溝６７（図６（ａ）参照）を形成する。このとき、上記ＧａＡｓ基板１の裏面をＨｅガスなどで冷却しながら、Ｃｌ2とＳｉＣＬ4の混合ガスを用いて、バイアホール形成用溝６７の深さが例えば深さ１００μｍ程度になるように、ドライエッチングを行っている。このとき、上記開口パターンの長辺がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっているから、バイアホール形成用溝６７の底部の幅がバイアホール形成用溝６７の開口の幅より広くなる。つまり、上記バイアホール形成用溝６７は、開口から底部に行くにしたがって幅が増加している。したがって、上記バイアホール形成用溝６７の開口が小さくても、深いバイアホール形成用溝６７を形成できる。
【００５６】
そして、上記給電用金属配線２０を形成した後、表面金属層８を電界メッキ法を用いて形成することにより、上記バイアホール形成用溝６７を表面金属層８で完全に埋め尽くすと共に、表面金属層８を、給電用金属配線２０を介して第１の配線６に接続する。上記給電用金属配線２０は、ＧａＡｓ基板１を自転かつ公転させながら、Ｔｉ／Ｐｔ／ＡｕをＥＢ蒸着法やスパッタリング法で５０ｎｍ／２０ｎｍ／４０ｎｍ程度成膜される。これにより、上記給電用金属配線２０では、Ｔｉ層によりＧａＡｓ基板１との密着性を確保し、Ａｕ層により配線抵抗を低減し、ＴｉとＡｕの間のＰｔ層によりＴｉとＡｕが製造途中の熱処理工程で反応し高抵抗化することを抑制している。また、上記表面金属層８の形成方法として電界メッキ法を行う場合、バイアホール形成用溝６７内の成膜速度とＧａＡｓ基板１の表面側の成膜速度を等しくするために、メッキ液に加える電流のＯＮとＯＦＦを繰り返すパルスメッキ法が望ましい。
【００５７】
その後、図６（ａ）に示すように、上記ＧａＡｓ基板１の表面に保護用の有機膜の一例であるフォトレジスト膜１２を回転塗布法などにより数μｍ〜数１０μｍ成膜する。そして、上記フォトレジスト膜１２上に、加熱で接着力が低下する接着層１３，１３を両面に備えたシート１４を介して支持基板１５を貼り付ける。
【００５８】
そして、図６（ｂ）に示すように、バイアホール形成用溝６７に埋め込んだ表面金属層８の底面部が露出するまでＧａＡｓ基板１の裏面を研摩する。これにより、図示しないＨＢＴ１００の近傍にＧａＡｓ基板１を貫通するバイアホール７が形成される。このとき、上記バイアホール７は、表面側の開口縁の形状が矩形になっており、その開口縁の長手方向がＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になっている。そして、上記支持基板１５を１００℃程度に加熱して、接着層１３に含まれる熱発泡材を発泡させる。これにより、上記支持基板１５を、ＧａＡｓ基板１の表面保護層１２から容易に剥がれる。
【００５９】
引き続いて、上記ＧａＡｓ基板１に洗浄を施して研磨屑などを除去した後、図６（ｃ）に示すように、金の電界メッキを行って、ＧａＡｓ基板１の裏面に数μｍ〜数１０μｍ程度の裏面金属層９を形成する。これにより、上記ＨＢＴ１００のエミッタ層２と裏面金属層９がバイアホール７内に形成した表面金属層８により接続される。その後、任意のチップサイズに分離し、実装基板へ接続し半導体装置を完成させる。
【００６０】
このように、上記ＨＢＴ１００側の開口縁の形状が矩形になると共に、その開口縁の長手方向がＧａＡｓ基板１の結晶方位[０１１]方向に対して平行になるように、バイアホール形成用溝７を形成していることにより、バイアホール形成用溝６７は、ＧａＡｓ基板１の表面から裏面に行くにしたがって幅が広くなっている。したがって、上記ＨＢＴ１００側の開口が小さくても、深いバイアホール形成用溝６７を形成することができるので、このバイアホール形成用溝６７を用いることにより、表面側の開口が小さくても、深いバイアホール７を形成することができる。
【００６１】
次に、図２（ａ），（ｂ）および図３を用いて、エミッタ層２とコレクタ層４との間のリーク電流について述べる。また、図２（ａ），（ｂ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００６２】
図２（ａ），（ｂ）に示すように、上記ＧａＡｓ基板１の表面上にＨＢＴ１００を形成し、その近傍にバイアホール７を設け、ＨＢＴ１００のエミッタ層２を表面金属層８でバイアホール７に接続する場合、バイアホール７のＨＢＴ１００側の開口縁と、ＨＢＴ１００のコレクタ層５との間の間隔Ｗを２μｍ以上離すのが好ましい。上記コレクタ層４とバイアホール７の開口縁との間隔Ｗを２μｍ未満にした場合、図３に示すように、エミッタ層２とコレクタ層４との間のリーク電流値が著しく増加してしまう。したがって、上記コレクタ層４とバイアホール７の開口縁との間隔Ｗを２μｍ以上にすることにより、エミッタ層２とコレクタ層４との間のリーク電流を抑制することができる。その結果、上記ＨＢＴ１００の素子特性の向上と信頼性の向上とが図れる。
【００６３】
次に、図４（ａ），（ｂ）を用いて、上記裏面金属層９の変形例について述べる。また、図４（ａ），（ｂ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。なお、図４（ａ），（ｂ）の参照番号８０は、表面金属層８と第１の配線６との間、および、表面金属層８とバイアホール７の壁面との間に形成された第２の配線の一例である給電用金属配線である。
【００６４】
図４に示すように、上記バイアホール７の下方およびバイアホール７の周囲部分のみに位置する裏面金属層４９を形成してもよい。この裏面金属層４９は、ＧａＡｓ基板１を薄く削除して、バイアホール７内の表面金属層８の底面部を露出させた後、ＧａＡｓ基板１の裏面にバイアホール７を取り囲む形状で裏面金属層４９を形成する。この裏面金属層４９は、図４（ｂ）に示すように、実装基板１０の配線部１１に接続される。このように、上記バイアホール７の下方とその周囲部分のみに裏面金属層４９を設け、実装基板１０のパターンに合わせることにより、接地配線だけでなく信号線や電源線をバイアホール配線で接続できることから、それぞれの配線の低抵抗化、低インダクタンス化が行え、素子の高性能化が図れる。
【００６５】
次に、図５（ａ），（ｂ）を用いて、上記裏面金属層９の材料について述べる。また、図５（ａ），（ｂ）において、図１（ａ），（ｂ）および図４（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）および図４（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００６６】
図５（ａ），（ｂ）に示す裏面金属層９の材料としては、例えば、金とスズとの合金がある。上記ＧａＡｓ基板１の裏面に、金とスズとの合金をメッキ法などで成膜する。そして、図示しない実装基板にＧａＡｓ基板１を接続する場合、加熱処理を施すことにより、金とスズとの合金を熔融させ、実装基板の配線部１１と裏面金属層９とを接続する。
【００６７】
このように、上記裏面金属層９の材料として金とスズとの合金を用いることにより、チップ状の半導体装置を実装基板へ実装する際に３００℃程度に加熱して、ＧａＡｓ基板１を実装基板に金属で接続することができる。
【００６８】
また、素子動作時に発生する熱は、バイアホール７内の表面金属層８を通して裏面金属層９へ伝わり、さらに実装基板へ放熱される。このとき、上記裏面金属層９が金とスズとの合金からなるので、放熱経路の低熱抵抗化が図れて、半導体装置の高信頼性化を実現できる。
【００６９】
次に、図７（ａ）〜（ｄ）および図８を用いて、上記ＨＢＴ１００の動作時の発熱について述べる。また、図７（ａ）〜（ｄ）において、図１（ａ），（ｂ）に示した構成部と同一構成部は、図１（ａ），（ｂ）における構成部と同一の参照番号を付して説明を省略する。
【００７０】
図７（ａ）は、ＧａＡｓ基板１の表面上に複数のＨＢＴ１００並列に配置し、バイアホールをＧａＡｓ基板１に設けない場合の半導体装置の要部を上方から見た概略図である。また、図７（ｂ）は、複数のＨＢＴ１００の全部の両側にバイアホール７を設けている場合の半導体装置の要部を上方から見た概略図である。そして、図７（ｃ）は、バイアホール７をＧａＡｓ基板１に不等ピッチで設けている場合の半導体装置の要部を上方から見た概略図である。また、図７（ｄ）は、バイアホール７をＧａＡｓ基板１に等ピッチで設け、両端のＨＢＴ１００の外側にはバイアホール７を設けない場合の半導体装置を上方から見た概略図である。なお、図７（ａ）〜（ｄ）において金属配線等の図示は省略されているが、図７（ｂ）〜（ｄ）におけるＨＢＴ１００のエミッタ層は表面金属層を介して図示しない裏面金属層に接続されている。
【００７１】
また、図８は、図７（ａ）〜（ｄ）の半導体装置における素子動作時の発熱分布を示すグラフである。図８の素子番号が、図７（ａ）〜（ｄ）のＨＢＴ１００のＮｏ．Ｘ（Ｘ＝１〜１１）に相当する。
【００７２】
図８に示すように、バイアホール７を設けない場合、つまり図７（ａ）に示す半導体装置の場合は、並列に配置された複数のＨＢＴ１００のうち素子番号６のＨＢＴ１００が最も高温となる。すなわち、図７（ａ）におけるＮｏ．６のＨＢＴ１００が最も高温となる。これに対して、全てのＨＢＴ１００の両側にバイアホール７を設けた場合、つまり図７（ｂ）に示す半導体装置の場合は、均一な温度分布が得られる。また、２つのＨＢＴ１００に対して１つ以上のバイアホール７を設けた場合、つまり図７（ｃ）及び図７（ｄ）の半導体装置の場合は、図７（ｂ）の半導体装置に比べて、全体の温度が僅かに上昇するが温度分布の均一性は保たれる。
【００７３】
図７（ｂ）〜（ｄ）の半導体装置では、ＨＢＴ１００で発熱した熱がバイアホール７内の表面金属層を通じて基板裏面側の裏面金属層へ伝わる。このとき、上記バイアホール７は、各ＨＢＴ１００に対応して少なくとも１つある。つまり、上記バイアホール７は、各ＨＢＴ１００に対して少なくとも１つ隣り合っている。これにより、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００と裏面金属層との間の熱抵抗が均一になる。したがって、図７（ａ）の半導体装置の温度分布に比べて、図７（ｂ）〜（ｄ）の半導体装置の温度分布を均一に保つことができる。
【００７４】
ただし、図７（ｂ）の半導体装置では、ＨＢＴ１００の並びの両端に位置するＨＢＴ１００（Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００）は、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００よりもＧａＡｓ基板１を介した放熱量が多い。このため、動作時に、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の温度は、ＨＢＴ１００の並びの中央付近に位置するＨＢＴ１００（Ｎｏ．５〜Ｎｏ．７のＨＢＴ１００）の温度よりも低い場合が多い。つまり、上記半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の動作時の温度が不均一になることがある。
【００７５】
これに対して、図７（ｄ）の半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の動作時の温度を次のような構成によって均一にする。上記半導体装置では、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００間の全てにバイアホール７が設けられ、かつ、Ｎｏ．１〜Ｎｏ．１１のＨＢＴ１００の間のみにバイアホール７が設けられている。つまり、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００に関しては、片側のみにバイアホール７が設けられている一方、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００に関しては、両側にバイアホール７が設けられている。これにより、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００は１つのバイアホール７を介して裏面金属層に熱を放出する一方、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００は２つのバイアホール７を介して裏面金属層に熱を放出する。このため、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００は、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００に比べてバイアホール７を介した放熱量が少ない。したがって、各ＨＢＴ１００についてそれぞれＧａＡｓ基板１を介した放熱量とバイアホール７を介した放熱量とを加味すると、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の放熱量と、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００の放熱量との差が小さくなる。その結果、動作時に、Ｎｏ．１，Ｎｏ．１１のＨＢＴ１００の温度と、Ｎｏ．２〜Ｎｏ．１０のＨＢＴ１００の温度とを確実に均一にすることができる。すなわち、図７（ｄ）の半導体装置は、図７（ｂ）の半導体装置に比べて均一な温度分布を確実に保つことができる。
【００７６】
このように、複数のＨＢＴ１００を並列接続し、その全てのＨＢＴ１００の間にバイアホール７を形成した場合には、素子全体の温度分布を平坦にできることから、半導体装置の安定動作と高信頼化が図れる。また、２つのＨＢＴ１００の間に１つのバイアホール７を設けても、同様に温度分布の均一化が図れると共に、素子設計の自由度が向上する。
【００７７】
次に、図９を用いて、本発明の実施の一形態の送受信機の一例である折りたたみ式の携帯情報端末機について述べる。図９の参照番号において、９１は折りたたみ式携帯情報端末機、９２は入力キー、９３は表示部、９４は回路基板、９５はパワーアンプ、９６はマイク、９７はスピーカー、９８はアンテナ、９９は曲げ部である。
【００７８】
上記携帯情報端末機９１では、本発明の上記半導体装置をパワーアンプ９５に用いている。上記携帯情報端末９１のような機械の主電源は蓄電池であることから、機械全体の電子回路の消費電力を抑制し、電池の長寿命化を図る必要がある。上記携帯情報端末機９１では、本発明の半導体装置をパワーアンプ９５に用いているので、高効率で高利得性能が実現でき、しかも素子の低消費電力化が実現できる。その結果、上記携帯情報端末機９１における図示しない電池の長寿命化を実現することができる。
【００７９】
上記実施の形態では、ポリイミド樹脂５の図１（ｂ）中の左側の端部から、ポリイミド樹脂５の図１（ｂ）中の右側の端部まで沿うように、第１の配線６を形成していたが、例えば、ポリイミド樹脂５の図１（ｂ）中の左側の端部より内側から、ポリイミド樹脂５の図１（ｂ）中の右側の端部より内側まで沿うように、第１の配線６を形成してもよい。要するに、上記第１の配線６は、ポリイミド樹脂５の少なくとも一部に沿うように形成されて、エミッタオーミック金属層２３と接続していればよい。
【００８０】
また、上記表面金属層８は、図１（ｂ）に示すように、第１の配線６および給電用金属配線２０を介してエミッタ層２に接続していたが、図２（ｂ）に示すように、エミッタ層２に直接接続してもよい。また、上記表面金属層８は、エミッタオーミック金属層２３、ベースオーミック金属層２４およびコレクタオーミック金属層２５のうちの少なくとも１つに電気的に接続されていればよい。
【００８１】
また、上記バイアホール７内には、表面金属層８の一部が埋め込まれていた。つまり、本実施の形態では、ＨＢＴ１００の電極に接続され、ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とが一体になっていたが、ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とが別体であってもよい。また、上記ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とを同一の材料で形成してもよい。また、上記ＨＢＴ１００の上方に位置する表面金属層と、バイアホール７内に埋められたバイアホール導電体とを夫々異なる材料で形成してもよい。
【００８２】
また、上記表面金属層８と裏面金属層９との間に給電用金属配線を設けてもよい。
【００８３】
また、上記支持基板１５として、例えば、シリコン基板、石英基板、ガラス基板などを用いてもよい。また、上記ＧａＡｓ基板１は半絶縁性であってもよい。
【００８４】
また、上記バイアホール７内の表面金属層８を露出させるために、ＧａＡｓ基板１の裏面を研磨していたが、ＧａＡｓ基板の裏面を例えば研削などで削ってもよい。
【００８５】
上記バイアホール７は、各ＨＢＴ１００に対応して少なくとも１つあればよい。この場合、素子動作時において、複数のＨＢＴ１００の発熱温度を均一することができる。
【００８６】
また、上記ＧａＡｓ基板の裏面の研摩後に、ＧａＡｓ基板１の裏面をフッ酸、硝酸、塩酸などの水溶液で数μｍ程度エッチングしてもよい。
【００８７】
また、上記裏面金属層９とＧａＡｓ基板１との間に、Ｔｉ／Ａｕ層からなる５０ｎｍ〜５００ｎｍ程度の給電メタルを形成してもよい。この給電メタルは、ＥＢ蒸着法やスパッタ法などで成膜すればよい。
【００８８】
また、上記バイアホール形成用溝６７を、ドライエッチングで形成していたが、ウエットエッチングで形成してもよい。
【００８９】
また、上記実施の形態では、半導体素子としてＨＢＴ１００を用いたが、例えば、例えばＭＥＳＦＥＴやＨＥＭＴなどを用いてもよい。上記ＨＢＴ１００の代わりにＭＥＳＦＥＴやＨＥＭＴなどを用いても、本実施の形態と同様の効果を得ることができる。
【００９０】
また、本発明の半導体装置は、例えば携帯電話やＰＤＡ（Personal Digital Assistant）等の携帯電子機器に用いることができる。この場合、上記携帯電子機器の消費電力が少なくなり、また、電池の寿命が延びる。
【００９１】
【発明の効果】
【００９２】
【００９３】
【００９４】
【００９５】
【００９６】
【００９７】
【００９８】
【００９９】
【０１００】
【０１０１】
以上より明らかなように、本発明の半導体装置の製造方法は、ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行って、半導体素子近傍の上記ＧａＡｓ基板にバイアホール形成用溝を形成する。このとき、上記バイアホール形成用溝の表面側の開口縁の形状が矩形になっていると共に、その開口縁の長手方向がＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっている。これにより、上記バイアホール形成用溝は、ＧａＡｓ基板の表面から裏面に行くにしたがって幅が広くなる。したがって、上記表面側の開口が小さくても、深いバイアホール形成用溝を形成することができるので、このバイアホール形成用溝を用いることにより、表面側の開口が小さくても、深いバイアホールを形成することができる。
【０１０２】
一実施形態の半導体装置の製造方法は、上記ＧａＡｓ基板を自転かつ公転させながら、第１の配線上に第２の配線を形成するので、第２の配線の膜厚を均一にすることができる。
【０１０３】
一実施形態の半導体装置の製造方法は、表面金属層上に設けられた保護用の有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付けるから、その接着層を加熱することにより、接着層が発泡して、接触層の接着力が低下し、支持基板をＧａＡｓ基板から容易に取り外すことができる。したがって、上記支持基板をＧａＡｓ基板から取り外す際の取扱性を向上できる。
【０１０４】
また、上記接着層を加熱することにより、支持基板をＧａＡｓ基板から無理なく取り外せるので、支持基板を取り外す際にＧａＡｓ基板が割れず、ＧａＡｓ基板の割れによる歩留まりの低下を抑制できる。
【０１０５】
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施の一形態の半導体装置の要部の概略上面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ線から見た概略断面図である。
【図２】図２（ａ）は本発明の半導体装置の変形例の要部の概略上面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線から見た概略断面図である。
【図３】図３は図２（ａ），（ｂ）の半導体装置のＨＢＴのエミッタ/コレクタ間のリーク電流と、コレクタ端とバイアホール端の距離との関係を示すグラフである。
【図４】図４（ａ），（ｂ）は本発明の半導体装置の変形例の概略断面図である。
【図５】図５（ａ），（ｂ）は本発明の半導体装置の変形例の概略断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の半導体装置の製造方法の概略工程断面図である。
【図７】図７（ａ）は、バイアホールをＧａＡｓ基板に設けない場合の半導体装置の要部の概略上面図であり、図７（ｂ）は、複数のＨＢＴの全部の両側にバイアホールを設けている場合の半導体装置の要部の概略上面図であり、図７（ｃ）は、バイアホールをＧａＡｓ基板に不等ピッチで設けている場合の半導体装置の要部の概略上面図であり、図７（ｄ）は、バイアホールをＧａＡｓ基板に等ピッチで設け両端の素子の外側にはバイアホールを設けない場合の半導体装置の概略上面図である。
【図８】図８は図７（ａ）〜（ｃ）の半導体装置の動作時の発熱温度分布を示すグラフである。
【図９】図９は本発明の実施の一形態の送受信機の概略構成図である。
【図１０】図１０は従来の半導体装置の製造方法の一工程の概略断面図である。
【図１１】図１１は本発明の半導体装置の製造方法を説明するための図である。
【符号の説明】
１，１１１ ＧａＡｓ基板
２ エミッタ層
３ ベース層
４ コレクタ層
８ 表面金属層
７ バイアホール
９，４９ 裏面金属層
２１ コレクタ金属配線
２２ ベース金属配線
２３ エミッタオーミック金属層
２４ ベースオーミック金属層
２５ コレクタオーミック金属層
６７ バイアホール形成用溝
１００ ＨＢＴ
Claims (4)
- ＧａＡｓ基板の表面である結晶面（１００）面上に複数の半導体素子を形成する工程と、
上記半導体素子を並列接続する並列接続用配線層を形成する工程と、
上記ＧａＡｓ基板の上記結晶面（１００）に対してエッチングを行うことにより、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向に対して平行になっているバイアホール形成用溝を上記半導体素子近傍の上記ＧａＡｓ基板に形成する工程と、
上記バイアホール形成用溝内を埋めるバイアホール導電体を形成すると共に、上記半導体素子の電極に接続され、上記半導体素子の上方に位置する表面金属層を形成する工程と、
上記ＧａＡｓ基板の裏面を研磨することにより、上記ＧａＡｓ基板を貫通すると共に、上記表面側の開口縁の形状が矩形であって、その開口縁の長手方向が上記ＧａＡｓ基板の結晶方位[０１１]方向と平行になっているバイアホールを形成する工程と、
上記ＧａＡｓ基板の裏面に裏面金属層を設けて、上記バイアホール導電体を介して上記表面金属層と上記裏面金属層とを接続する工程とを備えたことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
上記バイアホール導電体と上記裏面金属層とを形成する前に、上記半導体素子の電極に接続する第１の配線を形成して、上記ＧａＡｓ基板を自転かつ公転させながら、上記第１の配線上に第２の配線を形成することを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
上記ＧａＡｓ基板の裏面の研磨を行う前に、上記表面金属層上に保護用の有機膜を形成し、上記有機膜上に、加熱で接着力が低下する接着層を両面に備えたシートを介して支持基板を貼り付けることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
上記バイアホール形成用溝をドライエッチング法で形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152526A JP3582596B2 (ja) | 2001-05-29 | 2002-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-160783 | 2001-05-29 | ||
| JP2001160783 | 2001-05-29 | ||
| JP2002152526A JP3582596B2 (ja) | 2001-05-29 | 2002-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051502A JP2003051502A (ja) | 2003-02-21 |
| JP3582596B2 true JP3582596B2 (ja) | 2004-10-27 |
Family
ID=26615872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152526A Expired - Fee Related JP3582596B2 (ja) | 2001-05-29 | 2002-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582596B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4880206B2 (ja) * | 2004-06-14 | 2012-02-22 | シャープ株式会社 | Ｒｆ半導体装置 |
| JP2009088194A (ja) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | 半導体装置および半導体集積回路装置 |
| JP2020119974A (ja) * | 2019-01-23 | 2020-08-06 | 株式会社村田製作所 | 半導体装置 |
-
2002
- 2002-05-27 JP JP2002152526A patent/JP3582596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003051502A (ja) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844575B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| KR100909849B1 (ko) | 반도체장치 | |
| JP3184493B2 (ja) | 電子装置の製造方法 | |
| JP3834589B2 (ja) | 半導体装置の製造方法 | |
| JP2002026270A (ja) | 半導体装置の製造方法 | |
| JP4015504B2 (ja) | 半導体装置 | |
| JP3582596B2 (ja) | 半導体装置の製造方法 | |
| US6882026B2 (en) | Semiconductor apparatus and process for producing the same, and process for making via hole | |
| JP2003060142A (ja) | サブマウント装置およびその製造方法 | |
| JP3522939B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP2006165112A (ja) | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 | |
| JP4197302B2 (ja) | 半導体装置の製造方法 | |
| JP2746483B2 (ja) | 高周波用半導体装置 | |
| JPH09266215A (ja) | 高周波高出力用半導体デバイスおよびその製造方法 | |
| JP2001044219A (ja) | 半導体装置 | |
| JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
| JP3028799B2 (ja) | 半導体装置の製造方法 | |
| JP3646071B2 (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
| JPH11150113A (ja) | 半導体装置の製造方法 | |
| JP2697683B2 (ja) | 半導体装置及びその製造方法 | |
| CN114566461A (zh) | 基于正反面通孔的半导体器件深背孔制作方法及器件 | |
| JP2002043424A (ja) | 半導体装置およびその製造方法 | |
| JP3652272B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10256274A (ja) | 半導体装置およびその製造方法 | |
| JP2002217283A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |