CN217507313U - 半导体封装装置 - Google Patents
半导体封装装置 Download PDFInfo
- Publication number
- CN217507313U CN217507313U CN202221142542.9U CN202221142542U CN217507313U CN 217507313 U CN217507313 U CN 217507313U CN 202221142542 U CN202221142542 U CN 202221142542U CN 217507313 U CN217507313 U CN 217507313U
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- package device
- external connection
- blocking structure
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体封装装置,通过在外部连接部与导线部之间设置阻挡结构,将阻挡结构配置成阻挡回流焊料(例如锡球)从外部连接部往导线部延伸,以此限缩摊锡量,缓解球偏问题,有助于提高回流焊料的共面性,提高回流焊料直径、高度的一致性,改善电性问题。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种半导体封装装置。
背景技术
WLCSP(Wafer Level Chip Scale Packaging,晶圆片级芯片规模封装)植球(bumping)制程是在晶圆端与应用端之间形成信号位置放大封装,传统多为2P2M结构,其中,P是指介电层(Pi),M是指金属层(metal)。2P2M结构包含多层线路,存在各层材料间CTE(coefficient of thermal expansion,热膨胀系数)不匹配的问题,会导致后续上板时的热制程例如回流焊(reflow)制程产生封装应力问题。热制程所产生应力位于UBM(underbump metallurgy,凸块底金属)或焊垫(pad)与锡球(ball)之间,可能会导致锡球开裂(ball crack)或者UBM与介电层之间剥离(delamination)。
参考图4,为了解决封装应力的问题,目前采用的一种新方案是改变植球位置,不再将原焊垫50上方的UBM 51作为植球处,而是从UBM 51额外延伸一金属导线52及新焊垫53,新焊垫53避开UBM 51位置,以新焊垫53作为植球处,新植球处线路层数减少,可以缓解封装应力问题。但是,新的方案中,金属导线52连接至新焊垫53的颈部无法限缩锡球54的摊锡量,锡球54会从新焊垫53往金属导线52延伸,使得锡球54产生球偏,进而导致共面性不佳的问题,即,多个锡球的顶端不在同一平面上,最终导致后续出现电性问题。
实用新型内容
本申请提出了一种半导体封装装置,以有助于改善电性。
第一方面,本申请提供一种半导体封装装置,包括电子元件和导电层;所述电子元件,包括主动面,所述主动面包括焊垫;所述导电层,位于所述主动面上,电连接所述焊垫;所述导电层包括本体部、外部连接部和导线部;所述本体部,位于所述焊垫上方;所述外部连接部,位于所述本体部一侧,用于电连接回流焊料;所述导线部,电连接所述本体部与所述外部连接部;其中,所述外部连接部与所述导线部之间设置有阻挡结构,所述阻挡结构被配置成阻挡所述回流焊料往所述导线部延伸。
在一些可选的实施方式中,所述本体部位于所述焊垫的正上方,所述外部连接部位于所述焊垫的垂直投影区之外。
在一些可选的实施方式中,所述阻挡结构相较于所述本体部更靠近所述外部连接部。
在一些可选的实施方式中,所述阻挡结构包括孔洞,所述孔洞贯穿所述导线部的上表面与下表面。
在一些可选的实施方式中,所述阻挡结构包括缺口,所述导线部的边缘具有缺口,所述阻挡结构包括所述缺口。
在一些可选的实施方式中,所述阻挡结构包括凹槽,所述导线部的表面具有凹槽,所述凹槽的深度小于所述导线部的厚度,所述阻挡结构包括所述凹槽。
在一些可选的实施方式中,所述导线部的表面具有凸台,所述阻挡结构包括所述凸台。
在一些可选的实施方式中,所述导线部包括第一部分和第二部分,所述第二部分电连接所述第一部分与所述外部连接部,所述第二部分的宽度小于所述第一部分的宽度,所述第一部分、所述第二部分以及所述外部连接部之间形成有缺口和/或孔洞,所述阻挡结构包括所述缺口和/或孔洞。
可选的,所述阻挡结构包括至少两个。
可选的,所述阻挡结构的宽度大于所述第二部分的宽度。
可选的,所述阻挡结构的面积大于所述第二部分的面积。
在一些可选的实施方式中,所述主动面包括钝化层,所述焊垫裸露出所述钝化层外,所述导电层位于所述钝化层和所述焊垫的上方。
在一些可选的实施方式中,所述导电层为凸块底金属(UBM,under bumpmetallurgy)层。
为了解决金属导线的颈部无法限缩摊锡量,锡球会从新焊垫往金属导线延伸,使得锡球产生球偏,进而导致共面性不佳的问题,本申请提出了一种半导体封装装置,通过在外部连接部与导线部之间设置阻挡结构,将阻挡结构配置成阻挡回流焊料(例如锡球)从外部连接部往导线部延伸,以此限缩摊锡量,缓解球偏问题,有助于提高回流焊料的共面性,提高回流焊料直径、高度的一致性,最终改善电性问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1A是根据本申请的半导体封装装置的一个实施例1a的纵向截面结构示意图;
图1B至1F是根据本申请的半导体封装装置的一个实施例1a的几种可能的实施方式的局部俯视结构示意图;
图2A和2B是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图和局部俯视结构示意图;
图3A和3B是根据本申请的半导体封装装置的一个实施例3a的纵向截面结构示意图和局部俯视结构示意图;
图4是现有的一种半导体封装装置的纵向截面结构示意图。
附图标记/符号说明:
10-电子元件;100-主动面;101-焊垫;102-钝化层;20-导电层;21-本体部;22-导线部;221-第一部分;222-第二部分;23-外部连接部;30-阻挡结构;31-孔洞;32-缺口;33-凹槽;34-凸台;40-回流焊料;50-原焊垫;51-UBM;52-金属导线;53-新焊垫;54-锡球。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1A,图1A是根据本申请的半导体封装装置的一个实施例1a的纵向截面结构示意图。如图1A所示,本申请实施例的半导体封装装置1a包括:
电子元件10,包括主动面100,主动面100包括焊垫101;
导电层20,位于主动面100上,电连接焊垫101;
导电层20包括:
本体部21,位于焊垫101上方;
外部连接部23,位于本体部21一侧,用于电连接回流焊料40;
导线部22,电连接本体部21与外部连接部23;
其中,外部连接部23与导线部22之间设置有阻挡结构30,阻挡结构30被配置成阻挡回流焊料40往导线部22延伸。
进一步的,主动面100还可以包括钝化层102,焊垫101裸露出钝化层102外,导电层20位于钝化层102和焊垫101的上方。
这里,电子元件10可以是芯片(Chip),例如WLCSP制程中的芯片或者其它制程中的芯片。当然,本申请中的电子元件10不限于是芯片,也可以是基板(Substate)或者其它结构。
这里,导电层20可以为UBM(凸块底金属)层。UBM层是位于焊垫101与回流焊料40之间的金属化过渡层,主要起粘附和扩散阻挡的作用,可以用溅射、蒸发、化学镀、电镀等方法来形成。UBM层的好坏会影响回流焊料40的质量,以及焊接的成品率和封装后的可靠性。
这里,回流焊料40是指可用于回流焊制程的焊料,例如锡球(ball)、焊料凸块(solder bump)等。
半导体封装装置1a中,外部连接部23通过导线部22与本体部21连接,以取代本体部21作为新的植球处,用于设置回流焊料40。由于外部连接部23处的线路层数相对于本体部21处的线路层数较少,因各层材料间CTE(热膨胀系数)不匹配而会导致的、后续热制程中的封装应力问题会相应缓解。
可选的,本体部21位于焊垫101的正上方,外部连接部23位于焊垫101的垂直投影区之外。即,外部连接部23完全避开本体部21的位置,以进一步确保封装应力的问题能够被解决。
半导体封装装置1a中,进一步通过在外部连接部23与导线部22之间设置阻挡结构30,将阻挡结构30配置成阻挡回流焊料40从外部连接部23往导线部22延伸,可以限缩摊锡量,缓解球偏问题,有助于提高回流焊料40的共面性,提高回流焊料40直径、高度的一致性,最终改善电性问题。
可选的,阻挡结构30相较于本体部21更靠近外部连接部23,以更好的阻挡回流焊料40从外部连接部23往导线部22延伸。
接下来,参考图1B至1F,图1B至1F示出了阻挡结构30的几种实现方式。
在一些可选的实施方式中,如图1B至1D所示,阻挡结构30包括孔洞31,孔洞31贯穿导线部22的上表面与下表面,曝露出下方的钝化层102。孔洞31具有至少一个。孔洞31的形状例如可以是圆形,如图1B所示;也可以是方形(可以有圆角设计),如图1C所示;也可以是长槽或弧形槽,如图1D所示;当然,也可以是其它形状,不限于1B至1D所示。孔洞31可以位于导线部22的颈部,即,接近外部连接部23的部分。
在一些可选的实施方式中,如图1E所示,导线部22的边缘具有缺口32,缺口32使得导线部22的宽度变窄。阻挡结构30可以定义为缺口32。缺口32具有至少一个。与孔洞31类似,缺口32贯穿导线部22的上表面与下表面,下方曝露出钝化层102。缺口32可以位于导线部22的颈部,即,接近外部连接部23的部分。缺口32可以是任意形状。
在一些可选的实施方式中,阻挡结构30也可以既包括孔洞31,也包括缺口32。例如图1D至1F所示,可选的,导线部22包括第一部分221和第二部分222,第二部分222电连接第一部分221与外部连接部23,第二部分222的宽度小于第一部分221的宽度,且第二部分222可以仅有一个,也可以有至少两个,第一部分221、第二部分222以及外部连接部23之间形成有缺口32和/或孔洞31,阻挡结构30可以定义为缺口32和/或孔洞31。
这里,阻挡结构30的宽度可以大于第二部分222的宽度,且,阻挡结构30的面积可以大于第二部分222的面积。通过使阻挡结构30的宽度、面积更大,可以更好的确保阻挡结构30对于回流焊料40的阻挡作用。
这里,阻挡结构30可以仅包括一个,也可以包括至少两个。通过设置多个阻挡结构30,可以更好的确保阻挡结构30对于回流焊料40的阻挡作用。
本实施例中,阻挡结构30可以理解成一种缺失结构,即,在导线部22上以孔洞或缺口等形式,使导线部22的宽度有缺,有效宽度变窄。更形象一点来说,也可以称为断点结构,即,导线部22有局部断开的地方。
参考图2A和2B,图2A和2B是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图和局部俯视结构示意图。图2A和2B所示的半导体封装装置2a类似于图1A所示的半导体封装装置1a,不同之处在于:半导体封装装置2a中的阻挡结构不同。
半导体封装装置2a中,阻挡结构30包括凹槽33。这里,导线部22的表面具有向下凹陷而形成的凹槽33,凹槽33的深度小于导线部22的厚度,阻挡结构30可以包括凹槽33。凹槽33可以位于导线部22的颈部,即,接近外部连接部23的部分。
与半导体封装装置1a中的孔洞31和缺口32均曝露出下方的钝化层102不同,凹槽33不贯穿导线部22,不曝露下方的钝化层102。实践证明,以凹槽33作为阻挡结构30,也可以起到阻挡回流焊料40往导线部22延伸的作用。
本实施例中的凹槽33,可以与半导体封装装置1a中的孔洞31和缺口32结合应用,即,阻挡结构30可以包括孔洞31、缺口32、凹槽33中的至少一种或两种或全部。
参考图3A和3B,图3A和3B是根据本申请的半导体封装装置的一个实施例3a的纵向截面结构示意图和局部俯视结构示意图。图3A和3B所示的半导体封装装置3a类似于图1A所示的半导体封装装置1a,不同之处在于:半导体封装装置3a中的阻挡结构不同。
半导体封装装置3a中,阻挡结构30包括凸台34。这里,导线部22的表面具有向上凸起而形成的凸台34,阻挡结构30可以包括凸台34。凸台34可以位于导线部22的颈部,即,接近外部连接部的部分。
与半导体封装装置1a中的孔洞31和缺口32以及半导体封装装置2a中的凹槽33均向下凹陷不同的是,凸台34反而向上凸出于导线部22的表面。实践证明,以凸台34作为阻挡结构30,也可以起到阻挡回流焊料40往导线部22延伸的作用。
本实施例中的凸台34,可以与半导体封装装置1a中的孔洞31和缺口32以及半导体封装装置2a中的凹槽33结合应用,即,阻挡结构30可以包括孔洞31、缺口32、凹槽33、凸台34中的至少一种或两种或三种或全部。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (13)
1.一种半导体封装装置,其特征在于,包括:
电子元件,包括主动面,所述主动面包括焊垫;
导电层,位于所述主动面上,电连接所述焊垫;
所述导电层包括:
本体部,位于所述焊垫上方;
外部连接部,位于所述本体部一侧,用于电连接回流焊料;
导线部,电连接所述本体部与所述外部连接部;
其中,所述外部连接部与所述导线部之间设置有阻挡结构,所述阻挡结构被配置成阻挡所述回流焊料往所述导线部延伸。
2.根据权利要求1所述的半导体封装装置,其特征在于,所述本体部位于所述焊垫的正上方,所述外部连接部位于所述焊垫的垂直投影区之外。
3.根据权利要求2所述的半导体封装装置,其特征在于,所述阻挡结构相较于所述本体部更靠近所述外部连接部。
4.根据权利要求1所述的半导体封装装置,其特征在于,所述阻挡结构包括孔洞,所述孔洞贯穿所述导线部的上表面与下表面。
5.根据权利要求1所述的半导体封装装置,其特征在于,所述导线部的边缘具有缺口,所述阻挡结构包括所述缺口。
6.根据权利要求1所述的半导体封装装置,其特征在于,所述导线部的表面具有凹槽,所述凹槽的深度小于所述导线部的厚度,所述阻挡结构包括所述凹槽。
7.根据权利要求1所述的半导体封装装置,其特征在于,所述导线部的表面具有凸台,所述阻挡结构包括所述凸台。
8.根据权利要求1所述的半导体封装装置,其特征在于,所述导线部包括第一部分和第二部分,所述第二部分电连接所述第一部分与所述外部连接部,所述第二部分的宽度小于所述第一部分的宽度,所述第一部分、所述第二部分以及所述外部连接部之间形成有缺口和/或孔洞,所述阻挡结构包括所述缺口和/或孔洞。
9.根据权利要求8所述的半导体封装装置,其特征在于,所述阻挡结构包括至少两个。
10.根据权利要求8所述的半导体封装装置,其特征在于,所述阻挡结构的宽度大于所述第二部分的宽度。
11.根据权利要求8所述的半导体封装装置,其特征在于,所述阻挡结构的面积大于所述第二部分的面积。
12.根据权利要求1所述的半导体封装装置,其特征在于,所述主动面包括钝化层,所述焊垫裸露出所述钝化层外,所述导电层位于所述钝化层和所述焊垫的上方。
13.根据权利要求1所述的半导体封装装置,其特征在于,所述导电层为凸块底金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221142542.9U CN217507313U (zh) | 2022-05-12 | 2022-05-12 | 半导体封装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221142542.9U CN217507313U (zh) | 2022-05-12 | 2022-05-12 | 半导体封装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217507313U true CN217507313U (zh) | 2022-09-27 |
Family
ID=83354148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221142542.9U Active CN217507313U (zh) | 2022-05-12 | 2022-05-12 | 半导体封装装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217507313U (zh) |
-
2022
- 2022-05-12 CN CN202221142542.9U patent/CN217507313U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9449931B2 (en) | Pillar bumps and process for making same | |
US8405199B2 (en) | Conductive pillar for semiconductor substrate and method of manufacture | |
US6830959B2 (en) | Semiconductor die package with semiconductor die having side electrical connection | |
CN103151329B (zh) | 用于封装芯片的钝化层 | |
US8058727B2 (en) | Standing chip scale package | |
US11721679B2 (en) | Semiconductor package and method of fabricating the same | |
US8441127B2 (en) | Bump-on-trace structures with wide and narrow portions | |
US20120217632A1 (en) | Extending Metal Traces in Bump-on-Trace Structures | |
US6881654B2 (en) | Solder bump structure and laser repair process for memory device | |
US20040266160A1 (en) | Parasitic capacitance-preventing dummy solder bump structure and method of making the same | |
US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
US20050017368A1 (en) | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps | |
CN217507313U (zh) | 半导体封装装置 | |
US11887957B2 (en) | Semiconductor device | |
US7999395B1 (en) | Pillar structure on bump pad | |
TWI642159B (zh) | 封裝結構 | |
US20050263883A1 (en) | Asymmetric bump structure | |
US11855032B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN217182178U (zh) | 半导体封装装置 | |
CN218585982U (zh) | 半导体器件 | |
CN218385217U (zh) | 半导体封装装置 | |
KR20080099658A (ko) | 플립 칩 패키지 | |
CN217507312U (zh) | 半导体封装装置 | |
KR101651012B1 (ko) | 언더 범프 금속화 | |
US20230369268A1 (en) | Electronic package and electronic structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |