CN217182178U - 半导体封装装置 - Google Patents

Abstract

本公开提出了一种半导体封装装置，包括导线结构，导线结构包括焊垫、介电层和RDL，焊垫包括第一层焊垫及其上方的第二层焊垫，介电层覆盖焊垫并具有暴露第二层焊垫上表面的开孔，RDL位于介电层上方且电连接焊垫。本公开通过采用两层结构的焊垫，有助于降低介电层的地形起伏，确保后续制程良率；并且，两层结构的焊垫可以保证足够的总厚度，有助于减缓介电层开孔上方RDL的凹陷状况，同时确保焊垫不会发生结构断裂。

Description

半导体封装装置

技术领域

本公开涉及半导体封装技术领域，具体涉及一种半导体封装装置。

背景技术

在扇出(Fan-out)叠层封装(Package on Package，PoP)结构的铜垫上焊接锡球时，铜垫中的铜将与锡结合而形成金属间化合物(Intermetallic compound，IMC)，造成铜的损耗。因此，若铜垫厚度不足，除了可能直接自铜垫完全消耗处发生结构断裂，铜垫厚度较薄处也可能在后续信赖性测试(焊接能力测试)时持续形成IMC，而同样发生结构断裂。

为解决上述问题，一般通过增加铜垫的厚度来解决。然而，铜垫的原始厚度较大时将导致与载板的高度落差较大，使得在铜垫上方制作介电层时，介电材料(PI)自铜垫上方往两侧垂流幅度较大，造成介电层的地形起伏(即高度变化)较大，将进一步影响后续制程的良率。

实用新型内容

本公开提出了一种半导体封装装置。

第一方面，本公开提供一种半导体封装装置，包括导线结构，所述导线结构包括：焊垫，包括第一层焊垫以及位于所述第一层焊垫上方的第二层焊垫，所述第一层焊垫和所述第二层焊垫的侧表面不平齐；介电层，覆盖所述焊垫，并具有暴露所述第二层焊垫上表面的开孔；以及重布线层，设置在所述介电层上方且电连接所述焊垫。

在一些可选的实施方式中，所述导线结构还包括：回流焊料，连接在所述第一层焊垫的下表面。

在一些可选的实施方式中，所述导线结构还包括：金属间化合物层，位于所述回流焊料和所述焊垫之间。

在一些可选的实施方式中，所述焊垫呈阶梯状。

在一些可选的实施方式中，所述第二层焊垫的宽度小于所述第一层焊垫的宽度。

在一些可选的实施方式中，所述导线结构还包括：种子层，位于所述重布线层和所述第二层焊垫之间。

在一些可选的实施方式中，所述半导体封装装置还包括：电子元件，设置在所述导线结构上方，底部连接有回流焊料，通过所述回流焊料与所述导线结构电性连接。

在一些可选的实施方式中，所述第一层焊垫的侧表面为倾斜面，且所述第一层焊垫的宽度越远离所述重布线层则越小。

在一些可选的实施方式中，所述第二层焊垫的侧表面为倾斜面，且所述第二层焊垫的宽度越远离所述重布线层则越小。

在一些可选的实施方式中，所述第二层焊垫的上表面为内凹曲面。

如前文所述，铜垫的原始厚度较大时，会使上方介电层的地形起伏较大而影响后续制程良率；为解决上述问题，本公开提出了一种半导体封装装置，其导线结构采用两层结构的焊垫，由于介电层制程可以在形成第一层焊垫后进行，此时焊垫厚度较小，以此有助于降低介电层的地形起伏，确保后续制程良率；并且，两层结构的焊垫可以保证足够的总厚度，有助于减缓介电层开孔上方RDL的凹陷状况，以有利于更上方结构的堆叠，同时确保焊垫在后续形成IMC层后仍留有足够的厚度而不会发生结构断裂。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1是目前的一种Fan-out PoP结构的局部纵向截面结构示意图；

图2是根据本公开的半导体封装装置的一个实施例2a的局部纵向截面结构示意图；

图3是根据本公开的半导体封装装置的一个实施例3a的局部纵向截面结构示意图；

图4是根据本公开的半导体封装装置的一个实施例4a的纵向截面结构示意图；

图5A-5E分别是本公开的半导体封装装置的一个实施例的制造步骤的示意图。

附图标记/符号说明：

10-载板(carrier)；20-导线结构；21-焊垫(Solder Pad)；211-第一层焊垫；212-第二层焊垫；22-介电层；23-开孔；24-重布线层(RDL)；25-金属间化合物；26-第一回流焊料；27-种子层；30-模封材料；31-电子元件；32-第二回流焊料；33-导电元件；41-载板；42-铜垫；43-介电层；44-重布线层(RDL)；50-线路结构。

具体实施方式

下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。

应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。

本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。

本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。

还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。

另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

参考图1，图1是目前Fan-out PoP结构的局部纵向截面结构示意图。图1所示的局部结构的制作流程包括：先在载板(carrier)41上电镀形成铜垫42，然后在铜垫42上方制作介电层43并开孔，再于开孔上方制作重布线层(Re-distributed layer，RDL)44，最后去除载板41，使铜垫42暴露出来。

这里，如果铜垫42的厚度不足，容易因焊接锡球时形成IMC而造成铜的损耗，进而导致结构断裂。上述问题一般通过增加铜垫42的厚度来解决，例如将铜垫42一次电镀至10μm，再进行后续制程，使得在形成IMC后铜垫42还能有至少5μm的厚度，以此避免结构断裂。

然而，参考图1，铜垫42的原始厚度较大时将导致与载板41的高度落差较大，使得在制作介电层43时，介电材料(PI)自铜垫42上方往两侧垂流幅度较大，造成介电层43的地形起伏(即高度变化)较大，将进一步影响后续制程的良率，尤其是所有需要曝光的制程的良率。

为解决上述问题，本公开提出一种半导体封装装置。

参考图2，图2是根据本公开的半导体封装装置的一个实施例2a的纵向截面结构示意图。如图2所示，本公开的半导体封装装置2a包括导线结构20，导线结构20包括：

焊垫21，包括第一层焊垫211以及位于第一层焊垫211上方的第二层焊垫212，第一层焊垫211和第二层焊垫212的侧表面不平齐；

介电层22，覆盖焊垫21，并具有暴露第二层焊垫212上表面的开孔23；

重布线层(RDL)24，设置在介电层22上方且电连接焊垫21。

这里，焊垫21的材质例如可以是(Cu)，介电层22的材质例如可以是聚亚酰胺(polyimide，PI)。

这里，可选的，第一层焊垫211的厚度介于3μm至5μm之间，第二层焊垫212的厚度不少于5μm。且可选的，第一层焊垫211和第二层焊垫212的总厚度不少于10μm。

在一些可选的实施方式中，导线结构20还可以包括：第一回流焊料26，连接在第一层焊垫211的下表面。这里，第一回流焊料26是指能够用于回流焊制程的焊接材料，例如锡球或者锡膏等。

在一些可选的实施方式中，导线结构20还可以包括：金属间化合物(IMC)层25，位于第一回流焊料26和焊垫21之间。这里，IMC层25是焊垫21中的材料(例如铜)与第一回流焊料26中的材料(例如锡)结合而形成的，又称为金属互化物或者共金。IMC层25的形成会消耗焊垫21中的铜，消耗掉的铜的厚度例如在5μm以下。

在一些可选的实施方式中，第一层焊垫211位于开孔23的下方，第二层焊垫212位于开孔23内。可选的，在制造时，是先电镀形成第一层焊垫211，然后在第一层焊垫211上方设置介电层22并设置开孔23，开孔23的宽度通常小于第一层焊垫211的宽度，以暴露出第一层焊垫211的部分上表面，然后再在开孔23内电镀形成第二层焊垫212。这里，第二层焊垫212的宽度与开孔23的宽度实质相等，且小于第一层焊垫211的宽度。以此，焊垫21呈现阶梯状。

在一些可选的实施方式中，导线结构20还可以包括：种子层(seed layer)27，位于RDL 24和第二层焊垫212之间。种子层27例如可以是以溅射等方式设置在第二层焊垫212上表面以及介电层22的部分上表面的金属材料，以方便后续电镀形成RDL 24。

如上，本公开的半导体封装装置2a，其导线结构20采用呈双层结构的焊垫21，确保焊垫21的总厚度足够，以此确保焊垫21在后续形成IMC层后仍留有足够的厚度而不会发生结构断裂。另外，由于介电层22可以在形成第一层焊垫211后制作，此时焊垫21厚度较小，以此有助于降低介电层22的地形起伏，确保后续制程良率；并且，由于呈双层结构的焊垫21的总厚度足够，有助于减缓介电层22的开孔23上方的RDL 24的凹陷状况。

参考图3，图3是根据本公开的半导体封装装置的一个实施例3a的纵向截面结构示意图。图3所示的半导体封装装置3a类似于图2所示的半导体封装装置2a，不同之处在于：

第一层焊垫211的侧表面为倾斜面，使得第一层焊垫211的宽度越远离RDL

24则越小。

进一步的，第二层焊垫212的侧表面为倾斜面，使得第二层焊垫212的宽度越远离RDL 24则越小。

进一步的，第二层焊垫212的上表面为内凹曲面。

就一般制程而言，实际制作出来的结构会比较接近如图3所示的半导体封装装置3a。

参考图4，图4是根据本公开的半导体封装装置的一个实施例4a的纵向截面结构示意图。图4所示的半导体封装装置4a类似于图2所示的半导体封装装置2a，不同之处在于：

半导体封装装置4a还包括：电子元件31；电子元件31设置在导线结构20的上方，电子元件31的底部连接有第二回流焊料32。电子元件31通过第二回流焊料32与导线结构20电性连接。这里，第二回流焊料32是指能够用于回流焊制程的焊接材料，例如锡球或者锡膏等。这里，导线结构20可能包括多层(两层或两层以上)RDL 24和多层介电层22。

在一些可选的实施方式中，电子元件31被模封材料30封装。

在一些可选的实施方式中，模封材料30上方还可以设置有线路结构50。

在一些可选的实施方式中，半导体封装装置4a还可以包括导电元件33，导电元件33位于模封材料30中，用于电性连接导线结构20与线路结构50。

在一些可选的实施方式中，线路结构50上方还可以设置有其它电子元件(图4中未示出)。

本公开的半导体封装装置4a为Fan-out POP结构。

参考图5A-5E，图5A-5E分别是根据本公开的半导体封装装置的一个实施例的制造步骤的示意图。

如图5A所示，提供载板(carrier)10，在载板10上进行第一次电镀，形成第一层焊垫211。这里，载板10例如可以是FR-4基板。载板10可以具有金属表面，第一层焊垫211可以形成在载板10的金属表面。

如图5B所示，进行介电层(polyimide，PI)制程，在载板10上形成介电层22，介电层22覆盖第一层焊垫211。以及，在介电层22上制作开孔23，以暴露出第一层焊垫211的上表面。可选的，开孔23的宽度小于第一层焊垫211的宽度。

如图5C所示，进行第二次电镀，在开孔23内形成第二层焊垫212，第二层焊垫212位于第一层焊垫211上。可选的，第二层焊垫212的厚度小于开孔23的深度，即，第二层焊垫212的上表面低于介电层22的上表面。

如图5D所示，进行RDL制程，在开孔23上方形成RDL 24，RDL 24电连接第二层焊垫212的上表面。这里，为了方便形成RDL 24，可以预先以溅射等方式在第二层焊垫212上表面以及介电层22的部分上表面形成一层金属材料作为种子层27，以便于利用该种子层27进行电镀，在种子层27上形成RDL 24。

如图5E所示，去除载板10，使得第一层焊垫211的下表面暴露出来。该第一层焊垫211的下表面可用来焊接第一回流焊料26(见图2)。

如上所述，本公开的方法，将焊垫21的电镀制程分成多次，以第一次电镀设置厚度为3至5μm的第一层焊垫211，再设置介电层22及开孔23，借由降低第一层焊垫211的厚度来降低焊垫21与载板10的高度落差，减缓介电层22的地形起伏现象，接着于介电层22的开孔23内(第一层焊垫211上)进行第二次电镀，以设置厚度至少为5μm的第二层焊垫212，以此，能在降低介电层22地形起伏的同时形成总厚度足够的焊垫21，从而能减缓开孔23上方的RDL 24的凹陷状况，并确保焊垫21在后续形成IMC层25(见图2)后仍留有足够的厚度而不会发生结构断裂。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：

导线结构，所述导线结构包括：

焊垫，包括第一层焊垫以及位于所述第一层焊垫上方的第二层焊垫，所述第一层焊垫和所述第二层焊垫的侧表面不平齐；

介电层，覆盖所述焊垫，并具有暴露所述第二层焊垫上表面的开孔；以及

重布线层，设置在所述介电层上方且电连接所述焊垫。

2.根据权利要求1所述的半导体封装装置，其特征在于，所述导线结构还包括：

回流焊料，连接在所述第一层焊垫的下表面。

3.根据权利要求2所述的半导体封装装置，其特征在于，所述导线结构还包括：

金属间化合物层，位于所述回流焊料和所述焊垫之间。

4.根据权利要求1所述的半导体封装装置，其特征在于，

所述焊垫呈阶梯状。

5.根据权利要求4所述的半导体封装装置，其特征在于，

所述第二层焊垫的宽度小于所述第一层焊垫的宽度。

6.根据权利要求1所述的半导体封装装置，其特征在于，所述导线结构还包括：

种子层，位于所述重布线层和所述第二层焊垫之间。

7.根据权利要求6所述的半导体封装装置，其特征在于，还包括：

电子元件，设置在所述导线结构上方，底部连接有回流焊料，通过所述回流焊料与所述导线结构电性连接。

8.根据权利要求1所述的半导体封装装置，其特征在于，

所述第一层焊垫的侧表面为倾斜面，且所述第一层焊垫的宽度越远离所述重布线层则越小。

9.根据权利要求1所述的半导体封装装置，其特征在于，

所述第二层焊垫的侧表面为倾斜面，且所述第二层焊垫的宽度越远离所述重布线层则越小。

10.根据权利要求1所述的半导体封装装置，其特征在于，

所述第二层焊垫的上表面为内凹曲面。

Images