CN103151329B - 用于封装芯片的钝化层 - Google Patents

用于封装芯片的钝化层 Download PDF

Info

Publication number
CN103151329B
CN103151329B CN201210258782.XA CN201210258782A CN103151329B CN 103151329 B CN103151329 B CN 103151329B CN 201210258782 A CN201210258782 A CN 201210258782A CN 103151329 B CN103151329 B CN 103151329B
Authority
CN
China
Prior art keywords
passivation layer
chip
layer
metal
testing weld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210258782.XA
Other languages
English (en)
Other versions
CN103151329A (zh
Inventor
郑心圃
吴伟诚
侯上勇
余振华
刘醇鸿
邱志威
许国经
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103151329A publication Critical patent/CN103151329A/zh
Application granted granted Critical
Publication of CN103151329B publication Critical patent/CN103151329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

以上描述的实施例提供用于在封装的集成电路(IC)芯片上方形成金属焊盘上金属凸块和测试焊盘的机制。形成钝化层，以覆盖测试焊盘和可能覆盖金属焊盘的部分。钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。通过钝化层有限地覆盖测试焊盘和金属焊盘的部分减小了在金属焊盘和金属凸块之间形成的UBM层的界面阻抗。这种界面阻抗的减小导致金属凸块的阻抗的减小。本发明还提供了用于封装芯片的钝化层。

Description

用于封装芯片的钝化层
相关申请的交叉参考
本申请涉及于2011年2月11日提交的名为“TestingofSemiconductorChipswithMicrobumps”的美国申请第13/025,931号。上述专利申请的全部内容结合于此作为参考。
技术领域
本公开内容一般地涉及集成电路，更具体地来说，涉及形成用于封装器件的保护层。
背景技术
由于多种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，导致集成电路经历了持续的快速发展。通常，集成密度的这种改进源于最小特征尺寸的反复减小，允许更多元件集成在给定芯片区域中。
集成元件所占据的体积位于半导体晶圆的表面附近。虽然光刻的引人注目的改进已经大幅改进了二维(2D)集成电路形成，但是存在对可以实现的二维密度的物理限制。这些限制之一在于制造这些元件所需的最小尺寸。而且，当将更多器件置于一个芯片中时，需要更复杂的设计。
因此，形成三维集成电路(3DIC)，从而解决了由电路密度的增加引起的问题。通过用于将管芯堆叠在一起并且将管芯连接至封装基板的引线接合、倒装芯片接合、和/或硅通孔(TSV)堆叠管芯。
发明内容
为了解决现有技术所存在的缺陷，根据本发明的一方面，提供了一种封装的集成电路(IC)芯片，包括：金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分。
在该封装的IC芯片中，所述第二钝化层覆盖所述金属焊盘的边缘并且位于所述金属凸块的一部分下方。
在该封装的IC芯片中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从约2μm至约15μm范围内。
在该封装的IC芯片中，所述第二钝化层的所述边缘到所述金属凸块的边缘之间的距离等于或大于约0.1μm。
在该封装的IC芯片中，所述第二钝化层不覆盖远离所述测试焊盘和所述金属凸块的所述封装的IC芯片的表面。
在该封装的IC芯片中，所述测试焊盘和所述金属焊盘物理连接。
在该封装的IC芯片中，所述测试焊盘和所述金属焊盘在相同金属层上。
在该封装的IC芯片中，在所述金属凸块和所述金属焊盘之间存在凸块底部金属化(UBM)层。
在该封装的IC芯片中，所述金属凸块的宽度等于或小于约50μm。
在该封装的IC芯片中，所述第二钝化层包括聚合物。
在该封装的IC芯片中，所述UBM层包括扩散势垒层、铜种子层、以及铜层。
在该封装的IC芯片中，所述金属凸块位于所述封装的IC芯片的中心附近，并且在所述金属凸块下方没有所述第二钝化层，并且其中，所述封装的IC芯片进一步包括位于所述封装的IC芯片的角部处的第二金属凸块，并且至少在所述第二金属凸块的一部分下方具有所述第二钝化层。
根据本发明的另一方面，提供了一种封装的集成电路(IC)芯片，包括：金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分，其中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从约2μm至约15μm的范围内。
根据本发明的又一方面，提供了一种形成封装的集成电路(IC)芯片的方法，包括：在基板上方形成金属层，其中，所述基板具有集成电路和互连件，并且其中，所述基板是所述封装的IC芯片的一部分，并且其中，所述互连件提供所述集成电路和所述金属层之间的电连接；在所述金属层上方形成第一钝化层，其中，所述第一钝化层限定测试焊盘区和金属焊盘区，并且其中，所述金属焊盘区用于形成金属凸块；在所述第一钝化层上方形成第二钝化层，其中，所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分，其中，所述第二钝化层不覆盖远离所述测试焊盘区和所述金属焊盘区的表面；在所述基板上方形成凸块底部金属化(UBM)层，其中，所述UBM层与所述金属焊盘区的至少一部分接触，并且其中，所述UBM层包括扩散势垒层，并且其中，通过溅射工艺沉积所述扩散势垒层；以及在所述UBM层上方形成金属凸块，其中，所述金属凸块位于所述金属焊盘区上方。
该方法进一步包括：实施Ar溅射，以去除所述金属焊盘区的未覆盖表面上方的杂质。
在该方法中，形成所述UBM层进一步包括：通过溅射工艺沉积种子层。
在该方法中，形成所述第二钝化层包括形成聚合物层，其中，所述第二钝化层的厚度在从约至约的范围内。
在该方法中，形成所述金属凸块包括：形成焊料层或铜柱。
在该方法中，通过所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分减小了所述UBM层的界面阻抗。
在该方法中，形成所述第二钝化层包括：形成在覆盖所述测试焊盘区的所述第二钝化层的边缘到所述测试焊盘区的边缘之间的距离，所述距离等于或大于约0.1μm。
附图说明
通过以下结合附图的详细描述更容易理解本公开内容，并且类似参考标号指定类似结构元件。
图1A示出根据一些实施例的包括封装的半导体芯片的三维(3D)集成电路(IC)的示意图。
图1B示出根据一些实施例的位于基板上方的微凸块的结构。
图2A示出根据一些实施例的具有凸块的半导体基板的一部分的示意性俯视图。
图2B示出根据一些实施例的包括基板上方的测试焊盘区和金属焊盘区的区域的横截面图。
图2C示出根据一些实施例的在形成第二钝化层之后形成在图2B的基板上方的微凸块。
图2D示出根据一些实施例的在沉积第二钝化层之后包括测试焊盘区和金属焊盘区的区域的俯视图。
图2E示出根据一些实施例的进行溅射工艺的基板。
图3A示出根据一些实施例的在沉积钝化层之后的区域的俯视图。
图3B示出根据一些实施例的图3A的区域的横截面图。
图3C示出根据一些实施例的在沉积钝化层之后的区域的俯视图。
图3D示出根据一些实施例的图3C的区域的横截面图。
图4示出根据一些实施例的在基板上方形成凸块的工艺流程图。
图5示出根据一些实施例的具有中心凸块和角部凸块的芯片的示意性俯视图和横截面图。
具体实施方式
应该理解，以下公开内容提供用于实现不同特征的多个不同实施例或实例。以下描述组件和布置的特定实例以简化本公开内容。当然，这些仅是实例并不旨在限定。另外，本公开内容可以在多个实例中重复参考数字和/或字母。该重复用于简单和清楚的目的并且其本身并没有指定所论述的多种实施例和/或配置之间的关系。
现代集成电路由诸如晶体管和电容器的几百万个有源器件制成。这些器件最初相互隔离，但是稍后互连在一起，以形成功能电路。典型互连结构包括诸如金属线(布线)的横向互连和诸如通孔和接触件的垂直互连。互连日益增加地决定现代集成电路的性能和密度的限制。在互连结构的顶部，形成并且暴露位于相应芯片的表面上方的接合焊盘。通过这些接合焊盘进行电连接，从而将芯片连接至封装基板或另一个管芯。在一些实施例中，接合焊盘用于引线接合或倒装芯片接合。倒装芯片封装利用凸块在芯片的I/O焊盘和封装件的基板或引线框之间建立电接触。
图1A示出根据一些实施例的包括封装的半导体芯片100的三维(3D)集成电路(IC)130的示意图。IC芯片100具有通过互连(未示出)连接的集成电路并且通过在IC芯片100的正面上方形成凸块105用倒装芯片封装来封装该IC芯片100。凸块105与IC芯片100的输入/输出(I/O)焊盘(金属焊盘)103电接触并且可能物理接触。在一些实施例中，在凸块105和金属焊盘103之间存在凸块底部金属化(UBM)层104。翻转具有凸块105的IC芯片100以置于封装基板110上方。在一些实施例中，基板110的表面具有容纳凸块105的金属焊盘107。在一些实施例中，基板110是插入件，该基板包括硅通孔(TSV)115，并且基板110经由焊球125接合至另一个基板120。在一些实施例中，IC芯片100、凸块105和基板110之间和周围的空间填充有底部填充材料(未示出)。图1A中所示的实施例仅是实例。其他实施例也是可能的。在一些实施例中，将具有凸块105的IC芯片100施加在其他类型的基板上方，诸如，应用板以及具有嵌入式无源器件和/或有源器件的基板。
随着特征尺寸按比例减小，芯片上的晶体管和互连的数量不断增加。结果，芯片到封装件的输入/输出(I/O)互连的数量也显著增加。随着芯片到封装件的I/O互连的增加，将凸块105的尺寸(或宽度)减小为等于或小于约50um。这样的尺寸减小的凸块被称为“微凸块”。
在一些实施例中，微凸块的结构和形成微凸块的工艺类似于常规凸块。图1B示出根据一些实施例的基板上方的微凸块的凸块结构140。图1B示出根据一些实施例的位于IC芯片100上方的凸块结构140。将金属焊盘103用作凸块焊盘，该金属焊盘103形成在一个或多个互连结构(未示出)上方。
在一些实施例中，IC芯片100包括：半导体基板，诸如，硅基板，但是该IC芯片可以包括其他半导体材料，诸如，硅锗、碳硅、砷化镓等。在一些实施例中，在半导体基板的表面上方形成诸如晶体管(未示出)的有源器件。在半导体基板上方形成互连结构(未示出)，该互连结构包括金属线和通孔(未示出)，金属线和通孔形成在半导体器件中并且电连接至半导体器件。在一些实施例中，金属线和通孔形成在介电层中，该介电层由多种介电材料制成，诸如，具有小于约3.5的介电常数(k值)的低-k介电层。在一些实施例中，介电层包括：超低-k介电层，具有小于约2.5的k值。在一些实施例中，一个或多个介电层由至少一种材料制成，例如，氧化硅(例如，未掺杂硅玻璃(USG)、掺硼硅玻璃(BSG)、掺磷硅玻璃(PSG)、掺硼磷硅酸盐玻璃(BPSG)等)、氮氧化硅、氮化硅、和/或其任何组合。在一些实施例中，将多层电介质用作介电层之一。在一些实施例中，形成方法包括化学汽相沉积(CVD)、等离子体增强CVD(或PECVD)、旋涂、以及其他可应用方法。
在一些实施例中，金属焊盘103形成在互连结构上方并且包括铝，因此金属焊盘103还可以称为铝焊盘103。在一些实施例中，金属焊盘103还由其他材料形成或包括其他材料，诸如，铜、银、金、镍、钨、其合金、和/或其多层。在一些实施例中，例如，金属焊盘103通过下层互连结构电连接至半导体器件。
在一些实施例中，形成钝化层102以覆盖金属焊盘103的边缘部分。形成钝化层102，以保护形成在IC芯片100中的集成电路以及金属焊盘103的边缘部分。在一些实施例中，钝化层102还是密封层，以防止水分与器件接触。在一些实施例中，钝化层102由氮化物、氧化物、氮氧化物、聚合物(诸如，聚酰亚胺或聚苯并恶唑)或其他介电材料形成。在一些实施例中，钝化层102还由介电材料的组合形成。在一些实施例中，额外钝化层形成在互连结构(未示出)上方和形成在与金属焊盘103相同层处或形成在金属焊盘103上方。在一些实施例中，钝化层102的厚度在从约至约范围内。在一些实施例中，形成方法包括化学汽相沉积(CVD)、等离子体增强CVD(或PECVD)、旋涂、以及其他可应用方法。
在钝化层102中形成开口，并且暴露金属焊盘103。在基板100上方沉积UBM层257。在一些实施例中，UBM层257的厚度在从约2μm至约10μm的范围内。在一些实施例中，UBM层257包括：扩散势垒层141和种子层142。在一些实施例中，扩散势垒层还用作粘合层(或粘着层)。在一些实施例中，扩散势垒层141由氮化钽形成。在一些实施例中，扩散势垒层141还由其他材料形成，诸如，氮化钛、钽、钛等。在一些实施例中，扩散势垒层141的厚度在从约至约的范围内。在一些实施例中，形成方法包括物理汽相沉积(PVD)(或溅射)。在一些实施例中，种子层142是形成在扩散势垒层141上方的铜种子层。在一些实施例中，铜种子层142由铜形成或由包括银、铬、镍、锡、金以及其组合的铜合金中的一种形成。根据一些实施例，铜种子层的厚度在从约至约的范围内。在一些实施例中，UBM层257包括由Ti形成的扩散势垒层和由Cu形成的种子层。在一些实施例中，通过物理汽相沉积(PVD)(或溅射)方法沉积扩散势垒层和种子层。
在一些实施例中，UBM层257进一步包括铜层143。在一些实施例中，铜层143的厚度在从约(或1μm)至约(或10μm)的范围内。在一些实施例中，通过电镀工艺沉积铜层143。在一些实施例中，在铜层143上方沉积可选镍(Ni)层(或含镍层)。Ni层144防止形成金属间化合物，金属间化合物形成在铜和焊料之间。根据一些实施例，可选Ni层的厚度在从约至约范围内。
例如，通过电镀在镍层144上方形成焊料层145。可选地，在一些实施例中，通过由电镀形成的铜柱(或铜导柱)代替焊料层145。在一些实施例中，在铜柱上方形成诸如镍层和焊料层的附加层。在一些实施例中，焊料层145是无铅预焊料层，例如，无铅预焊料层由SnAg或焊锡材料形成，焊锡材料包括：锡、铅、银、铜、镍、铋、或其组合的合金。然后，去除没有位于焊料层145下方的多余的UBM层257。如图1B中所示，实施实施焊料回流工艺以形成焊锡凸块145a。在一些实施例中，如果使用铜柱代替焊料层145，则铜柱上方的焊料层进行回流。在一些实施例中，焊料层145的厚度在从约100μm至约400μm范围内。在一些实施例中，在UBM层257上方电镀焊料层145。
在于2010年7月23日提交的名称为“PreventingUBMOxidationinBumpFormationProcesses”的美国专利申请第12/842,617和于2010年7月29日提交的名称为“MechanismsforFormingCopperPillarBumps”的美国专利申请第12/846,353号中提供了凸块形成工艺的具体细节，其全部内容结合于此作为参考。
图1A示出IC芯片100(倒装芯片)设置在基板110上方，根据一些实施例，该基板具有硅通孔115，该硅通孔用于辅助散热和/或电连接。在一些实施例中，硅基板320具有位于基板110上方的有源器件。在其他实施例中，硅基板320没有位于基板110上方的有源器件。IC芯片100经由微凸块105连接至基板110。基板110位于具有凸块125的另一封装基板120上方，在一些实施例中，凸块125大于微凸块105。
在封装IC芯片100之后，并且在将IC芯片100置于基板110上方之前，期望对芯片100实施电测试，以确定芯片100上方的电路是否满足功能测试的规格。如果测试结果显示IC芯片100存在问题，则丢弃IC芯片100，并且使用另一个IC芯片100代替。这样的筛选防止丢弃图1A中所示的整个封装件并且可以增加封装成品率，导致成本节约。
通常，倒装芯片凸块的尺寸等于或大于约75μm。传统倒装芯片凸块的尺寸允许对连接至凸块的半导体芯片进行电测试，以确定凸块下方(或连接至凸块)的电路是否通过功能测试。在一些实施例中，功能测试被称为电路探测(CP)、或电子管芯分选探测(CP)、或电子管芯分选(EDS)。
具有等于或大于约75μm尺寸的传统倒装芯片凸块允许电路探测(或电测试)。然而，当前的电路探针对于微凸块(或μ凸块(μbump))来说太大。例如，探针的尖端尺寸(或宽度)在从约2.5密耳到约5密耳的范围内，这种尺寸对于微凸块来说太大。用于测试具有微凸块的半导体芯片的可选方法是使用测试焊盘。
图2A示出根据一些实施例的具有凸块的半导体基板(或芯片)的部分200的示意性俯视图。凸块底部金属焊盘(或凸块焊盘)201由图2A中的八边形表示。然而，八边形形状仅是示意性的。其他形状也是可能的。如图1A中所示，凸块105直接位于金属焊盘103上方，金属焊盘103类似于金属焊盘201。存在围绕金属焊盘201(以及位于金属焊盘201上方的凸块)的多个测试焊盘202。测试焊盘经由导线203连接至金属焊盘。在一些实施例中，导线是再分布线(RDL)(该再分布线形成在凸块下方的金属焊盘上方)、金属线、或后钝化互连(PPI)上方。在一些实施例中，测试焊盘202位于与导线203相同层或不同层处。在一些实施例中，测试焊盘202连接至不同凸块201，以实施功能测试。
电路探测可能损害金属焊盘，从而导致铜种子层覆盖和劣质凸块电镀(或形成)。劣质的凸块形成产生颗粒和侵蚀问题。然而，如果在完成测试之后，测试焊盘由钝化层覆盖，则完全解决或大大减小了这种问题的风险。
图2B示出根据一些实施例的区域250的横截面图，区域250包括在基板270上方的测试焊盘区251和金属焊盘区252。根据一些实施例，测试焊盘区252与图2A的金属焊盘201之一相关，并且测试焊盘区251与图2A的测试焊盘202之一相关。使用金属焊盘区252形成凸块。
根据一些实施例，测试焊盘区251和金属焊盘区252都由金属焊盘层253形成，该金属焊盘层是顶部金属层、再分布层(RDL)、或后钝化互连(PPI)层。根据一些实施例，电连接和物理连接金属焊盘区252和测试焊盘区251。然而，在一些实施例中，区域(区域251和252)还彼此电分离和物理分离。
图2B示出通过光刻图案化由第一钝化层254限定出测试焊盘区251和金属焊盘区252。在金属焊盘层253上方沉积第一钝化层254。还通过第一钝化层限定出测试焊盘和微凸块之间的导线203(参见图2A)的轮廓，该导线在图2B中未示出。根据一些实施例，第一钝化层254类似于上述钝化层102。在一些实施例中，第一钝化层254由氮化物、氧化物、氮氧化物、聚合物(诸如，聚酰亚胺或聚苯并恶唑)或其他介电材料形成。在一些实施例中，第一钝化层254由介电材料的组合形成。
图2B示出与测试焊盘区251接触的探针256。探测导致对测试焊盘区251的表面上的区域255的损害。测试焊盘区251中的探测允许测试与连接至区域251的器件相关的电子数据。如上所述，用于形成连接至测试焊盘的微凸块的区域可以在从1个到多个的范围内。
图2C示出在形成第二钝化层260之后在图2B的基板上方形成的微凸块258。图2B和图2C仅示出在区域250中的一个测试焊盘区251和一个微凸块258。在一些实施例中，类似于区域251的一个以上的测试焊盘区和类似于微凸块258的更多微凸块位于基板270上方。
图2D示出根据一些实施例的在沉积第二钝化层260之后包括测试焊盘区251和金属焊盘区252的区域250的俯视图。图2D示出测试焊盘区251的虚线轮廓261以及金属焊盘区252的底部的实线轮廓262，第二钝化层260没有覆盖金属焊盘区252。微凸块258的边界由虚线圆265标示出。由第二钝化层260覆盖基板270的表面。根据一些实施例，第二钝化层260由聚合物层制成。用于形成第二钝化层260的示例性聚合物包括聚酰亚胺或聚苯并恶唑。
在探测完成并且沉积和图案化第二钝化层260之后，在区域252上方形成微凸块258。在凸块258下方形成UBM层257。根据一些实施例，通过电镀在UBM层257上方形成微凸块258。在电镀微凸块258之前，在第二钝化层260上方图案化为湿光刻胶层或干光刻胶层(在图2C中未示出)的光刻胶层，以限定出区域252上方的微凸块258。在一些实施例中，微凸块由多种材料制成，诸如，焊料或铜。在沉积微凸块之后，去除光刻胶层和多余的UBM层(没有微凸块258下方)。在一些实施例中，然后基板270经过回流工艺。在回流工艺之后，微凸块258中的焊料层变成圆形。
UBM层257位于微凸块下方以提供扩散势垒并且增强粘性。以上描述了并且在图1B中示出了具有UBM层257的细节的微凸块的示例性结构。UBM层257的形成涉及沉积、图案化和蚀刻UBM层。如上所述，在一些实施例中，UBM层257包括扩散势垒层141、薄种子层142、铜层143、以及金属层144。在一些实施例中，通过溅射沉积扩散势垒层141和薄种子层142，溅射还被称为物理汽相沉积(PVD)。物理汽相沉积涉及金属靶材的溅射轰击，以从要沉积在基板上方的靶材去除金属元素。在溅射轰击工艺期间，从第二钝化膜去除第二钝化层260中的有机化合物并且再沉积在区域252的开口中的表面271上方。再沉积有机化合物增加了金属焊盘层253和UMB层257之间的界面处的阻抗。另外，在一些实施例中，在沉积扩散势垒层141的溅射工艺之前，基板270经过预沉积工艺，诸如，Ar溅射，以在UBM层沉积之前，从区域252的开口中的金属焊盘层253的表面去除表面氧化层或污染物。类似于PVD的溅射效果，Ar溅射还去除第二钝化层260中的有机化合物，并且将去除的有机化合物沉积在区域252的开口中的基板271上方。
图2E示出根据一些实施例的经过溅射工艺的基板270。在一些实施例中，溅射工艺是物理汽相沉积(PVD)工艺或Ar-溅射工艺。图2E示出溅射离子275，诸如，Ar离子，冲击基板270的表面，基板270的表面包括第二钝化层260的表面274和区域252的开口中的表面271。图2E还示出溅射离子使第二钝化层260中的有机化合物从第二钝化层260发射并且沉积在区域252的开口中的表面271上方。沉积的有机化合物273导致之后要形成的UBM层257的电阻系数增加。如图2D中所示，由第二钝化层260覆盖基板270的表面的大部分。从而，在溅射工艺期间，在工艺室中发射大量有机化合物273。
图3A示出根据一些实施例的在沉积第二钝化层260之后包括测试焊盘区251和金属焊盘区252的区域250’的俯视图。图3A示出覆盖测试焊盘区251的虚线轮廓261的第二钝化层260的轮廓263。轮廓263和轮廓251之间的距离是D1。在一些实施例中，D1等于或大于约0。在一些实施例中，D1在从约2μm至约15μm的范围内。图3A中的测试焊盘区251的轮廓是矩形。图3A中的测试焊盘区251是矩形。然而，该形状仅是示例性的。在一些实施例中，测试焊盘区251是其他形状，诸如，正方形、圆形、椭圆形、三角形、以及其他可应用形状。
图3A还示出根据一些实施例的覆盖金属焊盘区252的虚线轮廓262的第二钝化层260的轮廓264(限定边界265)。轮廓264和微凸块258的边界265之间的距离是D2。在一些实施例中，D2等于或大于约0。在一些实施例中，D2等于或大于约0.1μm。图3A的边界265和金属焊盘的轮廓262是圆形。然而，该形状仅是示例性的。在一些实施例中，测试焊盘区251是其他形状，诸如，拉长的圆形、椭圆形、以及其他可应用形状。
图3A的第二钝化层260仅覆盖测试焊盘区251和金属焊盘区252并且保持基板表面的其余部分未覆盖。基板270上的第二钝化层260的有限覆盖减少在溅射工艺期间发射的有机化合物273以及增加UBM层257的界面271处的阻抗的风险。
图3B示出根据一些实施例的包括基板270上的测试焊盘区251和金属焊盘区252的区域250’的横截面图。图3B示出在测试焊盘区251和金属焊盘区252上方有限覆盖第二钝化层260，以限制在溅射工艺期间有机化合物273的发射和有机化合物273在金属焊盘区252的开口的表面271上方的再沉积。在金属焊盘区上方形成UBM层257，并且在金属焊盘区252上方形成微凸块258。由于有机化合物的有限暴露，UBM层257下方的界面基本清洁，并且与具有较大第二钝化层的布置相比，UBM层257的片电阻较低。
凸块结构通常存在应力问题，其可能导致界面分层和焊料破裂。图3C示出根据一些实施例的在沉积第二钝化层260之后包括测试焊盘区251和金属焊盘区252的区域250*的俯视图。对于没有应力问题的微凸块258，第二钝化层260(提供应力衬垫)不形成在微凸块258下方。从而，如图3C中所示，形成仅覆盖测试焊盘区251的第二钝化层260。图3B示出连接测试焊盘区251下方的测试焊盘和金属焊盘区252下方的金属焊盘。可选地，在一些实施例中，测试焊盘区251下方的测试焊盘和金属焊盘区252下方的金属焊盘物理分离和/或电分离。
图3D示出根据一些实施例的相互分离的测试焊盘区251中的测试焊盘103I和金属焊盘区252中的金属焊盘103II。在一些实施例中，测试焊盘103I连接至另一金属焊盘或不同凸块(不是图3D中的凸块)。可选地，在一些实施例中，测试焊盘103I和金属焊盘103II在不同金属平面处。例如，在一些实施例中，测试焊盘103I位于顶部金属平面处，并且金属焊盘103II位于PPI平面处。在一些实施例中，测试焊盘103I经由互连结构电连接和物理连接至金属焊盘103II。而且，第二钝化层260没有位于图3D的微凸块258*下面，从而类似于图3C中的情况。
虽然以上描述用于形成微凸块，但是在基板表面上方的形成有限第二钝化层或没有形成第二钝化层以在UBM层形成的溅射工艺期间减少有机化合物的发射的机制也可应用于常规凸块。
图4示出根据一些实施例的在基板上方形成凸块的工艺流程。在操作401，在基板上方形成测试焊盘和金属焊盘。在一些实施例中，在基板上方形成一个以上的测试焊盘和一个以上的金属焊盘。金属焊盘用于形成金属凸块。如上所述，在一些实施例中，基板包括基板上方的器件和互连件。在一些实施例中，连接测试焊盘和金属焊盘。测试焊盘类似于图3D的测试焊盘103I，并且金属焊盘类似于金属焊盘103II。如上所述，在一些实施例中，测试焊盘103I和金属焊盘103II相互连接以变为图2B、图2C、图2E和图3B的金属焊盘层253。如上所述，在一些实施例中，由图案化的第一钝化层254限定出测试焊盘103I和金属焊盘103II。由第一钝化层254覆盖测试焊盘103I和金属焊盘103II的边缘。
在可选操作402中，探测测试焊盘103I，以测试连接至测试焊盘的集成电路的电功能。此后，在操作403，在基板上方形成和图案化钝化层，以至少覆盖诸如测试焊盘103I的测试焊盘，从而防止上述颗粒和侵蚀问题。在一些实施例中，操作403的钝化层是第二钝化层260。在一些实施例中，第二钝化层260还覆盖金属焊盘的一部分，以提供用于金属凸块的衬垫(或应力减缓)。在一些实施例中，形成第二钝化层260以覆盖测试焊盘和可能覆盖金属焊盘。由测试焊盘或金属焊盘占用的基板的表面保持不被第二钝化层260覆盖，以在以下溅射工艺期间限制有机化合物的发射。
在形成钝化层之后，可以实施诸如图4中的操作404的可选溅射(或溅射清洁)操作，以从金属焊盘去除表面层。使用诸如Ar溅射的可选溅射去除表面氧化物层、杂质、或残留物，以暴露下面的导电层(金属焊盘)暴露。
此后，在操作405中，在基板上方沉积UBM层。如上所述，在一些实施例中，UBM层257由多层形成，包括扩散势垒层141和种子层142。通过PVD(或溅射)工艺沉积扩散势垒层141和种子层142。
在沉积UBM层之后，在操作406，在金属焊盘上方形成金属凸块。UBM层位于金属凸块和金属焊盘之间。如上所述，在一些实施例中，通过电镀工艺形成金属凸块。在一些实施例中，在形成金属凸块之前，在UBM层上方沉积和图案化光刻胶层，以允许金属凸块形成在金属焊盘上方和金属焊盘周围。一旦形成金属凸块，就去除不在金属凸块下方并且第二钝化层没有覆盖的光刻胶层和多余的UBM层。然后，根据一些实施例，在可选操作407，金属凸块进行回流。
图5示出根据一些实施例的具有中心凸块510和角部凸块520的芯片500的示意性俯视图。除了凸块510和520之外，在芯片500上方还存在其他凸块；然而，未示出这些其他凸块。芯片上的凸块的应力取决于凸块到芯片(或管芯)的中心的距离。在芯片(或管芯)的中心处的凸块具有最低应力。角部凸块520到芯片的中心(或凸块510)的距离被称为到中性点(DNP)的距离，这是因为芯片的中心被认为是应力中性点。在芯片500上方，角部凸块520具有最高应力并且中心凸块510具有最低应力。具有不同DNP的其他位置上的凸块具有不同的应力水平。高应力导致可靠性和成品率问题。如上所述，如果为聚合物层的第二钝化层260位于微凸块或常规凸块下方，则第二钝化层260用作凸块的衬垫并且可以减小由凸块位置导致的应力。对于具有导致高应力的凸块的芯片，如图3A和图3B所示，具有位于凸块下方的第二钝化层260降低了可靠性和成品率问题。然而，对于不存在由凸块位置导致的可靠性和成品率问题的芯片来说，不需要凸块下方的第二钝化层。在一些实施例中，对于这样的芯片来说，使用图3C和图3D中所示的结构。
图5示出根据一些实施例的中心凸块510使用中心凸块510下方没有第二钝化层260的结构，并且角部凸块520使用角部凸块520下方具有第二钝化层260的结构。在一些实施例中，在具有不同DNP和应力水平的其他位置处的凸块使用多个结构之一。在一些实施例中，具有较大DNP和较高应力的凸块具有类似于角部凸块520的第二钝化层260。图5示出具有半径R的圆530。半径R外部的凸块具有位于凸块下方的第二钝化层260，并且半径R内部和上的凸块没有位于凸块下方的第二钝化层。在一些实施例中，如上所述，凸块510和520电连接至测试焊盘。
上述实施例提供用于在封装的集成电路(IC)芯片上方形成金属焊盘上金属凸块和测试焊盘的机制。形成钝化层以覆盖测试焊盘和可能覆盖金属焊盘的部分。钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。由钝化层有限地覆盖测试焊盘和金属焊盘的多个部分减小了在金属焊盘和金属凸块之间形成的UBM层的界面阻抗。这样的界面阻抗的减小导致金属凸块的阻抗的减小。
在一个实施例中，提供封装的集成电路(IC)芯片。封装的IC芯片包括：金属凸块，形成在金属焊盘上方；以及测试焊盘。测试焊盘电连接至封装的集成电路芯片中的器件。封装的IC芯片还包括：第一钝化层，位于测试焊盘一部分和金属凸块的一部分上方。第一钝化层限定测试焊盘的测试区和金属凸块的凸块形成区。封装的IC芯片进一步包括：第二钝化层，覆盖测试焊盘的表面和围绕测试焊盘的测试区的第一钝化层的一部分。
在另一个实施例中，提供封装的集成电路(IC)芯片。封装的IC芯片包括：金属凸块，形成在金属焊盘上方；以及测试焊盘。测试焊盘电连接至封装的集成电路芯片中的器件。封装的IC芯片还包括第一钝化层，位于测试焊盘的一部分和金属凸块的一部分上方。第一钝化层限定测试焊盘的测试区和金属凸块的凸块形成区。封装的IC芯片进一步包括第二钝化层，覆盖测试焊盘的表面和围绕测试焊盘的测试区的第一钝化层的一部分。覆盖测试焊盘的表面的第二钝化层的边缘到测试焊盘的边缘之间的距离在从约2μm至约15μm的范围内。
在又一个实施例中，提供形成封装的集成电路(IC)芯片的方法。该方法包括在基板上方形成金属层。基板具有集成电路和互连件，并且是封装的IC芯片的一部分。互连件提供在集成电路和金属层之间的电连接。该方法还包括在金属层上方形成第一钝化层，并且第一钝化层限定测试焊盘区和金属焊盘区。金属焊盘区用于形成金属凸块。该方法进一步包括：在第一钝化层上方形成第二钝化层，并且第二钝化层有限地覆盖测试焊盘区和金属焊盘区的一部分。第二钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。另外，该方法包括在基板上方形成UBM层，并且UBM层与金属焊盘区的至少一部分接触。UBM层包括扩散势垒层，并且通过溅射工艺沉积扩散势垒层。另外，该方法包括在UBM层上方形成金属凸块，并且金属凸块位于金属凸块区上方。
可以对所公开的方法和系统的布置、操作和细节进行多种修改、改变或更改，这对于本领域技术人员来说是显而易见的。虽然为了理解清楚的目的，详细地描述了以上实施例，但是很明显，可以在所附权利要求的范围内实现特定改变和修改。从而，本实施例被认为是示意性的并且不是限制性的，并且本公开内容不限于在此所提供的细节，而是可以在所附权利要求的范围和等同物的范围内进行修改。

Claims (19)

1.一种封装的集成电路(IC)芯片，包括：
金属凸块，形成在金属焊盘上方；
测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；
第一钝化层，位于所述测试焊盘的一部分和所述金属焊盘的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及
第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分，
其中，所述第二钝化层不覆盖远离所述测试焊盘和所述金属凸块的所述封装的集成电路芯片的表面。
2.根据权利要求1所述的封装的集成电路芯片，其中，所述第二钝化层覆盖所述金属焊盘的边缘并且位于所述金属凸块的一部分下方。
3.根据权利要求1所述的封装的集成电路芯片，其中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从2μm至15μm范围内。
4.根据权利要求2所述的封装的集成电路芯片，其中，所述第二钝化层的所述边缘到所述金属凸块的边缘之间的距离等于或大于0.1μm。
5.根据权利要求1所述的封装的集成电路芯片，其中，所述测试焊盘和所述金属焊盘物理连接。
6.根据权利要求1所述的封装的集成电路芯片，其中，所述测试焊盘和所述金属焊盘在相同金属层上。
7.根据权利要求1所述的封装的集成电路芯片，其中，在所述金属凸块和所述金属焊盘之间存在凸块底部金属化(UBM)层。
8.根据权利要求1所述的封装的集成电路芯片，其中，所述金属凸块的宽度等于或小于50μm。
9.根据权利要求1所述的封装的集成电路芯片，其中，所述第二钝化层包括聚合物。
10.根据权利要求7所述的封装的集成电路芯片，其中，所述凸块底部金属化层包括扩散势垒层、铜种子层、以及铜层。
11.根据权利要求1所述的封装的集成电路芯片，其中，所述金属凸块位于所述封装的集成电路芯片的中心附近，并且在所述金属凸块下方没有所述第二钝化层，并且其中，所述封装的集成电路芯片进一步包括位于所述封装的集成电路芯片的角部处的第二金属凸块，并且至少在所述第二金属凸块的一部分下方具有所述第二钝化层。
12.一种封装的集成电路(IC)芯片，包括：
金属凸块，形成在金属焊盘上方；
测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；
第一钝化层，位于所述测试焊盘的一部分和所述金属焊盘的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及
第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分，其中，覆盖所述测试焊盘的表面的所述第二钝化层的边缘到所述测试焊盘的边缘之间的距离在从2μm至15μm的范围内，
其中，所述第二钝化层不覆盖远离所述测试焊盘和所述金属凸块的所述封装的集成电路芯片的表面。
13.一种形成封装的集成电路(IC)芯片的方法，包括：
在基板上方形成金属层，其中，所述基板具有集成电路和互连件，并且其中，所述基板是所述封装的集成电路芯片的一部分，并且其中，所述互连件提供所述集成电路和所述金属层之间的电连接；
在所述金属层上方形成第一钝化层，其中，所述第一钝化层限定测试焊盘区和金属焊盘区，并且其中，所述金属焊盘区用于形成金属凸块；
在所述第一钝化层上方形成第二钝化层，其中，所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分，其中，所述第二钝化层不覆盖远离所述测试焊盘区和所述金属焊盘区的表面；
在所述基板上方形成凸块底部金属化(UBM)层，其中，所述凸块底部金属化层与所述金属焊盘区的至少一部分接触，并且其中，所述凸块底部金属化层包括扩散势垒层，并且其中，通过溅射工艺沉积所述扩散势垒层；以及
在所述凸块底部金属化层上方形成金属凸块，其中，所述金属凸块位于所述金属焊盘区上方。
14.根据权利要求13所述的形成封装的集成电路芯片的方法，进一步包括：
实施Ar溅射，以去除所述金属焊盘区的未覆盖表面上方的杂质。
15.根据权利要求13所述的形成封装的集成电路芯片的方法，其中，形成所述凸块底部金属化层进一步包括：通过溅射工艺沉积种子层。
16.根据权利要求13所述的形成封装的集成电路芯片的方法，其中，形成所述第二钝化层包括形成聚合物层，其中，所述第二钝化层的厚度在从至的范围内。
17.根据权利要求13所述的形成封装的集成电路芯片的方法，其中，形成所述金属凸块包括：形成焊料层或铜柱。
18.根据权利要求13所述的形成封装的集成电路芯片的方法，其中，通过所述第二钝化层有限地覆盖所述测试焊盘区和所述金属焊盘区的一部分减小了所述凸块底部金属化层的界面阻抗。
19.根据权利要求13所述的形成封装的集成电路芯片的方法，其中，形成所述第二钝化层包括：形成在覆盖所述测试焊盘区的所述第二钝化层的边缘到所述测试焊盘区的边缘之间的距离，所述距离等于或大于0.1μm。
CN201210258782.XA 2011-12-07 2012-07-24 用于封装芯片的钝化层 Active CN103151329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/313,747 2011-12-07
US13/313,747 US8558229B2 (en) 2011-12-07 2011-12-07 Passivation layer for packaged chip

Publications (2)

Publication Number Publication Date
CN103151329A CN103151329A (zh) 2013-06-12
CN103151329B true CN103151329B (zh) 2016-07-06

Family

ID=48549309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210258782.XA Active CN103151329B (zh) 2011-12-07 2012-07-24 用于封装芯片的钝化层

Country Status (3)

Country Link
US (2) US8558229B2 (zh)
CN (1) CN103151329B (zh)
TW (1) TWI474453B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8697457B1 (en) * 2011-06-22 2014-04-15 Bae Systems Information And Electronic Systems Integration Inc. Devices and methods for stacking individually tested devices to form multi-chip electronic modules
US8558229B2 (en) * 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
US9082870B2 (en) 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
US9165821B2 (en) * 2013-12-23 2015-10-20 Infineon Technologies Ag Method for providing a self-aligned pad protection in a semiconductor device
US9209128B2 (en) 2014-04-01 2015-12-08 International Business Machines Corporation Integrated circuit assembly with cushion polymer layer
JP6548488B2 (ja) * 2014-07-31 2019-07-24 キヤノンメディカルシステムズ株式会社 Ｘ線コンピュータ断層撮影装置及びｘ線検出器
CN104576434A (zh) * 2015-02-02 2015-04-29 华进半导体封装先导技术研发中心有限公司 一种硅通孔测试方法
JP2016141149A (ja) * 2015-02-05 2016-08-08 キヤノン株式会社 液体吐出ヘッド用基板の製造方法、及び該製造方法で製造された液体吐出ヘッド用基板
KR20160123890A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 검증용 인터포저
US10074624B2 (en) * 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
US10002829B2 (en) * 2015-11-30 2018-06-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102634946B1 (ko) 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
CN108461411B (zh) 2017-02-21 2020-10-27 华邦电子股份有限公司 封装结构
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
FR3090197B1 (fr) * 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
US10985116B2 (en) * 2019-03-14 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads
US11018103B2 (en) * 2019-09-19 2021-05-25 Nanya Technology Corporation Integrated circuit structure
KR20210041363A (ko) 2019-10-07 2021-04-15 삼성전자주식회사 다이 대 웨이퍼 접합 구조 및 이를 이용한 반도체 패키지
KR20210068891A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지
CN113539868B (zh) * 2020-04-17 2023-07-18 澜起电子科技(昆山)有限公司 封装芯片电学性能的测试方法
US11378618B2 (en) 2020-04-29 2022-07-05 Innolux Corporation Method for manufacturing electronic device having a seed layer on a substrate
CN111725152B (zh) * 2020-06-12 2021-12-28 北京时代民芯科技有限公司 一种基于倒装焊的塑封菊花链电路结构及测试方法
KR20220029232A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
CN112117235B (zh) * 2020-11-17 2021-02-12 中芯集成电路制造(绍兴)有限公司 一种优化化学镀金属的方法及具有化学镀金属的结构
CN112864130A (zh) * 2021-01-08 2021-05-28 上海华虹宏力半导体制造有限公司 用于晶圆级测试的芯片和晶圆
TWI779617B (zh) * 2021-05-19 2022-10-01 邱志威 半導體超薄堆疊結構的製造方法
CN113380650A (zh) * 2021-08-12 2021-09-10 颀中科技（苏州）有限公司 一种金属凸块的制造方法及金属凸块结构
US11990440B2 (en) 2021-08-27 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive bumps

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6271059B1 (en) 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6243272B1 (en) 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
KR100385225B1 (ko) * 2001-03-23 2003-05-27 삼성전자주식회사 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6908565B2 (en) 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
TWI229401B (en) * 2003-02-19 2005-03-11 Via Tech Inc A wafer lever test and bump process and a chip structure with test pad
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6946384B2 (en) 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7307005B2 (en) 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
TWI250598B (en) * 2005-02-01 2006-03-01 Megic Corp Chip structure with bumps and testing pads
US7157734B2 (en) * 2005-05-27 2007-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7557597B2 (en) 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
TW200905844A (en) * 2007-07-31 2009-02-01 United Microelectronics Corp Group probing over active area pads arrangement
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
FR2931586B1 (fr) * 2008-05-22 2010-08-13 St Microelectronics Grenoble Procede de fabrication et de test d'un circuit electronique integre
US8609526B2 (en) 2009-10-20 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing UBM oxidation in bump formation processes
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
WO2012035688A1 (ja) * 2010-09-16 2012-03-22 パナソニック株式会社 半導体装置、半導体装置ユニット、および半導体装置の製造方法
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8558229B2 (en) * 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip

Also Published As

Publication number Publication date
TWI474453B (zh) 2015-02-21
TW201324718A (zh) 2013-06-16
US8558229B2 (en) 2013-10-15
US20140014959A1 (en) 2014-01-16
US9570366B2 (en) 2017-02-14
US20130147032A1 (en) 2013-06-13
CN103151329A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN103151329B (zh) 用于封装芯片的钝化层
US11169207B2 (en) Testing of semiconductor chips with microbumps
US11398440B2 (en) Polymer layers embedded with metal pads for heat dissipation
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US9799582B2 (en) Bump structure design for stress reduction
TWI552297B (zh) 半導體裝置及其製造方法
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
US10269749B2 (en) Method of forming a semiconductor device with bump stop structure
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
CN101770962B (zh) 改善半导体器件中的焊料凸块连接的结构和方法
US8361598B2 (en) Substrate anchor structure and method
US11824027B2 (en) Semiconductor package
US20220415835A1 (en) Semiconductor package and method of fabricating the same
JPH11354563A (ja) 半導体配線の構造
US20080150147A1 (en) High surface area aluminum bond pad for through-wafer connections to an electronic package
US11018103B2 (en) Integrated circuit structure
US7994043B1 (en) Lead free alloy bump structure and fabrication method
KR102446924B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant