CN113140448B - 一种半导体结构及其制作方法 - Google Patents

一种半导体结构及其制作方法 Download PDF

Info

Publication number
CN113140448B
CN113140448B CN202010047678.0A CN202010047678A CN113140448B CN 113140448 B CN113140448 B CN 113140448B CN 202010047678 A CN202010047678 A CN 202010047678A CN 113140448 B CN113140448 B CN 113140448B
Authority
CN
China
Prior art keywords
negative
photoresist layer
opening
exposure
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010047678.0A
Other languages
English (en)
Other versions
CN113140448A (zh
Inventor
李天慧
于星
王科
秦俊峰
王凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202010047678.0A priority Critical patent/CN113140448B/zh
Publication of CN113140448A publication Critical patent/CN113140448A/zh
Application granted granted Critical
Publication of CN113140448B publication Critical patent/CN113140448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Abstract

本发明提供一种半导体结构及其制作方法，包括以下步骤：提供一衬底，形成负显影光刻胶层于所述衬底上；进行失焦曝光，使所述负显影光刻胶层的预设区域曝光，其中，所述预设区域的顶部宽度大于底部宽度；进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。本发明通过失焦曝光和负显影工艺得到顶部宽度小于底部宽度的开口，可以用于光刻胶剥离工艺。本发明通过控制失焦曝光的次数及失焦曝光的失焦程度即可方便控制开口的轮廓，具有很高的灵活性，同时工艺难度不高，有利于提高生产效率并降低生产成本。

Description

一种半导体结构及其制作方法
技术领域
本发明属于半导体集成电路技术领域，涉及一种半导体结构及其制作方法。
背景技术
光刻胶剥离(Photo resist lift off)工艺在碳化硅工艺中非常重要。光刻胶剥离可以解决两个问题，一个是金属刻蚀问题，另一个是刻蚀去除金属过程对基底造成损伤的问题。
光刻胶剥离工艺包括以下工艺流程：(1)形成光刻胶层于衬底上，并图形化所述光刻胶层，得到上窄下宽的开口于所述光刻胶层中；(2)形成导电材料层于所述光刻胶层上及所述开口中；(4)剥离所述光刻胶层以去除所述导电材料层位于所述光刻胶层上的部分，所述导电材料层位于所述开口中的部分保留下来作为导电线。
为了得到上窄下宽的开口，限制开口的光刻胶侧墙需呈下窄上宽状，目前有三种方法得到该光刻胶侧墙形貌：
(1)负性光刻胶法：负性光刻胶在紫外光照射下，发生光化学反应，使光刻胶交联，不溶于显影液，没有被曝光的部分在显影时溶于显影液。由于曝光时，顶部的光刻胶反应强烈，产生交联多，不溶于显影液，中部和底部的光刻胶，因为曝光时反应强烈，产生交联较少，部分溶于显影液，所以在显影后，留在硅片上的光刻胶开口区域呈“八”字形；
(2)双层剥离法：将对光不敏感的且具有快速溶解速率的材料层作为底层，将对光敏感但溶解速率相对较慢的光刻胶作为顶层，先通过光刻工艺形成上部开口于顶层中，然后采用溶剂经由所述上部开口溶解所述底层的相应区域，形成下部开口于底层中。由于底层溶解速率较高，下部开口的宽度大于上部开口的宽度。
(3)预浸法：采用单层正性光刻胶，并采用四甲基氢氧化铵(TMAH)或氯苯进行预浸处理。
在这些方法中，双层剥离法较其他方法更受欢迎，因为它采用具有快速溶解速率的非光敏感材料作为底层，以溶解速率相对较慢的光刻胶作为顶层，提供了卓越的控制效果。一个例子是PMGI(聚甲基戊二胺)/光刻胶。但是在实际的制造情况下，通常存在与PMGI/光刻胶双层工艺相关的技术难题，特别是在记录头制造中，其中PMGI涂层覆盖均匀性、高粘度、光刻胶厚度的限制、强溶剂(环戊酮)、烘烤温度要求甚至材料成本，都可能是个问题。
因此，如何提供一种新的半导体结构及其制作方法，以形成上窄下宽的光刻胶开口，并降低工艺难度，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中开口轮廓不易控制或工艺难度较高的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：
提供一衬底，形成负显影光刻胶层于所述衬底上；
进行失焦曝光，使所述负显影光刻胶层的预设区域曝光，其中，所述预设区域的顶部宽度大于底部宽度；
进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。
可选地，所述失焦曝光包括第一次失焦曝光步骤与第二次失焦曝光步骤，所述预设区域包括第一区域及位于所述第一区域上方的第二区域，所述第一次失焦曝光步骤使所述第一区域充分曝光，但所述第二区域不充分曝光，所述第二次失焦曝光步骤使所述第二区域充分曝光。
可选地，所述第一区域的侧壁垂直，所述第二区域的纵截面呈倒梯形。
可选地，所述负显影光刻胶层的厚度大于2000埃。
可选地，所述失焦曝光包括一次失焦曝光步骤，所述预设区域的纵截面呈倒梯形。
可选地，所述负显影光刻胶层的厚度小于2000埃。
可选地，所述失焦曝光包括至少三次失焦曝光步骤，自下而上依次充分曝光所述预设区域的不同区域。
可选地，所述负显影光刻胶层的厚度大于2000埃。
可选地，还包括以下步骤：
形成导电材料层于所述负显影光刻胶层的顶面及所述开口中，所述导电材料层的厚度小于所述负显影光刻胶层的厚度；
剥离所述负显影光刻胶层，其中，所述导电材料层位于所述负显影光刻胶层上的部分在剥离过程中被一同去除，所述导电材料层位于所述开口中的部分保留下来作为导电线。
本发明还提供一种半导体结构，所述半导体结构包括衬底及位于所述衬底上的导电线，所述半导体结构的制作过程中采用了如上任意一项所述的半导体结构的制作方法。
如上所述，本发明的半导体结构及其制作方法形成负显影光刻胶层于衬底上，并采用失焦曝光使所述负显影光刻胶层的预设区域，其中，所述预设区域的顶部宽度大于底部宽度，然后进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。本发明的半导体结构的制作方法通过控制失焦曝光的次数及失焦曝光的失焦程度即可方便控制开口的轮廓，具有很高的灵活性，同时工艺难度不高，有利于提高生产效率并降低生产成本。
附图说明
图1显示为本发明的半导体结构的制作方法的工艺流程图。
图2显示为本发明的半导体结构的制作方法提供一衬底，形成负显影光刻胶层于所述衬底上的示意图。
图3-图4显示为本发明的半导体结构的制作方法进行失焦曝光，使所述负显影光刻胶层的预设区域曝光的示意图。
图5显示为本发明的半导体结构的制作方法进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口的示意图。
图6显示为本发明的半导体结构的制作方法形成导电材料层于所述负显影光刻胶层的顶面及所述开口中的示意图。
图7显示为本发明的半导体结构的制作方法剥离所述负显影光刻胶层的示意图。
元件标号说明
1 衬底
2 负显影光刻胶层
3 第一区域
4 第二区域
5 光罩
501 遮光区域
502 透光区域
6 开口
7 导电材料层
8 导电线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种半导体结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一衬底，形成负显影光刻胶层于所述衬底上；
S2：进行失焦曝光，使所述负显影光刻胶层的预设区域曝光，其中，所述预设区域的顶部宽度大于底部宽度；
S3：进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。
作为示例，请参阅图2，执行步骤S1：提供一衬底1，形成负显影光刻胶层2于所述衬底1 上。
具体的，所述衬底1包括但不限于Si、Ge、SiGe、绝缘体上硅(SOI)等常规半导体衬底。所述负显影光刻胶层2采用负显影光刻胶，其中，负显影(Negative tone develop，简称NTD) 光刻胶是一种新的亚20nm工艺解决方案，它是感光的抗蚀剂。负显影的原理是光刻胶曝光之前是不亲水的聚合物(hydrophobic polymer)，能溶解于有机溶剂(NTD显影液，或称负显影液)，但不能溶于碱性溶液(TMAH显影液)；曝光激发光化学反应，产生了酸，经烘烤后(de-protection reaction)聚合物的极性发生了变化，成为亲水的聚合物(hydrophilicpolymer)，不再溶于NTD显影液(但能溶于碱性溶液)。因此，未曝光区域能够被NTD显影液洗去，而曝光区域则在显影后留下，实现了类似负胶的曝光特性。
需要指出的是，本实施例中所述负显影光刻胶层2为正胶。
作为示例，所述负显影光刻胶层2的厚度范围可以根据需要进行调整，本实施例中，所述负显影光刻胶层2的厚度大于2000埃为例。
然后请参阅图3及图4，执行步骤S2：进行失焦曝光，使所述负显影光刻胶层2的预设区域曝光，其中，所述预设区域的顶部宽度大于底部宽度。
具体的，所述失焦曝光是指晶圆表面偏离曝光镜头的焦平面，或者偏离曝光镜头的最佳焦平面。一般来说，由于测量和控制精度的限制，硅片不可能绝对处于透镜的焦平面上，为了实现可操作性，定义有可用聚焦深度(UDOF)的概念，当晶圆聚焦位置控制在可用聚焦深度范围之内时，成像的关键尺寸是能满足要求的，根据透镜型号的不同，可用聚焦深度在一微米左右的范围内。本发明中，最佳焦平面是指当晶圆处于该平面时，所述负显影光刻胶层2在整个厚度上能够被充分曝光，且曝光图形的侧壁垂直或大致垂直。而本步骤中通过控制晶圆载台的运动，使得晶圆(衬底)的曝光表面偏离曝光透镜的最佳焦平面，实现失焦曝光，曝光图形的侧壁不再垂直。
作为示例，所述失焦曝光包括第一次失焦曝光步骤与第二次失焦曝光步骤，所述预设区域包括第一区域3及位于所述第一区域3上方的第二区域4，所述第一次失焦曝光步骤使所述第一区域3充分曝光，但所述第二区域4不充分曝光(如图3所示)，所述第二次失焦曝光步骤进一步使所述第二区域4充分曝光(如图4所示)，其中，图3中示出了光罩5，所述光罩5包括遮光区域501及透光区域502，所述负显影光刻胶层2的曝光区域与所述透光区域502相对应。
需要指出的是，在所述第一次失焦曝光步骤中，所述第一区域3被充分曝光，不能溶于负显影液，而所述第二区域4虽然也被照射到，但未被充分曝光，仍然能够溶于负显影液。在所述第二次失焦曝光步骤中，所述第二区域4被充分曝光，不能溶于负显影液。
本实施例中通过两次失焦曝光，可以方便调节光刻胶层上下不同区域的曝光尺寸，得到下窄上宽的曝光图形。
需要指出的是，所述第一区域3与所述第二区域4的厚度可以根据需要进行调整，此处不应过分限制本发明的保护范围。
作为示例，所述第一区域的侧壁垂直，所述第二区域的纵截面呈倒梯形，在第一次失焦曝光步骤中，晶圆朝远离曝光镜头的方向偏离最佳焦平面，在第二次失焦曝光步骤中，晶圆朝靠近曝光镜头的方向偏离最佳焦平面。偏离距离可以为20-60nm。
当然，在其它实施例中，所述第一区域的侧壁也可以呈倾斜状态，此处不应过分限制本发明的保护范围。
再请参阅图5，执行步骤S3：进行负显影，去除所述负显影光刻胶层2未被曝光的区域，得到上下贯穿所述负显影光刻胶层2的开口6，所述开口6的顶部宽度小于底部宽度。
具体的，采用与所述负显影光刻胶层2相匹配的负显影液来进行负显影，此为本领域技术人员所熟知，此处不再赘述。
至此，制作得到了上窄下宽的开口。
作为示例，还包括以下步骤：
请参阅图6，执行步骤S4：形成导电材料层7于所述负显影光刻胶层2的顶面及所述开口6中，所述导电材料层7的厚度小于所述负显影光刻胶层2的厚度。
作为示例，所述导电材料层7包括但不限于Cu、Al、Au、Ag等电的良导体。
请参阅图7，执行步骤S5：剥离所述负显影光刻胶层2，其中，所述导电材料层7位于所述负显影光刻胶层2上的部分在剥离过程中被一同去除，所述导电材料层7位于所述开口6中的部分保留下来作为导电线8。
本实施例的半导体结构的制作方法形成负显影光刻胶层于衬底上，并采用失焦曝光使所述负显影光刻胶层的预设区域，其中，所述预设区域的顶部宽度大于底部宽度，然后进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。本发明的半导体结构的制作方法通过控制失焦曝光的次数及失焦曝光的失焦程度即可方便控制开口的轮廓，具有很高的灵活性，同时工艺难度不高，有利于提高生产效率并降低生产成本。
实施例二
本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中所述失焦曝光包括两次失焦曝光步骤，而本实施例中，所述负显影光刻胶层的厚度较薄，采用一次失焦曝光步骤即可得到顶部宽度大于底部宽度的曝光图形。
作为示例，所述负显影光刻胶层的厚度小于2000埃，且在所述失焦曝光步骤中，晶圆朝靠近曝光镜头的方向偏离最佳焦平面。
作为示例，所述预设区域的纵截面呈倒梯形。
实施例三
本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中所述失焦曝光包括两次失焦曝光步骤，而本实施例中，所述失焦曝光包括至少三次失焦曝光步骤，自下而上依次充分曝光所述预设区域的不同区域，有利于更加精细地控制曝光图形，例如曝光图形的轮廓梯度变化。
作为示例，所述负显影光刻胶层的厚度大于2000埃。
实施例四
本实施例中提供一种半导体结构，所述半导体结构包括衬底及位于所述衬底上的导电线，所述半导体结构的制作过程中采用了如实施例一、实施例二或实施例三中所述的半导体结构的制作方法。
综上所述，本发明的半导体结构及其制作方法形成负显影光刻胶层于衬底上，并采用失焦曝光使所述负显影光刻胶层的预设区域，其中，所述预设区域的顶部宽度大于底部宽度，然后进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度。本发明的半导体结构的制作方法通过控制失焦曝光的次数及失焦曝光的失焦程度即可方便控制开口的轮廓，具有很高的灵活性，同时工艺难度不高，有利于提高生产效率并降低生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一衬底，形成负显影光刻胶层于所述衬底上；
进行失焦曝光，使所述负显影光刻胶层的预设区域曝光，其中，所述预设区域的顶部宽度大于底部宽度；
进行负显影，去除所述负显影光刻胶层未被曝光的区域，得到上下贯穿所述负显影光刻胶层的开口，所述开口的顶部宽度小于底部宽度；
其中，所述负显影光刻胶层为正胶，所述失焦曝光包括第一次失焦曝光步骤与第二次失焦曝光步骤，所述预设区域包括第一区域及位于所述第一区域上方的第二区域，所述第一次失焦曝光步骤使所述第一区域充分曝光，但所述第二区域不充分曝光，所述第二次失焦曝光步骤使所述第二区域充分曝光。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一区域的侧壁垂直，所述第二区域的纵截面呈倒梯形。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述负显影光刻胶层的厚度大于2000埃。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述负显影光刻胶层的厚度小于2000埃。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述失焦曝光包括至少三次失焦曝光步骤，自下而上依次充分曝光所述预设区域的不同区域。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于：所述负显影光刻胶层的厚度大于2000埃。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括以下步骤：
形成导电材料层于所述负显影光刻胶层的顶面及所述开口中，所述导电材料层的厚度小于所述负显影光刻胶层的厚度；
剥离所述负显影光刻胶层，其中，所述导电材料层位于所述负显影光刻胶层上的部分在剥离过程中被一同去除，所述导电材料层位于所述开口中的部分保留下来作为导电线。
8.一种半导体结构，所述半导体结构包括衬底及位于所述衬底上的导电线，其特征在于：所述半导体结构的制作过程中采用了如权利要求1-7任意一项所述的半导体结构的制作方法。
CN202010047678.0A 2020-01-16 2020-01-16 一种半导体结构及其制作方法 Active CN113140448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010047678.0A CN113140448B (zh) 2020-01-16 2020-01-16 一种半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010047678.0A CN113140448B (zh) 2020-01-16 2020-01-16 一种半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113140448A CN113140448A (zh) 2021-07-20
CN113140448B true CN113140448B (zh) 2022-10-28

Family

ID=76808265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010047678.0A Active CN113140448B (zh) 2020-01-16 2020-01-16 一种半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113140448B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669357A (ja) * 1992-08-22 1994-03-11 Nec Corp 半導体装置の製造方法
JPH1154615A (ja) * 1997-07-31 1999-02-26 Toshiba Corp 半導体装置の製造方法
US6042975A (en) * 1998-07-08 2000-03-28 Lucent Technologies Inc. Alignment techniques for photolithography utilizing multiple photoresist layers
JP2007088187A (ja) * 2005-09-21 2007-04-05 Sharp Corp レジストパターンの形成方法およびその利用
CN101924087A (zh) * 2009-06-09 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
TW201508869A (zh) * 2013-03-19 2015-03-01 Sh Materials Co Ltd 半導體元件搭載用基板的製造方法
CN107664926A (zh) * 2017-11-16 2018-02-06 成都海威华芯科技有限公司 一种无毛刺的光刻方法
TWI634590B (zh) * 2017-10-30 2018-09-01 世界先進積體電路股份有限公司 半導體結構的製造方法
CN110632829A (zh) * 2019-10-31 2019-12-31 上海华力集成电路制造有限公司 光刻工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
US8546048B2 (en) * 2010-10-29 2013-10-01 Skyworks Solutions, Inc. Forming sloped resist, via, and metal conductor structures using banded reticle structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669357A (ja) * 1992-08-22 1994-03-11 Nec Corp 半導体装置の製造方法
JPH1154615A (ja) * 1997-07-31 1999-02-26 Toshiba Corp 半導体装置の製造方法
US6042975A (en) * 1998-07-08 2000-03-28 Lucent Technologies Inc. Alignment techniques for photolithography utilizing multiple photoresist layers
JP2007088187A (ja) * 2005-09-21 2007-04-05 Sharp Corp レジストパターンの形成方法およびその利用
CN101924087A (zh) * 2009-06-09 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
TW201508869A (zh) * 2013-03-19 2015-03-01 Sh Materials Co Ltd 半導體元件搭載用基板的製造方法
TWI634590B (zh) * 2017-10-30 2018-09-01 世界先進積體電路股份有限公司 半導體結構的製造方法
CN107664926A (zh) * 2017-11-16 2018-02-06 成都海威华芯科技有限公司 一种无毛刺的光刻方法
CN110632829A (zh) * 2019-10-31 2019-12-31 上海华力集成电路制造有限公司 光刻工艺方法

Also Published As

Publication number Publication date
CN113140448A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
US4707218A (en) Lithographic image size reduction
US4871630A (en) Mask using lithographic image size reduction
KR20120126725A (ko) 반도체 소자의 형성 방법
US20030228754A1 (en) Fabrication method for semiconductor hole
CN107168010B (zh) 光刻掩膜版的制造方法
KR100777927B1 (ko) 반도체 소자의 미세패턴 형성방법
CN113140448B (zh) 一种半导体结构及其制作方法
CN113130383B (zh) 一种半导体结构及其制作方法
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
CN116825618A (zh) 台阶微结构的制备方法
JP3879478B2 (ja) レジストパターンの形成方法、該レジストパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
CN113394198A (zh) 光刻对准标记及其形成方法
CN111856889A (zh) 一种增强光刻图形分辨率的方法
CN114200796B (zh) 对准标记及其形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR0171985B1 (ko) 반도체 장치의 감광막 패턴 형성방법
JP2002221782A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR100278908B1 (ko) 반도체소자의 감광막패턴 제조방법
KR100623613B1 (ko) 단차를 갖는 포토마스크 제작방법
CN117761978A (zh) 一种高分辨率的光学镀膜图形化加工工艺
US9625822B2 (en) Mechanisms for performing a photolithography process with a surface modifying treatment on an exposed photoresist layer
KR100527375B1 (ko) 게이트 패터닝 공정 중 발생하는 결함을 제거하기 위한현상방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant