JP2001135749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001135749A JP2001135749A JP31942799A JP31942799A JP2001135749A JP 2001135749 A JP2001135749 A JP 2001135749A JP 31942799 A JP31942799 A JP 31942799A JP 31942799 A JP31942799 A JP 31942799A JP 2001135749 A JP2001135749 A JP 2001135749A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor chip
- intermediate substrate
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板スペース利用効率を高め、接続信頼性を
高めた半導体装置を得る。 【解決手段】 半導体装置はフリップチップ実装構造を
とっており、半導体チップ２は回路面を中間基板３側に
向けて実装されている。半導体チップ２の裏面側すなわ
ち中間基板３の反対側に補強基板４が設けられている。
補強基板４の厚み、材質は中間基板と同じであり、半導
体チップ２および中間基板３へ接着剤５により強固に接
着されている。中間基板３の半導体チップ２を実装して
いる面の反対面にはＢＧＡ接続用のはんだボール６が形
成され、このはんだボール６によりマザーボード７に実
装されている。この構成により、マザーボード７へ実装
時の熱ストレスが加わった時に半導体装置自身の反りの
発生を抑えることができ、はんだボール６の接続部に加
わるストレスを抑えることができ、ＢＧＡはんだボール
６の接続信頼性が向上する。
高めた半導体装置を得る。 【解決手段】 半導体装置はフリップチップ実装構造を
とっており、半導体チップ２は回路面を中間基板３側に
向けて実装されている。半導体チップ２の裏面側すなわ
ち中間基板３の反対側に補強基板４が設けられている。
補強基板４の厚み、材質は中間基板と同じであり、半導
体チップ２および中間基板３へ接着剤５により強固に接
着されている。中間基板３の半導体チップ２を実装して
いる面の反対面にはＢＧＡ接続用のはんだボール６が形
成され、このはんだボール６によりマザーボード７に実
装されている。この構成により、マザーボード７へ実装
時の熱ストレスが加わった時に半導体装置自身の反りの
発生を抑えることができ、はんだボール６の接続部に加
わるストレスを抑えることができ、ＢＧＡはんだボール
６の接続信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、面実装型の半導体
装置に関し、特に、本発明は、中間基板に有機基板を用
いたフリップチップ実装を有する面実装型の半導体装置
に関する。
装置に関し、特に、本発明は、中間基板に有機基板を用
いたフリップチップ実装を有する面実装型の半導体装置
に関する。
【０００２】
【従来の技術】従来、半導体装置は一般に、放熱板、補
強板等を設けて構成される。例えば、従来例１としての
特開平１１−４０６８７号公報の「半導体装置」を、図
４および図５に示す。図４は縦断面図、図５は横断面図
である。この従来の半導体装置は、半導体チップ２１、
バンプ２２、樹脂基板２３、樹脂基板上面２４、パッド
２５、はんだボール２７、封止樹脂２８、補強板２９、
接着剤３０、３３、補強部材３１、およびカバー板３２
を有して構成される。本構成の半導体装置は、反り防止
のためにフリップチップ型のＢＧＡ（Ball Grid Array)
パッケージの半導体チップ２１を避けた四隅の部分に補
強板２９を接着し、さらにその上にカバー板３２を接着
した構造となっている。必要に応じて、カバー板３２の
上面に不図示の放熱フィンを取り付けることができる。
強板等を設けて構成される。例えば、従来例１としての
特開平１１−４０６８７号公報の「半導体装置」を、図
４および図５に示す。図４は縦断面図、図５は横断面図
である。この従来の半導体装置は、半導体チップ２１、
バンプ２２、樹脂基板２３、樹脂基板上面２４、パッド
２５、はんだボール２７、封止樹脂２８、補強板２９、
接着剤３０、３３、補強部材３１、およびカバー板３２
を有して構成される。本構成の半導体装置は、反り防止
のためにフリップチップ型のＢＧＡ（Ball Grid Array)
パッケージの半導体チップ２１を避けた四隅の部分に補
強板２９を接着し、さらにその上にカバー板３２を接着
した構造となっている。必要に応じて、カバー板３２の
上面に不図示の放熱フィンを取り付けることができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例の構造の半導体装置は、樹脂基板２３の半導体チッ
プ２１を避けた部分を使用して補強板２９を取り付ける
ため、取り付けのためのエリアが必要であり、半導体装
置の外形サイズを極力小さくしようとするには適してい
ない。
来例の構造の半導体装置は、樹脂基板２３の半導体チッ
プ２１を避けた部分を使用して補強板２９を取り付ける
ため、取り付けのためのエリアが必要であり、半導体装
置の外形サイズを極力小さくしようとするには適してい
ない。
【０００４】また、補強板２９、カバー板３２はＳＵＳ
３０４や銅を使用しており、重量も大きく、小型軽量化
を狙う製品への適用には適していない。その熱膨張係数
は、ＳＵＳ３０４：１８．９ｐｐｍ、銅：１６．５ｐｐ
ｍといずれも通常のガラスエポキシ基板の１２〜１４ｐ
ｐｍよりも大きく、リフロー時やその後に温度変化にさ
らされた場合、熱膨張係数の大きさが違うことによるス
トレスが半導体装置に加わり、ＰＫＧ（パッケージ）自
身の信頼性を低下させる可能性がある。
３０４や銅を使用しており、重量も大きく、小型軽量化
を狙う製品への適用には適していない。その熱膨張係数
は、ＳＵＳ３０４：１８．９ｐｐｍ、銅：１６．５ｐｐ
ｍといずれも通常のガラスエポキシ基板の１２〜１４ｐ
ｐｍよりも大きく、リフロー時やその後に温度変化にさ
らされた場合、熱膨張係数の大きさが違うことによるス
トレスが半導体装置に加わり、ＰＫＧ（パッケージ）自
身の信頼性を低下させる可能性がある。
【０００５】さらに熱膨張係数が異なることにより、温
度変化により半導体装置に反りが生じ、その反りの生じ
る部分にはんだボール接続部が有る場合は、応力が加わ
り、はんだでの破断を引き起こし易く、接続信頼性を低
下させる場合があるという問題を伴う。
度変化により半導体装置に反りが生じ、その反りの生じ
る部分にはんだボール接続部が有る場合は、応力が加わ
り、はんだでの破断を引き起こし易く、接続信頼性を低
下させる場合があるという問題を伴う。
【０００６】本発明は、基板スペース利用効率を高め、
接続信頼性を高めた半導体装置を提供することを目的と
する。
接続信頼性を高めた半導体装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体装置は、中間基板に有機基板を用い
たフリップチップ実装を有する面実装型の半導体装置で
あり、回路面を中間基板側に向けて実装されている半導
体チップと、半導体チップの裏面側すなわち中間基板の
反対側に設けらた補強基板と、中間基板の半導体チップ
を実装している面の反対面に形成されたＢＧＡ接続用の
はんだボールとを有して構成されたことを特徴としてい
る。
め、本発明の半導体装置は、中間基板に有機基板を用い
たフリップチップ実装を有する面実装型の半導体装置で
あり、回路面を中間基板側に向けて実装されている半導
体チップと、半導体チップの裏面側すなわち中間基板の
反対側に設けらた補強基板と、中間基板の半導体チップ
を実装している面の反対面に形成されたＢＧＡ接続用の
はんだボールとを有して構成されたことを特徴としてい
る。
【０００８】また、上記の補強基板の厚みおよび材質を
中間基板と同じとし、この補強基板には半導体チップと
同じ厚みおよび同じ大きさの凹部（キャビティ）を設
け、この凹部へ半導体チップを収容して半導体チップを
覆い包む構造とするとよい。
中間基板と同じとし、この補強基板には半導体チップと
同じ厚みおよび同じ大きさの凹部（キャビティ）を設
け、この凹部へ半導体チップを収容して半導体チップを
覆い包む構造とするとよい。
【０００９】さらに、補強基板の両表層にはベタ銅パタ
ーンを設け、この補強基板の半導体チップの上部に当た
る部分にさらに所定の大きさの放熱用スルーホールを設
け、放熱性を高めるとよい。
ーンを設け、この補強基板の半導体チップの上部に当た
る部分にさらに所定の大きさの放熱用スルーホールを設
け、放熱性を高めるとよい。
【００１０】上記の補強基板は、半導体チップおよび中
間基板へ所定の接着剤により強固に接着され、はんだボ
ールにより所定のマザーボードに実装可能とするとよ
い。
間基板へ所定の接着剤により強固に接着され、はんだボ
ールにより所定のマザーボードに実装可能とするとよ
い。
【００１１】なお、中間基板の熱膨張係数（α１）と補
強基板の熱膨張係数（α２）を、α１＞α２、の関係と
するとよい。
強基板の熱膨張係数（α２）を、α１＞α２、の関係と
するとよい。
【００１２】
【発明の実施の形態】次に、添付図面を参照して本発明
による半導体装置の実施の形態を詳細に説明する。図１
から図３を参照すると、本発明の半導体装置の一実施形
態が示されている。
による半導体装置の実施の形態を詳細に説明する。図１
から図３を参照すると、本発明の半導体装置の一実施形
態が示されている。
【００１３】（第１の実施例）図１に本発明の半導体装
置の第１の実施例の断面図を示す。本実施例の半導体装
置１は、半導体チップ２、中間基板３、補強基板４、接
着材５、はんだボール６、マザーボード７、放熱用スル
ーホール８、を有して構成される。
置の第１の実施例の断面図を示す。本実施例の半導体装
置１は、半導体チップ２、中間基板３、補強基板４、接
着材５、はんだボール６、マザーボード７、放熱用スル
ーホール８、を有して構成される。
【００１４】半導体装置１はフリップチップ実装構造を
とっており、半導体チップ２は回路面を中間基板３側に
向けて実装されている。半導体チップ２の裏面側すなわ
ち中間基板３の反対側に補強基板４が設けられている。
補強基板４の厚み、材質は中間基板と同じであり、半導
体チップ２および中間基板３へ接着剤５により強固に接
着されている。中間基板３の半導体チップ２を実装して
いる面の反対面にはＢＧＡ（Ball Grid Array)接続用の
はんだボール６が形成され、このはんだボール６により
マザーボード７に実装されている。
とっており、半導体チップ２は回路面を中間基板３側に
向けて実装されている。半導体チップ２の裏面側すなわ
ち中間基板３の反対側に補強基板４が設けられている。
補強基板４の厚み、材質は中間基板と同じであり、半導
体チップ２および中間基板３へ接着剤５により強固に接
着されている。中間基板３の半導体チップ２を実装して
いる面の反対面にはＢＧＡ（Ball Grid Array)接続用の
はんだボール６が形成され、このはんだボール６により
マザーボード７に実装されている。
【００１５】（動作の説明）図１に示す本発明の半導体
装置の第１の実施例について、図面を基に詳細に説明す
る。上記に構成される半導体装置１は、フリップチップ
実装構造をとっており、半導体チップ２の回路面を中間
基板３側に向けて実装されている。中間基板３はガラス
エポキシ基板であり、半導体チップ２のピン数とピンピ
ッチによっては微細配線の可能なビルドアップ構造の基
板を使用することができる。
装置の第１の実施例について、図面を基に詳細に説明す
る。上記に構成される半導体装置１は、フリップチップ
実装構造をとっており、半導体チップ２の回路面を中間
基板３側に向けて実装されている。中間基板３はガラス
エポキシ基板であり、半導体チップ２のピン数とピンピ
ッチによっては微細配線の可能なビルドアップ構造の基
板を使用することができる。
【００１６】半導体チップ２の裏面側、すなわち中間基
板３の反対側に補強基板４が設けられている。補強基板
４の材質は、中間基板３と同じガラスエポキシ基板を用
いており、図１の場合は、板厚、外形サイズも中間基板
３と同じである。この補強基板４は、半導体チップ２お
よび中間基板３に接着剤５により強固に接着されてい
る。半導体チップ１の厚み分、補強基板４と中間基板３
に間隙が生ずるが、その間隙へも接着剤５を充填する。
本実施例での接着剤５は、熱硬化型のエポキシ樹脂を用
いている。
板３の反対側に補強基板４が設けられている。補強基板
４の材質は、中間基板３と同じガラスエポキシ基板を用
いており、図１の場合は、板厚、外形サイズも中間基板
３と同じである。この補強基板４は、半導体チップ２お
よび中間基板３に接着剤５により強固に接着されてい
る。半導体チップ１の厚み分、補強基板４と中間基板３
に間隙が生ずるが、その間隙へも接着剤５を充填する。
本実施例での接着剤５は、熱硬化型のエポキシ樹脂を用
いている。
【００１７】中間基板３の半導体チップ２を実装してい
る面の反対面にＢＧＡ接続用のはんだボール６が形成さ
れ、このはんだボール６により、電気的、機械的にマザ
ーボード７に実装されている。本実施例でのはんだボー
ル６は、Ｓｎ６３／Ｐｂ３７の共晶はんだを用いてい
る。
る面の反対面にＢＧＡ接続用のはんだボール６が形成さ
れ、このはんだボール６により、電気的、機械的にマザ
ーボード７に実装されている。本実施例でのはんだボー
ル６は、Ｓｎ６３／Ｐｂ３７の共晶はんだを用いてい
る。
【００１８】本実施例の第１の効果として、半導体装置
をマザーボードに実装した際のＢＧＡはんだボールの接
続信頼性が良いことがあげられる。これは、半導体チッ
プに対して、同材質の中間基板と補強基板が対称的に配
置されている構造であるため、熱ストレスが加わった時
に半導体装置自身の反りの発生を抑えることができるか
らである。その結果、マザーボードに実装した時に、は
んだボールの接続部に加わるストレスを抑えることがで
きる。
をマザーボードに実装した際のＢＧＡはんだボールの接
続信頼性が良いことがあげられる。これは、半導体チッ
プに対して、同材質の中間基板と補強基板が対称的に配
置されている構造であるため、熱ストレスが加わった時
に半導体装置自身の反りの発生を抑えることができるか
らである。その結果、マザーボードに実装した時に、は
んだボールの接続部に加わるストレスを抑えることがで
きる。
【００１９】本実施例の第２の効果として、軽量、小型
な半導体装置を得ることができる。これは、比重の大き
い金属製の補強基板を使用せず、比重の小さい樹脂性の
基板を使用しているためである。また、補強基板を半導
体チップも含めた部分に接着することができ、半導体装
置としての外形サイズを極力小さくすることができる。
な半導体装置を得ることができる。これは、比重の大き
い金属製の補強基板を使用せず、比重の小さい樹脂性の
基板を使用しているためである。また、補強基板を半導
体チップも含めた部分に接着することができ、半導体装
置としての外形サイズを極力小さくすることができる。
【００２０】（第２の実施例）本発明の第２の実施例を
図２に示す。本図２においては補強基板４には、半導体
チップ２と同じ厚み、同じ大きさの凹部（キャビティ）
が設けてあり、接着する際に半導体チップ２を覆い包む
構造となっている。補強基板４の最も厚い部分の厚み
は、半導体チップ２と中間基板３の厚みを合わせた厚み
となっている。
図２に示す。本図２においては補強基板４には、半導体
チップ２と同じ厚み、同じ大きさの凹部（キャビティ）
が設けてあり、接着する際に半導体チップ２を覆い包む
構造となっている。補強基板４の最も厚い部分の厚み
は、半導体チップ２と中間基板３の厚みを合わせた厚み
となっている。
【００２１】本構造とすることにより、第１の実施例の
場合よりも接着材の部分が小さくなり、より温度ストレ
スが加わった場合のＰＫＧ自身の信頼性を向上させるこ
とができる。
場合よりも接着材の部分が小さくなり、より温度ストレ
スが加わった場合のＰＫＧ自身の信頼性を向上させるこ
とができる。
【００２２】（第３の実施例）本発明の第３の実施例を
図３に示す。本図３においては、補強基板４の半導体チ
ップ２の上部に当たる部分に放熱用スルーホール８が設
けられている。放熱用スルーホール８を補強基板４の両
表層に設けたベタ銅パターンに接続することにより、さ
らに放熱性を高めることができる。本構造においては、
半導体チップ２の周囲を密封する構造でありながら熱設
計も考慮しているため、消費電力の大きい半導体チップ
にも適用可能である。
図３に示す。本図３においては、補強基板４の半導体チ
ップ２の上部に当たる部分に放熱用スルーホール８が設
けられている。放熱用スルーホール８を補強基板４の両
表層に設けたベタ銅パターンに接続することにより、さ
らに放熱性を高めることができる。本構造においては、
半導体チップ２の周囲を密封する構造でありながら熱設
計も考慮しているため、消費電力の大きい半導体チップ
にも適用可能である。
【００２３】これは図２の構造においても、放熱用スル
ーホール８を設けることにより、本第３の実施例と同様
の効果を得ることができる。
ーホール８を設けることにより、本第３の実施例と同様
の効果を得ることができる。
【００２４】（第４の実施例）第１から第３の実施例で
は、中間基板３と補強基板４は同じ材質の同じサイズの
ものを使用しているが、第４の実施例として半導体チッ
プ２、中間基板３、補強基板４さらにはマザーボード７
のそれぞれの熱膨張係数を考慮してＢＧＡの接続信頼性
を向上させることもできる。
は、中間基板３と補強基板４は同じ材質の同じサイズの
ものを使用しているが、第４の実施例として半導体チッ
プ２、中間基板３、補強基板４さらにはマザーボード７
のそれぞれの熱膨張係数を考慮してＢＧＡの接続信頼性
を向上させることもできる。
【００２５】中間基板３と補強基板４はいずれも半導体
装置の外形サイズと同サイズであり、使用する基板面積
はそれほど大きくない。しかしマザーボード７は、通常
使用する基板面積は大きいため、安価な基板を使用する
ことが望ましい。安価な基板としては、熱膨張係数の大
きいガラスエポキシ基板が代表的であるが、その熱膨張
係数は大きい場合で１４ｐｐｍまで大きくなる。
装置の外形サイズと同サイズであり、使用する基板面積
はそれほど大きくない。しかしマザーボード７は、通常
使用する基板面積は大きいため、安価な基板を使用する
ことが望ましい。安価な基板としては、熱膨張係数の大
きいガラスエポキシ基板が代表的であるが、その熱膨張
係数は大きい場合で１４ｐｐｍまで大きくなる。
【００２６】一方、フリップチップ実装する相手の中間
基板３には、半導体チップ２の熱膨張係数（３ｐｐｍ）
に近づけるために、低膨張の有機基板を使用する場合が
ある（１０〜７ｐｐｍ程度）。その場合は、中間基板３
の熱膨張係数（α１）と補強基板４の熱膨張係数（α
２）を、α１＞α２、とすることにより、ＢＧＡの接続
信頼性を向上させることができる。
基板３には、半導体チップ２の熱膨張係数（３ｐｐｍ）
に近づけるために、低膨張の有機基板を使用する場合が
ある（１０〜７ｐｐｍ程度）。その場合は、中間基板３
の熱膨張係数（α１）と補強基板４の熱膨張係数（α
２）を、α１＞α２、とすることにより、ＢＧＡの接続
信頼性を向上させることができる。
【００２７】これは、このような熱膨張係数にすること
により、半導体装置１単体では、加熱時には中央部が下
に凸に、冷却時には上に凸に変形する。よって、半導体
装置１を熱膨張係数の大きいマザーボード７に実装した
場合の、加熱冷却時の変形に追従する。ただし、半導体
装置１単体の加熱時の変形量は、補強基板４を取り付け
ていない構造の時よりも変形量を小さくコントロールす
る必要がある。
により、半導体装置１単体では、加熱時には中央部が下
に凸に、冷却時には上に凸に変形する。よって、半導体
装置１を熱膨張係数の大きいマザーボード７に実装した
場合の、加熱冷却時の変形に追従する。ただし、半導体
装置１単体の加熱時の変形量は、補強基板４を取り付け
ていない構造の時よりも変形量を小さくコントロールす
る必要がある。
【００２８】また、同様な効果として、中間基板３と補
強基板４の材質を同じとした場合は、中間基板３の板厚
（ｔ１）と補強基板４の板厚を、ｔ１＞ｔ２、として中
間基板２の熱変形をやや優位とさせてもよい。
強基板４の材質を同じとした場合は、中間基板３の板厚
（ｔ１）と補強基板４の板厚を、ｔ１＞ｔ２、として中
間基板２の熱変形をやや優位とさせてもよい。
【００２９】さらに、板厚を同じとした場合で、中間基
板３の剛性（Ｅ１）を補強基板４の剛性（Ｅ２）を、Ｅ
１＞Ｅ２、としてもよい。このことは、これらを組み合
わせた場合や、基板の表層、内層の銅配線層のパターン
の設計によっても同様な効果を得ることができるのは明
らかである。
板３の剛性（Ｅ１）を補強基板４の剛性（Ｅ２）を、Ｅ
１＞Ｅ２、としてもよい。このことは、これらを組み合
わせた場合や、基板の表層、内層の銅配線層のパターン
の設計によっても同様な効果を得ることができるのは明
らかである。
【００３０】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００３１】
【発明の効果】以上の説明より明らかなように、本発明
の半導体装置は、半導体チップが回路面を中間基板側に
向けて実装され、補強基板が半導体チップの裏面側すな
わち中間基板の反対側に設けられ、ＢＧＡ接続用のはん
だボールが中間基板の半導体チップを実装している面の
反対面に形成されている。この構成により、マザーボー
ドへ実装時の熱ストレスが加わった時に半導体装置自身
の反りの発生を抑えることができ、また、はんだボール
の接続部に加わるストレスも抑えることができ、ＢＧＡ
はんだボールの接続信頼性が向上する。
の半導体装置は、半導体チップが回路面を中間基板側に
向けて実装され、補強基板が半導体チップの裏面側すな
わち中間基板の反対側に設けられ、ＢＧＡ接続用のはん
だボールが中間基板の半導体チップを実装している面の
反対面に形成されている。この構成により、マザーボー
ドへ実装時の熱ストレスが加わった時に半導体装置自身
の反りの発生を抑えることができ、また、はんだボール
の接続部に加わるストレスも抑えることができ、ＢＧＡ
はんだボールの接続信頼性が向上する。
【図１】本発明の半導体装置の実施形態を示す第１の実
施例の断面図である。
施例の断面図である。
【図２】第２の実施例の断面図である。
【図３】第３の実施例の断面図である。
【図４】従来例の縦断面図である。
【図５】従来例の横断面図である。
１ 半導体装置 ２ 半導体チップ ３ 中間基板 ４ 補強基板 ５ 接着材 ６ はんだボール ７ マザーボード ８ 放熱用スルーホール ２１ 半導体チップ ２２ バンプ ２３ 樹脂基板 ２４ 樹脂基板上面 ２５ パッド ２７ はんだボール ２８ 封止樹脂 ２９ 補強板 ３０、３３ 接着剤 ３１ 補強部材 ３２ カバー板
Claims (7)
- 【請求項１】 中間基板に有機基板を用いたフリップチ
ップ実装を有する面実装型の半導体装置において、 回路面を前記中間基板側に向けて実装されている半導体
チップと、 前記半導体チップの裏面側すなわち中間基板の反対側に
設けられた補強基板と、 前記中間基板の半導体チップを実装している面の反対面
に形成されたＢＧＡ接続用のはんだボールと、 を有して構成されたことを特徴とする半導体装置。 - 【請求項２】 前記補強基板の厚みおよび材質を、前記
中間基板と同じとしたことを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記補強基板には、前記半導体チップと
同じ厚みおよび同じ大きさの凹部（キャビティ）を設
け、該凹部へ前記半導体チップを収容し、該半導体チッ
プを覆い包む構造としたことを特徴とする請求項１また
は２に記載の半導体装置。 - 【請求項４】 前記補強基板の両表層にはベタ銅パター
ンを設け、該補強基板の前記半導体チップの上部に当た
る部分にさらに所定の大きさの放熱用スルーホールを設
け、放熱性を高めたことを特徴とする請求項１から３の
何れかに記載の半導体装置。 - 【請求項５】 前記補強基板は、前記半導体チップおよ
び中間基板へ所定の接着剤により強固に接着されている
ことを特徴とする請求項１から４の何れかに記載の半導
体装置。 - 【請求項６】 前記補強基板は、前記はんだボールによ
り所定のマザーボードに実装可能としたことを特徴とす
る請求項１から５の何れかに記載の半導体装置。 - 【請求項７】 前記中間基板の熱膨張係数（α１）と前
記補強基板の熱膨張係数（α２）を、α１＞α２、の関
係としたことを特徴とする請求項１から６の何れかに記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942799A JP3374812B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942799A JP3374812B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135749A true JP2001135749A (ja) | 2001-05-18 |
| JP3374812B2 JP3374812B2 (ja) | 2003-02-10 |
Family
ID=18110083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31942799A Expired - Fee Related JP3374812B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374812B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305931A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US8324740B2 (en) | 2008-03-25 | 2012-12-04 | Panasonic Corporation | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device |
| KR20130129100A (ko) | 2012-05-17 | 2013-11-27 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| DE102014114973A1 (de) * | 2014-10-15 | 2016-04-21 | Infineon Technologies Ag | Chipkontakt auf aktiver Fläche mit Beanspruchsschutz |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831190B2 (en) | 2014-01-09 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package with warpage control structure |
-
1999
- 1999-11-10 JP JP31942799A patent/JP3374812B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305931A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US8324740B2 (en) | 2008-03-25 | 2012-12-04 | Panasonic Corporation | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device |
| KR20130129100A (ko) | 2012-05-17 | 2013-11-27 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2013239660A (ja) * | 2012-05-17 | 2013-11-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US9087781B2 (en) | 2012-05-17 | 2015-07-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
| DE102014114973A1 (de) * | 2014-10-15 | 2016-04-21 | Infineon Technologies Ag | Chipkontakt auf aktiver Fläche mit Beanspruchsschutz |
| DE102014114973B4 (de) * | 2014-10-15 | 2020-10-01 | Infineon Technologies Ag | Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374812B2 (ja) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| US6518666B1 (en) | Circuit board reducing a warp and a method of mounting an integrated circuit chip | |
| US20060249852A1 (en) | Flip-chip semiconductor device | |
| US7271480B2 (en) | Constraint stiffener design | |
| US6756668B2 (en) | Semiconductor package having thermal interface material (TIM) | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| TWI228806B (en) | Flip chip package | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2007184351A (ja) | 半導体装置及びその製造方法 | |
| US20120205802A1 (en) | Printed circuit board and flip chip package using the same with improved bump joint reliability | |
| JP2001110926A (ja) | フリップチップパッケージ | |
| US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
| JP3374812B2 (ja) | 半導体装置 | |
| JP3189270B2 (ja) | 接着方法 | |
| JP3676091B2 (ja) | 半導体装置 | |
| JP2006278771A (ja) | 半導体装置及びその製造方法 | |
| US20060118947A1 (en) | Thermal expansion compensating flip chip ball grid array package structure | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
| JPH09331004A (ja) | 半導体装置 | |
| JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| KR100779345B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |