WO2014170211A1 - Optoelektronisches bauelement - Google Patents

Optoelektronisches bauelement Download PDF

Info

Publication number
WO2014170211A1
WO2014170211A1 PCT/EP2014/057300 EP2014057300W WO2014170211A1 WO 2014170211 A1 WO2014170211 A1 WO 2014170211A1 EP 2014057300 W EP2014057300 W EP 2014057300W WO 2014170211 A1 WO2014170211 A1 WO 2014170211A1
Authority
WO
WIPO (PCT)
Prior art keywords
housing
insulating layer
metallization
electrically conductive
optoelectronic
Prior art date
Application number
PCT/EP2014/057300
Other languages
English (en)
French (fr)
Inventor
Jürgen Moosburger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/784,945 priority Critical patent/US9530951B2/en
Priority to DE112014001966.6T priority patent/DE112014001966A5/de
Publication of WO2014170211A1 publication Critical patent/WO2014170211A1/de
Priority to US15/353,687 priority patent/US9899586B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Definitions

  • Optoelectronic component The present invention relates to a method for herstel ⁇ len an optoelectronic component according to claim 1, and an optoelectronic component according to patent applica ⁇ demanding 11.
  • Optoelectronic device with high power consumption such as high-performance light-emitting diodes are known to produce high heat performance. It is customary to provide such optoelectronic components with thermal contact surfaces which serve to dissipate the waste heat.
  • thermal mix contact surfaces consist of an electrically conductive material and are often electrically connected with a Po ⁇ tential of an optoelectronic semiconductor chip of the opto-electronic component ⁇ . For many applications, however, it would be better to form the thermal contact surface of an optoelectronic component potential-free.
  • the prior art discloses a process for aerosol deposition of ceramics.
  • ceramic is applied in the form of powder having particle sizes of, for example, a few micrometers in a gas stream with a particle velocity of, for example, 100 m / s to 500 m / s.
  • An object of the present invention is to provide a method for producing an optoelectronic component. Another object of the present invention is to provide an optoelectronic component slimzu ⁇ .
  • steps are carried out for providing egg ⁇ nes housing having a first surface and a second surface, wherein an electrically conductive chip carrier embedded in the housing and is accessible at the first surface and the second surface.
  • embedded is here and hereinafter to mean that the housing has a recess in which the electrically conducting leadframe is located. In other words, the electrically conductive die support is enclosed on at least two sides of the housin ⁇ se.
  • the term "accessible" here and below may mean that the first and the second surface are at least locally free of an electrically insulating material, for example, of the housing. At these points, an electrical contacting of the first and / or the second surface can take place.
  • steps for applying an insulating layer to the second surface of the housing are carried out by means of aerosol deposition (English: aerosol deposition method).
  • An applied by aerosol deposition layer may in particular ⁇ sondere comprise an electrically insulating material which was deposited in the form of particles.
  • it may be at an applied by aerosol deposition layer is a high density and at the same time thin ceramic ⁇ layer.
  • the insulation layer can be formed with desired properties through specific choice of the material or material ⁇ lien of the particles, the particle size distribution and the process conditions.
  • the Separation method a qualitatively and quantitatively efficient application of the material of the electrically insulating insulating layer in the form of an unstructured or structured layer possible.
  • sintering process in which usually dispersant-containing pastes are applied with the ge ⁇ desired material particles can be dispensed to the liquid dispersion medium in Aerosolabscheideclar.
  • the aerosol deposition method can thus offer a higher efficiency and a higher process compatibility for the production of the electrically insulating insulation layer in comparison to conventional methods in semiconductor technology.
  • a thermal contact surface can be electrically insulated by the insulating layer against the electrically conductive chip carrier, as a result of which the thermal contact surface is potential-free.
  • the insulation ⁇ layer may advantageously only minimal Erhö- hung cause a thermal resistance.
  • the method can be carried out inexpensively before ⁇ geous.
  • the application of the insulation layer can be carried out inexpensively by means of the aerosol separation.
  • the creation of the iso ⁇ lations slaughter can advantageously be zess Kunststoff with a high production, resulting in a mass production he ⁇ made possible.
  • the insulation ⁇ layer on a ceramic In one embodiment of the method, the insulation ⁇ layer on a ceramic.
  • the Isola- can tion layer thus be applied with high electric fürbruchfestig ⁇ resistance and good thermal conductivity.
  • the insulation layer ⁇ Al 2 O 3 has (aluminum oxide).
  • Al 2 O 3 is available at low cost and has favorable mechanical ⁇ specific, thermal, and electrical properties.
  • a shadow mask or a stencil is ver ⁇ turns.
  • the insulating layer can be advantageously applied with openings, the orientation electrical Kontak- enable the second surface of the housing of the opto-electro ⁇ African component.
  • no further process steps are required for the application of the openings, whereby an implementation of the method is simple and inexpensive possible.
  • the insulation ⁇ layer is applied with a thickness between 1 ym and 20 ym. Be ⁇ vorzugt the insulation layer may have a thickness of at most 10 ym.
  • the insulating layer then has a sufficient breakdown strength. Another advantage is that such a thin Isola ⁇ tion layer can be created within a very short processing time. Another advantage is that such a thin insulating layer causes only a slight increase in thermal resistance.
  • this includes an additional step of applying metallization to portions of the insulating layer and the second surface.
  • the metallization can serve for the production of electrical and thermal contact surfaces.
  • a thermal contact surface formed by a portion of the Metalli ⁇ tion may be electrically isolated from the electrically conductive chip carrier ons Mrs by the Isolati-, whereby the thermal contact surface is po ⁇ tential arthritis.
  • a seed layer is applied to the insulating layer and the second surface to apply the metallization. Then the metallization ⁇ tion is electrodeposited on the seed layer.
  • the metallization is structured by partial removal of the metallization.
  • the metallization can thereby be subdivided into different surface sections which are electrically insulated from one another.
  • it comprises an additional step of disposing an optoelectronic semiconductor chip on the first surface of the housing of ⁇ art that an electrically conductive connection between the optoelectronic semiconductor chip and the chip carrier.
  • the on the first surface being arranged ⁇ optoelectronic semiconductor chip may then be contacted via the chip carrier electrically.
  • the housing is provided with an electrically conductive contact embedded in the housing that is accessible at the first surface and at the second surface.
  • the electrically conductive contact embedded in the housing can then provide a further electrically conductive connection to the optoelectronic semiconductor chip.
  • this comprises an additional step for producing an electrically conductive connection between the optoelectronic semiconductor chip and the contact.
  • the optoelectronic ⁇ specific semiconductor die may then be electrically contacted to the second surface of the housing of the optoelectronic component via the embedded contact.
  • An optoelectronic component comprising a housing having ei ⁇ ner first surface and a second surface.
  • an electrically conductive chip carrier is embedded in the housing and attached to the first surface and to the second surface. accessible.
  • An optoelectronic semiconductor chip is arranged on the first surface of the housing. There is an electrically conductive connection between the optoelectronic semiconductor chip and the chip carrier.
  • a ceramic insulation layer is arranged ⁇ .
  • a thermal contact area can be electrically isolated by the isolati ⁇ ons slaughter against embedded in the housing chip carrier and thus also against the electrically conductively connected to the chip carrier optoelectronic semiconductor chip of the optoelectronic component.
  • the thermal contact surface is potential-free.
  • the ceramic insulation layer can advantageously due to the high electrical breakdown strength of ceramic a small layer thickness and yet a sufficiently high electrical
  • Breakthrough resistance have.
  • the ceramic insulating layer increases a thermal resistance only in clotting ⁇ according extent.
  • the insulation layer has a thickness between 1 ⁇ m and 20 ⁇ m.
  • the insulating layer may have a thickness of at most 10 ym.
  • the Iso ⁇ lations slaughter then a high electrical resistance and fürbruchsfestig- a high thermal conductivity.
  • a metallization is arranged on portions of the insulating layer and the second surface.
  • a thermal contact area can be gebil ⁇ det by a portion of metallization.
  • the thermal contact surface is electrically insulated by the ceramic insulating layer opposite the embedded into the Ge ⁇ chip carrier housing and thus also against the electrically conductively connected to the chip carrier optoelectronic semiconductor chip of the optoelectronic component.
  • the thermal contact surface formed in the metallization is potential-free.
  • Through sections of Metallization can also be formed electrical contact surfaces of the optoelectronic device.
  • a first area section of the metallization is in electrically conductive connection with the chip carrier.
  • a two-th surface portion of the metallization is insulated by the Isola ⁇ tion layer against the chip carrier.
  • the first surface portion and the second surface portion are electrically isolated from each other.
  • the first surface portion of the metallization then serve for electrical contacting of the optoelectronic semiconductor chip of the optoelectronic component.
  • the second surface portion of the metallization may serve as a thermal con tact ⁇ surface for the discharge of produced by the optoelectronic semiconductor chip waste heat from the optoelectronic component.
  • the thermal contact surface is advantageously potential-free.
  • an electrically conductive contact into the housing is accessible.
  • a third surface portion of the metallization is in electrically conductive connection with the contact.
  • the third surface portion of the metallization then also serve for electrically contacting the optoelectronic semiconductor chip of the optoelectronic component.
  • a depression is formed on the first surface of the housing.
  • the optoelectronic semiconductor chip is arranged at the bottom of the recess.
  • the optoelectronic semiconductor chip is protected at the bottom of the recess from mechanical damage.
  • walls of the depression advantageously as optical Re serve the reflector of the optoelectronic component.
  • the recess can advantageously also serve to receive a Kon ⁇ vertermaterials for wavelength conversion or for attaching an optical lens.
  • FIG. 1 shows a section through a housing of an optoelectronic component in a first processing state
  • FIG. 2 a section through the housing of the optoelectronic component in a second processing state
  • FIG. 3 shows a section through the housing of the optoelectronic component in a third processing state
  • FIG. 4 shows a section through the housing of the optoelectronic component in a fourth processing state
  • FIG. 5 shows a section through the optoelectronic component in a fifth processing state.
  • the optoelectronic component can be, for example, a light-emitting diode component, in particular a high-performance light-emitting diode component.
  • the housing 100 has a first surface 101 and a second surface 102 opposite the first surface 101.
  • the housing 100 is a part of a electrically insulating material, such as a mold material, such as an epoxy.
  • the housing 100 is preferably produced by injection molding or transfer molding or another molding process.
  • a chip carrier 110 is embedded.
  • the chip carrier 110 can also be referred to as the first leadframe.
  • the chip carrier 110 has an electrically and thermally highly conductive material, preferably a metal.
  • the chip carrier 110 may comprise copper.
  • the chip carrier 110 has an upper side 111 and an underside 112 opposite the upper side 111.
  • the chip carrier 110 is embedded in the housing 100 such that the upper side 111 of the chip carrier 110 is accessible on the first surface 101 of the housing 100.
  • the underside 112 of the chip carrier 110 is accessible on the second surface 102 of the housing 100.
  • the embedding of the chip carrier 110 in the Ge ⁇ housing 100 preferably takes place already during the manufacture of the housing 100 by molding or casting around of the chip carrier 110 with the material of the housing 100th
  • the bottom 112 of the chip carrier 110 has a first cut from ⁇ 113 and a second portion 114.
  • the first section 113 and the second section 114 are juxtaposed in a lateral direction.
  • the first portion 113 and second portion 114 may be so against each other to be ⁇ bordered by structuring the bottom 112 of the chip carrier 110 so that 113 and the second portion 114 is disposed a portion of the material the device covers 100 between the first portion.
  • the first portion 113 and the two ⁇ te section may also be formed directly contiguous surface 114th
  • the first section 113 and the second section 114 are electrically and thermally conductively connected to each other by further parts of the chip carrier 110.
  • the chip carrier 110 may total a simple cylindrical, some have a circular cylindrical Geomet ⁇ RIE or a more complex geometry.
  • a contact 120 is embedded in the housing 100.
  • the contact 120 may also be referred to as a second leadframe.
  • the contact 120 includes an electrically conductive Mate ⁇ rial.
  • the contact 120 may, for example, have the same ma- TERIAL as the chip carrier 110.
  • the contact 120 has an upper surface 121 and a top surface 121 on the opposite underside against ⁇ 122nd The contact 120 is embedded in the housing 100 in such a way that the upper side 121 of the contact 120 on the first surface 101 of the housing 100 is accessible.
  • the embedding of the contact 120 in the housing 100 is preferably carried out simultaneously with the embedding of the Chipträ ⁇ gers 110 in the housing 100.
  • the contact 120 may include a zy-cylindrical, for example circular cylindrical, have a geometry or other geometry.
  • the housing 100 has a depression 160 on its first surface 101.
  • the recess 160 is formed schüsseiförmig or crater-shaped.
  • the depression 160 has in its middle region a substantially flat bottom 161, on which the upper side 111 of the chip carrier 110 and the upper side 121 of the contact 120 are accessible.
  • the bottom 161 of the recess 160 is bounded on the outside by a circumferential wall 162, which is raised relative to the bottom 161.
  • the wall 162 may be formed tapered so that the recess 160 from the bottom 161 increasingly alswei ⁇ Tet.
  • the recess 160 may be formed, for example, circular disk-shaped or rectangular.
  • Figure 2 shows a schematic sectional view of the housin ⁇ ses 100 in a second processing state, which follows the first processing state of Figure 1 in time.
  • a constructive ⁇ tured insulation layer is applied to the second surface 102 of the housing 100 130th
  • the insulation layer 130 is flat formed and covers the second surface 102 of the housing 100 substantially completely.
  • the insulating layer 130 has a first opening 131 and a second opening 132.
  • the first opening 131 of the insulation layer 130 is disposed in the region of the second section 114 of the underside 112 of the Un ⁇ embedded in the housing 100 chip carrier 110th
  • the second portion 114 of the underside 112 of the chip carrier 110 is accessible through the first opening 131 of the insulating layer 130.
  • the second opening 132 is arranged in the region of the second surface 102 of the housing, in which the underside 122 of the contact 120 is accessible to ⁇ .
  • the bottom 122 of the contact 120 to ⁇ accessible.
  • the first portion 113 of the bottom 112 of the chip carrier 110 is covered by the insulating layer 130.
  • the insulating layer 130 comprises a ceramic which
  • the material of the insulating layer 130 preferably has a high thermal conductivity.
  • the insulation layer 130 may ⁇ example, Al 2 O 3 (alumina) have.
  • the thermal conductivity of the insulation layer 130 for example, 25 W / mK Betra ⁇ gen.
  • the insulating layer 130 is applied to the second surface 102 of the housing 100 by means of aerosol deposition.
  • the material of the insulating layer 130 is applied in the form of powder having an average particle size of, for example, 2 ⁇ m in a gas stream with a particle velocity of, for example, 100 m / s to 500 m / s.
  • the method of aerosol deposition allows deposition rates of several ym / min.
  • the method of aerosol deposition allows the deposition of a layer having a thickness of up to 0.1 mm or more.
  • the insulating layer 130 is preferably deposited using egg ⁇ ner shadow mask or stencil.
  • the shadow mask or stencil shadows those Regions of the second surface 102 of the housing 100, in which the first opening 131 and the second opening 132 of the insulating layer 130 are to be formed. Thereby, the insulating layer 130 is applied in all areas of the second surface 102 of the housing 100, except in the areas of the first opening 131 and the second opening 132.
  • Insulation layer 130 has a thickness between 1 ⁇ m and 20 ⁇ m in the direction of growth, ie in the direction perpendicular to second surface 102. Because of the high electrical breakdown strength of the ceramic material of the insulation ⁇ layer 130 causes the insulating layer 130 at this Di ⁇ cke sufficient electrical insulation. The insulation ⁇ layer 130 also has only a low thermal resistance due to their small thickness.
  • Figure 3 shows a schematic sectional view of the Gezzau ⁇ ses 100 subsequent to the second processing status of the Figure 2 time in a third processing status.
  • a metal ⁇ capitalization 140 on the insulating layer 130 and not covered by the insulating layer 130 parts of the second surface 102 is applied.
  • the parts of the second surface 102 which are not covered by the insulation layer 130 are located in the region of the first opening 131 of the insulation layer 130 and the second opening 132 of the insulation layer 130.
  • the metallization 140 comprises an electrically conductive material, for example a metal.
  • the metal ⁇ capitalization 140 is a material that is well suited for producing solder joints.
  • a seed layer can first be applied to the insulation layer 130 and the second surface 102 of the housing 100.
  • the seed layer may at ⁇ example by the method of the cathodic sputtering (Sputtering) are created. Subsequently, the seed layer can be thickened by means of electrodeposition in order to form the metallization 140. However, the metallization 140 may also be applied by another method.
  • Figure 4 shows a schematic sectional view of the housin ⁇ ses 100 in a fourth processing state, which follows the third processing state of Figure 3 in time.
  • the Metal ⁇ Capitalization 140 is structured.
  • the structuring of the Metalli ⁇ tion can be done for example by lithographic processes and etching processes.
  • parts of the metallization 140 are removed.
  • the metallization 140 is subdivided into laterally spaced-apart surface sections.
  • the Trennberei ⁇ chen between the surface portions of the metallization 140 is removed.
  • a first section 141 of the metallization 140 remains in the region of the second section 114 of the underside 112 of the chip carrier 110.
  • the first section 141 of the metallization 140 is arranged in the region of the first opening 131 of the insulating layer 130.
  • the first portion 141 of the metallization 140 is in electrically conductive connection with the chip carrier 110.
  • a second portion 142 of the metallization 140 remains in the region of the underside 122 of the embedded into the housin 100 ⁇ se contact 120.
  • the second portion 142 of the metallization 140 is arranged in the region of the second opening 132 of the insulating layer 130.
  • FIG. 1 shows a schematic sectional view of the Gezzau ⁇ ses 100 subsequent to the fourth processing status of Figure 4 over time in a fifth processing status.
  • an optoelectronic semiconductor chip 150 is arranged on the first surface 101 of the housing 100.
  • the Gezza ⁇ se 100 and the optoelectronic semiconductor chip 150 together form an optoelectronic component 10.
  • the opto-electronic ⁇ semiconductor chip 150 may be for example a light emitting diode chip (LED chip).
  • the optoelectronic component 10 is then a light-emitting diode component.
  • the optoelectronic semiconductor chip 150 may be a high-power LED chip.
  • the optoelectronic component 10 is then a high-performance light-emitting diode component.
  • the optoelectronic semiconductor chip 150 has a first surface 151 and a first surface 151 opposite ⁇ disposed second surface 152. At the first surface 151 of the optoelectronic semiconductor chip 150, a first electrical contact surface 153 is arranged. On the second surface 152 of the optoelectronic semiconductor chip 150, a second electrical contact surface 154 is arranged. Zwi ⁇ tween the first electrical contact surface 153 and the second electrical contact surface 154 may be an electrical
  • the first surface 151 can form a radiation emitting surface of the optoelectronic semiconductor ⁇ semiconductor chip 150th Will be between the first electric Contact surface 153 and the second electrical contact surface 154 is applied an electrical voltage to the optoelectronic semiconductor chip 150, so in the optoelectronic semiconductor chip 150 electromagnetic radiation, such as visible light generated and emitted through the first surface ⁇ surface 151 formed by the radiation emission surface.
  • the optoelectronic semiconductor chip 150 is arranged on the first surface 101 of the housing 100 such that the second surface 152 of the optoelectronic semiconductor chip 150 faces the first surface 101 of the housing 100.
  • the optoelectronic semiconductor chip 150 is disposed in the region of at the first surface 101 of the housing 100 at accessible ⁇ chen top 111 of the chip carrier 110 so that an electrically conductive connection between the disposed on the second surface 152 of the optoelectronic semiconductor chip 150 second electrical contact surfaces 154 and consists of the chip carrier 110.
  • An electrically conductive connection 170 is applied between the first electrical contact surface 153 arranged on the first surface 151 of the optoelectronic semiconductor chip 150 and the top side 121 of the contact 120.
  • electrically conductive connection 170 may be, for example, a bond connection by means of a thin wire (bonding wire).
  • the first portion 141 of the metallization 140 via the chip carrier 110 is electrically conductive with the second
  • the optoelectronic semiconductor chip 150 can be supplied with voltage. If the optoelectronic semiconductor chip 150 is operated by voltage with bending , the optoelectronic semiconductor chip 150 produces waste heat which has to be removed from the optoelectronic semiconductor chip 150 and the remaining parts of the optoelectronic component 10.
  • the waste heat produced by the optoelectronic semiconductor chip 150 can flow into the chip carrier 110 and therefrom via the insulating layer 130 in the third From ⁇ cut 143 of the metallization 140 to be routed. From the third section 143 of the metallization 140, the waste heat of the optoelectronic semiconductor chip 150 can be further transported away.
  • the insulating layer 130 between the chip carrier 110 and the third portion 143 of the metallization 140 contributes only a small portion to the thermal resistance.
  • the insulation layer for example, Al 2 O 130 has 3 with a thermal conductivity of 25 W / mK and a thickness of 5 ym, so 130 increases the insulation layer to the heat resistance for an optoelectronic semiconductor chip 150, the second surface 152 has an edge length of at ⁇ way of example 1 mm only about 0.2 K / W.
  • the addi tive ⁇ contribution of the insulation layer 130 reduces the heat resistance to about 0, 1 K / W.
  • the first portion 141, second portion 142 and third portion 143 of the metallization 140 of the opto-electro ⁇ African component 10 can be mounted on a carrier by means of a soldering process, for example.
  • a soldering process for example.
  • the portions 141, 142, 143 of the metallization 140 of the optoelectronic component 10 by reflow soldering (reflow soldering) by a process for surface mounting (SMT) method can be contacted.
  • the optoelectronic semiconductor chip 150 is disposed in the region of the bottom 161 of the recess 160 at the top 101 of the housin ⁇ ses 100.
  • the wall 162 of the housing 100 can serve, for example, as an optical reflector of the optoelectronic component 10. In this case, the wall is coated sawn 162 vorzugt of an optically reflective material renewedbil ⁇ det or with such a material.
  • the wall 162 of the depression 160 can then serve to transmit through the first surface 151 of the optoelectronic semiconductor chip 150 in the direction of the wall 162 of the depression 160
  • the depression 160 of the optoelectronic component 10 can also serve to receive a wavelength-converting material that is intended to convert a wavelength of radiation emitted by the optoelectronic semiconductor chip 150.
  • the wavelength-converting material may, for example, be embedded in a filling material, such as silicone, arranged in the depression 160.
  • a filler material without wavelength-Mate ⁇ rial 160 can be located in the recess.
  • the recess 160 may also serve to attach an optical lens to the housing 100 of the optoelectronic component 10.
  • the application and structuring of the metallization 140 can be dispensed with.
  • the opto ⁇ electronic component 10 can be arranged on a support ⁇ who has thermal and electrical contact surfaces.
  • the optoelectronic component 10 is in this case arranged on the carrier that the thermal contact surface of the Trä ⁇ gers in the area of the first portion 113 of the chip carrier comes into contact with the insulating layer 130 110th
  • the optoelectronic component 10 is arranged such that a first electrical contact surface of the carrier through the first opening 131 of the insulating layer 130 is in electrically conductive connection with the chip carrier 110.
  • a second electrical contact surface of the carrier through the second opening 132 of the insulating layer 130 in

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines Gehäuses mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei ein elektrisch leitender Chipträger in das Gehäuse eingebettet und an der ersten Oberfläche und an der zweiten Oberfläche zugänglich ist, und zum Anlegen einer Isolationsschicht an der zweiten Oberfläche des Gehäuses mittels Aerosolabscheidung.

Description

Beschreibung
Optoelektronisches Bauelement Die vorliegende Erfindung betrifft ein Verfahren zum Herstel¬ len eines optoelektronischen Bauelements gemäß Patentanspruch 1 sowie ein optoelektronisches Bauelement gemäß Patentan¬ spruch 11. Optoelektronische Bauelement mit hoher Leistungsaufnahme, beispielsweise Hochleistungs-Leuchtdioden, erzeugen bekanntermaßen hohe Abwärmeleistungen . Es ist üblich, derartige optoelektronische Bauelemente mit thermischen Kontaktflächen zu versehen, die zur Abfuhr der Abwärme dienen. Solche ther- mischen Kontaktflächen bestehen aus einem elektrisch leitenden Material und sind häufig elektrisch leitend mit einem Po¬ tential eines optoelektronischen Halbleiterchips des opto¬ elektronischen Bauelements verbunden. Für viele Anwendungen wäre es jedoch günstiger, die thermische Kontaktfläche eines optoelektronischen Bauelements potentialfrei auszubilden.
Es ist bekannt, optoelektronische Bauelemente mit keramischen Gehäusen auszubilden, um eine potentialfreie thermische Kon¬ taktfläche bereitzustellen. Derartige keramische Gehäuse sind allerdings mit hohen Kosten verbunden.
Aus dem Stand der Technik ist ein Verfahren zur Aerosolab- scheidung von Keramik bekannt. Dabei wird Keramik in Form von Pulver mit Teilchengrößen von beispielsweise einigen Mikrome- tern in einem Gasstrom mit einer Partikelgeschwindigkeit von beispielsweise 100 m/s bis 500 m/s aufgebracht.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzu¬ stellen . Bei einem Verfahren zum Herstellen eines optoelektronischen Bauelements werden Schritte ausgeführt zum Bereitstellen ei¬ nes Gehäuses mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei ein elektrisch leitender Chipträger in das Gehäuse eingebettet und an der ersten Oberfläche und an der zweiten Oberfläche zugänglich ist. Der Begriff „eingebettet" kann hierbei und im Folgenden bedeuten, dass das Gehäuse eine Vertiefung aufweist, in welcher sich der elektrisch leitende Chipträger befindet. Mit anderen Worten, der elektrisch lei- tende Chipträger wird an zumindest zwei Seiten von dem Gehäu¬ se umschlossen. Zudem kann der Begriff „zugänglich" hierbei und im Folgenden bedeuten, dass die erste und die zweite Oberfläche jeweils zumindest stellenweise frei von einem elektrisch isolierenden Material zum Beispiel des Gehäuses sind. An diesen Stellen kann eine elektrische Kontaktierung der ersten und/oder der zweiten Oberfläche erfolgen.
Ferner werden Schritte zum Anlegen einer Isolationsschicht an der zweiten Oberfläche des Gehäuses mittels Aerosolabschei- dung (englisch: aerosol deposition method) ausgeführt. Eine mittels Aerosolabscheidung aufgebrachte Schicht kann insbe¬ sondere ein elektrisch isolierendes Material aufweisen, das in Form von Partikeln abgeschieden wurde. Insbesondere kann es sich bei einer mittels Aerosolabscheidung aufgebrachten Schicht um eine hochdichte und gleichzeitig dünne Keramik¬ schicht handeln. Mit einem Aerosolabscheidungs-Verfahren ist es somit möglich, eine dünne elektrisch isolierend ausgebil¬ dete Isolationsschicht bereitzustellen, welche aufgrund ihrer geringen Dicke der Wärmewiderstand des optoelektronischen Bauelements nur marginal erhöht.
Durch das Aerosolabscheideverfahren kann die Isolationsschicht durch gezielte Wahl des Materials oder der Materia¬ lien der Partikel, der Partikelgrößenverteilung sowie der Verfahrens-Bedingungen mit gewünschten Eigenschaften hergestellt werden. Im Vergleich zu üblichen Beschichtungsverfahren wie etwa Vakuumbedampfung, chemischer Gasphasenabschei- dung, Sputtern oder Ionenplattieren ist mit dem Aerosolab- scheideverfahren ein qualitativ und quantitativ effizientes Aufbringen des Materials der elektrisch isolierenden Isolationsschicht in Form einer unstrukturierten oder strukturierten Schicht möglich. Im Vergleich zu Sinterverfahren, bei denen üblicherweise Dispersionsmittel-haltige Pasten mit den ge¬ wünschten Materialpartikeln aufgebracht werden, kann beim Aerosolabscheideverfahren auf die flüssigen Dispersionsmittel verzichtet werden. Das Aerosolabscheideverfahren kann somit eine höhere Effizienz sowie eine höhere Prozessverträglich- keit zur Herstellung der elektrisch isolierenden Isolationsschicht im Vergleich zu in der Halbleitertechnik üblichen Verfahren bieten.
Vorteilhafterweise kann bei einem nach diesem Verfahren her- gestellten optoelektronischen Bauelement eine thermische Kontaktfläche durch die Isolationsschicht elektrisch gegen den elektrisch leitenden Chipträger isoliert sein, wodurch die thermische Kontaktfläche potentialfrei ist. Die Isolations¬ schicht kann dabei vorteilhafterweise eine nur minimale Erhö- hung eines Wärmewiderstands bewirken. Das Verfahren ist vor¬ teilhafterweise kostengünstig durchführbar. Insbesondere kann das Anlegen der Isolationsschicht mittels der Aerosolabschei- dung kostengünstig durchgeführt werden. Das Anlegen der Iso¬ lationsschicht kann vorteilhafterweise mit einer hohen Pro- zessgeschwindigkeit erfolgen, was eine Massenproduktion er¬ möglicht .
In einer Ausführungsform des Verfahrens weist die Isolations¬ schicht eine Keramik auf. Vorteilhafterweise kann die Isola- tionsschicht dadurch mit hoher elektrischer Durchbruchfestig¬ keit und guter thermischer Leitfähigkeit angelegt werden.
In einer Ausführungsform des Verfahrens weist die Isolations¬ schicht AI2O3 (Aluminiumoxid) auf. Vorteilhafterweise ist AI2O3 kostengünstig erhältlich und weist günstige mechani¬ sche, thermische und elektrische Eigenschaften auf. In einer Ausführungsform des Verfahrens wird beim Anlegen der Isolationsschicht eine Schattenmaske oder eine Schablone ver¬ wendet. Dadurch kann die Isolationsschicht vorteilhafterweise mit Öffnungen angelegt werden, die eine elektrische Kontak- tierung der zweiten Oberfläche des Gehäuses des optoelektro¬ nischen Bauelements ermöglichen. Vorteilhafterweise sind zum Anlegen der Öffnungen keine weiteren Prozessschritte erforderlich, wodurch eine Durchführung des Verfahrens einfach und kostengünstig möglich ist.
In einer Ausführungsform des Verfahrens wird die Isolations¬ schicht mit einer Dicke zwischen 1 ym und 20 ym angelegt. Be¬ vorzugt kann die Isolationsschicht eine Dicke von höchstens 10 ym aufweisen. Vorteilhafterweise weist die Isolations- schicht dann eine ausreichende Durchbruchfestigkeit auf. Ein weiterer Vorteil besteht darin, dass eine derart dünne Isola¬ tionsschicht innerhalb sehr kurzer Bearbeitungszeit angelegt werden kann. Ein weiterer Vorteil besteht darin, dass eine solch dünne Isolationsschicht nur eine geringe Erhöhung eines Wärmewiderstands bewirkt.
In einer Ausführungsform des Verfahrens umfasst dieses einen zusätzlichen Schritt zum Anlegen einer Metallisierung auf Abschnitten der Isolationsschicht und der zweiten Oberfläche. Die Metallisierung kann dabei zur Herstellung elektrischer und thermischer Kontaktflächen dienen. Vorteilhafterweise kann bei einem nach diesem Verfahren hergestellten optoelektronischen Bauelement eine durch einen Abschnitt der Metalli¬ sierung gebildete thermische Kontaktfläche durch die Isolati- onsschicht elektrisch gegen den elektrisch leitenden Chipträger isoliert sein, wodurch die thermische Kontaktfläche po¬ tentialfrei ist.
In einer Ausführungsform des Verfahrens wird zum Anlegen der Metallisierung eine Keimschicht auf der Isolationsschicht und der zweiten Oberfläche aufgebracht. Dann wird die Metallisie¬ rung galvanisch auf der Keimschicht abgeschieden. Vorteilhaf- terweise erlaubt dies ein schnelles und kostengünstiges Anle¬ gen der Metallisierung.
In einer Ausführungsform des Verfahrens wird die Metallisie- rung durch teilweises Entfernen der Metallisierung strukturiert. Vorteilhafterweise kann die Metallisierung dadurch in unterschiedliche Flächenabschnitte unterteilt werden, die elektrisch voneinander isoliert sind. In einer Ausführungsform des Verfahrens umfasst dieses einen zusätzlichen Schritt zum Anordnen eines optoelektronischen Halbleiterchips auf der ersten Oberfläche des Gehäuses der¬ art, dass eine elektrisch leitende Verbindung zwischen dem optoelektronischen Halbleiterchip und dem Chipträger besteht. Vorteilhafterweise kann der auf der ersten Oberfläche ange¬ ordnete optoelektronische Halbleiterchip dann über den Chipträger elektrisch kontaktiert werden.
In einer Ausführungsform des Verfahrens wird das Gehäuse mit einem in das Gehäuse eingebetteten elektrisch leitenden Kontakt bereitgestellt, der an der ersten Oberfläche und an der zweiten Oberfläche zugänglich ist. Vorteilhafterweise kann der in das Gehäuse eingebettete elektrisch leitende Kontakt dann eine weitere elektrisch leitende Verbindung zu dem opto- elektronischen Halbleiterchip bereitstellen.
In einer Ausführungsform des Verfahrens umfasst dieses einen zusätzlichen Schritt zum Herstellen einer elektrisch leitenden Verbindung zwischen dem optoelektronischen Halbleiterchip und dem Kontakt. Vorteilhafterweise kann der optoelektroni¬ sche Halbleiterchip dann an der zweiten Oberfläche des Gehäuses des optoelektronischen Bauelements über den eingebetteten Kontakt elektrisch kontaktiert werden. Ein optoelektronisches Bauelement umfasst ein Gehäuse mit ei¬ ner ersten Oberfläche und einer zweiten Oberfläche. Dabei ist ein elektrisch leitender Chipträger in das Gehäuse eingebettet und an der ersten Oberfläche und an der zweiten Oberflä- che zugänglich. Ein optoelektronischer Halbleiterchip ist auf der ersten Oberfläche des Gehäuses angeordnet. Zwischen dem optoelektronischen Halbleiterchip und dem Chipträger besteht eine elektrisch leitende Verbindung. An der zweiten Oberflä- che des Gehäuses ist eine keramische Isolationsschicht ange¬ ordnet. Vorteilhafterweise kann bei diesem optoelektronischen Bauelement eine thermische Kontaktfläche durch die Isolati¬ onsschicht elektrisch gegen den in das Gehäuse eingebetteten Chipträger und damit auch gegen den elektrisch leitend mit dem Chipträger verbundenen optoelektronischen Halbleiterchip des optoelektronischen Bauelements isoliert sein. Dadurch ist die thermische Kontaktfläche potentialfrei. Die keramische Isolationsschicht kann aufgrund der hohen elektrischen Durchbruchsfestigkeit von Keramik vorteilhafterweise eine geringe Schichtdicke und dennoch eine ausreichend hohe elektrische
Durchbruchsfestigkeit aufweisen. Dabei erhöht die keramische Isolationsschicht einen thermischen Widerstand nur in gerin¬ gem Maße.
In einer Ausführungsform des optoelektronischen Bauelements weist die Isolationsschicht eine Dicke zwischen 1 ym und 20 ym auf. Bevorzugt kann die Isolationsschicht eine Dicke von höchstens 10 ym aufweisen. Vorteilhafterweise weist die Iso¬ lationsschicht dann eine hohe elektrische Durchbruchsfestig- keit und eine hohe thermische Leitfähigkeit auf.
In einer Ausführungsform des optoelektronischen Bauelements ist auf Abschnitten der Isolationsschicht und der zweiten Oberfläche eine Metallisierung angeordnet. Vorteilhafterweise kann bei diesem optoelektronischen Bauelement eine thermische Kontaktfläche durch einen Abschnitt der Metallisierung gebil¬ det sein. Die thermische Kontaktfläche ist dabei durch die keramische Isolationsschicht elektrisch gegen den in das Ge¬ häuse eingebetteten Chipträger und damit auch gegen den elektrisch leitend mit dem Chipträger verbundenen optoelektronischen Halbleiterchip des optoelektronischen Bauelements isoliert. Dadurch ist die in der Metallisierung gebildete thermische Kontaktfläche potentialfrei. Durch Abschnitte der Metallisierung können außerdem auch elektrische Kontaktflächen des optoelektronischen Bauelements gebildet sein.
In einer Ausführungsform des optoelektronischen Bauelements steht ein erster Flächenabschnitt der Metallisierung in elektrisch leitender Verbindung mit dem Chipträger. Ein zwei ter Flächenabschnitt der Metallisierung ist durch die Isola¬ tionsschicht gegen den Chipträger isoliert. Dabei sind der erste Flächenabschnitt und der zweite Flächenabschnitt elektrisch gegeneinander isoliert. Vorteilhafterweise kann der erste Flächenabschnitt der Metallisierung dann zur elektrischen Kontaktierung des optoelektronischen Halbleiter chips des optoelektronischen Bauelements dienen. Der zweite Flächenabschnitt der Metallisierung kann als thermische Kon¬ taktfläche zur Abfuhr von durch den optoelektronischen Halbleiterchip produzierter Abwärme aus dem optoelektronischen Bauelement dienen. Die thermische Kontaktfläche ist dabei vorteilhafterweise potentialfrei . In einer Ausführungsform des optoelektronischen Bauelements ist ein elektrisch leitender Kontakt in das Gehäuse eingebet¬ tet und an der ersten Oberfläche und an der zweiten Oberflä¬ che zugänglich. Dabei besteht eine elektrisch leitende Ver¬ bindung zwischen dem optoelektronischen Halbleiterchip und dem Kontakt. Außerdem steht ein dritter Flächenabschnitt der Metallisierung in elektrisch leitender Verbindung mit dem Kontakt. Vorteilhafterweise kann der dritte Flächenabschnitt der Metallisierung dann ebenfalls zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips des optoelektro- nischen Bauelements dienen.
In einer Ausführungsform des optoelektronischen Bauelements ist an der ersten Oberfläche des Gehäuses eine Vertiefung ausgebildet. Dabei ist der optoelektronische Halbleiterchip am Boden der Vertiefung angeordnet. Vorteilhafterweise ist der optoelektronische Halbleiterchip am Boden der Vertiefung vor einer mechanischen Beschädigung geschützt. Außerdem können Wände der Vertiefung vorteilhafterweise als optischer Re flektor des optoelektronischen Bauelements dienen. Die Vertiefung kann vorteilhafterweise auch zur Aufnahme eines Kon¬ vertermaterials zur Wellenlängenkonversion oder zur Befestigung einer optischen Linse dienen.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbei- spiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung :
Figur 1 einen Schnitt durch ein Gehäuse eines optoelektroni- sehen Bauelements in einem ersten Bearbeitungsstand;
Figur 2 einen Schnitt durch das Gehäuse des optoelektronischen Bauelements in einem zweiten Bearbeitungsstand; Figur 3 einen Schnitt durch das Gehäuse des optoelektronischen Bauelements in einem dritten Bearbeitungsstand;
Figur 4 einen Schnitt durch das Gehäuse des optoelektronischen Bauelements in einem vierten Bearbeitungsstand; und
Figur 5 einen Schnitt durch das optoelektronische Bauelements in einem fünften Bearbeitungsstand.
Figur 1 zeigt in schematisierter Schnittdarstellung ein Ge- häuse 100 eines optoelektronischen Bauelements in einem ers¬ ten Bearbeitungsstand während einer Herstellung des opto¬ elektronischen Bauelements. Das optoelektronische Bauelement kann beispielsweise ein Leuchtdiodenbauelement, insbesondere ein Hochleistungs-Leuchtdiodenbauelement , sein.
Das Gehäuse 100 weist eine erste Oberfläche 101 und eine der ersten Oberfläche 101 gegenüberliegende zweite Oberfläche 102 auf. Das Gehäuse 100 besteht zu einem Teil aus einem elektrisch isolierenden Material, beispielsweise einem Mold- Material, etwa einem Epoxid. Das Gehäuse 100 wird bevorzugt durch Spritzgießen oder Spritzpressen oder einen anderen Mold-Prozess hergestellt.
In das Gehäuse 100 ist ein Chipträger 110 eingebettet. Der Chipträger 110 kann auch als erster Leadframe bezeichnet werden. Der Chipträger 110 weist ein elektrisch und thermisch gut leitendes Material auf, bevorzugt ein Metall. Beispiels- weise kann der Chipträger 110 Kupfer aufweisen. Der Chipträger 110 weist eine Oberseite 111 und eine der Oberseite 111 gegenüberliegende Unterseite 112 auf. Der Chipträger 110 ist derart in das Gehäuse 100 eingebettet, dass die Oberseite 111 des Chipträgers 110 an der ersten Oberfläche 101 des Gehäuses 100 zugänglich ist. Gleichzeitig ist die Unterseite 112 des Chipträgers 110 an der zweiten Oberfläche 102 des Gehäuses 100 zugänglich. Das Einbetten des Chipträgers 110 in das Ge¬ häuse 100 erfolgt bevorzugt bereits während der Herstellung des Gehäuses 100 durch Umspritzen oder Umgießen des Chipträ- gers 110 mit dem Material des Gehäuses 100.
Die Unterseite 112 des Chipträgers 110 weist einen ersten Ab¬ schnitt 113 und einen zweiten Abschnitt 114 auf. Der erste Abschnitt 113 und der zweite Abschnitt 114 liegen in latera- 1er Richtung nebeneinander. Der erste Abschnitt 113 und der zweite Abschnitt 114 können durch eine Strukturierung der Unterseite 112 des Chipträgers 110 derart gegeneinander abge¬ grenzt sein, dass zwischen dem ersten Abschnitt 113 und dem zweiten Abschnitt 114 ein Abschnitt des Materials des Gehäu- ses 100 angeordnet ist. Der erste Abschnitt 113 und der zwei¬ te Abschnitt 114 können jedoch auch unmittelbar flächig zusammenhängend ausgebildet sein. In jedem Fall sind der erste Abschnitt 113 und der zweite Abschnitt 114 durch weitere Tei¬ le des Chipträgers 110 elektrisch und thermisch leitend mit- einander verbunden. Der Chipträger 110 kann insgesamt eine einfache zylindrische, etwas eine kreiszylindrische, Geomet¬ rie oder eine komplexere Geometrie aufweisen. Ferner ist in das Gehäuse 100 ein Kontakt 120 eingebettet. Der Kontakt 120 kann auch als zweiter Leadframe bezeichnet werden. Der Kontakt 120 weist ein elektrisch leitendes Mate¬ rial auf. Der Kontakt 120 kann beispielsweise das gleiche Ma- terial aufweisen wie der Chipträger 110. Der Kontakt 120 weist eine Oberseite 121 und eine der Oberseite 121 gegen¬ überliegende Unterseite 122 auf. Der Kontakt 120 ist derart in das Gehäuse 100 eingebettet, dass die Oberseite 121 des Kontakts 120 an der ersten Oberfläche 101 des Gehäuses 100 zugänglich ist. Gleichzeitig ist die Unterseite 122 des Kon¬ takts 120 an der zweiten Oberfläche 102 des Gehäuses 100 zu¬ gänglich. Das Einbetten des Kontakts 120 in das Gehäuse 100 erfolgt bevorzugt gleichzeitig mit dem Einbetten des Chipträ¬ gers 110 in das Gehäuse 100. Der Kontakt 120 kann eine zy- lindrische, etwa eine kreiszylindrische, Geometrie oder eine andere Geometrie aufweisen.
Das Gehäuse 100 weist an seiner ersten Oberfläche 101 eine Vertiefung 160 auf. Die Vertiefung 160 ist schüsseiförmig bzw. kraterförmig ausgebildet. Die Vertiefung 160 weist in ihrem Mittenbereich einen im Wesentlichen ebenen Boden 161 auf, an dem die Oberseite 111 des Chipträgers 110 und die Oberseite 121 des Kontakts 120 zugänglich sind. Der Boden 161 der Vertiefung 160 wird außen durch eine umlaufende Wandung 162 begrenzt, die gegenüber dem Boden 161 erhaben ist. Die Wandung 162 kann derart abgeschrägt ausgebildet sein, dass sich die Vertiefung 160 vom Boden 161 her zunehmend aufwei¬ tet. In der Ebene der ersten Oberfläche 101 des Gehäuses 100 kann die Vertiefung 160 beispielsweise kreisscheibenförmig oder rechteckig ausgebildet sein.
Figur 2 zeigt eine schematische Schnittdarstellung des Gehäu¬ ses 100 in einem zweiten Bearbeitungsstand, der dem ersten Bearbeitungsstand der Figur 1 zeitlich nachfolgt.
Zum Erreichen des zweiten Bearbeitungsstands wird eine struk¬ turierte Isolationsschicht 130 an der zweiten Oberfläche 102 des Gehäuses 100 angelegt. Die Isolationsschicht 130 ist flä- chig ausgebildet und bedeckt die zweite Oberfläche 102 des Gehäuses 100 im Wesentlichen vollständig. Allerdings weist die Isolationsschicht 130 eine erste Öffnung 131 und eine zweite Öffnung 132 auf. Die erste Öffnung 131 der Isolations- schicht 130 ist im Bereich des zweiten Abschnitts 114 der Un¬ terseite 112 des in das Gehäuse 100 eingebetteten Chipträgers 110 angeordnet. Somit ist durch die erste Öffnung 131 der Isolationsschicht 130 der zweite Abschnitt 114 der Unterseite 112 des Chipträgers 110 zugänglich. Die zweite Öffnung 132 ist in dem Bereich der zweiten Oberfläche 102 des Gehäuses angeordnet, in dem die Unterseite 122 des Kontakts 120 zu¬ gänglich ist. Somit ist durch die zweite Öffnung 132 der Isolationsschicht 130 die Unterseite 122 des Kontakts 120 zu¬ gänglich. Der erste Abschnitt 113 der Unterseite 112 des Chipträgers 110 ist durch die Isolationsschicht 130 bedeckt.
Die Isolationsschicht 130 weist eine Keramik auf, die
elektrisch isolierend ist. Gleichzeitig weist das Material der Isolationsschicht 130 bevorzugt eine hohe thermische Leitfähigkeit auf. Die Isolationsschicht 130 kann beispiels¬ weise AI2O3 (Aluminiumoxid) aufweisen. Die Wärmeleitfähigkeit der Isolationsschicht 130 kann beispielsweise 25 W/mK betra¬ gen . Die Isolationsschicht 130 wird mittels Aerosolabscheidung auf die zweite Oberfläche 102 des Gehäuses 100 aufgebracht. Dabei wird das Material der Isolationsschicht 130 in Form von Pul¬ ver mit einer durchschnittlichen Teilchengröße von beispielsweise 2 ym in einem Gasstrom mit einer Partikelgeschwindig- keit von beispielsweise 100 m/s bis 500 m/s aufgebracht. Das Verfahren der Aerosolabscheidung erlaubt dabei Abscheideraten von mehreren ym/min. Das Verfahren der Aerosolabscheidung erlaubt die Abscheidung einer Schicht mit einer Dicke von bis zu 0,1 mm oder mehr.
Die Isolationsschicht 130 wird bevorzugt unter Verwendung ei¬ ner Schattenmaske oder einer Schablone abgeschieden. Die Schattenmaske oder die Schablone schattet dabei diejenigen Bereiche der zweiten Oberfläche 102 des Gehäuses 100 ab, in denen die erste Öffnung 131 und die zweite Öffnung 132 der Isolationsschicht 130 ausgebildet werden sollen. Dadurch wird die Isolationsschicht 130 in allen Bereichen der zweiten Oberfläche 102 des Gehäuses 100, außer in den Bereichen der ersten Öffnung 131 und der zweiten Öffnung 132 angelegt.
Die Isolationsschicht 130 weist in Wachstumsrichtung, also in Richtung senkrecht zur zweiten Oberfläche 102, eine Dicke zwischen 1 ym und 20 ym auf. Wegen der hohen elektrischen Durchbruchsfestigkeit des Keramikmaterials der Isolations¬ schicht 130 bewirkt die Isolationsschicht 130 bei dieser Di¬ cke eine ausreichende elektrische Isolation. Die Isolations¬ schicht 130 weist wegen ihrer geringen Dicke zudem nur einen geringen Wärmewiderstand auf.
Figur 3 zeigt eine schematische Schnittdarstellung des Gehäu¬ ses 100 in einem dritten Bearbeitungsstand, der dem zweiten Bearbeitungsstand der Figur 2 zeitlich nachfolgt.
Zum Erreichen des dritten Bearbeitungsstands wird eine Metal¬ lisierung 140 auf der Isolationsschicht 130 und den nicht durch die Isolationsschicht 130 bedeckten Teilen der zweiten Oberfläche 102 angelegt. Die nicht durch die Isolations- schicht 130 bedeckten Teile der zweiten Oberfläche 102 befinden sich im Bereich der ersten Öffnung 131 der Isolationsschicht 130 und der zweiten Öffnung 132 der Isolationsschicht 130. Die Metallisierung 140 weist ein elektrisch leitendes Material auf, beispielsweise ein Metall. Bevorzugt weist die Metal¬ lisierung 140 ein Material auf, das sich gut zum Herstellen von Lötverbindungen eignet. Zum Anlegen der Metallisierung kann zunächst eine Keimschicht auf der Isolationsschicht 130 und der zweiten Oberfläche 102 des Gehäuses 100 angelegt werden. Die Keimschicht kann bei¬ spielsweise durch das Verfahren der Kathodenzerstäubung (Sputtern) angelegt werden. Anschließend kann die Keimschicht mittels galvanischer Abscheidung verdickt werden, um die Metallisierung 140 auszubilden. Die Metallisierung 140 kann jedoch auch nach einem anderen Verfahren angelegt werden.
Figur 4 zeigt eine schematische Schnittdarstellung des Gehäu¬ ses 100 in einem vierten Bearbeitungsstand, der dem dritten Bearbeitungsstand der Figur 3 zeitlich nachfolgt. Zum Erreichen des vierten Bearbeitungsstands wird die Metal¬ lisierung 140 strukturiert. Die Strukturierung der Metalli¬ sierung kann beispielsweise durch lithografische Verfahren und Ätzprozesse erfolgen. Bei der Strukturierung der Metallisierung 140 werden Teile der Metallisierung 140 entfernt. Hierdurch wird die Metallisierung 140 in lateral voneinander beabstandete Flächenabschnitte unterteilt. In den Trennberei¬ chen zwischen den Flächenabschnitten wird die Metallisierung 140 entfernt. Ein erster Abschnitt 141 der Metallisierung 140 verbleibt im Bereich des zweiten Abschnitts 114 der Unterseite 112 des Chipträgers 110. Der erste Abschnitt 141 der Metallisierung 140 ist im Bereich der ersten Öffnung 131 der Isolationsschicht 130 angeordnet. Der erste Abschnitt 141 der Metalli- sierung 140 steht in elektrisch leitender Verbindung mit dem Chipträger 110. Ein zweiter Abschnitt 142 der Metallisierung 140 verbleibt im Bereich der Unterseite 122 des in das Gehäu¬ se 100 eingebetteten Kontakts 120. Der zweite Abschnitt 142 der Metallisierung 140 ist im Bereich der zweiten Öffnung 132 der Isolationsschicht 130 angeordnet. Der zweite Abschnitt
142 der Metallisierung 140 steht in elektrisch leitender Verbindung mit dem Kontakt 120. Ein dritter Abschnitt 143 der Metallisierung 140 verbleibt im Bereich des Abschnitts 113 der Unterseite 112 des Chipträgers 110. Dabei ist zwischen dem dritten Abschnitt 143 der Metallisierung 140 und der Unterseite 112 des Chipträgers 110 die Isolationsschicht 130 angeordnet, die eine elektrische Isolation des dritten Ab¬ schnitts 143 der Metallisierung 140 gegen den Chipträger 110 bewirkt. Der erste Abschnitt 141, der zweite Abschnitt 142 und der dritte Abschnitt 143 der Metallisierung 140 sind je¬ weils elektrisch gegeneinander isoliert. Figur 5 zeigt eine schematische Schnittdarstellung des Gehäu¬ ses 100 in einem fünften Bearbeitungsstand, der dem vierten Bearbeitungsstand der Figur 4 zeitlich nachfolgt.
Zum Erreichen des in Figur 5 gezeigten fünften Bearbeitungs- Stands wird ein optoelektronischer Halbleiterchip 150 an der ersten Oberfläche 101 des Gehäuses 100 angeordnet. Das Gehäu¬ se 100 und der optoelektronische Halbleiterchip 150 bilden gemeinsam ein optoelektronisches Bauelement 10. Bei dem opto¬ elektronischen Halbleiterchip 150 kann es sich beispielsweise um einen Leuchtdiodenchip (LED-Chip) handeln. Das optoelektronische Bauelement 10 ist dann ein Leuchtdiodenbauelement. Insbesondere kann es sich bei dem optoelektronischen Halbleiterchip 150 um einen LED-Chip mit hoher Leistungsaufnahme handeln. Das optoelektronische Bauelement 10 ist dann ein Hochleistungs-Leuchtdiodenbauelement .
Der optoelektronische Halbleiterchip 150 weist eine erste Oberfläche 151 und eine der ersten Oberfläche 151 gegenüber¬ liegende zweite Oberfläche 152 auf. An der ersten Oberfläche 151 des optoelektronischen Halbleiterchips 150 ist eine erste elektrische Kontaktfläche 153 angeordnet. An der zweiten Oberfläche 152 des optoelektronischen Halbleiterchips 150 ist eine zweite elektrische Kontaktfläche 154 angeordnet. Zwi¬ schen der ersten elektrischen Kontaktfläche 153 und der zwei- ten elektrischen Kontaktfläche 154 kann eine elektrische
Spannung an den optoelektronischen Halbleiterchip 150 angelegt werden, um den optoelektronischen Halbleiterchip 150 zu betreiben . Falls es sich bei dem optoelektronischen Halbleiterchip 150 um einen LED-Chip handelt, so kann die erste Oberfläche 151 eine Strahlungsemissionsfläche des optoelektronischen Halb¬ leiterchips 150 bilden. Wird zwischen der ersten elektrischen Kontaktfläche 153 und der zweiten elektrischen Kontaktfläche 154 eine elektrische Spannung an den optoelektronischen Halbleiterchip 150 angelegt, so wird im optoelektronischen Halbleiterchip 150 elektromagnetische Strahlung, beispielsweise sichtbares Licht, erzeugt und durch die durch die erste Ober¬ fläche 151 gebildete Strahlungsemissionsfläche emittiert.
Der optoelektronische Halbleiterchip 150 ist derart auf der ersten Oberfläche 101 des Gehäuses 100 angeordnet, dass die zweite Oberfläche 152 des optoelektronischen Halbleiterchips 150 der ersten Oberfläche 101 des Gehäuses 100 zugewandt ist. Dabei ist der optoelektronische Halbleiterchip 150 im Bereich der an der ersten Oberfläche 101 des Gehäuses 100 zugängli¬ chen Oberseite 111 des Chipträgers 110 angeordnet, so dass eine elektrisch leitende Verbindung zwischen der an der zweiten Oberfläche 152 des optoelektronischen Halbleiterchips 150 angeordneten zweiten elektrischen Kontaktfläche 154 und dem Chipträger 110 besteht. Zwischen der an der ersten Oberfläche 151 des optoelektronischen Halbleiterchips 150 angeordneten ersten elektrischen Kontaktfläche 153 und der Oberseite 121 des Kontakts 120 wird eine elektrisch leitende Verbindung 170 angelegt. Die
elektrisch leitende Verbindung 170 kann beispielsweise eine Bondverbindung mittels eines dünnen Drahts (Bonddraht) sein.
Somit ist der erste Abschnitt 141 der Metallisierung 140 über den Chipträger 110 elektrisch leitend mit der zweiten
elektrischen Kontaktfläche 154 des optoelektronischen Halb- leiterchips 150 verbunden. Der zweite Abschnitt 142 der Me¬ tallisierung 140 ist über den Kontakt 120 und die elektrisch leitende Verbindung 170 elektrisch leitend mit der ersten elektrischen Kontaktfläche 153 des optoelektronischen Halbleiterchips 150 verbunden. Über den ersten Abschnitt 141 und den zweiten Abschnitt 142 der Metallisierung 140 an der Unterseite 102 des Gehäuses 100 kann der optoelektronische Halbleiterchip 150 mit Spannung beaufschlagt werden. Wird der optoelektronische Halbleiterchip 150 durch Beauf¬ schlagen mit elektrischer Spannung betrieben, so produziert der optoelektronische Halbleiterchip 150 Abwärme, die aus dem optoelektronischen Halbleiterchip 150 und den übrigen Teilen des optoelektronischen Bauelements 10 abgeführt werden muss. Die durch den optoelektronischen Halbleiterchip 150 produzierte Abwärme kann in den Chipträger 110 fließen und von diesem über die Isolationsschicht 130 in den dritten Ab¬ schnitt 143 der Metallisierung 140 geleitet werden. Vom drit- ten Abschnitt 143 der Metallisierung 140 kann die Abwärme des optoelektronischen Halbleiterchips 150 weiter abtransportiert werden .
Wegen ihrer geringen Dicke trägt die Isolationsschicht 130 zwischen dem Chipträger 110 und dem dritten Abschnitt 143 der Metallisierung 140 nur einen geringen Anteil zum Wärmewiderstand bei. Falls die Isolationsschicht 130 beispielsweise AI2O3 mit einer Wärmeleitfähigkeit von 25 W/mK und eine Dicke von 5 ym aufweist, so erhöht die Isolationsschicht 130 den Wärmewiderstand für einen optoelektronischen Halbleiterchip 150, dessen zweite Oberfläche 152 eine Kantenlänge von bei¬ spielhaft 1 mm aufweist, nur um etwa 0,2 K/W. Bei einer Dicke der Isolationsschicht 130 von 2,5 ym reduziert sich der addi¬ tive Beitrag der Isolationsschicht 130 zum Wärmewiderstand auf etwa 0, 1 K/W.
Der erste Abschnitt 141, der zweite Abschnitt 142 und der dritte Abschnitt 143 der Metallisierung 140 des optoelektro¬ nischen Bauelements 10 können beispielsweise mittels eines Lötverfahrens auf einem Träger befestigt werden. Beispiels¬ weise können die Abschnitte 141, 142, 143 der Metallisierung 140 des optoelektronischen Bauelements 10 durch Wiederaufschmelzlöten (Reflow-Löten) nach einem Verfahren zur Oberflächenmontage ( SMT-Verfahren) kontaktiert werden.
Wegen der zwischen dem dritten Abschnitt 143 der Metallisierung 140 und dem Chipträger 110 angeordneten Isolationsschicht 130 ist der dritte Abschnitt 143 der Metallisierung 140 elektrisch gegen den Chipträger 110 isoliert und liegt daher vorteilhafterweise nicht auf dem elektrischen Potential des Chipträgers 110. Der optoelektronische Halbleiterchip 150 ist im Bereich des Bodens 161 der Vertiefung 160 an der Oberseite 101 des Gehäu¬ ses 100 angeordnet. Die Wandung 162 des Gehäuses 100 kann beispielsweise als optischer Reflektor des optoelektronischen Bauelements 10 dienen. In diesem Fall ist die Wandung 162 be- vorzugt aus einem optisch reflektierenden Material ausgebil¬ det oder mit einem solchen Material beschichtet. Die Wandung 162 der Vertiefung 160 kann dann dazu dienen, durch die erste Oberfläche 151 des optoelektronischen Halbleiterchips 150 in Richtung der Wandung 162 der Vertiefung 160 ausgesandte
Strahlung zu reflektieren und die durch den optoelektronischen Halbleiterchips 150 emittierte Strahlung dadurch zu bündeln .
Die Vertiefung 160 des optoelektronischen Bauelements 10 kann auch zur Aufnahme eines wellenlängenkonvertierenden Materials dienen, das dazu vorgesehen ist, eine Wellenlänge von durch den optoelektronischen Halbleiterchip 150 emittierter Strahlung zu konvertieren. Das wellenlängenkonvertierende Material kann beispielsweise in ein in der Vertiefung 160 angeordnetes Füllmaterial, etwa Silikon, eingebettet sein. Alternativ kann auch ein Füllmaterial ohne wellenlängenkonvertierendes Mate¬ rial in der Vertiefung 160 angeordnet sein.
Die Vertiefung 160 kann ferner dazu dienen, eine optische Linse am Gehäuse 100 des optoelektronischen Bauelements 10 zu befestigen .
In einer vereinfachten Variante des optoelektronischen Bauelements 10 und des erläuterten Verfahrens zu seiner Herstel- lung kann auf das Anlegen und Strukturieren der Metallisierung 140 verzichtet werden. In dieser Variante kann das opto¬ elektronische Bauelement 10 auf einem Träger angeordnet wer¬ den, der thermische und elektrische Kontaktflächen aufweist. Das optoelektronische Bauelement 10 wird dabei so auf dem Träger angeordnet, dass die thermische Kontaktfläche des Trä¬ gers im Bereich des ersten Abschnitts 113 des Chipträgers 110 in Kontakt mit der Isolationsschicht 130 kommt. Gleichzeitig wird das optoelektronische Bauelement 10 so angeordnet, dass eine erste elektrische Kontaktfläche des Trägers durch die erste Öffnung 131 der Isolationsschicht 130 in elektrisch leitender Verbindung mit dem Chipträger 110 steht. Außerdem steht eine zweite elektrische Kontaktfläche des Trägers durch die zweite Öffnung 132 der Isolationsschicht 130 in
elektrisch leitender Verbindung mit dem Kontakt 120.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Er- findung nicht auf die offenbarten Beispiele eingeschränkt.
Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen . Die vorliegende Anmeldung beansprucht die Priorität der deut¬ schen Anmeldung DE 10 2013 103 760.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Verfahren zum Herstellen eines optoelektronischen Bauele ments (10)
mit den folgenden Schritten:
- Bereitstellen eines Gehäuses (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102), wobei ein elektrisch leitender Chipträger (110) in das Gehäuse (100) eingebettet und an der ersten Oberfläche (101) und an der zweiten Oberfläche (102) zumindest stel lenweise zugänglich ist;
- Anlegen einer Isolationsschicht (130) an der zweiten Oberfläche (102) des Gehäuses (100) mittels Aerosolab- scheidung .
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Isolationsschicht (130) eine Keramik aufweist.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Isolationsschicht (130) AI2O3 aufweist.
Verfahren gemäß dem vorhergehenden Anspruch,
wobei der Wärmewiderstand des optoelektronischen Bauele¬ ments durch die Isolationsschicht (130) um höchstens 0,2 K/W erhöht wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei beim Anlegen der Isolationsschicht (130) eine Schattenmaske oder eine Schablone verwendet wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anlegen einer Metallisierung (140) auf Abschnitten der Isolationsschicht (130) und der zweiten Oberfläche (102) Verfahren gemäß dem vorhergehenden Anspruch,
wobei zum Anlegen der Metallisierung (140) eine Keimschicht auf der Isolationsschicht (130) und der zweiten Oberfläche (102) aufgebracht wird,
wobei die Metallisierung (140) galvanisch auf der Keimschicht abgeschieden wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Metallisierung (140) durch teilweises Entfernen der Metallisierung (140) strukturiert wird.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines optoelektronischen Halbleiterchips (150) auf der ersten Oberfläche (101) des Gehäuses (100) der¬ art, dass eine elektrisch leitende Verbindung zwischen dem optoelektronischen Halbleiterchip (150) und dem Chipträger (110) besteht.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Gehäuse (100) mit einem in das Gehäuse (100) eingebetteten elektrisch leitenden Kontakt (120) bereitgestellt wird, der an der ersten Oberfläche (101) und an der zweiten Oberfläche (102) elektrisch kontaktiert werden kann.
Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Herstellen einer elektrisch leitenden Verbindung (170) zwischen dem optoelektronischen Halbleiterchip (150) und dem Kontakt (120) .
Optoelektronisches Bauelement (10)
mit einem Gehäuses (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102),
wobei ein elektrisch leitender Chipträger (110) in das Gehäuse (100) eingebettet und an der ersten Oberfläche (101) zumindest stellenweise zugänglich ist,
wobei der elektrisch leitende Chipträger (110) an der zweiten Oberfläche (102) von außen elektrisch kontaktier- bar ist,
wobei ein optoelektronischer Halbleiterchip (150) auf der ersten Oberfläche (101) des Gehäuses (100) angeordnet ist,
wobei eine elektrisch leitende Verbindung zwischen dem optoelektronischen Halbleiterchip (150) und dem Chipträger (110) besteht,
wobei eine keramische Isolationsschicht (130) an der zweiten Oberfläche (102) des Gehäuses (100) angeordnet ist .
13. Optoelektronisches Bauelement (10) gemäß Anspruch 11, wobei die Isolationsschicht (130) eine Dicke zwischen 1 ym und 20 ym aufweist.
14. Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 11 und 12,
wobei eine Metallisierung (140) auf Abschnitten der Isolationsschicht (130) und der zweiten Oberfläche (102) an¬ geordnet ist.
15. Optoelektronisches Bauelement (10) gemäß Anspruch 13, wobei ein erster Flächenabschnitt (141) der Metallisie¬ rung (140) in elektrisch leitender Verbindung mit dem Chipträger steht,
wobei ein zweiter Flächenabschnitt (143) der Metallisie¬ rung (140) durch die Isolationsschicht (130) gegen den Chipträger (110) isoliert ist,
wobei der erste Flächenabschnitt (141) und der zweite Flächenabschnitt (143) elektrisch gegeneinander isoliert sind .
16. Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 13 und 14, wobei ein elektrisch leitender Kontakt (120) in das Gehäuse (100) eingebettet und an der ersten Oberfläche (101) und an der zweiten Oberfläche (102) elektrisch kon- taktierbar ist,
wobei eine elektrisch leitende Verbindung (170) zwischen dem optoelektronischen Halbleiterchip (150) und dem Kontakt (120) besteht,
wobei ein dritter Flächenabschnitt (142) der Metallisie¬ rung (140) in elektrisch leitender Verbindung mit dem Kontakt (120) steht.
Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 11 bis 15,
wobei an der ersten Oberfläche (101) des Gehäuses (100) eine Vertiefung (160) ausgebildet ist,
wobei der optoelektronische Halbleiterchip (150) am Boden (161) der Vertiefung (160) angeordnet ist.
PCT/EP2014/057300 2013-04-15 2014-04-10 Optoelektronisches bauelement WO2014170211A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/784,945 US9530951B2 (en) 2013-04-15 2014-04-10 Optoelectronic device
DE112014001966.6T DE112014001966A5 (de) 2013-04-15 2014-04-10 Optoelektronisches Bauelement
US15/353,687 US9899586B2 (en) 2013-04-15 2016-11-16 Optoelectronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013103760.7 2013-04-15
DE102013103760.7A DE102013103760A1 (de) 2013-04-15 2013-04-15 Optoelektronisches Bauelement

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/784,945 A-371-Of-International US9530951B2 (en) 2013-04-15 2014-04-10 Optoelectronic device
US15/353,687 Division US9899586B2 (en) 2013-04-15 2016-11-16 Optoelectronic device

Publications (1)

Publication Number Publication Date
WO2014170211A1 true WO2014170211A1 (de) 2014-10-23

Family

ID=50628770

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/057300 WO2014170211A1 (de) 2013-04-15 2014-04-10 Optoelektronisches bauelement

Country Status (3)

Country Link
US (2) US9530951B2 (de)
DE (2) DE102013103760A1 (de)
WO (1) WO2014170211A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107980183A (zh) * 2015-08-12 2018-05-01 欧司朗光电半导体有限公司 半导体芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
DE102017117165B4 (de) * 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079957A1 (en) * 2002-09-04 2004-04-29 Andrews Peter Scott Power surface mount light emitting die package
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
KR20110030257A (ko) * 2009-09-17 2011-03-23 (주)포인트엔지니어링 광소자 기판, 광소자 디바이스 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
KR100949197B1 (ko) * 2007-12-28 2010-03-23 전자부품연구원 방열 기판의 제조 방법
DE102010034924A1 (de) * 2010-08-20 2012-02-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102012101889A1 (de) 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012207519A1 (de) 2012-05-07 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102012107797A1 (de) 2012-08-23 2014-02-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
DE102012108160A1 (de) 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079957A1 (en) * 2002-09-04 2004-04-29 Andrews Peter Scott Power surface mount light emitting die package
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
KR20110030257A (ko) * 2009-09-17 2011-03-23 (주)포인트엔지니어링 광소자 기판, 광소자 디바이스 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107980183A (zh) * 2015-08-12 2018-05-01 欧司朗光电半导体有限公司 半导体芯片

Also Published As

Publication number Publication date
US20170062687A1 (en) 2017-03-02
US9899586B2 (en) 2018-02-20
DE102013103760A1 (de) 2014-10-16
DE112014001966A5 (de) 2015-12-24
US20160056358A1 (en) 2016-02-25
US9530951B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
DE112019001502B4 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2014170211A1 (de) Optoelektronisches bauelement
DE102012213343B4 (de) VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
EP2347455B1 (de) Strahlungsemittierendes bauelement und verfahren zu dessen herstellung
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013207611A1 (de) Beleuchtungsvorrichtung mit optoelektronischem Bauelement
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015117824A1 (de) Optoelektronisches halbleiterbauelement
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2014095895A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
DE102013206225A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
WO2020025764A1 (de) Laserbauelement mit einem laserchip
WO2016150913A1 (de) Optoelektronische baugruppe und verfahren zum herstellen einer optoelektronischen baugruppe
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14720510

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14784945

Country of ref document: US

Ref document number: 112014001966

Country of ref document: DE

Ref document number: 1120140019666

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014001966

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14720510

Country of ref document: EP

Kind code of ref document: A1