DE10031115A1 - Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur - Google Patents

Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur

Info

Publication number
DE10031115A1
DE10031115A1 DE10031115A DE10031115A DE10031115A1 DE 10031115 A1 DE10031115 A1 DE 10031115A1 DE 10031115 A DE10031115 A DE 10031115A DE 10031115 A DE10031115 A DE 10031115A DE 10031115 A1 DE10031115 A1 DE 10031115A1
Authority
DE
Germany
Prior art keywords
semiconductor
temperature
mosfet
semiconductor component
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10031115A
Other languages
English (en)
Inventor
Vincent Thierry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE10031115A1 publication Critical patent/DE10031115A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Leistungs-MOSFET-Halbleiterplättchen (25) und ein Logik- und Schutzschaltungs-Halbleiterplättchen (30) sind zusammen auf einer gemeinsamen Leiterrahmen-Haupt-Auflagefläche (14) angeordnet, wie z. B. der Leiterrahmen-Auflagefläche eines TO220-Gehäuses. Das Logik- und Schutzschaltungs-Halbleiterplättchen (30) schließt einen MOSFET ein, der parallel zu dem Leistungs-MOSFET geschaltet ist, jedoch kleiner als der Leistungs-MOSFET ist und eine Verlustleistung aufweist, die einem vorgegebenen Bruchteil der Verlustleistung des Leistungs-MOSFET entspricht. Das Logik-und Schutzschaltungs-Halbleiterplättchen (30) schließt weiterhin einen Temperatursensor ein, der in enger Nähe zu dem MOSFET angeordnet ist und die Temperatur des MOSFET bestimmt. Das Halbleiterplättchen (30) schließt weiterhin einen weiteren Temperatursensor ein, der in Entfernung von dem MOSFET angeordnet ist, um die Temperatur des Leiterrahmens zu bestimmen. Die Temperatur des Leistungs-MOSFET kann aus der von diesen beiden Sensoren gemessenen Temperatur und aus dem Verhältnis der Verlustleistung der beiden MOSFETs bestimmt werden.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauteil sowie auf ein Verfahren zur Messung seiner Temperatur, und insbesondere auf ein Hybrid-Halbleiterbauteil mit einem Leistungs-MOSFET-Halbleiterplättchen und einem Steuer- und Schutzschal­ tungs-Halbleiterplättchen sowie auf ein Verfahren zur Messung der Temperatur des Halbleiterbauteils und insbesondere des Leistungs-MOSFET-Halbleiterplättchens.
Bei einem derartigen Halbleiterbauteil ist ein integriertes Temperaturmeß- und Steuer- Halbleiterplättchen in dem gleichen Gehäuse angeordnet, wie das Leistungs-MOSFET- Halbleiterplättchen oder ein anderes Leistungs-Halbleiterbauteil mit MOS-Gate­ steuerung.
Die Ermittlung der Temperatur eines Halbleiterbauteils mit MOS-Gatesteuerung ist sowohl unter Einschwingbedingungen als auch im eingeschwungenen Zustand äußerst wünschenswert, damit ein hoher Grad an Betriebszuverlässigkeit des Bauteils erzielt wird. Als Beispiel kann das Halbleiterbauteil bei einer vorgegebenen Halbleiter­ plättchen-Temperatur abgeschaltet werden. Weiterhin kann ein Überstromschutz als eine Funktion der Halbleiterplättchen-Temperatur und der Zeit erreicht werden.
Obwohl Steuer- und Schutzschaltungen in das gleiche monolithische Halbleiter­ plättchen integriert werden können, wie das Leistungsbauteil, um eine direkte Tempe­ raturmessung des Leistungsbauteils zu ermöglichen, sind derartige monolithische Bauteile kompliziert und der Herstellungsvorgang der diskreten einfacheren Leistungs­ bauteile wird kompliziert. Weiterhin besteht eine geringere Flexibilität bei der Auswahl der Steuerfunktionen, die zusammen mit dem Leistungs-Halbleiterbauteil integriert werden.
Es ist daher wünschenswert, ein diskretes Leistungshalbleiterbauteil zusammen mit einem getrennten Halbleiterplättchen, das die Steuer- und Schutzfunktionen einschließt, in einem gemeinsamen Gehäuse anzuordnen. Durch die Trennung der Steuer- und Schutzfunktionen von dem Leistungshalbleiterbauteil ist jedoch die Temperaturmeßschaltung in einer Entfernung von dem Leistungshalbleiterbauteil befestigt oder zusammen mit dem Leistungshalbleiterbauteil auf einem gemeinsamen Substrat befestigt, das einen relativ hohen Wärmewiderstand aufweist. Diese Trennung oder der thermische Widerstand verhindert, daß die Temperaturmeßschaltung in einfacher Weise die Temperatur der Grenzschichten des Leistungshalbleiterbauteils bestimmt. Weiterhin behindern die Trennung und der thermische Widerstand die Bestimmung der Temperatur bei Einschwingvorgängen.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauteil bzw. ein Verfahren zu seiner Temperaturmessung zu schaffen, bei dem die Temperatur-Meßelemente in dem Steuer-Halbleiterplättchen in der Lage sind, genau und dynamisch die Temperatur des Leistungsbauteils zu bestimmen.
Diese Aufgabe wird durch die in den Patentansprüchen 1 bzw. 34 angegebenen Merk­ male gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
Erfindungsgemäß wird ein Leistungshalbleiterbauteil geschaffen, das gemeinsam mit einem Steuer- und Temperaturmeß- (oder Logik-)Halbleiterplättchen in einem gemein­ samen Gehäuse angeordnet ist, wobei das Steuer- und Temperaturmeß- Halbleiterplättchen in ein kleines Leistungs-Halbleiterplättchen integriert ist, das kleiner als das Haupt-Leistungs-Halbleiterplättchen ist, jedoch ein thermisches Ansprech­ verhalten hat, das gleich dem des Leistungsbauteils oder ähnlich zu diesem ist. Das kleinere Leistungs-Halbleiterbauteil erwärmt die Logikelemente in einem Ausmaß, das proportional zur Erwärmung des Haupt-Leistungsbauteils ist. Temperatursensoren sind in das kleinere Halbleiterplättchen eingefügt, um die Temperatur des kleineren Bauteils sowie die des Substrates zu messen, das sowohl das Haupt-Halbleiterplättchen als auch das kleinere Halbleiterplättchen trägt, und diese Temperatursensoren liefern Signale an die Logikschaltungen in dem kleineren Halbleiterplättchen.
Bei der Durchführung der Erfindung können die Halbleiterbauteile zusammen in einem gemeinsamen Bauteilgehäuse angeordnet werden, das aus einem leitenden Leiter­ rahmen besteht, der einen Haupt-Auflagebereich und Anschlußstifte aufweist, die von­ einander getrennt sind. Der Haupt-Auflagebereich ist elektrisch mit zumindest einem der Anschlußstifte gekoppelt. Ein Formgehäuse kapselt den Leiterrahmen ein, und die Anschlußstifte erstrecken sich über eine äußere Begrenzung des vom Gehäuses hinaus und stehen für einen externen Anschluß zur Verfügung. Erste und zweite Halbleiterplättchen, die gegenüberliegende Oberflächen aufweisen, die jeweilige Elektroden enthalten, sind auf dem Haupt-Auflagebereich befestigt. Das erste Halb­ leiterplättchen besteht aus einem ersten Halbleiterbauteil, wie z. B. einem üblichen diskreten Leistungs-MOSFET oder einem anderen Leistungsbauteil mit MOS- Gatesteuerung. Das zweite Halbleiterplättchen umfaßt ein zweites Halbleiterbauteil, das ebenfalls ein Leistungs-MOSFET oder ein anderes Leistungsbauteil mit MOS- Gatesteuerung sein kann, wobei in diesem Halbleiterplättchen die Temperatursensoren und Logikschaltungen integriert sind und das Halbleiterplättchen wesentlich kleiner als das erste Bauteil ist. Ein erster Temperatursensor ist auf dem zweiten Halbleiter­ plättchen benachbart zu dem zweiten Halbleiterbauteil angeordnet, und ein zweiter Temperatursensor ist auf dem zweiten Halbleiterplättchen in einer Entfernung von dem zweiten Halbleiterbauteil angeordnet. Eine der gegenüberliegenden Oberflächen jedes der ersten und zweiten Halbleiterplättchen ist auf dem Haupt-Auflagebereich angeordnet und steht mit diesem in thermischem Kontakt. Zumindest das erste Halb­ leiterplättchen steht außerdem in elektrischem Kontakt mit dem Haupt-Auflagebereich. Die ersten und zweiten Halbleiterplättchen sind mit seitlichem Abstand voneinander angeordnet. Die gegenüberliegenden Oberflächen der ersten und zweiten Halb­ leiterplättchen sind elektrisch mit jeweiligen Anschlußstiften sowie miteinander derart verbunden, daß die Halbleiterbauteile parallel geschaltet sind.
Gemäß dieser Ausführungsform dient das kleinere MOSFET-Bauteil als ein Temperaturmeß-MOSFET, der parallel zu dem Haupt-Leistungs-MOSFET geschaltet ist. Ein erster Temperatursensor ist entweder innerhalb oder in enger Nähe zu dem Meß-MOSFET angeordnet, um die Temperatur des Meß-MOSFET zu bestimmen. Ein zweiter Temperatursensor ist auf dem Steuer- und Temperaturmeß-Halbleiterplättchen an einer entfernten Position bezüglich der Temperaturmeß-MOSFET-Zellen angeordnet, so daß die Temperatur des Leiterrahmens gemessen werden kann. Das Verhältnis der Verlustleistung des Temperaturmeß-MOSFET zu der Verlustleistung des Leistungs-MOSFET ist bekannt, und aus diesem Verhältnis und den gemessenen Temperaturen kann die Temperatur des Leistungs-MOSFET bestimmt werden.
Die Temperatursensoren können aus mehrfachen identischen Sensorelementen bestehen, wie z. B. in Serie geschalteten Polysilizium-Dioden, um die Bestimmung des gemessenen Wertes zu vereinfachen.
Gemäß einem weiteren Gesichtspunkt der Erfindung wird die Temperatur des ersten Halbleiterbauteils des Halbleitergehäuses aus den Temperaturwerten bestimmt, die von den ersten und zweiten Temperatursensoren bestimmt werden.
Die vorliegende Erfindung bildet somit eine Form einer neuartigen "thermischen Spiegel"-Schaltung, die in einem gemeinsamen Gehäuse mit einem üblichen diskreten Leistungs-MOSFET-Halbleiterplättchen angeordnet ist.
Somit steuert ein Logik-Halbleiterplättchen, das mit einem Herstellungsverfahren mit zehn Masken hergestellt werden kann, ein diskretes Halbleiterplättchen, das mit Hilfe von vier Masken hergestellt wird und von der Art sein kann, wie sie in dem US-Patent 5 795 793 beschrieben ist. Das gelöste Problem entsteht dadurch, daß das Logik- Halbleiterplättchen und der diskrete FET unterschiedliche Werte von RDSON × Fläche aufweisen (beispielsweise 200 mΩ mm2 für das Logik-Halbleiterplättchen und 100 mΩ mm2 für den diskreten FET). Ein grundlegendes Konzept der Erfindung besteht darin, ein Ausgangssignal zu schaffen, das auf die Temperatur (TFET) des Haupt-FET in der folgenden Form bezogen ist:
TFET ≈ (K + 0.2)(TSENSE - TTAB) + TTAB
worin:
K = ein Technologiefaktor (das Verhältnis von RDSON × Fläche der zwei unterschiedlichen Technologien) ist. Der zusätzliche Faktor von 0,2 ergibt einen Ausgleich der lateralen Temperatur­ unterschiede in dem Logik-Halbleiterplättchen. Bei dem angegebenen Beispiel ist K gleich 2,0.
TSENSE = die von einem kleinen MOSFET in dem Logik-Halbleiterplättchen hervorgerufene Temperatur, die die Logik-Halbleiterplättchen- Temperatur erzeugt.
TTAB = die Temperatur der gemeinsamen Halterung der beiden Halb­ leiterplättchen ist.
Sobald TFET 150°C (oder irgendeine andere vorgegebene Temperatur) erreicht, wird der FET abgeschaltet.
Weitere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
Die Erfindung wird nunmehr ausführlicher in der folgenden ausführlichen Beschreibung unter Bezugnahme auf die Zeichnungen beschrieben, in denen:
Fig. 1 eine schematische Schnittansicht eines üblichen Bauteilgehäuses vom Typ TO220 ist, in dem das Haupt-Halbleiterplättchen und das Logik-Halbleiterplättchen der Erfindung befestigt werden können,
Fig. 2 eine schematische weggeschnittene Draufsicht eines Leiterrahmens mit einem daran befestigten Leistungs-MOSFET-Halbleiterplättchen und einem Logik- Halbleiterplättchen gemäß einer Ausführungsform der Erfindung ist, der in dem Gehäuse nach Fig. 1 untergebracht werden kann,
Fig. 3 eine Querschnittsansicht des Leiterrahmens und der beiden Halbleiter­ plättchen nach Fig. 2 ist,
Fig. 4 ein Schaltbild ist, das die in dem Halbleiterplättchen nach den Fig. 2 und 3 enthaltenen Schaltungen zeigt,
Fig. 5 ein Schaltbild ist, das eine Polysiliziumdioden-Ausführung für die Tempe­ ratursensoren des Logik-Halbleiterplättchens nach Fig. 2 zeigt,
Fig. 6 eine perspektivische Ansicht ist, die eine typische Anordnung der Tempe­ raturmeß-Polysiliziumdioden nach Fig. 5 innerhalb des MOSFET des Logik- Halbleiterplättchens zeigt.
Die vorliegende Erfindung ergibt ein neuartiges Halbleiterbauteil und ein Hybrid- Bauteilgehäuse, in dem ein Leistungs-MOSFET-Halbleiterplättchen zusammen mit einem Steuer- und Schutzschaltungs-Halbleiterplättchen angeordnet ist, das einen kleineren Temperaturmeß-MOSFET einschließt. Das Halbleiterbauteilgehäuse ist typischerweise ein Bauteilgehäuse vom Typ TO220, obwohl irgendwelche anderen Halbleiterbauteil-Gehäuseformen ebenfalls verwendet werden können.
Es wird zunächst auf Fig. 1 Bezug genommen, in der ein übliches TO220-Gehäuse 10 für die Oberflächenmontage in einer schematischen weggeschnittenen Seiten­ ansicht gezeigt ist. Eine untere Oberfläche eines Halbleiterplättchens 18, wie z. B. eines Leistungs-Halbleiterbauteils mit MOS-Gatesteuerung, ist mit einem metallischen Leiterrahmen-Auflagekissen 14 des Gehäuses verlötet, verklebt oder auf andere Weise an diesem angebracht. Das Auflagekissen oder die Auflagefläche 14 ergibt einen thermischen Kontakt mit dem Halbleiterplättchen 18 und kann einen elektrischen Anschluß an das Halbleiterbauteil ergeben. Ein oberer Anschluß, beispielsweise eine Source-Elektrode des Halbleiterplättchens 18, ist mit einem oder mehreren der Leiterrahmen-Anschlüsse 12 über Drahtkontaktierungsverbindungen 16 verbunden. Ein weiterer der Leiterrahmen-Anschlüsse, wie z. B. der Gate-Anschluß (der in Fig. 1 nicht gezeigt ist) ist über eine weitere (nicht gezeigte) Drahtkontaktierungsverbindung angeschlossen. Das Halbleiterplättchen 18 und ein Teil der Leiteranschlüsse 12 und der Platte 14 sind in einem Gehäusekörper eingekapselt, der typischerweise aus einem Kunstharz gebildet ist.
Die Fig. 2 und 3 zeigen ein Leistungs-MOSFET-Halbleiterplättchen und ein Logik- und Schutzschaltungs-Halbleiterplättchen, die intern auf einer gemeinsamen Auflagefläche eines Leiterrahmens befestigt sind.
Als nächstes wird auf die Fig. 2 und 3 Bezug genommen, in denen in schema­ tischer Weise ein Leiterrahmen gezeigt ist, dessen Leiterrahmen-Aufnahmefläche 14 innerhalb des Isoliergehäuses 10 liegt. Die Aufnahmefläche 14 weist eine einstückige Ausgangs-Drain-Leitung 20 auf, die ebenso wie die Source-Leitung 12 und die Eingangs-Steuerleitung 21 das Isoliergehäuse 10 durchdringt, um zum Anschluß in einer Drei-Anschlußstift-Geometrie zur Verfügung zu stehen. Ein Leistungs-MOSFET- Halbleiterplättchen 25 ist an der Auflagefläche 14 beispielsweise durch Verlöten befestigt.
Das MOSFET-Halbleiterplättchen 25 ist ein übliches diskretes Leistungs-MOSFET- Halbleiterplättchen mit vertikaler Leitung, wie z. B. das Halbleiterplättchen, das in dem US-Patent 5 008 725 gezeigt ist. Die untere Drain-Elektrode dieses Halbleiter­ plättchens ist mit der Auflagefläche 14 über eine Lotschicht 26 verlötet oder auf andere Weise elektrisch und thermisch verbunden (Fig. 3). Das Halbleiterplättchen 25 kann irgendeine andere Art von Halbleiterplättchen mit MOS-Gatesteuerung sein, das in einem Herstellungsverfahren mit einer verringerten Anzahl von Masken hergestellt wird, verglichen mit der Anzahl von Maskenschritten, die erforderlich sind, um ein Halbleiterplättchen mit Logikschaltungselementen herzustellen. Typischerweise kann das Halbleiterplättchen 25 eine Breite von 4,318 mm (170 tausendstel Zoll) und eine Länge von 4,699 mm (185 tausendstel Zoll) sowie eine Dicke von 250 µm bei einem Einschaltwiderstand von 10 Milliohm und einer Sperrspannung von ungefähr 50 Volt haben. Das Halbleiterplättchen 25 hat weiterhin eine obere Source-Elektrode 27 und eine Gate-Elektrode 28.
In der Vergangenheit wurden die Temperatur messende Logikschaltungen in das Halbleiterplättchen 25 zu Temperaturmeßzwecken integriert. Dies macht die Herstel­ lung des Haupt-Leistungs-Halbleiterplättchens 25 jedoch sehr kompliziert, weil viele zusätzliche Herstellungsschritte erforderlich sind, wodurch die Kosten vergrößert werden.
Gemäß einem Grundgedanken der Erfindung ist ein wesentlich kleineres Hilfs- MOSFET- oder Logik-Halbleiterplättchen 30 (das in manchen Fällen als FET- oder Logik-MOSFET bezeichnet wird) parallel zu dem Haupt-FET 25 geschaltet und enthält die erforderliche integrierte Temperaturüberwachungsschaltung und andere Steuer­ schaltungen, die zu Messung der Temperatur und zur Durchführung einer hierauf ansprechenden Steuerung des Haupt-MOSFET 25 erforderlich sind. Das Logik- Halbleiterplättchen 30 weist eine wesentlich geringere Fläche (ungefähr die halbe Fläche) als das Haupt-Halbleiterplättchen 25 auf. Es enthält eine untere Drain- Elektrode, die mit der leitenden Auflagefläche 14, beispielsweise durch einen leitenden Epoxy-Kleber, verklebt ist, und eine Haupt-Source-Elektrode 31. Das Halbleiterplätt­ chen 30 kann eine Fläche von 0,889 mm (35 tausendstel Zoll) × 2,54 mm (100 tausendstel Zoll) und eine Dicke von ungefähr 400 µm aufweisen. Der Leistungsabschnitt des Halbleiterplättchens 30 kann die gleiche Geometrie wie das Haupt-Halbleiterplättchens 25 verwenden. Das Logik-Halbleiterplättchen hat jedoch einen hierin integrierten Logikbereich 33, wie dies weiter unten anhand der Fig. 4, 5 und 6 beschrieben wird.
Die Source 27 des MOSFET 25 ist mit der Source 31 des Logik-Halbleiterplättchens an dem FET 30 über einen aus Gold bestehenden Calvin-Kontaktierungsdraht 40 verbunden, und die Gate-Elektrode 41 des Halbleiterplättchens 30 ist mit der Gate- Elektrode 28 des MOSFET 25 über eine aus Gold bestehende Kontaktierungsdraht­ verbindung 42 verbunden.
Aluminium-Kontaktierungsdrähte 43 verbinden die Source 27 mit der Source-Anschluß­ leitung 12, und die Eingangs-Anschlußleitung 21 ist mit dem Eingang der integrierten Schaltung 33 in dem Halbleiterplättchen 25 über einen Kontaktierungsdraht 44 verbunden.
Es ist somit zu erkennen, daß der Haupt-MOSFET 25 und der Logik-MQSFET 30 parallel geschaltet sind, und daß die Gate-Elektrode 28 des MOSFET 25 in Abhängig­ keit von dem Ausgangssignal der integrierten Schaltung 33 gesteuert wird.
Damit kann entsprechend einem ersten Merkmal der Erfindung der Temperaturmeß­ vorgang in dem kleineren Logik-MOSFET 30 durchgeführt werden, der sich im wesentlichen proportional zu dem parallel geschalteten Haupt-MOSFET 25 erwärmt, so daß der Haupt-MOSFET 25 abgeschaltet werden kann, wenn eine Zieltemperatur gemessen wird.
Es wurde festgestellt, daß der Logik-MOSFET 30 sich nur auf ungefähr 80% der Temperatur des Haupt-MOSFET 25 erwärmt, und zwar teilweise in Abhängigkeit von den Verfahren, die zur Herstellung der MOSFETs verwendet werden. Somit hängt die Größe des Produktes von RDSON × Halbleiterplättchen-Fläche für irgendeinen MOSFET von seinem Herstellungsverfahren ab. Die Größe RDSON × Fläche für das zur Herstel­ lung des MOSFET-Halbleiterplättchens 25 verwendete Verfahren (beispielsweise das Verfahren, das in dem US-Patent 5 795 793 beschrieben ist) beträgt 100 mΩ mm2, während diese Größe für das zur Herstellung des Logik-MOSFET 30 verwendete Verfahren (das SIV-Verfahren) 200 mΩ mm2 beträgt. Somit ist:
Gemäß einem weiteren Merkmal der Erfindung wird die gemessene Temperatur an dem Halbleiterplättchen 30 an der Position der integrierten Schaltung IC 33 (nach­ folgend die Temperatur TSENSE) so eingestellt, daß die Temperatur an der Kupferlasche 14 (nachfolgend TTAB) zu der Temperatur der Oberseite des Haupt-MOSFET 25 (nachfolgend TSENSE) durch die folgende Gleichung in Beziehung steht:
TFET ~ 2.2 (TSENSE - TTAB) + TTAB
Der Ausdruck "2.2" ist ein Technologiefaktor, bei dem das oben abgeleitete Verhältnis von 2 vergrößert wird, um die gemessene 80%ige Verringerung für das Logik- Halbleiterplättchen verglichen mit dem Haupt-Halbleiterplättchen zu berücksichtigen. Es wird angenommen, daß sich dieser Unterschied aufgrund des Unterschiedes des lateralen Temperaturgradienten in den zwei Halbleiterplättchen ergibt.
Fig. 4 ist ein Schaltbild der beiden MOSFETs 25 und 30, wobei die integrierte Schaltung 33 des MOSFET 30 in dem mit gestrichelten Linien umgebenen Block 33 gezeigt ist. Das Haupt-Leistungs-MOSFET-Halbleiterplättchen 25 weist die externen Anschlüsse 12 und 20 nach Fig. 2 und die Gate-Elektrode 28 auf. Die Drain- Elektrode 50 des MOSFET 30 ist über das Substrat 10 in Fig. 3 mit der Drain- Elektrode 20 des MOSFET 25 verbunden, und die Source-Elektrode 31 des Logik- MOSFET 30 ist mit der Source-Elektrode 12 des MOSFET 25 verbunden. Die Gate- Elektroden 28 und 41 sind ebenfalls miteinander verbunden.
Das Eingangssignal an den Steueranschluß 21 ist mit einem Anschluß eines Treibers 52 verbunden und durch eine Zener-Diode 51 geschützt. Der Ausgang des Treibers 52 ist mit dem Gate-Anschluß 41 und den Gate-Anschlüssen von Strommeßzellen 53 verbunden, die in einer Stromspiegelschaltung mit dem Hauptkörper der Bauteilzellen 54 angeordnet sind. Der Ausgang VSENSE ist dann mit einem Stromvergleicher 60 ver­ bunden, der ein Ausgangssignal an die integrierte Logikschaltung 61 erzeugt, die ein "Abschalt"-Signal an den Treiber 52 liefert, wenn der gemessene Strom irgendeinen vorgegebenen Wert übersteigt, wodurch die MOSFETs 25 und 30 abgeschaltet werden.
Die Temperatur-Sensorschaltung, die als eine Form eines "Temperaturspiegels" wirkt, hat zwei Temperaturquellen. TTAB 70, die die Temperatur der Lasche oder der Auflagefläche 14 ist, und TSENSE 71, die die Temperatur auf der Oberseite des MOSFET-Halbleiterplättchens 30 ist. Diese Temperatur kann beispielsweise durch Polysiliziumdioden gemessen werden, die in Fig. 6 gezeigt sind. Diese beiden Temperatursignale werden der integrierten Schaltung 73 zugeführt, die die Berechnung von TFET (des MOSFET 25) aus der vorstehend beschriebenen Gleichung durchführt:
TFET ≈ 2.2 (TSENSE - TTAB) + TTAB
Dieser gemessene Wert wird dann mit einer vorgegebenen Auslösetemperatur, beispielsweise 150°C, verglichen, und erzeugt ein Ausgangssignal an die Logik­ schaltung 61 in diesem Zustand, wodurch beide MOSFETs 25 und 30 abgeschaltet werden.
Fig. 5 zeigt eine Temperatursensorschaltung zur Erzeugung des Übertemperatur­ signals von der Schaltung 73. So sind in Fig. 5 die Dioden 82 und 84 Polysilizium­ dioden, die entfernt oder weit fort von dem MOSFET 30 und auf der Lasche 14 ange­ ordnet sind. Diese Dioden sind in Serie mit einer Stromquelle 83 angeschaltet. Ihr Durchlaßspannungsabfall steht in Beziehung zu der Temperatur der Lasche oder Auf­ lagefläche.
Die Dioden 86, 88 und 90 sind ebenfalls Polysiliziumdioden auf der Oberseite der Oberfläche des Bereiches 41 des MOSFET 30, jedoch isoliert hiervon (Fig. 6), und sie sind in Serie mit einer Stromquelle 85 geschaltet. Der Ausgang jeder Kette von Dioden ist mit den Anschlüssen des Operationsverstärkers 92 verbunden, dessen Aus­ gangssignal auf die Temperaturdifferenz (TSENSE - TTAB) bezogen ist. Dieses Signal wird dann in der Schaltung 73 weiterverarbeitet, um die Berechnung von TFET abzu­ schließen.
Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen hiervon beschrieben wurde, sind vielfältige Abänderungen und Modifikationen und andere Anwendungen für den Fachmann erkennbar. Die vorliegende Erfindung ist daher nicht durch die vorstehende Beschreibung sondern lediglich durch die beigefügten Ansprüche beschränkt.

Claims (42)

1. Halbleiterbauteil, das in einem Gehäuse (10) angeordnet ist, das einen leitenden Leiterrahmen mit einer Haupt-Auflagefläche (14) und ein Isoliergehäuse einschließt, dadurch gekennzeichnet, das das Halbleiterbauteil folgendes umfaßt:
ein erstes Halbleiterplättchen (25), das entgegegengesetzte Oberflächen auf­ weist, die jeweilige Elektroden enthalten, und das ein erstes Halbleiterbauteil bildet,
ein zweites Halbleiterplättchen (30), das entgegengesetzte Oberflächen aufweist, von denen zumindest eine zumindest eine Elektrode enthält, und das in einem Teil hiervon ein zweites Halbleiterbauteil enthält, das ein thermisches Ansprechverhalten aufweist, das dem des ersten Halbleiterbauteils entspricht,
einen ersten Temperatursensor, der auf dem zweiten Halbleiterplättchen (30) an einer Position benachbart zu dem zweiten Halbleiterbauteil angeordnet ist,
einen zweiten Temperatursensor, der auf dem zweiten Halbleiterplättchen an einer Position angeordnet ist, die weiter von dem zweiten Halbleiterbauteil entfernt ist, als der erste Temperatursensor,
wobei eine der entgegengesetzten Oberflächen jedes der ersten und zweiten Halbleiterplättchen auf der Haupt-Auflagefläche (14) im thermischen Kontakt mit dieser und in seitlichem Abstand voneinander angeordnet ist, wobei zumindest eine der entgegengesetzten Oberflächen des ersten Halbleiterplättchens (25) in elektrischem Kontakt mit der Haupt-Auflagefläche steht,
wobei die gegenüberliegenden der entgegengesetzten Oberflächen der ersten und zweiten Halbleiterplättchen (25, 30) elektrisch miteinander derart verbunden sind, daß die ersten und zweiten Halbleiterbauteile parallel miteinander verbunden sind.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter­ plättchen Halbleiterbauteile mit MOS-Gatesteuerung bilden.
3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß das erste Halbleiterplättchen einen ersten MOSFET mit einer Source-Elektrode und einer Gate- Elektrode bildet, die in der gegenüberliegenden der entgegengesetzten Oberflächen angeordnet sind, und daß die Oberfläche des ersten Halbleiterplättchens, die in Kontakt mit dem Haupt-Auflagebereich (14) steht, eine Drain-Elektrode ist.
4. Halbleiterbauteil nach Anspruch 3, bei dem das zweite Halbleiterplättchen (30) einen zweiten MOSFET mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode bildet, wobei zumindest die Source- und Gate-Elektroden in der gegen­ überliegenden der entgegengesetzten Oberfläche angeordnet sind, wobei die Source- Elektrode des zweiten MOSFET mit der Source-Elektrode des ersten MOSFET ver­ bunden ist und wobei die Gate-Elektrode des zweiten MOSFET mit der Gate-Elektrode des ersten MOSFET verbunden ist.
5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß das Gehäuse ein Gehäuse von der Bauart TO220 ist.
6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß die ersten und zweiten Temperatursensoren jeweils aus zumindest einer Polysiliziumdiode bestehen.
7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß die ersten und zweiten Temperatursensoren jeweils aus einer jeweiligen Vielzahl von in Serie geschalteten Polysiliziumdioden bestehen.
8. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der erste Temperatursensor in einem Graben angeordnet ist, der in dem zweiten Halbleiterplättchen ausgebildet ist.
9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der erste Temperatursensor die Temperatur des zweiten Halbleiter­ plättchens (30) mißt.
10. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß der zweite Temperatursensor die Temperatur der Haupt-Auflagefläche (14) mißt.
11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß das zweite Halbleiterplättchen (30) einen Eingangsanschluß (21) ein­ schließt.
12. Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, daß das zweite Halbleiterplättchen (30) eine Treiberschaltung (33) zum Einschalten und Ausschalten der ersten und zweiten Halbleiterplättchen (25, 30) als Funktion eines Eingangssignals einschließt, das dem Eingangsanschluß (21) zugeführt wird.
13. Halbleiterbauteil nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß das zweite Halbleiterplättchen (30) weiterhin eine Logikschaltung zur Bestimmung der Temperatur des ersten Halbleiterbauteils aus den ersten und zweiten Temperatur­ werten, die von den ersten bzw. zweiten Temperatursensoren gemessen werden, und zur Lieferung eines Steuersignals an die Treiberschaltung als eine Funktion der fest­ gestellten Temperatur des ersten Halbleiterplättchens umfaßt.
14. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß die Verlustleistung des zweiten Halbleiterbauteils kleiner als die des ersten Halbleiterbauteils ist.
15. Halbleiterbauteil mit einem leitenden Leiterrahmen, der eine Haupt-Auflagefläche (14) und eine Anzahl von Anschlußstiften (12, 21, 20) aufweist, die voneinander getrennt sind, wobei die Haupt-Auflagefläche elektrisch mit zumindest einem (20) der Anzahl von Anschlußstiften gekoppelt ist, gekennzeichnet durch:
ein erstes Halbleiterplättchen (25), das entgegengesetzte Oberflächen aufweist, die jeweilige Elektroden enthalten, und das ein erstes Halbleiterbauteil enthält,
ein zweites Halbleiterplättchen (30), das entgegengesetzte Oberflächen aufweist, von denen zumindest eine zumindest eine Elektrode enthält, und das ein zweites Halbleiterbauteil mit einem thermischen Ansprechverhalten bildet, das dem des ersten Halbleiterbauteils entspricht, wobei ein erster Temperatursensor auf dem zweiten Halbleiterplättchen (30) zumindest benachbart zu dem zweiten Halbleiterbauteil ange­ ordnet ist und ein zweiter Temperatursensor auf dem zweiten Halbleiterplättchen entfernt von dem zweiten Halbleiterbauteil angeordnet ist,
wobei eine der entgegengesetzten Oberflächen jedes der ersten und zweiten Halbleiterplättchen (25, 30) auf der Haupt-Auflagefläche (14) und in thermischem Kontakt mit dieser und mit seitlichem Abstand voneinander angeordnet ist, wobei die eine der entgegengesetzten Oberflächen des ersten Halbleiterplättchens (25) in elektrischem Kontakt mit der Haupt-Auflageflächen (14) steht,
wobei die gegenüberliegenden der entgegengesetzten Oberflächen der ersten und zweiten Halbleiterplättchen (25, 30) elektrisch mit jeweiligen der Anschlußstifte (12, 21) und miteinander derart verbunden sind, daß die ersten und zweiten Halbleiter­ bauteile parallel geschaltet sind, und
ein Formgehäuse zum Einkapseln des Leiterrahmens und des ersten und des zweiten Halbleiterplättchens (25, 30) und der Kontaktierungsdrähte (40, 42, 43, 44),
wobei sich die Anschlußstifte (12, 20, 21) über eine Außenkante des Formge­ häuses (10) hinaus erstrecken und für einen externen Anschluß zur Verfügung stehen.
16. Halbleiterbauteil nach Anspruch 15, dadurch gekennzeichnet, daß die Halbleiter­ plättchen (25, 30) zumindest jeweilige Halbleiterbauteile mit MOS-Steuerung ein­ schließen.
17. Halbleiterbauteil nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß das erste Halbleiterbauteil mit MOS-Gatesteuerung ein erster MOSFET mit einer Source- Elektrode und einer Gate-Elektrode ist, die in der gegenüberliegenden der entgegen­ gesetzten Oberflächen angeordnet sind, und daß die Oberfläche des ersten Halbleiter­ plättchens, die im Kontakt mit der Haupt-Auflagefläche (14) steht, die Drain-Elektrode ist, wobei die Source-Elektrode des ersten MOSFET mit einem entsprechenden (12) der Anschlußstifte verbunden ist.
18. Halbleiterbauteil nach einem der Ansprüche 15-17, dadurch gekennzeichnet, daß das zweite Halbleiterbauteil mit MOS-Gatesteuerung einen zweiten MOSFET mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode einschließt, daß zumindest die Source- und Gate-Elektroden in der gegenüberliegenden der entgegen­ gesetzten Oberflächen angeordnet sind, daß die Source-Elektrode des zweiten MOSFET mit der Source-Elektrode des ersten MOSFET verbunden ist, und daß die Gate-Elektrode des zweiten MOSFET mit der Gate-Elektrode des ersten MOSFET verbunden ist.
19. Halbleiterbauteil nach einem der Ansprüche 15-18, dadurch gekennzeichnet, daß die Anzahl von Stiften (12, 20, 21) zumindest einen ersten Anschlußstift (20), der einstückig mit der Haupt-Auflageflächen (14) ausgebildet ist und sich von einer Kante hiervon erstreckt, und zumindest zwei zweite Anschlußstifte (12, 21) einschließt, die von der Haupt-Auflagefläche (14) getrennt sind.
20. Halbleiterbauteil nach Anspruch 19, dadurch gekennzeichnet, daß die zweiten Anschlußstifte (12, 21) entlang der Kante der Haupt-Auflagefläche (14) angeordnet sind, der den ersten Anschlußstift (20) enthält.
21. Halbleiterbauteil nach Anspruch 20, dadurch gekennzeichnet, daß das Form­ gehäuse (10) ein Gehäuse von der TO220-Bauart bildet.
22. Halbleiterbauteil nach einem der Ansprüche 19-21, dadurch gekennzeichnet, daß zumindest einer der zweiten Anschlußstifte elektrisch mit dem ersten Halbleiter­ plättchen (25) verbunden ist, und daß ein weiterer der zweiten Anschlußstifte elektrisch mit dem zweiten Halbleiterplättchen (30) verbunden ist.
23. Halbleiterbauteil nach einem der Ansprüche 19-22, dadurch gekennzeichnet, daß das zweite Halbleiterplättchen (30) einen Eingangsanschluß aufweist, der elektrisch mit einem jeweiligen (21) der Anschlußstifte verbunden ist.
24. Halbleiterbauteil nach Anspruch 23, dadurch gekennzeichnet, daß das zweite Halbleiterplättchen (30) eine Treiberschaltung (52) zum Ein- und Ausschalten der ersten und zweiten Halbleiterplättchen (25, 30) als Funktion eines Eingangssignals einschließt, das dem Eingangsanschluß (21) zugeführt wird.
25. Halbleiterbauteil nach Anspruch 24, dadurch gekennzeichnet, daß das zweite Halbleiterplättchen (30) weiterhin eine Logikschaltung (60, 73) zur Bestimmung der Temperatur des ersten Halbleiterplättchens (25) aus den ersten und zweiten Tempe­ raturwerten, die von dem ersten bzw. zweiten Temperatursensor gemessen werden, und zur Lieferung eines Steuersignals an die Treiberschaltung (52) als Funktion der ermittelten Temperatur des ersten Halbleiterplättchens (25) aufweist.
26. Integriertes Schaltungsbauteil, das in einem Halbleiterplättchen ausgebildet ist, das entgegengesetzte Oberflächen aufweist, von denen zumindest eine eine Elektrode enthält, dadurch gekennzeichnet, daß das integrierte Schaltungsbateil folgendes umfaßt:
ein Halbleiterbauteil mit MOS-Gatesteuerung
einen ersten Temperatursensor, der auf dem Halbleiterplättchen benachbart zu dem Halbleiterbauteil mit MOS-Gatesteuerung angeordnet ist, um die Temperatur des Halbleiterbauteils mit MOS-Gatesteuerung zu messen, und
einen zweiten Temperatursensor, der auf dem Halbleiterplättchen in Entfernung von dem Halbleiterbauteil mit MOS-Gatesteuerung angeordnet ist, um die Temperatur eines Substrates zu messen, auf dem das Halbleiterplättchen befestigt ist.
27. Schaltungsbauteil nach Anspruch 26, dadurch gekennzeichnet, daß das Halb­ leiterbauteil mit MOS-Gatesteuerung ein MOSFET mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode ist, und daß zumindest die Source-Elektrode und die Gate-Elektrode des MOSFET in einer der entgegengesetzten Oberflächen des Halbleiterplättchens ausgebildet sind.
28. Schaltungsbauteil nach Anspruch 27, dadurch gekennzeichnet, daß die ersten und zweiten Temperatursensoren jeweils aus zumindest einer Polysiliziumdiode bestehen.
29. Schaltungsbauteil nach Anspruch 26, dadurch gekennzeichnet, daß die ersten und zweiten Temperatursensoren jeweils aus einer jeweiligen Vielzahl von in Serie geschalteten Polysiliziumdioden bestehen.
30. Halbleiterbauteil nach einem der Ansprüche 26-29, dadurch gekennzeichnet, daß der erste Temperatursensor in einem Graben angeordnet ist, der in dem Halbleiter­ bauteil mit MOS-Gatesteuerung angeordnet ist.
31. Schaltungsbauteil nach einem der Ansprüche 26-30, dadurch gekennzeichnet, daß die eine Oberfläche des Halbleiterplättchens einen Eingangsanschluß einschließt.
32. Schaltungsbauteil nach Anspruch 31, dadurch gekennzeichnet, daß das Halb­ leiterplättchen eine Treiberschaltung zum Ein- und Ausschalten zumindest des genannten Halbleiterbauteils mit MOS-Gatesteuerung als Funktion eines Eingangs­ signals einschließt, das dem Eingangsanschluß zugeführt wird.
33. Schaltungsbauteil nach Anspruch 32, gekennzeichnet durch eine Logikschaltung zur Bestimmung der Temperatur eines entfernt angeordneten zweiten Halbleiter­ bauteils mit MOS-Gatesteuerung aus ersten und zweiten Temperaturwerten, die von dem ersten bzw. zweiten Temperatursensor gemessen werden, und zur Lieferung eines Steuersignals an die Treiberschaltung als eine Funktion der ermittelten Tempe­ ratur des weiteren Halbleiterbauteils mit MOS-Gatesteuerung, wobei das Halbleiter­ bauteil mit MOS-Gatesteuerung und das entfernt angeordnete zweite Halbleiterbauteil mit MOS-Gatesteuerung auf einem gemeinsamen thermisch leitenden Substrat (14) angeordnet sind.
34. Verfahren zur Bestimmung der Temperatur eines ersten Halbleiterbauteils, das in einem Bauteilgehäuse angeordnet ist, das aus einem leitenden Leiterrahmen mit einer Haupt-Auflagefläche besteht, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte umfaßt:
Anordnen eines ersten Halbleiterplättchens auf der Haupt-Auflagefläche, wobei das erste Halbleiterplättchen entgegengesetzte Oberflächen aufweist, die jeweilige Elektroden enthalten, derart, daß eine der entgegengesetzten Oberflächen des ersten Halbleiterplättchens auf der Haupt-Auflagenfläche angeordnet ist und mit dieser in elektrischen und thermischen Kontakt steht, wobei das erste Halbleiterplättchen das erste Halbleiterbauteil bildet, und
Anordnen eines zweiten Halbleiterplättchens auf der Haupt-Auflagefläche, wobei das zweite Halbleiterplättchen entgegengesetzte Oberflächen aufweist, von denen zumindest eine zumindest eine Elektrode enthält, derart, daß eine der entgegengesetzten Oberflächen des zweiten Halbleiterplättchens auf der Haupt- Auflagefläche angeordnet ist, mit dieser in thermischem Kontakt steht und mit Abstand von dem ersten Halbleiterplättchen angeordnet ist, wobei das zweite Halbleiterplättchen ein zweites Halbleiterbauteil bildet, das ein thermisches Ansprech­ verhalten aufweist, das dem des ersten Halbleiterbauteils entspricht, wobei ein erster Temperatursensor auf dem zweiten Halbleiterplättchen zumindest benachbart zu dem zweiten Halbleiterbauteil angeordnet ist und ein zweiter Temperatursensor auf dem zweiten Halbleiterplättchen entfernt von dem zweiten Halbleiterbauteil mit MOS- Gatesteuerung angeordnet ist,
elektrisches Verbinden der gegenüberliegenden der entgegengesetzten Ober­ flächen der ersten und zweiten Halbleiterplättchen miteinander derart, daß die ersten und zweiten Halbleiterbauteile parallel geschaltet sind,
Bestimmen eines ersten Temperaturwertes, der die Temperatur des zweiten Halbleiterbauteils mit MOS-Gatesteuerung darstellt, unter Verwendung des ersten Temperatursensors,
Bestimmen eines zweiten Temperaturwertes, der die Temperatur der Haupt- Auflagefläche darstellt, unter Verwendung des zweiten Temperatursensors, und
Bestimmen der Temperatur des ersten Halbleiterbauteils mit MOS-Gatesteuerung aus den ersten und zweiten Temperaturwerten.
35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Halbleiterbauteile Halbleiterbauteile mit MOS-Gatesteuerung sind.
36. Verfahren nach Anspruch 34 oder 35, dadurch gekennzeichnet, daß das erste Halbleiterbauteil mit MOS-Gatesteuerung ein erster MOSFET mit einer Source- Elektrode und einer Gate-Elektrode ist, die in der gegenüberliegenden der entgegen­ gesetzten Oberflächen angeordnet sind, und daß die Oberfläche des ersten Halbleiterplättchens, die mit der Haupt-Auflagefläche in Kontakt steht, die Drain- Elektrode ist.
37. Verfahren nach Anspruch 36, dadurch gekennzeichnet, daß das zweite Halbleiterbauteil mit MOS-Gatesteuerung ein zweiter MOSFET mit einer Source- Elektrode, einer Drain-Elektrode und einer Gate-Elektrode ist, daß zumindest die Source- und Gate-Elektroden in der gegenüberliegenden der entgegengesetzten Ober­ flächen angeordnet sind, daß die Source-Elektrode des zweiten MOSFET mit der Source-Elektrode des ersten MOSFET verbunden ist, und daß die Gate-Elektrode des zweiten MOSFET mit der Gate-Elektrode des ersten MOSFET verbunden ist.
38. Verfahren nach einem der Ansprüche 34-37, dadurch gekennzeichnet, daß die ersten und zweiten Temperatursensoren jeweils aus einer jeweiligen Vielzahl von in Serie geschalteten Polysiliziumdioden gebildet sind.
39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß die ersten und zweiten Temperaturwerte jeweils durch die Addition von jeweiligen Werten bestimmt werden, die von jeder der Vielzahl von in Serie geschalteten Dioden bestimmt werden.
40. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Verlustleistung des zweiten Halbleiterbauteils mit MOS-Gatesteuerung kleiner als die des ersten Halbleiterbauteils mit MOS-Gatesteuerung ist.
41. Verfahren nach einem der Ansprüche 34-40, dadurch gekennzeichnet, daß die Verlustleistung des zweiten Halbleiterbauteils mit MOS-Gatesteuerung ungefähr halb so groß ist wie die des ersten Halbleiterbauteils mit MOSFET-Halbleiterbauteil- Gatesteuerung.
42. Verfahren nach einem der Ansprüche 34-41, dadurch gekennzeichnet, daß die Temperatur des ersten Halbleiterbauteils mit MOS-Gatesteuerung weiterhin durch das Verhältnis der Verlustleistung des zweiten Halbleiterbauteils mit MOS-Gatesteuerung zur Verlustleistung des ersten Halbleiterbauteils mit MOS-Gatesteuerung bestimmt wird.
DE10031115A 1999-06-25 2000-06-26 Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur Withdrawn DE10031115A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/344,704 US6137165A (en) 1999-06-25 1999-06-25 Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET

Publications (1)

Publication Number Publication Date
DE10031115A1 true DE10031115A1 (de) 2001-01-25

Family

ID=23351649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10031115A Withdrawn DE10031115A1 (de) 1999-06-25 2000-06-26 Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur

Country Status (3)

Country Link
US (2) US6137165A (de)
JP (1) JP2001015655A (de)
DE (1) DE10031115A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705637B2 (en) 2008-09-29 2010-04-27 Infineon Technologies Ag Semiconductor switch and method for operating a semiconductor switch
DE102010029147A1 (de) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102008045722B4 (de) * 2007-12-25 2011-12-01 Mitsubishi Electric Corp. Temperaturerfassungssystem
DE102013211841A1 (de) * 2013-06-21 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Bestimmen einer Temperatur eines optoelektronischen Halbleiterchips und optoelektronisches Bauelement
DE102015223470A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Halbleiterbauelement mit einem Substrat und einem ersten Temperaturmesselement sowie Verfahren zum Bestimmen eines durch ein Halbleiterbauelement fließenden Stromes sowie Steuergerät für ein Fahrzeug

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061062B2 (en) * 1999-07-01 2006-06-13 Gateway Inc. Integrated circuit with unified input device, microprocessor and display systems
US6525372B2 (en) 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches
DE60217478D1 (en) * 2001-03-28 2007-02-22 Koninkl Philips Electronics Nv Sychrongleichrichter
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
DE10149774A1 (de) * 2001-10-09 2003-04-24 Bosch Gmbh Robert Verfahren zum Verpacken von elektronischen Baugruppen und Mehrfachchipverpackung
US20040094828A1 (en) * 2002-01-16 2004-05-20 Delphi Technologies, Inc. Double-sided multi-chip circuit component
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US7197075B2 (en) * 2002-08-22 2007-03-27 Hiroshi Akimoto Method and system for video sequence real-time motion compensated temporal upsampling
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US6781352B2 (en) 2002-12-16 2004-08-24 International Rectifer Corporation One cycle control continuous conduction mode PFC boost converter integrated circuit with integrated power switch and boost converter
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP3989417B2 (ja) * 2003-07-28 2007-10-10 シャープ株式会社 電源用デバイス
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP4357344B2 (ja) * 2004-04-16 2009-11-04 株式会社ルネサステクノロジ 半導体装置
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
US20050280133A1 (en) * 2004-06-21 2005-12-22 Alpha & Omega Semiconductor Multiple device package
US7406397B2 (en) 2004-09-02 2008-07-29 International Business Machines Corporation Self heating monitor for SiGe and SOI CMOS devices
US7839201B2 (en) * 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
US7468874B1 (en) 2005-11-08 2008-12-23 Yazaki North America, Inc. Protection circuit for digital power module
JP2008171940A (ja) * 2007-01-10 2008-07-24 Advics:Kk 負荷駆動装置
US7798703B2 (en) * 2007-05-09 2010-09-21 Infineon Technologies Ag Apparatus and method for measuring local surface temperature of semiconductor device
JP2009158605A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd 半導体装置
US7683693B2 (en) * 2008-04-10 2010-03-23 Fairchild Semiconductor Corporation Hot swap controller with zero loaded charge pump
JP5381480B2 (ja) * 2009-08-10 2014-01-08 日本電気株式会社 電子装置および電子装置の製造方法
JP4985810B2 (ja) * 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US8896131B2 (en) 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
US9030054B2 (en) 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
US8847385B2 (en) 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8648473B2 (en) 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
CN105359268B (zh) * 2013-07-03 2018-07-17 罗森伯格高频技术有限及两合公司 高带宽互连所用的隔热结构
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP6345930B2 (ja) * 2013-12-26 2018-06-20 ローム株式会社 半導体装置およびその設計方法
US9263421B2 (en) 2014-02-28 2016-02-16 Infineon Technologies Ag Semiconductor device having multiple chips mounted to a carrier
DE102015221123A1 (de) * 2015-10-29 2017-05-04 Bayerische Motoren Werke Aktiengesellschaft Bedienelement
IT201600131871A1 (it) * 2016-12-28 2018-06-28 St Microelectronics Srl Dispositivo sensore di corrente integrato e relativo dispositivo elettronico
CN108962885A (zh) * 2018-07-27 2018-12-07 广州华微电子有限公司 一种带检测与保护功能的半导体功率器件
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
US10833668B2 (en) 2019-03-07 2020-11-10 Analog Devices International Unlimited Company Integrated and distributed over temperature protection for power management switches
CN112151513A (zh) 2019-06-27 2020-12-29 恩智浦美国有限公司 功率管芯封装
US11658101B2 (en) * 2021-03-31 2023-05-23 Texas Instruments Incorporated Isolated temperature sensor device package
US11774296B2 (en) 2021-11-11 2023-10-03 Alpha And Omega Semiconductor International Lp Method and circuit for sensing MOSFET temperature for load switch application
US11621215B1 (en) * 2021-11-30 2023-04-04 Texas Instruments Incorporated Semiconductor device package with isolated semiconductor die and electric field curtailment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
US4645951A (en) * 1983-08-31 1987-02-24 Hitachi, Ltd. Semiconductor integrated circuit having a C-MOS internal logic block and an output buffer for providing ECL level signals
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US4779161A (en) * 1986-01-22 1988-10-18 Ge Company Multi-driver integrated circuit
JPS6382952A (ja) * 1986-09-23 1988-04-13 室井　一雄 飲料容器
JPS648754A (en) * 1987-06-30 1989-01-12 Matsushita Electric Ind Co Ltd Telephone set having automatic outgoing function
JPH01122367A (ja) * 1987-11-04 1989-05-15 Nec Corp スイッチング電源回路
JPH03230395A (ja) * 1990-02-02 1991-10-14 Hitachi Ltd スタティック型ｒａｍ
US5072195A (en) * 1990-04-05 1991-12-10 Gazelle Microcircuits, Inc. Phase-locked loop with clamped voltage-controlled oscillator
DE4122653C2 (de) * 1991-07-09 1996-04-11 Daimler Benz Ag Steuerbare Halbleiterschalteinrichtung mit integrierter Strombegrenzung und Übertemperaturabschaltung
US5245222A (en) * 1992-02-28 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method and apparatus for buffering electrical signals
JP3633062B2 (ja) * 1994-12-22 2005-03-30 株式会社デンソー 研磨方法および研磨装置
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008045722B4 (de) * 2007-12-25 2011-12-01 Mitsubishi Electric Corp. Temperaturerfassungssystem
US8602645B2 (en) 2007-12-25 2013-12-10 Mitsubishi Electric Corporation Temperature detection system
US7705637B2 (en) 2008-09-29 2010-04-27 Infineon Technologies Ag Semiconductor switch and method for operating a semiconductor switch
DE102010029147A1 (de) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102010029147B4 (de) * 2010-05-20 2012-04-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
US9010999B2 (en) 2010-05-20 2015-04-21 Semikron Elektronik Gmbh & Co., Kg Method for determining the temperature of a power semiconductor
DE102013211841A1 (de) * 2013-06-21 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Bestimmen einer Temperatur eines optoelektronischen Halbleiterchips und optoelektronisches Bauelement
DE102015223470A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Halbleiterbauelement mit einem Substrat und einem ersten Temperaturmesselement sowie Verfahren zum Bestimmen eines durch ein Halbleiterbauelement fließenden Stromes sowie Steuergerät für ein Fahrzeug

Also Published As

Publication number Publication date
JP2001015655A (ja) 2001-01-19
US6137165A (en) 2000-10-24
US6300146B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE10351761B4 (de) Sensor für eine dynamische Grösse
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69110939T2 (de) Halbleiterbauelement, dessen Ausgangscharakteristiken durch Trimmen in Funktion angepasst werden können.
DE3851741T2 (de) Drahtverbindungen und elektrische kontakte einer integrierten schaltungsanordnung.
DE112013007361B4 (de) Halbleitervorrichtung
DE102016111248B4 (de) Leistungspackage mit integriertem Magnetfeldsensor
DE3887849T2 (de) Integrierte Schaltungspackung.
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE102012211924B4 (de) Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes
DE102006041575A1 (de) Halbleitervorrichtung
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102011076651B4 (de) Stromregelung mit thermisch gepaarten Widerständen
DE102015108412A1 (de) Integrierter Temperatursensor
DE10204200A1 (de) Leistungsmodul
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
DE102014103513B4 (de) Schaltungsanordnung und verfahren zum betreiben eines analog-digital-wandlers
DE69224264T2 (de) Schutzschaltung auf einem Leiter einer Leistungsanordnung
DE69330303T2 (de) Halbleiteranordnung mit einem Schutzelement und Verfahren zu ihrer Herstellung
DE102018113005B4 (de) Magnetischer stromsensor
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE60217059T2 (de) Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee