DE69600945T2 - Arrangement für integrierte Kreise und Methode zur Montierung davon - Google Patents

Arrangement für integrierte Kreise und Methode zur Montierung davon

Info

Publication number
DE69600945T2
DE69600945T2 DE69600945T DE69600945T DE69600945T2 DE 69600945 T2 DE69600945 T2 DE 69600945T2 DE 69600945 T DE69600945 T DE 69600945T DE 69600945 T DE69600945 T DE 69600945T DE 69600945 T2 DE69600945 T2 DE 69600945T2
Authority
DE
Germany
Prior art keywords
circuit
integrated circuit
heat
arrangement according
support element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69600945T
Other languages
English (en)
Other versions
DE69600945D1 (de
Inventor
Anders 431 50 Moelndal Fagerholt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of DE69600945D1 publication Critical patent/DE69600945D1/de
Publication of DE69600945T2 publication Critical patent/DE69600945T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

    TECHNISCHES GEBIET:
  • Die vorliegende Erfindung betrifft eine Anordnung für integrierte Schaltungen, wobei diese Schaltungen auf einem Halterungselement (1) positioniert sind. Das Halterungselement haltert Verbindungen zwischen Komponenten in einer elektrischen Schaltung. Das Halterungselement ist mit einer Einrichtung versehen, die Wärme von einer IC-Schaltung wegleitet. Die vorliegende Erfindung betrifft auch ein Verfahren zum Anbringen von IC-Schaltungen auf einem derartigen Halterungselement.
    • HINTERGRUND DER ERFINDUNG:
  • Die Größe von heutigen integrierten Schaltungen hat zugenommen, während gleichzeitig die Anzahl von Verbindungen zu den Schaltungen ebenfalls zugenommen hat. Die Signalgeschwindigkeit hat auch zugenommen, was bedeutet, daß größere Schwierigkeiten bezüglich der Paketierung, der Kühlung und der Verbindung der integrierten Schaltungen in solcher Weise, die für die Technologie integrierter Schaltungen geeignet ist, bestehen.
  • Ein Verfahren zum Erzeugen einer Verbindungseinrichtung mit einem höheren Integrationsgrad besteht darin, sogenannte Multichip-Module (MCM) zu verwenden.
  • Viele verschiedene Arten von MCMs sind für verschiedene Produkte entwickelt worden. Die meisten dieser Arten haben gemeinsam, daß IC-Chips und passive Komponenten an einem Halterungselement angebracht werden, das ein Leitungsmuster aufweist, das für die Verbindung vorgesehen ist, und daß sie mit Hilfe einer geeigneten Technik, beispielsweise einer Drahtbondierung, einer TAB-Bondierung (bandautomatisiertes Bondieren), einer "flip-chip"-Technologie, eines Lötvorgangs oder eines Klebevorgangs verbunden werden. Das Multichip-Modul kann zum Schutz gegenüber der Umgebung und für die Kühlung in Paketen verpackt werden, die aus Plastik, Keramik oder Metall gebildet sind.
  • Verschiedene Arten von Multichip-Modulen existieren, beispielsweise ein MCM-L-Modul (L = laminiert), wobei es sich um einen Multichip-Modul auf Grundlage der entwickelten PCB-Technik handelt. Um das gewünschte Leitungsmuster zu erzeugen, wird ein polymerisches metallisiertes Material geätzt, und um eine Mehrschichtstruktur zu erzeugen, werden mehrere Platten aufgeschichtet bzw. laminiert. Löcher für Pfade werden gebildet, bevor und nachdem eine Laminierung ausgeführt wird.
  • Ferner existiert ein MCM-C-Modul (C = "Keramik"), das zum Erzeugen des Mehrschicht-Halterungselements auf unterschiedlichen gemeinsam gesinterten, keramischen, Mehrschichttechnologien basiert. Die Leitungsmuster werden normalerweise in einer Dickschichttechnik ausgeführt.
  • Ferner existiert ein MCM-D-Modul, wobei D für "abgelagert" steht und wobei eine Dünnschichttechnologie verwendet wird, um das Leitungsmuster zu erzeugen. Das Basismaterial kann Silizium sein; entweder keramisch oder polymerisch. Um eine Mehrschichtstruktur zu erzeugen, gibt es viele verschiedene Materialien, die als Isolatoren verwendet werden können, beispielsweise Polyimid oder Siliziumdioxid oder möglicherweise Siliziumnitrid. Außerdem gibt es Kombinationen von verschiedenen Techniken.
  • MCM-Module mit integrierten digitalen und/oder Mikrowellenschaltungen weisen oft große Probleme bezüglich der Kühlung und der Behandlung des Energieverlustes auf. Eine Integration in einem MCM-Modul bedeutet, daß die IC-Einrichtungen näher aneinanderrücken und dies erhöht die Energieverlust gerechnet pro Einheitsfläche. Die IC-Schaltungen selbst werden immer größer und die Gesamtverluste für die IC-Schaltung werden oft groß, und zwar trotz der Tatsache, daß der Energieverlust pro Transistor abnimmt. In vielen Anwendungen nimmt auch die Taktfrequenz und die Signalgeschwindigkeit zu, was auch zu dem Problem bezüglich der Kühlung beiträgt.
  • Ferner hat die Größe des IC-Chips von wenigen Quadratmillimetern bis zu mehreren hundert Quadratmillimeter zugenommen, und es kann nun mehrere hundert Ein- und Ausgänge umfassen. In einem typischen MCM-Modul ist es erwünscht, daß 25-60% der Fläche des Halterungselements mit dem IC oder den Komponenten bedeckt ist. Wegen großer Chips, einer großen Anzahl von Verbindungen, Beschränkungen in der Anzahl von Leitungsschichten, einer Musterauflösung, der Größe des Pfads und dem Wunsch, das Modul klein zu halten, ist es schwierig, für das Layout von sämtlichen Leiterbahnen ausreichend Platz zu erhalten.
  • Ein weiteres Problem bezüglich der MCM-Module besteht darin, sicherstellen zu können, daß die eingebauten IC-Chips ohne Sprünge sind. Sehr oft können verkapselte Komponenten vor ihrer Anbringung an der PCB-Platine vollständig getestet werden. Jedoch ist dies schwierig mit einem Chip auszuführen, der nicht angebracht ist (insbesondere bei hohen Signalgeschwindigkeiten und mit einer effektiven Kühlung). Es kann schwierig sein, Tests, eine Fehlererfassung und Reparaturen des MCM-Moduls auszuführen, und wenn ungeeignete Chips in die angebrachte Einrichtung integriert werden, kann dies teuer sein. Die Zuführung von Chips, deren Funktion garantiert wird (bekannte gute Auswahl oder Known Good Die, KGD) ist beschränkt, und dies stellt ein Problem dar.
  • Ferner ist die thermische Leitfähigkeit für die meisten Halterungsmaterialien viel kleiner als diejenige von Metallen und anderen Materialien, die für Kühleinrichtungen verwendet werden. Mit Hinsicht auf Anwendungen mit einem hohen Energieverbrauch, gibt es wenige Strategien, die oft verwendet werden, um eine Kühlung der Chips zu erreichen, die besser als diejenige ist, die von dem leitenden Material zur Verfügung gestellt wird. Eine Lösung besteht darin, "thermische Pfade" vorzusehen, was bedeutet, daß ein Satz von Löchern (die mit einem leitenden Material gefüllt sind) unter die integrierte Schaltung positioniert wird, und daß die Wärme, die erzeugt wird, an den Boden des Halterungselements heruntergeleitet wird, wo ein Kühlelement (oder ein Chassis) die Wärme an die Umgebung ableiten kann. Ein anderes Verfahren besteht darin, ein Loch in dem Halterungsmaterial selbst zu bilden, und die Anbringung direkt an einem leitenden oder einem nicht-leitenden Kühlelement durchzuführen, das an dem Halterungselement angebracht ist. Eine dritte Alternative besteht darin, den Chip (die integrierte Schaltung) in solcher Weise anzubringen, daß er umgedreht ist (z. B. "flip chip", "bump" ("Kugel") oder invertiertes TAB), und eine Kühleinrichtung an den "Boden" des Chips anzubringen.
  • Die Verwendung von thermischen Pfaden oder Löchern in dem Halterungselement bedeutet, daß ein sehr begrenzter Raum für das Leitungsmuster vorhanden sein wird, das nur die "Pfade" zwischen den Chips verwenden kann. Die klassischen Verfahren zum Lösen dieses Problems bestehen darin, die Größe des Moduls, die Anzahl von leitenden Schichten zu erhöhen und ferner die Anzahl von Chips in dem MCM-Modul zu verkleinern. Jedoch führt dies zu einem verringerten Integrationsgrad und außerdem zu höheren Kosten.
  • Aus der US-A-5 297 006 ist ferner ein dreidimensionales Multichip-Modul bekannt.
    • ZUSAMMENFASSUNG DER ERFINDUNG:
  • Eine Hauptaufgabe der vorliegenden Erfindung besteht darin, die voranstehend erwähnten Probleme zu lösen und eine Anordnung und ein Verfahren bereitzustellen, die einen hohen Integrationsgrad ermöglichen, während noch der Raum für das Leitungsmuster aufrechterhalten wird.
  • Diese Aufgabe wird durch eine Anordnung gemäß der vorliegenden Erfindung nach Anspruch 1 gelöst. Die Anordnung ist durch eine elektrische Verbindungskomponente gekennzeichnet, die ein elektrisches Schaltungsmuster enthält und von dem Halterungselement gehaltert wird und die IC-Schaltung auf einer ihrer Seiten überbrückt. Auf der gegenüberliegenden Seite davon ist ein Wärmeleiter in dem Halterungselement angeordnet.
  • Die Aufgabe wird auch durch ein Verfahren gemäß der vorliegenden Erfindung wie im Anspruch 7 definiert gelöst. Demzufolge wird die IC-Schaltung an einem Wärmeleiter angebracht und damit verbunden. Danach wird die IC-Schaltung getestet, bevor die abschließende Verbindung stattfindet. Diesbezüglich ist eine elektrische Verbindungskomponente, die die IC-Schaltung überbrückt, auf dem Halterungselement angebracht.
  • Mit Hilfe der Erfindung ist es möglich, IC-Schaltungen an einem Material mit einer ausreichenden Wärmeleitfähigkeit und/oder einem ausreichenden thermischen Ausdehnungskoeffizienten anzubringen - selbst wenn der Träger des Leitungsmusters diesbezüglich nicht angepaßt ist - ohne die Möglichkeiten zur Herstellung von Verbindungen beträchtlich zu verschlechtern. Gleichzeitig ermöglicht die Erfindung eine Integration eines Schutzes der IC-Schaltungen gegenüber der Umgebung, wobei alles von einem mechanischen Schutz bis zu einem hermetischen Schutz abgedeckt wird.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN:
  • Einzelheiten der Erfindung werden nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In den Zeichnungen zeigen:
  • Fig. 1 einen Querschnitt der Einrichtung gemäß der vorliegenden Erfindung in einer ersten
  • Ausführungsform;
  • Fig. 2 eine Ansicht von oben der Einrichtung gemäß Fig. 1;
  • Fig. 3 einen Querschnitt der Einrichtung gemäß der zweiten Ausführungsform; wobei
  • Fig. 4 eine Ansicht der Einrichtung gemäß Fig. 3 von oben ist.
    • BEVORZUGTE AUSFÜHRUNGSFORM:
  • Gemäß der ersten Ausführungsform der Anordnung gemäß der vorliegenden Erfindung umfaßt die Anordnung, wie in Fig. 1 gezeigt, ein Halterungselement 1, auf dessen Unterseite eine wärmeabsorbierende Einrichtung 2 angeordnet ist. Eine wärmeleitende Einrichtung 4 ist in einer Ausnehmung 3 des Halterungselements 1 positioniert. Die wärmeleitende Einrichtung 1 ist bezüglich der Wärmeleitfähigkeit und/oder bezüglich des technischen Ausdehnungskoeffizienten vis-ä-vis dem Halbleiterchip optimiert.
  • Eine integrierte Schaltung, eine IC-Schaltung 5, ist auf der oberen Seite des Halterungselements 1 positioniert. Die integrierte Schaltung 5 ist mit Verbindungszuleitungen 6 versehen, die die elektrischen Schaltungen auf der integrierten Schaltung mit Leitungsmustern 7 auf dem Halterungselement 1 verbinden.
  • Die Grundlage für die Idee hinter der Erfindung besteht darin, das Gebiet unterhalb der integrierten Schaltung 5 (mit einem hohen Energieverlust) zum Kühlen/Anpassen des Ausdehnungskoeffizienten zu verwenden und bestimmte Teile des Leitungsmuster von anderen Teilen des Leitungsmusters zu trennen und eine Verbindungskomponente 8 zu bilden, die auf der angebrachten IC-Schaltung angebracht ist.
  • In dieser Weise kann das Material der Verbindungskomponente 8 gewählt und optimiert werden, ohne dessen thermische Leitfähigkeit berücksichtigen zu müssen. Anstelle davon ist es möglich, das Gebiet unterhalb der IC-Schaltung 5 oder der IC-Schaltungen für eine Kühlung etc. zu optimieren. Der Wärmeleiter 4 in der Ausnehmung 3 kann durch einen massiven Körper mit einem Material, welches eine hervorragende Wärmeleitfähigkeit aufweist - beispielsweise ein geeignetes Metall - gebildet werden, oder er kann durch Kühlstäbe oder thermische Pfade gebildet werden.
  • Das Halterungselement 1 haltert Komponenten, die in der elektrischen Schaltung enthalten sind, in der die IC-Schaltung 5 oder die IC-Schaltungen enthalten sind, zusammen mit den erforderlichen Verbindungen. Das Halterungselement kann aus einem elektrisch isolierenden Rahmenmaterial mit Leitungsmuster gebildet sein, die in einer Schicht oder mehreren Schichten unter Verwendung einer herkömmlichen Technik angeordnet sind. Das Rahmenmaterial des Halterungselements ist vorzugsweise irgendeine Art von polymerischem Material. Die Verbindungskomponente 8 kann grundlegend das gleiche Design wie das Halterungselement in einer oder mehreren Schichten mit einem elektrisch isolierenden Rahmen aufweisen. Mit Hilfe der Verbindungskomponente wird das Leitungsmuster - das ansonsten · in dem Halterungselement unterhalb der IC-Schaltung 5 angeordnet werden würde - somit an eine Stelle über der IC-Schaltung transportiert. Wie sich aus der Ausführungsform gemäß Fig. 1 ergibt ist die Verbindungskomponente 8 mechanisch frei von einem Kontakt mit der IC-Schaltung und wird direkt durch das Halterungselement 7 gehaltert, wodurch es eine brückenartige Struktur aufweist, bei der das Leitungsmuster 9 über der IC-Schaltung und das Verbindungsgebiet auf wenigstens zwei Seitenabschnitten 10, 11 verläuft, die in dem ersten Beispiel der Ausführungsform nach unten geneigt sind und von dem unteren Teil 12 des Halterungselements 1 gehaltert werden. Somit bilden die Seitenabschnitte 10, 11 Halterungsbeine für das Leitungsmuster 9 und haltern eine große Anzahl von Leitern, wie sich aus der Draufsicht gemäß Fig. 2 entnehmen läßt. Die Seitenabschnitte 10, 11 können um die IC-Schaltung herum verlaufen, wodurch sie die IC-Schaltung vollständig einschließen, die aufgrunddessen mechanisch höchstgeschützt wird. Die Verkapselung, die dadurch erhalten wird, kann als eine elektrische oder magnetische Abschirmung oder lediglich als physikalischer Schutz ausgeführt werden. Eine Verbindungskomponente dieser Art kann in vorteilhafter Weise mit Hilfe einer TAB-Technik ausgeführt werden.
  • Die Fig. 3 und 4 zeigen eine modifizierte Ausführungsform, beispielsweise in Keramiken, wobei die Verbindungskomponente 8' auch eine oder mehrere diskrete Komponenten 13 haltert, beispielsweise Kondensatoren, Widerstände etc. In diesem Fall weist die Verbindungskomponente 8' ein anderes Design auf, das transversal positionierte Seitenabschnitte 10', 11' aufweist, und möglicherweise ein hermetisch abschließendes Gebiet 14 in dem Gebiet, das das Halterungselement 1 kontaktiert.
  • In beiden Ausführungsformen ist die Verbindungskomponente so ausgelegt, daß sie eine Umfangskante 15, 15' aufweist, mit einer großen Anzahl von Verbindungspunkten, die für die Verbindung zwischen dem Leitungsmuster des Halterungselements und dem Leiter der Verbindungskomponente vorgesehen sind. Ein Bondungsmittel stellt die mechanische Befestigung der Verbindungskomponente 8, 8' an dem Halterungselement 1 sicher, sollten die elektrischen Verbindungen selbst nicht einen ausreichenden Widerstand aufweisen.
  • Mit Hilfe einer Verteilung - in einer Weise, die sich zum Testen eignet - von Verbindungen, Testpunkten und leitenden Pfaden zwischen dem Halterungselement 1 und der Verbindungskomponente 8 kann eine neue Vorgehensweise zum Testen von IC-Chips realisiert werden. Das Prinzip ist folgendermaßen.
  • Komponenten, der Chip und die Kühleinrichtung werden an dem Halterungselement 1 angebracht und damit verbunden. Indem die Verbindungskomponente 8 nicht angebracht wird, können Teile der IC-Schaltung von dem Rest des Moduls (während eines Tests) elektrisch getrennt gehalten werden und die Verbindungspunkte können verwendet werden, um Stimulierungssignale zu verbinden (beispielsweise mit Hilfe einer Prüfspitzenkarte) und um Ausgangssignale von der Schaltung zu lesen. Jedoch können eine Kühlung, Versorgungsspannungen, Taktsignale und andere kritische Signale in einer Weise verbunden werden, die für die Konstruktion normal ist. Mehrere IC-Einrichtungen können zusammen getestet werden.
  • In dieser Stufe ist es relativ einfach, ein IC auszutauschen, sollte es nicht funktionieren. Wenn sämtliche Chips von Interesse getestet worden sind - entweder jeder von diesen getrennt oder in kleineren Gruppen - können die Verbindungskomponenten angebracht und verbunden werden und das vervollständigte Modul kann getestet werden.
  • Es ist nun viel einfacher, ein fertiggestelltes Modul zu testen, da nun nur die internen Verbindungen in dem Modul getestet und eine Steuerung ausgeführt werden muß, um sicherzustellen, daß während des Prozesses kein Chip gebrochen worden ist.
  • Diese Vorgehensweise zum Testen erlaubt eine Messung von denjenigen Parametern, die wegen verschiedener Gründe auf einem (Halbleiter) Wafer oder auf einem Chip nicht gemessen werden können und die deshalb von dem Halbleiterhersteller nicht gesteuert werden können.
  • Die Erfindung ist nicht auf die Ausführungsformen beschränkt, die voranstehend beschrieben und in den Zeichnungen gezeigt sind, sondern sie kann innerhalb des Umfangs der beigefügten Ansprüche verändert werden. Zum Beispiel kann eine einzelne Verbindungskomponente zwei oder mehr IC-Schaltungen überbrücken.

Claims (7)

1. Anordnung für integrierte Schaltungen (5), die auf einem Halterungselement (1) positioniert sind, das mit einer Anzahl von Verbindungen Zwischenkomponenten in einer elektrischen Schaltung versehen ist, wobei das Halterungselement mit einer wärmeleitenden Einrichtung (2, 4) versehen ist, die von wenigstens einer integrierten Schaltung Wärme wegleitet, dadurch gekennzeichnet, daß
wenigstens ein Teil der benötigten Verbindungspfade in dem Bereich der integrierten Schaltung (5) in der Form einer Verbindungskomponente (8) angeordnet ist, die durch das Halterungselement gehaltert wird, und die integrierte Schaltung auf einer ihrer Seiten überbrückt, und daß ein Abschnitt des Halterungselements auf der gegenüberliegenden Seite der integrierten Schaltung mit einem Wärmeleiter (4) versehen ist, der einen Teil der wärmeleitenden Einrichtung bildet.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Abschnitt des Halterungselements (1) durch eine oder mehrere Ausnehmungen (3) in dem Halterungselement gebildet ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausnehmung (3) in dem Halterungselement eine Durch-Ausnehmung ist, und mit einem Körper eines höchst wärmeleitenden Materials gefüllt ist, und daß dieser Körper mit einem Kühlelement verbunden ist.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungskomponente (8) die integrierte Schaltung verkapselt.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verkapselung die Schaltung hermetisch einschließt.
6. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verkapselung eine elektrische Abschirmung der integrierten Schaltung bildet.
7. Verfahren zum Anbringen von integrierten Schaltungen (5) auf einem Halterungselement (1), welches eine Anzahl von Verbindungen zwischen Komponenten in einer elektrischen Schaltung umfaßt, gekennzeichnet durch die folgenden Schritte:
mechanisches Anbringen der integrierten Schaltung auf dem Halterungselement, einschließlich einer Verbindung mit einem Wärmeleiter (4);
Testen der integrierten Schaltung mittels einer Verbindung von Testsignalen von einer Testvorrichtung mit der integrierten Schaltung, während wenigstens einige Teile der Schaltung von den anderen Teilen der Schaltung elektrisch getrennt gehalten werden;
elektrisches Abschließen der Verbindung der integrierten Schaltung mit den anderen Teilen der Schaltung mittels einer Anbringung einer Verbindungskomponente (8) auf dem Halterungselement, wobei die Verbindungskomponente die integrierte Schaltung überbrückt.
DE69600945T 1995-02-16 1996-02-14 Arrangement für integrierte Kreise und Methode zur Montierung davon Expired - Fee Related DE69600945T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9500558A SE515416C2 (sv) 1995-02-16 1995-02-16 Anordning vid integrerade kretsar, och metod för dess montering

Publications (2)

Publication Number Publication Date
DE69600945D1 DE69600945D1 (de) 1998-12-17
DE69600945T2 true DE69600945T2 (de) 1999-06-10

Family

ID=20397233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69600945T Expired - Fee Related DE69600945T2 (de) 1995-02-16 1996-02-14 Arrangement für integrierte Kreise und Methode zur Montierung davon

Country Status (3)

Country Link
EP (1) EP0741507B1 (de)
DE (1) DE69600945T2 (de)
SE (1) SE515416C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19859739A1 (de) * 1998-12-23 2000-07-06 Bosch Gmbh Robert Kühlvorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
SE515416C2 (sv) 2001-07-30
SE9500558D0 (sv) 1995-02-16
EP0741507A1 (de) 1996-11-06
SE9500558L (sv) 1996-08-17
EP0741507B1 (de) 1998-11-11
DE69600945D1 (de) 1998-12-17

Similar Documents

Publication Publication Date Title
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2554965C2 (de)
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE3026183C2 (de)
DE69414291T2 (de) Eine Halbleiteranordnung und Packung
DE69433736T2 (de) Mehrchipmodul
DE2359152C2 (de)
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
EP0022176B1 (de) Modul für Schaltungschips
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE69711772T2 (de) Packungsstruktur für Multichip-Module
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE69518935T2 (de) Halbleiterpackung
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE3887849T2 (de) Integrierte Schaltungspackung.
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee