DE102011087149B4 - Halbleitervorrichtung und Verfahren, um sie zu testen - Google Patents

Halbleitervorrichtung und Verfahren, um sie zu testen Download PDF

Info

Publication number
DE102011087149B4
DE102011087149B4 DE102011087149.7A DE102011087149A DE102011087149B4 DE 102011087149 B4 DE102011087149 B4 DE 102011087149B4 DE 102011087149 A DE102011087149 A DE 102011087149A DE 102011087149 B4 DE102011087149 B4 DE 102011087149B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
load
semiconductor device
detection element
load detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011087149.7A
Other languages
English (en)
Other versions
DE102011087149A1 (de
Inventor
Atsushi Narazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011087149A1 publication Critical patent/DE102011087149A1/de
Application granted granted Critical
Publication of DE102011087149B4 publication Critical patent/DE102011087149B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/0047—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes measuring forces due to residual stresses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Halbleitervorrichtung, die umfasst: einen Halbleiterchip (1) mit einer Steuerelektrode (5); und ein Belastungsdetektionselement (7), das auf einer Oberfläche des Halbleiterchips (1) angeordnet ist und ein Piezowiderstandselement (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) umfasst, dessen Widerstand sich in Reaktion auf eine auf die Oberfläche des Halbleiterchips (1) aufgebrachte Belastung ändert, wobei das Belastungsdetektionselement (7) eine auf die Oberfläche aufgebrachte Belastung durch Detektieren einer Veränderung des Widerstandes des Piezowiderstandselements (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) mittels Überwachung der Änderung des Widerstandswerts des Piezowiderstandselements detektiert, wobei die Halbleitervorrichtung ein Steuersignal, das an die Steuerelektrode (5) angelegt werden soll, in Reaktion auf die durch das Belastungsdetektionselement (7) detektierte Belastung steuert.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Testen der Halbleitervorrichtung.
  • JP 2005-322 781 A offenbart eine Halbleitervorrichtung mit einem Halbleiterchip, der eine Mehrzahl von Stromdetektionszellen und eine Steuerschaltung aufweist. Die Stromdetektionszellen sind in der Nähe des Zentrums und des äußeren Rands des Halbleiterchips angeordnet. Die Steuerschaltung führt eine Schutzmaßnahme durch, wenn der Durchschnittswert der detektierten Ströme größer ist als ein vorbestimmter Wert.
  • JP S61-248 482 A beschreibt einen Halbleiter-Belastungsdetektor mit einem Substrat, einer Isolationsschicht aus einem halbisolierenden Polysilizium auf dem Substrat, einem Belastungsdetektionselement aus einer Siliziumschicht auf der Isolationsschicht, einem Schutzfilm aus einem halbisolierenden Polysilizium, der das Belastungsdetektionselement und die Isolationsschicht bedeckt, und mit einer Elektrode. Auf dem Substrat kann eine Mehrzahl von Belastungsdetektionselementen ausgebildet sein.
  • Leistungsvorrichtungen, die als Leistungshalbleiterelemente funktionieren, wurden als kontaktlose Schalter zum Steuern von Leistung mit hoher Kapazität in Inverterschaltungen von elektrischen Haushaltsgeräten wie z. B. Klimaanlagen, Kühlschränken und Waschmaschinen, für die eine Energieeinsparung vorangetrieben wurde, angewendet. Diese Leistungsvorrichtungen wurden auch für die Motorsteuerung von elektrischen Zügen wie z. B. der Hochgeschwindigkeitszüge und U-Bahnzüge angewendet. In den letzten Jahren wurden diese Leistungsvorrichtungen in einem breiteren Bereich von Gebieten insbesondere in Anbetracht der Umwelt auf der Erde angewendet und wurden als jene zum Steuern von Invertern und Umsetzern von Hybridfahrzeugen, die Elektrizität und Kraftmaschinen in Kombination verwenden, und als Umsetzer für Photovoltaikleistungserzeugung und Windkrafterzeugung verwendet. Ein Halbleiterchip mit diesen Leistungsvorrichtungen ist beispielsweise in JP 2005-322 781 A offenbart.
  • Eine Technik zum Verringern der Dicke eines Halbleiterchips wird hauptsächlich verwendet, um die elektrischen Charakteristiken des Halbleiterchips zu verbessern. Die Dickenverringerung eines Halbleiterchips führt jedoch zu Schwankungen der in der Ebene des Halbleiterchips aufgebrachten Belastung und diese Schwankungen machen die Ungleichmäßigkeit der elektrischen Charakteristiken in der Ebene schwerwiegender. Die schwerwiegende Ungleichmäßigkeit der elektrischen Charakteristiken verursacht, dass teilweise ein großer Strom im Halbleiterchip fließt. Somit wird Wärme mit einem hohen Heizwert in dem Teil erzeugt, in dem der große Strom fließt, was zu einer Befürchtung einer verkürzten Lebensdauer der Halbleitervorrichtung führt. Es war auch unmöglich festzustellen, ob eine Qualitätsverschlechterung, die während eines Hochtemperaturlagertests oder während eines Leistungszyklustests hervorgerufen wird, an einer Belastung oder an einem Ausfall während der Herstellung von Chips liegt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technik zu schaffen, die in der Lage ist, den teilweisen Fluss eines großen Stroms in einem Halbleiterchip zu unterdrücken, und in der Lage ist, den Einfluss, der durch eine während eines Tests erzeugte Belastung ausgeübt wird, zu beseitigen.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 11 gelöst.
  • Die vorliegende Erfindung ist für eine Halbleitervorrichtung mit einem Halbleiterchip mit einer Steuerelektrode und einem Belastungsdetektionselement, das auf einer Oberfläche des Halbleiterchips angeordnet ist und die auf die Oberfläche aufgebrachte Belastung detektiert, bestimmt. Die Detektion der Belastung erfolgt mittels Überwachung der Änderung des Widerstandswerts eines Piezowiderstandselements des Belastungsdetektionselements, dessen Widerstand sich in Reaktion auf eine auf die Oberfläche des Halbleiterchips aufgebrachte Belastung ändert. Die Halbleitervorrichtung steuert ein an die Steuerelektrode anzulegendes Steuersignal in Reaktion auf die durch das Belastungsdetektionselement detektierte Belastung.
  • Das Gatesignal eines Schaltelements wird in Reaktion auf die Belastung des Halbleiterchips, die durch das Belastungsdetektionselement detektiert wird, gesteuert. Dies unterdrückt den Fluss eines großen Stroms in einem Teil des Halbleiterchips, auf den eine hohe Belastung aufgebracht wird. Folglich wird Wärme mit einem hohen Heizwert in diesem Teil nicht erzeugt, was zu einer verlängerten Lebensdauer der Halbleitervorrichtung führt.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen besser ersichtlich.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer ersten bevorzugten Ausführungsform vorgesehen ist;
  • 2 die Struktur eines Piezowiderstandselements;
  • 3 eine Erläuterung einer Beziehung zwischen einer auf ein Piezowiderstandselement aufgebrachten Belastung und der Änderungsrate des Widerstandswerts des Piezowiderstandselements;
  • 4A und 4B jeweils die Schaltungsstruktur der Halbleitervorrichtung der ersten bevorzugten Ausführungsform;
  • 5 eine Draufsicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer zweiten bevorzugten Ausführungsform vorgesehen ist;
  • 6A und 6B jeweils die Schaltungsstruktur der Halbleitervorrichtung der zweiten bevorzugten Ausführungsform;
  • 7 die Widerstandstypen eines Piezowiderstandselements und die Widerstandskoeffizienten davon in Zusammenhang miteinander;
  • 8 und 9 jeweils eine Schnittansicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer vierten bevorzugten Ausführungsform vorgesehen ist;
  • 10 eine Erläuterung einer Beziehung zwischen dem Widerstandswert eines Piezowiderstandselements mit einer Diffusionsschicht und der Temperatur;
  • 11 eine Erläuterung einer Beziehung zwischen dem Widerstandswert eines Piezowiderstandselements mit einer Polysiliziumschicht und der Temperatur;
  • 12 eine Draufsicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer fünften bevorzugten Ausführungsform vorgesehen ist;
  • 13 eine Schnittansicht der Struktur einer Halbleitervorrichtung einer sechsten bevorzugten Ausführungsform;
  • 14 die auf einen Halbleiterchip aufgebrachte Belastung;
  • 15 eine Draufsicht eines Wafers, der mit einem Halbleiterchip einer siebten bevorzugten Ausführungsform versehen ist;
  • 16 eine Erläuterung einer Beziehung zwischen der auf einen Halbleiterchip aufgebrachten Belastung und der Temperatur;
  • 17A und 17B jeweils eine Verteilungsabbildung, die die Größe der auf einen Halbleiterchip aufgebrachten Belastung zeigt;
  • 18 wie die Belastung die elektrischen Charakteristiken eines Halbleiterchips beeinflusst; und
  • 19 eine Erläuterung einer Beziehung zwischen Veränderungen der elektrischen Charakteristiken und einer Änderung des Werts eines zwischen einem Kollektor und einem Emitter fließenden Stroms.
  • <Erste bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung, die mit einer Halbleitervorrichtung einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung verwandt ist (nachstehend ”verwandte Halbleitervorrichtung” genannt), wird vor der Beschreibung der Halbleitervorrichtung der ersten bevorzugten Ausführungsform beschrieben. Die verwandte Halbleitervorrichtung umfasst einen Halbleiterchip mit einem typischen verlustarmen IGBT (Bipolartransistor mit isoliertem Gate) zum Steuern eines großen Stroms. Der IGBT umfasst Gate- und Emitterelektroden, die auf der Vorderseite eines Wafers, der zu einem Halbleiterchip werden soll, angeordnet sind, und eine Kollektorelektrode auf der Rückseite des Wafers.
  • Die Operation des im Allgemeinen verwendeten IGBT während seines Einschaltens wird als nächstes beschrieben. Wenn eine positive Spannung mit einem ausreichenden Pegel (beispielsweise +15 V) zwischen dem Gate und dem Emitter angelegt wird, wird ein MOSFET auf der vorderen Oberfläche, der den IGBT bildet, eingeschaltet. Dann wird eine Vorspannung in Durchlassrichtung zwischen einer P+-Schicht nahe dem Kollektor und einer N–-Schicht einer Driftschicht, die näher an der vorderen Oberfläche als die P+-Schicht liegt, angelegt, wodurch positive Löcher von der P+-Schicht in die N–-Schicht injiziert werden. Elektronen in derselben Anzahl wie jener der positiven Ladungen der positiven Löcher, die in die N–-Schicht injiziert werden, sammeln sich in der N–-Driftschicht an. Dies verringert den Widerstand der N–-Driftschicht (erzeugt eine Leitfähigkeitsmodulation), wodurch der IGBT eingeschaltet wird, um einen Stromfluss zu ermöglichen.
  • Nachstehend wird die Operation des IGBT während seines Ausschaltens beschrieben. Das Anlegen einer Spannung, die niedriger ist als die vorstehend erwähnte positive Spannung, zwischen dem Gate und dem Emitter, schaltet den vorstehend erwähnten MOSFET aus. Dann stoppt die Injektion von positiven Löchern von der P+-Schicht nahe dem Kollektor, wodurch die N–-Driftschicht verarmt wird. Positive Löcher, die bereits injiziert sind, bewegen sich zum Emitter, wodurch der IGBT ausgeschaltet wird, so dass ein Strom unterbrochen wird.
  • Die vorstehend erwähnte Verringerung des Widerstandes der N–-Driftschicht (Leitfähigkeitsmodulation) während des Durchlasszustandes bedeutet eine Widerstandsverringerung der Vorrichtung und eine zu diesem Zeitpunkt zwischen dem Kollektor und dem Emitter angelegte Spannung wird ”Durchlassspannung” oder ”VCE(sat)” genannt.
  • Durch restliche positive Löcher wird ein Strom fließen lassen, wenn der IGBT vom eingeschalteten Zustand auf den ausgeschalteten Zustand umgeschaltet wird, was vorstehend beschrieben ist. Dieser Stromfluss ist nutzloser Leistungsverbrauch, der Schaltverlust genannt wird. Wenn positive Löcher und Elektronen (sie können gemeinsam ”Ladungsträger” genannt werden) für die Widerstandsverringerung des IGBT in größeren Mengen in die N–-Driftschicht injiziert werden, erhöht sich somit der Schaltverlust aufgrund von restlichen Ladungsträgern, wenn der IGBT ausgeschaltet wird. Dies bedeutet, dass ein Kompromiss zwischen der Verringerung der Durchlassspannung und der Verringerung des Schaltverlusts besteht.
  • Um solche Kompromisseigenschaften zu verbessern, können Transistorzellen mit höherer Dichte im Halbleiterchip angeordnet werden, indem eine Technik für feinere Maßstäbe verwendet wird, oder in der verwandten Halbleitervorrichtung kann die Dicke des Halbleiterchips (des Halbleitersubstrats) verringert werden. Spezifisch verringert die Verringerung der Dicke des Halbleiterchips einen Widerstand (Durchlassspannung) zwischen dem Kollektor und dem Emitter, wodurch es möglich gemacht wird, den Verlust während der Leitung von Elektrizität zu verringern.
  • Folglich ist die Dickenverringerung eines Halbleiterchips (Halbleitersubstrats) erwünscht, um den Verlust während der Leitung von Elektrizität zu verringern und die elektrischen Charakteristiken zu verbessern. Das Verdünnen des Halbleiterchips erhöht jedoch die Belastung, die im Halbleiterchip während eines Prozesses zur Montage des Halbleiterchips in einem Baustein, während des Lötens nach der Montage und während der Versiegelung mit einer Harzform erzeugt wird. Dies ist beispielsweise in ”Mechanical stress dependence of power device electrical characteristics” (S. 31–36, ausgegeben 2006), bereitgestellt von einer Gesellschaft für die gemeinsame Studie des Insititute of Electrical Engineers, erörtert. Folglich beeinflusst die Belastung der Halbleiterchips die elektrischen Charakteristiken des Halbleiterchips erheblich.
  • 16 zeigt die Belastung, die auf einen Halbleiterchip aufgebracht wird, nachdem das Löten während der Montage durchgeführt wurde. Wie in 16 gezeigt, ist die auf den Halbleiterchip aufgebrachte Belastung bei 250°C null, wenn der Halbleiterchip auf einer Basisplatte zur Montage angeordnet wird und Lötmittel geschmolzen wird. Die Belastung (hier Druckbelastung) nimmt jedoch zu, wenn das Lötmittel abgekühlt und verfestigt wird.
  • 17A und 17B sind jeweils eine Verteilungsabbildung, die durch Analysieren der Größe der Belastung durch Simulation erhalten wird, die auf einen Halbleiterchip aufgebracht wird, nachdem er Löten unterzogen wurde. 17B zeigt eine Belastungsverteilung in einem Viertel des Halbleiterchips oben links, das einer der Teile des quadratischen (rechteckigen) Halbleiterchips ist (17A), der vertikal und horizontal unterteilt ist. Das heißt, unten rechts in 17B entspricht einem zentralen Abschnitt des Halbleiterchips und die darauf aufgebrachte Belastung ist in Form von Linien mit konstantem Druck gezeigt. Wie in dieser Ansicht gezeigt, wird die Belastung nicht gleichmäßig in der Ebene des Halbleiterchips aufgebracht. Die Belastung (hier Druckbelastung) wird im zentralen Abschnitt des Halbleiterchips am höchsten und nimmt in Richtung eines Umfangsabschnitts des Halbleiterchips ab. Obwohl nicht gezeigt, ist die Belastungsverteilung in einem Viertel des Halbleiterchips in den anderen Teilen (oberer rechter Teil, unter linker Teil und unterer rechter Teil) dieselbe.
  • 18 zeigt, wie sich die Belastung auf die elektrischen Charakteristiken eines Halbleiterchips auswirkt. Aus 18 ist zu sehen, dass das Aufbringen einer Belastung von beispielsweise etwa 500 MPa auf den Halbleiterchip verursacht, dass die Durchlassspannung des Halbleiters um 3% oder mehr schwankt.
  • 19 zeigt, wie der Wert eines Stroms, der zwischen dem Kollektor und dem Emitter eines Halbleiterchips fließt, sich in Reaktion auf Schwankungen der Durchlassspannung ändert. Aus 19 ist beispielsweise zu sehen, dass, während ein Strom von 150 A in einem IGBT in einem zentralen Abschnitt des Halbleiterchips fließt, auf den eine hohe Druckbelastung aufgebracht wird, ein Strom von nur 130 A in einem IGBT in einem Umfangsabschnitt des Halbleiterchips fließt, auf den eine niedrige Druckbelastung aufgebracht wird.
  • Wie vorstehend beschrieben, führt die Dickenverringerung eines Halbleiterchips zum Aufbringen einer hohen Belastung auf einen zentralen Abschnitt des Halbleiterchips, was Veränderungen der Belastung in der Ebene des Halbleiterchips breiter macht. Dies kann zu einem breiteren Bereich von Schwankungen der Durchlassspannung in der Ebene des Halbleiterchips führen. Schwankungen der Belastung führen nicht nur zur Änderung der Durchlassspannung, sondern auch zur Änderung der Gateschwellenspannung (Vth). Eine solche Ungleichmäßigkeit der elektrischen Charakteristiken (Durchlassspannung, Gateschwellenspannung) in der Ebene des Halbleiterchips verursacht, dass teilweise ein großer Strom im Halbleiterchip fließt. Somit wird Wärme mit hohem Heizwert in dem Teil erzeugt, in dem der große Strom fließt, was zu einer Befürchtung einer verkürzten Lebensdauer einer Halbleitervorrichtung führt. Die Halbleitervorrichtung der ersten bevorzugten Ausführungsform, die nachstehend im Einzelnen beschrieben wird, kann die vorstehend erwähnten Probleme lösen.
  • 1 ist eine Draufsicht der Struktur eines Halbleiterchips, der in der Halbleitervorrichtung der ersten bevorzugten Ausführungsform der vorliegenden Erfindung vorgesehen ist. Die Halbleitervorrichtung umfasst einen Halbleiterchip 1 mit einer Gateelektrode 5, die als Steuerelektrode funktioniert, die in 1 gezeigt ist. Für die zweckmäßige Beschreibung ist der Halbleiterchip 1 als einen IGBT mit der Gateelektrode 5 umfassend gezeigt.
  • Der Halbleiterchip 1 weist einen Abschlussbereich 2, der an einem Umfangsabschnitt des Halbleiterchips 1 definiert ist und in dem die Durchschlagspannung des IGBT aufrechterhalten wird, und einen Transistorzellenbereich 3, der vom Abschlussbereich 2 umgeben ist und in dem der IGBT ausgebildet ist, auf. In der ersten bevorzugten Ausführungsform liegt der Halbleiterchip 1 in Form eines Quadrats (Rechtecks) mit zwei Seiten, die sich in der Richtung einer X-Achse erstrecken, und zwei Seiten, die sich in der Richtung einer Y-Achse in der Draufsicht erstrecken, vor.
  • Eine Emitterelektrode 4 und die Gateelektrode 5 des IGBT sind auf der Vorderseite des Transistorzellenbereichs 3 angeordnet und eine Kollektorelektrode 6 des IGBT ist auf der Rückseite des Transistorzellenbereichs 3 angeordnet.
  • Ein Belastungsdetektionselement 7 zum Detektieren der auf eine Oberfläche des Halbleiterchips 1 aufgebrachten Belastung ist auf dieser Oberfläche des Halbleiterchips 1 (Transistorzellenbereich 3) angeordnet. In der ersten bevorzugten Ausführungsform ist das Belastungsdetektionselement 7 in einem zentralen Abschnitt des Halbleiterchips 1 angeordnet. Eine Belastung mit relativ großer Größe wird auf den zentralen Abschnitt des Halbleiterchips 1 aufgebracht, wie bereits erwähnt. Somit macht es die Anordnung des Belastungsdetektionselements 7 im zentralen Abschnitt möglich, die auf die vordere Oberfläche des Halbleiterchips 1 aufgebrachte Belastung mit zufriedenstellender Empfindlichkeit zu detektieren. Das Belastungsdetektionselement 7 ist von der Emitter-, Gate- und Kollektorelektrode 4, 5 und 6 elektrisch isoliert.
  • Das Belastungsdetektionselement 7 umfasst Piezowiderstandselemente 7a und 7b, deren Widerstand sich in Reaktion auf die auf die Oberfläche des zentralen Abschnitts der vorderen Oberfläche des Halbleiterchips 1 aufgebrachte Belastung ändert. Das Piezowiderstandselement 7a detektiert die in der Richtung der X-Achse aufgebrachte Belastung und das Piezowiderstandselement 7b detektiert die in der Richtung der Y-Achse aufgebrachte Belastung. Somit kann das Belastungsdetektionselement 7 die in jeder der Richtungen der X- und der Y-Achse aufgebrachte Belastung detektieren.
  • 2 zeigt die Struktur eines Piezowiderstandselements, das als Piezowiderstandselemente 7a und 7b angewendet wird. Das in 2 gezeigte Piezowiderstandselement ist an der Oberseite und der Unterseite in der Draufsicht gefaltet, so dass es in der ganzen Längsrichtung relativ lang ist. Folglich weist dieses Piezowiderstandselement eine hohe Empfindlichkeit in einer bestimmten Richtung (Längsrichtung von 2) auf. In der ersten bevorzugten Ausführungsform ist das Piezowiderstandselement von 2 derart angeordnet, dass die Richtung der hohen Empfindlichkeit mit der Richtung der X-Achse zusammenfällt, so dass es als Piezowiderstandselement 7a fungiert. Das Piezowiderstandselement von 2 ist auch derart angeordnet, dass die Richtung der hohen Empfindlichkeit mit der Richtung der Y-Achse zusammenfällt, so dass es als Piezowiderstandselement 7b fungiert.
  • 3 erläutert eine Beziehung zwischen der auf die Piezowiderstandselemente 7a und 7b aufgebrachten Belastung und den Änderungsraten der Widerstandswerte der Piezowiderstandselemente 7a und 7b. Wenn diese Beziehung im Voraus erhalten wird, kann die auf den Halbleiterchip 1 aufgebachte Belastung durch Messen der Änderungsraten der Widerstandswerte der Piezowiderstandselemente 7a und 7b gemessen werden.
  • Der in 1 gezeigte Halbleiterchip 1 umfasst Anschlüsse 8, 9 und 10, die zum Messen der Widerstandswerte der Piezowiderstandselemente 7a und 7b (Belastungsdetektionselement 7) vorgesehen sind. Als Beispiel ist der Anschluss 8 ein Masseanschluss, der Anschluss 9 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7a, das die in der Richtung der X-Achse aufgebrachte Belastung detektiert, und der Anschluss 10 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7b, das die in der Richtung der Y-Achse aufgebrachte Belastung detektiert.
  • 4A und 4B zeigen jeweils die Schaltungsstruktur der Halbleitervorrichtung der ersten bevorzugten Ausführungsform. Wie in 4A gezeigt, umfasst die Halbleitervorrichtung der ersten bevorzugten Ausführungsform einen Lastteil 11, eine Leistungsversorgung 12, einen Steuerteil 13 und ein Schaltelement 14. In der ersten bevorzugten Ausführungsform bilden der Lastteil 11 und das Schaltelement 14 den Halbleiterchip 1 und das Schaltelement 14 und die Gateelektrode davon entsprechen dem vorstehend erwähnten IGBT bzw. der Gateelektrode 5.
  • Wie in 4A gezeigt, ist ein Ende des Lastteils 11 mit der Leistungsversorgung 12 verbunden und das entgegengesetzte Ende ist mit dem Kollektor des Schaltelements 14 verbunden. Die Gateelektrode des Schaltelements 14 ist mit dem Steuerteil 13 verbunden und dessen Emitter ist geerdet.
  • Das Schaltelement 14 steuert die Leitung des Lastteils 11 des Halbleiterchips 1 in Reaktion auf ein nachstehend beschriebenes Gatesignal, das vom Steuerteil 13 gegeben wird.
  • Die Halbleitervorrichtung der ersten bevorzugten Ausführungsform steuert das Gatesignal (Steuersignal), das an die Gateelektrode (Steuerelektrode) des Schaltelements 14 angelegt werden soll, auf der Basis der durch das Belastungsdetektionselement 7 detektierten Belastung. Die Steuerung des hier erwähnten Gatesignals umfasst die Änderung des Pegels des Gatesignals oder das Stoppen des Anlegens des Gatesignals. In der ersten bevorzugten Ausführungsform ist der nachstehend im Einzelnen beschriebene Steuerteil 13 für diese Steuerung verantwortlich.
  • Der Steuerteil 13 der ersten bevorzugten Ausführungsform umfasst einen Belastungserfassungsteil 13a zum Erfassen einer Änderung des Widerstandes entsprechend der durch das Belastungsdetektionselement 7 detektierten Belastung als Spannungsänderung ΔV. Ein Beispiel der spezifischen Schaltungsstruktur des Belastungserfassungsteils 13a ist in 4B gezeigt. Der Steuerteil 13 kann die Änderungen von Widerstandswerten der Piezowiderstandselemente 7a und 7b überwachen, indem veranlasst wird, dass der Belastungserfassungsteil 13a die Spannungsänderung beispielsweise während eines Durchflusses eines Stroms erfasst.
  • Der Steuerteil 13 steuert das Gatesignal des Schaltelements 14, wenn die durch den Belastungserfassungsteil 13a erfasste Spannungsänderung ΔV höher ist als eine feste Menge an Spannungsänderung (Schwellenspannung), nämlich wenn die durch das Belastungsdetektionselement 7 detektierte Belastung höher ist als ein vorbestimmter Schwellenwert. In der ersten bevorzugten Ausführungsform steuert der Steuerteil 13 das Gatesignal des Schaltelements 14, wenn die Spannungsänderung entweder am Piezowiderstandselement 7a oder 7b höher ist als die feste Menge der Spannungsänderung (Schwellenspannung).
  • Die vorstehend erwähnte Halbleitervorrichtung der ersten bevorzugten Ausführungsform steuert das Gatesignal in Reaktion auf die Belastung des Halbleiterchips 1, die durch das Belastungsdetektionselement 7 detektiert wird. Dies unterdrückt den Fluss eines großen Stroms in einem Teil des Halbleiterchips 1, auf den eine hohe Belastung aufgebracht wird. Wärme mit hohem Heizwert wird folglich in diesem Teil nicht erzeugt, so dass die Lebensdauer verlängert werden kann. Die auf den Halbleiterchip 1 aufgebrachte Belastung kann selbst dann gemessen werden, wenn der Halbleiterchip 1 leitet. Somit wird die Halbleitervorrichtung der ersten bevorzugten Ausführungsform effektiv in einem Fall angewendet, in dem sich die Belastung beispielsweise während eines Schaltens mit großem Strom vorübergehend ändert. Ferner kann die Halbleitervorrichtung der ersten bevorzugten Ausführungsform einen Test durchführen, während das Steuersignal gesteuert wird, so dass die in diesem Test erzeugte Belastung keinen Einfluss ausübt.
  • Das Belastungsdetektionselement 7 der ersten bevorzugten Ausführungsform umfasst die Piezowiderstandselemente 7a und 7b. Somit kann das Belastungsdetektionselement 7 auch während des Ablaufs der Ausbildung des Halbleiterchips 1 ausgebildet werden, wodurch der Herstellungsprozess vereinfacht wird.
  • Der Halbleiterchip 1 der ersten bevorzugten Ausführungsform ist als den IGBT umfassend beschrieben, aber dies ist nicht das einzige Beispiel. Der Halbleiterchip 1 kann einen Leistungs-MOSFET oder eine Diode umfassen und die vorstehend beschriebenen Effekte werden auch in beiden Fällen erreicht. Ferner ist der Halbleiterchip 1 der ersten bevorzugten Ausführungsform nicht auf einen Chip einer Leistungsvorrichtung begrenzt, sondern er kann auch ein Chip beispielsweise einer LSI sein.
  • <Zweite bevorzugte Ausführungsform>
  • 5 ist eine Draufsicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung vorgesehen ist. Bestandteile der Halbleitervorrichtung der zweiten bevorzugten Ausführungsform, die zu jenen der Halbleitervorrichtung der ersten bevorzugten Ausführungsform ähnlich sind, sind mit denselben Bezugszeichen bezeichnet. Nachstehend werden hauptsächlich diejenigen Teile, die von der ersten bevorzugten Ausführungsform beträchtlich verschieden sind, beschrieben.
  • Wie in 5 gezeigt, ist in der zweiten bevorzugten Ausführungsform das vorstehend beschriebene Belastungsdetektionselement 7 zum Detektieren der auf einen zentralen Abschnitt eines Halbleiterchips 1 in der Draufsicht aufgebrachten Belastung als erstes Belastungsdetektionselement 7-1 vorgesehen. Ferner ist das vorstehend beschriebene Belastungsdetektionselement 7 zum Detektieren der auf einen Umfangsabschnitt des Halbleiterchips 1 in der Draufsicht aufgebrachten Belastung als zweites Belastungsdetektionselement 7-2 vorgesehen. Das zweite Belastungsdetektionselement 7-2 ist an einem Eckenabschnitt des Halbleiterchips 1 angeordnet. Das erste und das zweit Belastungsdetektionselement 7-1 und 7-2 sind beide von der Emitter-, Gate- und Kollektorelektrode 4, 5 und 6, die die Hauptelektroden eines IGBT sind, elektrisch isoliert.
  • Der in 5 gezeigte Halbleiterchip 1 umfasst Anschlüsse 24, 25, 26, 27 und 28, die zum Messen der Widerstandswerte der Piezowiderstandselemente 7-1a und 7-1b des ersten Belastungsdetektionselements 7-1 und jener der Piezowiderstandselemente 7-2a und 7-2b des zweiten Belastungsdetektionselements 7-2 vorgesehen sind. Als Beispiel ist der Anschluss 24 ein Masseanschluss. Der Anschluss 25 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-1a, das die in der Richtung der X-Achse aufgebrachte Belastung detektiert, und der Anschluss 26 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-1b, das die in der Richtung der Y-Achse aufgebrachte Belastung detektiert. Ebenso ist der Anschluss 27 ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-2a, das die in der Richtung der X-Achse aufgebrachte Belastung detektiert, und der Anschluss 28 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-2b, das die in der Richtung der Y-Achse aufgebrachte Belastung detektiert.
  • 6A und 6B zeigen jeweils die Schaltungsstruktur der Halbleitervorrichtung der zweiten bevorzugten Ausführungsform. Die Halbleitervorrichtung der zweiten bevorzugten Ausführungsform steuert ein Gatesignal, das an die Gateelektrode eines Schaltelements 14 angelegt werden soll, wenn eine Differenz zwischen der durch das erste Belastungsdetektionselement 7-1 detektierten Belastung und der durch das zweite Belastungsdetektionselement 7-2 detektierten Belastung höher ist als ein vorbestimmter Schwellenwert. Die Steuerung des hier erwähnten Gatesignals umfasst die Änderung des Pegels des Gatesignals oder das Stoppen des Anlegens des Gatesignals. In der zweiten bevorzugten Ausführungsform ist ein nachstehend im Einzelnen beschriebener Steuerteil 13 für diese Steuerung verantwortlich.
  • Der Steuerteil 13 der zweiten bevorzugten Ausführungsform umfasst einen Belastungserfassungsteil 13b zum Erfassen einer Änderung des Widerstandes, die der durch das erste Belastungsdetektionselement 7-1 detektierten Belastung entspricht, als Spannungsänderung ΔV1, und einen Belastungserfassungsteil 13c zum Erfassen einer Änderung des Widerstandes, die der durch das zweite Belastungsdetektionselement 7-2 detektierten Belastung entspricht, als Spannungsänderung ΔV2. Beispiele der spezifischen Schaltungsstrukturen der Belastungserfassungsteile 13b und 13c sind in 6B gezeigt. Der Steuerteil 13 kann die Änderungen der Widerstandswerte der Piezowiderstandselemente 7-1a, 7-1b, 7-2a und 7-2b überwachen, indem veranlasst wird, dass die Belastungserfassungsteile 13b und 13c Spannungsänderungen beispielsweise während des Durchflusses eines Stroms erfassen.
  • Der Steuerteil 13 steuert das Gatesignal des Schaltelements 14, wenn eine Differenz |ΔV1 – ΔV2| zwischen der Spannungsänderung ΔV1, die durch den Belastungserfassungsteil 13b erfasst wird, und der Spannungsänderung ΔV2, die durch den Belastungserfassungsteil 13c erfasst wird, höher ist als eine feste Menge einer Spannungsänderung (Schwellenspannung). Der Steuerteil 13 steuert nämlich das Gatesignal des Schaltelements 14, wenn eine Differenz zwischen der durch das erste Belastungsdetektionselement 7-1 detektierten Belastung und der durch das zweite Belastungsdetektionselement 7-2 detektierten Belastung höher ist als ein vorbestimmter Schwellenwert.
  • Der Steuerteil 13 der zweiten bevorzugten Ausführungsform steuert das Gatesignal des Schaltelements 14, wenn eine Differenz zwischen den Spannungen in Reaktion auf Belastungen, die in derselben Richtung aufgebracht werden, die zwei der Spannungen der Piezowiderstandselemente 7-1a, 7-1b, 7-2a und 7-2b sind, höher ist als die feste Menge der Spannungsänderung (Schwellenspannung). Als Beispiel wird das Gatesignal des Schaltelements 14 gesteuert, wenn eine Differenz zwischen der Spannung des Piezowiderstandselements 7-1a, das im zentralen Abschnitt des Halbleiterchips 1 in der Richtung der X-Achse angeordnet ist, und der Spannung des Piezowiderstandselements 7-2a, das am Umfangsabschnitt des Halbleiterchips 1 in der Richtung der X-Achse angeordnet ist, höher ist als die feste Menge der Spannungsänderung (Schwellenspannung).
  • In der Halbleitervorrichtung der zweiten bevorzugten Ausführungsform kann die auf den Halbleiterchip 1 aufgebrachte Belastung selbst dann gemessen werden, wenn der Halbleiterchip 1 leitet. Ferner wird die Ungleichmäßigkeit der elektrischen Charakteristiken unterdrückt, da die Belastung in der Ebene des Halbleiterchips 1 gemessen werden kann. Folglich unterdrückt die zweite bevorzugte Ausführungsform den Fluss eines großen Stroms in einem Teil des Halbleiterchips 1, auf den eine hohe Belastung aufgebracht wird, zuverlässiger als die erste bevorzugte Ausführungsform.
  • Das zweite Belastungsdetektionselement 7-2 der zweiten bevorzugten Ausführungsform ist an einem Eckenabschnitt des Halbleiterchips 1 angeordnet. Auf diesen Eckenabschnitt wird eine hohe Belastung aufgebracht, wie vorstehend beschrieben. Somit werden Schwankungen der Belastung in der Ebene des Halbleiterchips 1 mit höherer Empfindlichkeit detektiert.
  • <Dritte bevorzugte Ausführungsform>
  • Die erste bevorzugte Ausführungsform soll eine Ungleichmäßigkeit der elektrischen Charakteristiken und dergleichen des Halbleiterchips 1 unterdrücken, indem veranlasst wird, dass das Belastungsdetektionselement 7 die auf den Halbleiterchip 1 aufgebrachte Belastung detektiert, während der Halbleiterchip 1 leitet.
  • Im Gegensatz dazu detektiert in einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung das Belastungsdetektionselement 7 keine Belastung, während der Halbleiterchip 1 leitet, sondern detektiert die Belastung, bevor und nachdem der Halbleiterchip 1 in einen leitenden Zustand gebracht wird. Als Beispiel werden die Widerstandswerte (nämlich Belastungen) der Piezowiderstandselemente 7a und 7b des Belastungsdetektionselements 7 gemessen, bevor der Halbleiterchip 1 in einen leitenden Zustand gebracht wird. Als nächstes wird ein Zuverlässigkeitstest wie z. B. ein Langzeitleitungstest oder ein Leistungszyklustest durchgeführt, der die Leitung des Halbleiterchips 1 beinhaltet. Nachdem der Test beendet ist, werden die Widerstandswerte (nämlich Belastungen) der Piezowiderstandselemente 7a und 7b des Belastungsdetektionselements 7 gemessen. Das Gatesignal des Schaltelements 14 wird gesteuert, wenn eine Differenz zwischen den durch das Belastungsdetektionselement 7 detektierten Belastungen, bevor und nachdem der Halbleiterchip 1 in einen leitenden Zustand gebracht wird, höher ist als ein vorbestimmter Schwellenwert.
  • Die Halbleitervorrichtung der dritten bevorzugten Ausführungsform kann eine schnelle Änderung der Belastung detektieren, die durch die Erzeugung eines Risses im Lötmittel zum Verbinden des Halbleiterchips 1 und eines Substrats während des Zuverlässigkeitstests und dergleichen verursacht wird. Folglich kann die Anwesenheit oder Abwesenheit eines Risses im Lötmittel bestimmt werden. Eine Bestimmung hinsichtlich des Ablaufs der Lebensdauer eines Produkts kann auch durchgeführt werden, wenn die Differenz der Belastung höher ist als ein fester Wert. Es kann auch eine Bestimmung hinsichtlich dessen durchgeführt werden, ob eine Qualitätsverschlechterung, die während des Zuverlässigkeitstests hervorgerufen wird, an einer Belastung oder einem Ausfall während der Herstellung von Chips liegt.
  • Die vorstehend beschriebene dritte bevorzugte Ausführungsform wird auf die erste bevorzugte Ausführungsform angewendet. Die dritte bevorzugte Ausführungsform erreicht jedoch denselben Effekt, wenn sie auf die zweite bevorzugte Ausführungsform angewendet wird.
  • <Vierte bevorzugte Ausführungsform>
  • 7 zeigt die Widerstandstypen eines Piezowiderstandselements und die Widerstandskoeffizienten davon in Zusammenhang miteinander. 7 zeigt, dass die Empfindlichkeit mit zunehmendem Widerstandskoeffizienten höher wird.
  • In den vorstehend beschriebenen bevorzugten Ausführungsformen sind die Piezowiderstandselemente 7a, 7b, 7-1a, 7-1b, 7-2a und 7-2b (nachstehend ”Piezowiderstandselement wie z. B. 7a” genannt) der Belastungsdetektionselemente 7, 7-1 und 7-2 (nachstehend ”Belastungsdetektionselement wie z. B. 7” genannt) nicht spezifisch erörtert. Eine vierte bevorzugte Ausführungsform der vorliegenden Erfindung beschreibt spezifisch die Struktur des Piezowiderstandselements wie z. B. 7a.
  • Wie in 7 gezeigt, wird die Belastung mit hoher Empfindlichkeit detektiert, wenn das Piezowiderstandselement wie z. B. 7a eine Diffusionsschicht 32 mit implantierten Störstellen vom N-Typ umfasst. Somit umfasst das Piezowiderstandselement wie z. B. 7a in der vierten bevorzugten Ausführungsform die Diffusionsschicht 32 mit implantierten Störstellen vom N-Typ.
  • Als Beispiel, wie in 8 gezeigt, werden Störstellen vom N-Typ in eine Oberfläche eines Wafers 31 implantiert, der aus Silizium vom P-Typ besteht und auf dem ein Halbleiterchip 1 vorgesehen ist, um die Diffusionsschicht 32 auszubilden. Dann wird ein Isolationsfilm 33 auf der Diffusionsschicht 32 ausgebildet und ein Loch zum teilweisen Freilegen der Diffusionsschicht 32 wird im Isolationsfilm 33 ausgebildet, wodurch das Piezowiderstandselement wie z. B. 7a bereitgestellt wird.
  • Wie auch in 7 gezeigt, wird die Belastung mit hoher Empfindlichkeit detektiert, wenn das Piezowiderstandselement wie z. B. 7a eine Polysiliziumschicht 36 mit implantierten Störstellen vom P-Typ umfasst. In der vierten bevorzugten Ausführungsform umfasst somit das Piezowiderstandselement wie z. B. 7a die Polysiliziumschicht 36 mit implantierten Störstellen vom P-Typ.
  • Als Beispiel, wie in 9 gezeigt, ist die Polysiliziumschicht 36, die mit Störstellen vom P-Typ dotiert ist, über einer Oberfläche des Wafers 31 ausgebildet, der aus Silizium besteht und auf dem ein Halbleiterchip 1 vorgesehen ist, während ein Isolationsfilm 35 zwischen dem Wafer 31 und der Polysiliziumschicht 36 angeordnet ist. Der Isolationsfilm 35 ist so ausgebildet, dass er die Polysiliziumschicht 36 umgibt, und ein Loch zum teilweisen Freilegen der Polysiliziumschicht 36 ist im oberen Isolationsfilm 35 ausgebildet, wodurch das Piezowiderstandselement wie z. B. 7a bereitgestellt wird.
  • 10 erläutert eine Beziehung zwischen dem Widerstandswert des Piezowiderstandselements wie z. B. 7a mit der Diffusionsschicht 32 und der Temperatur. 11 erläutert eine Beziehung zwischen dem Widerstandswert des Piezowiderstandselements wie z. B. 7a mit der Polysiliziumschicht 36 und der Temperatur.
  • Die Diffusionsschicht 32 weist einen Übergang auf. Im Piezowiderstandselements wie z. B. 7a mit der Diffusionsschicht 32 zeigt somit die Abhängigkeit eines Widerstandes von der Temperatur eine gewisse Instabilität unter einer Hochtemperaturbedingung von 250°C oder höher, wie in 10 gezeigt. Unterdessen weist die Polysiliziumschicht 36 keinen Übergang im Gegensatz zur Diffusionsschicht 32 auf. Im Piezowiderstandselement wie z. B. 7a mit der Polysiliziumschicht 36 ist somit die Abhängigkeit eines Widerstandes von der Temperatur unter einer Hochtemperaturbedingung von 250°C oder höher stabil, wie in 11 gezeigt. Folglich wird erwartet, dass das Piezowiderstandselement wie z. B. 7a mit der Diffusionsschicht 32 die Empfindlichkeit während der Belastungsdetektion für die Belastungsauswertung (Formausbildung, Löten, Hochtemperaturzuverlässigkeitstest), die unter einer Hochtemperaturbedingung durchgeführt wird, verbessert.
  • <Fünfte bevorzugte Ausführungsform>
  • 12 ist eine Draufsicht der Struktur eines Halbleiterchips, der in einer Halbleitervorrichtung einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung vorgesehen ist. Bestandteile der Halbleitervorrichtung der fünften bevorzugten Ausführungsform, die zu jenen der Halbleitervorrichtung der ersten bevorzugten Ausführungsform ähnlich sind, sind mit denselben Bezugszeichen bezeichnet. Nachstehend werden hauptsächlich diejenigen Teile, die von der ersten bevorzugten Ausführungsform beträchtlich verschieden sind, beschrieben.
  • Wie in 12 gezeigt, umfasst ein Halbleiterchip 1 der fünften bevorzugten Ausführungsform einen zentralen Halbleiterchip 1a (Transistorzellenbereich 3 in einem zentralen Abschnitt), der in einem zentralen Abschnitt des Halbleiterchips 1 in der Draufsicht angeordnet ist, und einen Umfangshalbleiterchip 1b (Transistorzellenbereich 3 an einem Umfangsabschnitt), der an der Außenseite des zentralen Halbleiterchips 1a in der Draufsicht angeordnet ist.
  • Der Halbleiterchip 1 umfasst auch eine Gateelektrode 5a (zentrale Steuerelektrode) für die zentrale Zelle, die für den zentralen Halbleiterchip 1a zuständig ist, und eine Gateelektrode 5b (Umfangssteuerelektrode) für die Umfangszelle, die für den Umfangshalbleiterchip 1b zuständig ist.
  • In der fünften bevorzugten Ausführungsform ist ein Belastungsdetektionselement, das der Gateelektrode 5a für die zentrale Zelle entspricht und das die auf den zentralen Halbleiterchip 1a aufgebrachte Belastung detektiert, als erstes Belastungsdetektionselement 7-3 vorgesehen. Ein Belastungsdetektionselement, das der Gateelektrode 5b für die Umfangszelle entspricht und das die auf den Umfangshalbleiterchip 1b aufgebrachte Belastung detektiert, ist als zweites Belastungsdetektionselement 7-4 vorgesehen. Das zweite Belastungsdetektionselement 7-4 ist an einem Eckenabschnitt des Halbleiterchips 1 angeordnet. Das erste und das zweite Belastungsdetektionselement 7-3 und 7-4 sind beide von der Emitter-, Gate- und Kollektorelektrode 4, 5, (5a, 5b) und 6, die die Hauptelektroden eines IGBT sind, elektrisch isoliert.
  • Der in 12 gezeigte Halbleiterchip 1 umfasst Anschlüsse 41, 42, 43, 44 und 45, die zum Messen der Widerstandswerte der Piezowiderstandselemente 7-3a und 7-3b des ersten Belastungsdetektionselements 7-3 und jener der Piezowiderstandselemente 7-4a und 7-4b des zweiten Belastungsdetektionselements 7-4 vorgesehen sind. Als Beispiel ist der Anschluss 41 ein Masseanschluss. Der Anschluss 42 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-3a, das die in der Richtung der X-Achse aufgebrachte Belastung detektiert, und der Anschluss 43 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-3b, das die in der Richtung der Y-Achse aufgebrachte Belastung detektiert. Ebenso ist der Anschluss 44 ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-4a, das die in der Richtung der X-Achse aufgebrachte Belastung detektiert, und der Anschluss 45 ist ein Anschluss zum Messen des Widerstandes des Piezowiderstandselements 7-4b, das die in der Richtung der Y-Achse aufgebrachte Belastung detektiert.
  • In der fünften bevorzugten Ausführungsform ist ein Schaltelement 14 zum Steuern der Leitung eines Lastteils 11, der dem zentralen Halbleiterchip 1a entspricht, als erstes Schaltelement 14a vorgesehen. Ein Schaltelement 14 zum Steuern der Leitung eines Lastteils 11, der dem Umfangshalbleiterchip 1b entspricht, ist als zweites Schaltelement 14b vorgesehen. Das Gatesignal des ersten Schaltelements 14a wird in Reaktion auf die durch das erste Belastungsdetektionselement 7-3 detektierte Belastung gesteuert. Das Gatesignal des zweiten Schaltelements 14b wird in Reaktion auf die durch das zweite Belastungsdetektionselement 7-4 detektierte Belastung gesteuert. Das heißt, die fünfte bevorzugte Ausführungsform umfasst zwei Schaltungen, von denen jede die in 4B gezeigte Schaltungsstruktur aufweist.
  • Die Halbleitervorrichtung der fünften bevorzugten Ausführungsform unterdrückt die Ungleichmäßigkeit der elektrischen Charakteristiken, die in Reaktion auf die Belastung in der Ebene des Halbleiterchips 1 variieren, zuverlässiger. Somit unterdrückt die fünfte bevorzugte Ausführungsform den Fluss eines großen Stroms in einem spezifischen Teil des Halbleiterchips 1 zuverlässiger als die erste bevorzugte Ausführungsform.
  • <Sechste bevorzugte Ausführungsform>
  • 13 ist eine Schnittansicht der Struktur eines Teils einer Halbleitervorrichtung einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Wie in 13 gezeigt, umfasst die Halbleitervorrichtung der sechsten bevorzugten Ausführungsform eine Basisplatte 62, die aus Metall (hier Kupfer) besteht, die durch Lötmittel 61 mit der hinteren Oberfläche eines Halbleiterchips 1 verbunden ist, und eine Harzform 63, die den Halbleiterchip 1, der zwischen der Harzform 63 und der Basisplatte 62 angeordnet ist, aufnimmt. Der Bequemlichkeit halber ist ein Bonddraht, der mit dem Halbleiterchip 1 verbunden ist, in 13 nicht gezeigt.
  • 14 erläutert eine Beziehung zwischen Schritten zum Ausbilden der in 13 gezeigten Struktur und der auf den Halbleiterchip 1 aufgebrachten Belastung (Druckbelastung). Wie in 14 gezeigt, werden die durch die Differenz der Festigkeit zwischen der Basisplatte 62, dem Lötmittel 61 und dem Halbleiterchip 1 erzeugte Belastung und die durch die Differenz der Festigkeit zwischen der Harzform 63 und dem Halbleiterchip 1 erzeugte Belastung akkumuliert, wodurch eine beträchtlich hohe Belastung erzeugt wird.
  • Wie vorstehend beschrieben, unterdrücken unterdessen die Halbleitervorrichtungen der ersten bis fünften bevorzugten Ausführungsform den Fluss eines großen Stroms in einem Teil des Halbleiterchips 1, auf den eine hohe Belastung aufgebracht wird. Somit werden diese Halbleitervorrichtungen effektiv insbesondere in der Struktur der sechsten bevorzugten Ausführungsform angewendet, in der eine hohe Belastung im Halbleiterchip 1 erzeugt wird.
  • <Siebte bevorzugte Ausführungsform>
  • Eine siebte bevorzugte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zum Testen einer Halbleitervorrichtung. Zuerst wird ein Wafer mit einem Halbleiterchip 1 der siebten bevorzugten Ausführungsform ähnlich zum Halbleiterchip 1 der zweiten bevorzugten Ausführungsform hergestellt.
  • 15 zeigt diesen Wafer. Wie in 15 gezeigt, wird in der siebten bevorzugten Ausführungsform ein zweites Belastungsdetektionselement 7-2 auf einer Oberfläche einer Zertrennlinie 71 des Wafers ausgebildet und die vorstehend erwähnten Anschlüsse 24, 27 und 28 werden auch auf der Oberfläche der Zertrennlinie 71 ausgebildet.
  • In der siebten bevorzugten Ausführungsform wird der Halbleiterchip 1 getestet, nachdem der Wafer hergestellt ist. Der Wafer wird nach dem Test entlang einer Zertrennlinie 71 zertrennt.
  • In dem Verfahren zum Testen einer Halbleitervorrichtung der siebten bevorzugten Ausführungsform wird das zweite Belastungsdetektionselement 7-2 auf der Oberfläche der Zertrennlinie 71 ausgebildet, die ein unwirksamer Bereich ist, so dass die Flächeneffizienz verbessert wird. Die Anschlüsse 24, 27 und 28 werden in der siebten bevorzugten Ausführungsform auch auf der Oberfläche der Zertrennlinie 71 ausgebildet, so dass die Flächeneffizienz weiter verbessert wird.

Claims (11)

  1. Halbleitervorrichtung, die umfasst: einen Halbleiterchip (1) mit einer Steuerelektrode (5); und ein Belastungsdetektionselement (7), das auf einer Oberfläche des Halbleiterchips (1) angeordnet ist und ein Piezowiderstandselement (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) umfasst, dessen Widerstand sich in Reaktion auf eine auf die Oberfläche des Halbleiterchips (1) aufgebrachte Belastung ändert, wobei das Belastungsdetektionselement (7) eine auf die Oberfläche aufgebrachte Belastung durch Detektieren einer Veränderung des Widerstandes des Piezowiderstandselements (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) mittels Überwachung der Änderung des Widerstandswerts des Piezowiderstandselements detektiert, wobei die Halbleitervorrichtung ein Steuersignal, das an die Steuerelektrode (5) angelegt werden soll, in Reaktion auf die durch das Belastungsdetektionselement (7) detektierte Belastung steuert.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Belastungsdetektionselement (7) als erstes Belastungsdetektionselement (7-1), das die auf einen zentralen Abschnitt des Halbleiterchips (1) in der Draufsicht aufgebrachte Belastung detektiert, vorgesehen ist und das Belastungsdetektionselement (7) als zweites Belastungsdetektionselement (7-2), das die auf einen Umfangsabschnitt des Halbleiterchips (1) in der Draufsicht aufgebrachte Belastung detektiert, vorgesehen ist, und die Halbleitervorrichtung das Steuersignal steuert, wenn eine Differenz zwischen der durch das erste Belastungsdetektionselement (7-1) detektierten Belastung und der durch das zweite Belastungsdetektionselement (7-2) detektierten Belastung höher ist als ein vorbestimmter Schwellenwert.
  3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterchip (1) in der Draufsicht rechteckig ist, und das zweite Belastungsdetektionselement (7-2) an einem Eckenabschnitt des Halbleiterchips (1) vorgesehen ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Belastungsdetektionselement (7) die Belastung detektiert, bevor und nachdem der Halbleiterchip (1) in einen leitenden Zustand gebracht wird, und die Halbleitervorrichtung das Steuersignal steuert, wenn eine Differenz zwischen Belastungen, die durch das Belastungsdetektionselement (7) detektiert werden, bevor und nachdem der Halbleiterchip in einen leitenden Zustand gebracht wird, höher ist als ein vorbestimmter Schwellenwert.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Piezowiderstandselement (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) eine Diffusionsschicht (32) mit implantierten Störstellen vom N-Typ aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Piezowiderstandselement (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) eine Polysiliziumschicht (36) mit implantierten Störstellen vom P-Typ aufweist.
  7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (1) eine zentrale Steuerelektrode (5a) und eine Umfangssteuerelektrode (5b) umfasst, wobei die zentrale Steuerelektrode (5a) für einen zentralen Abschnitt des Halbleiterchips (1) in der Draufsicht zuständig ist, wobei die Umfangssteuerelektrode (5b) für einen Umfangsabschnitt an der Außenseite des zentralen Abschnitts des Halbleiterchips (1) in der Draufsicht zuständig ist, wobei das Belastungsdetektionselement (7), das der zentralen Steuerelektrode (5a) entspricht, als erstes Belastungsdetektionselement (7-3) vorgesehen ist, und das Belastungsdetektionselement (7), das der Umfangssteuerelektrode (5b) entspricht, als zweites Belastungsdetektionselement (7-4) vorgesehen ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass sie ferner umfasst: eine Basisplatte (62), die aus Metall besteht und mit der hinteren Oberfläche des Halbleiterchips (1) durch Lötmittel verbunden ist; und eine Harzform (63), die den Halbleiterchip (1) zusammen mit der Basisplatte (62) aufnimmt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Halbleiterchip (1) einen IGBT oder einen Leistungs-MOSFET umfasst.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Halbleiterchip (1) eine Diode umfasst.
  11. Verfahren zum Testen einer Halbleitervorrichtung, wobei die Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 ausgestaltet ist, bei welchem eine auf die Oberfläche des Halbleiterchips (1) aufgebrachte Belastung durch Detektieren einer Veränderung des Widerstandes des Piezowiderstandselements (7a, 7b, 7-1a, 7-1b, 7-2a, 7-2b) mittels Überwachung der Änderung des Widerstandswerts des Piezowiderstandselements detektiert wird.
DE102011087149.7A 2011-02-16 2011-11-25 Halbleitervorrichtung und Verfahren, um sie zu testen Active DE102011087149B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011030756A JP5649478B2 (ja) 2011-02-16 2011-02-16 半導体装置及びその試験方法
JP2011-030756 2011-02-16

Publications (2)

Publication Number Publication Date
DE102011087149A1 DE102011087149A1 (de) 2012-08-16
DE102011087149B4 true DE102011087149B4 (de) 2016-02-04

Family

ID=46579727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011087149.7A Active DE102011087149B4 (de) 2011-02-16 2011-11-25 Halbleitervorrichtung und Verfahren, um sie zu testen

Country Status (5)

Country Link
US (1) US8884383B2 (de)
JP (1) JP5649478B2 (de)
KR (1) KR101465042B1 (de)
CN (1) CN102646721B (de)
DE (1) DE102011087149B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845201B2 (ja) * 2013-03-21 2016-01-20 株式会社東芝 半導体装置および歪監視装置
JP2014190875A (ja) * 2013-03-27 2014-10-06 Hitachi Ltd 力学量測定装置およびその製造方法
CN113491059A (zh) * 2019-03-01 2021-10-08 三菱电机株式会社 半导体装置及半导体装置的诊断方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248482A (ja) * 1985-04-25 1986-11-05 Nippon Denso Co Ltd 半導体歪検出器
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856367A (ja) * 1981-09-29 1983-04-04 Hitachi Ltd 半導体圧力センサ
JPS58200549A (ja) * 1982-05-18 1983-11-22 Mitsubishi Electric Corp 半導体評価用装置
EP0195232B1 (de) * 1985-03-20 1991-12-11 Hitachi, Ltd. Piezoresistiver Belastungsfühler
JPH0740596B2 (ja) 1986-04-25 1995-05-01 株式会社日立製作所 半導体装置
JP2638813B2 (ja) * 1987-04-09 1997-08-06 株式会社デンソー 半導体圧力センサ
JP2532149B2 (ja) * 1990-02-06 1996-09-11 本田技研工業株式会社 半導体センサ
JP2769661B2 (ja) * 1992-09-29 1998-06-25 三菱電機株式会社 半導体装置およびその製造方法
EP1122780A3 (de) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminatkühler, Leistungshalbleiter und seine Herstellung
JP5058409B2 (ja) * 2001-03-12 2012-10-24 一介 前中 集積型マルチセンサ
DE10154495C5 (de) 2001-11-07 2018-01-11 Infineon Technologies Ag Konzept zur Kompensation der Einflüsse externer Störgrößen auf physikalische Funktionsparameter von integrierten Schaltungen
US6807503B2 (en) * 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
JP2004200372A (ja) 2002-12-18 2004-07-15 Renesas Technology Corp 半導体装置
JP2005209827A (ja) * 2004-01-22 2005-08-04 Hitachi Ulsi Systems Co Ltd 半導体装置
JP2005333093A (ja) * 2004-05-21 2005-12-02 Omron Corp 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置
JP2006040917A (ja) * 2004-07-22 2006-02-09 Seiko Epson Corp 半導体装置の製造方法
JP2007042710A (ja) * 2005-08-01 2007-02-15 Seiko Epson Corp 半導体チップ
JP2007194530A (ja) * 2006-01-23 2007-08-02 Consortium For Advanced Semiconductor Materials & Related Technologies 耐性評価可能装置
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
JP4357546B2 (ja) * 2007-06-07 2009-11-04 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248482A (ja) * 1985-04-25 1986-11-05 Nippon Denso Co Ltd 半導体歪検出器
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TANAKA, H. [et al.]: Mechanical stress dependence of power device electrical characteristics. In: Reference of joint meeting of Institute of Electrical Engineers of Japan, 2006, S. 31-36. *

Also Published As

Publication number Publication date
JP5649478B2 (ja) 2015-01-07
DE102011087149A1 (de) 2012-08-16
KR20120094421A (ko) 2012-08-24
JP2012169524A (ja) 2012-09-06
US8884383B2 (en) 2014-11-11
CN102646721A (zh) 2012-08-22
KR101465042B1 (ko) 2014-11-25
US20120205756A1 (en) 2012-08-16
CN102646721B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
DE102010064468B3 (de) Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102014115464B4 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
DE102014213541B4 (de) Halbleitervorrichtung
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102014110442B4 (de) Halbleitervorrichtung mit einer Steuerschaltung
DE112012004579T5 (de) Halbleitervorrichtung
DE112014006895T5 (de) Halbleiteranordnung
DE102013101857A1 (de) Halbleitermodul mit Schaltelementen
DE102014103325B4 (de) Leistungsschaltmodule mit verringerter Oszillation und Verfahren zur Herstellung eines Leistungsschaltmoduls
DE102018131999B4 (de) Leistungsmodul und leistungwandler
DE102014117723A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
DE112013007363T5 (de) Halbleitereinrichtung
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102014112823A1 (de) Halbleiterschalter mit integriertem Temperatursensor
DE102011087149B4 (de) Halbleitervorrichtung und Verfahren, um sie zu testen
DE102018103716A1 (de) Halbleitervorrichtung
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102014222203B3 (de) Überprüfung von Randschäden
DE102016121912A1 (de) Halbleiterbauelemente und Verfahren zum Betreiben von Halbleiterbauelementen
DE112015000846T5 (de) Halbleitermodul
DE102014220056B4 (de) Halbleiterbauelement mit Sensorpotential im aktiven Gebiet
DE102022128620A1 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102019006764A1 (de) Diode mit Stromsensor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS:

Ipc: H01L0023580000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023580000

Ipc: H01L0025180000

R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025180000

Ipc: H01L0025160000

R018 Grant decision by examination section/examining division
R020 Patent grant now final