DE102018103716A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018103716A1
DE102018103716A1 DE102018103716.3A DE102018103716A DE102018103716A1 DE 102018103716 A1 DE102018103716 A1 DE 102018103716A1 DE 102018103716 A DE102018103716 A DE 102018103716A DE 102018103716 A1 DE102018103716 A1 DE 102018103716A1
Authority
DE
Germany
Prior art keywords
main electrode
region
semiconductor substrate
anode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018103716.3A
Other languages
English (en)
Inventor
Masaru Senoo
Masanori Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018103716A1 publication Critical patent/DE102018103716A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine erfindungsgemäße Halbleitervorrichtung umfasst: ein Halbleitersubstrat; eine obere Hauptelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine Tastanodenelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine erste Widerstandsschicht, die oberhalb des Halbleitersubstrats gelegen ist, die einen größeren spezifischen Widerstand als die spezifischen Widerstände der oberen Hauptelektrode und der Tastanodenelektrode aufweist, und die die obere Hauptelektrode und die Tastanodenelektrode verbindet; und einer unteren Hauptelektrode, die unterhalb des Halbleitersubstrats gelegen ist. Das Halbleitersubstrat umfasst ein Schaltbauelement und eine Tastdiode. Das Schaltbauelement ist zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden. Die Tastdiode umfasst ein zu der Tastanodenelektrode verbundenes erstes p-Anodengebiet sowie ein zu der unteren Hauptelektrode verbundenes erstes n-Kathodengebiet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegend offenbarte Technologie betrifft eine Halbleitervorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Die japanische Druckschrift Nr. 2016-149715 A offenbart eine Halbleitervorrichtung, bei der ein Schaltbauelement und eine Schutzdiode in einem gemeinsamen Halbleitersubstrat bereitgestellt sind. Eine Kathodenelektrode der Schutzdiode ist mit einem der Anschlüsse des Schaltbauelements verbunden. Eine Anodenelektrode der Schutzdiode ist mit einem externen Schaltkreis verbunden. Das Potential der Anodenelektrode der Schutzdiode variiert mit dem Potential des einen Anschlusses des Schaltbauelements. Eine in der japanischen Druckschrift Nr. 2016-149715 A beschriebene Technologie bestimmt in Übereinstimmung mit dem Potential der Anodenelektrode der Schutzdiode, ob eine Freilaufdiode parallel zu dem Schaltbauelement angeschaltet ist oder nicht. Falls die Freilaufdiode abgeschaltet ist, lässt der externe Schaltkreis das Anschalten des Schaltbauelements zu.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Falls die Kathodenelektrode der Diode mit einem der Anschlüsse eines Schaltbauelements wie bei der Schutzdiode in der Lehre der japanischen Druckschrift Nr. 2016-149715 A verbunden ist, variiert das Potential einer Anodenelektrode der Diode mit dem Potential des Anschlusses. Auch bei einem anderen Verfahren als dem in der Lehre der japanischen Druckschrift Nr. 2016-149715 A verwendeten Verfahren (d.h. das Verfahren zur Bestimmung, ob die Freilaufdiode angeschaltet ist, oder nicht) kann eine Diode dieses Typs verwendet werden, um den Betriebszustand des Schaltbauelements auf der Grundlage des Potentials des Anschlusses des Schaltbauelements zu bestimmen. Nachstehend ist eine Diode dieses Typs (die die Schutzdiode in der Lehre der japanischen Druckschrift Nr. 2016-149715 A umfasst) als eine Tastdiode bezeichnet.
  • Falls die Tastdiode und das Schaltbauelement auf einem einzelnen Halbleitersubstrat bereitgestellt sind, kann eine obere Hauptelektrode und eine Tastanodenelektrode oberhalb einer oberen Oberfläche des Halbleitersubstrats bereitgestellt sein, und eine untere Hauptelektrode kann unterhalb einer unteren Oberfläche des Halbleitersubstrats bereitgestellt sein. Eine p-Anodenschicht der Tastdiode ist mit der Tastanodenelektrode verbunden, und eine n-Kathodenschicht der Tastdiode ist mit der unteren Hauptelektrode verbunden. Das Schaltbauelement ist zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden. Mit anderen Worten, das Schaltbauelement und die Tastdiode sind an der unteren Hauptelektrode verbunden. Mit anderen Worten, die untere Hauptelektrode dient als einer der Anschlüsse des Schaltbauelements, und dient ebenso als eine Kathodenelektrode der Tastdiode. Eine parasitäre Kapazität liegt zwischen der oberen Hauptelektrode und der Tastanodenelektrode vor, die oberhalb des Halbleitersubstrats gelegen sind. Darüber hinaus liegt eine parasitäre Kapazität ebenso zwischen der Tastanodenelektrode, die oberhalb des Halbleitersubstrats gelegen ist, und der unteren Hauptelektrode vor, die unterhalb des Halbleitersubstrats gelegen ist.
  • 12 zeigt ein Schaltkreisdiagramm dieser Halbleitervorrichtung als ein Beispiel. 12 zeigt ein Schaltbauelement 100, eine Tastdiode 110, eine obere Hauptelektrode 120, eine untere Hauptelektrode 130, eine Tastanodenelektrode 140, eine parasitäre Kapazität 150 und eine parasitäre Kapazität 160. Obwohl 12 einen IGBT (Bipolartransistor mit isoliertem Gate) als dem Schaltbauelement 100 zeigt, kann das Schaltbauelement 100 ein anderes Schaltbauelement wie etwa ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein Bipolartransistor sein. Gemäß 12 ist das Schaltbauelement 100 zwischen der oberen Hauptelektrode 120 und der unteren Hauptelektrode 130 verbunden. Eine Kathodenschicht der Tastdiode 110 ist mit der unteren Hauptelektrode 130 verbunden, und eine Anodenschicht der Tastdiode 110 ist mit der Tastanodenelektrode 140 verbunden. Die parasitäre Kapazität 150 liegt zwischen der Tastanodenelektrode 140 und der oberen Hauptelektrode 120 vor. Die parasitäre Kapazität 160 liegt zwischen der Tastanodenelektrode 140 und der unteren Hauptelektrode 130 vor.
  • In der Halbleitervorrichtung gemäß 12 kann in einigen Fällen während eines Betriebs des Schaltbauelements 100 eine kapazitive Kopplung über die parasitäre Kapazität 150 oder die parasitäre Kapazität 160 unbeabsichtigt ein Potential der Tastanodenelektrode 140 erhöhen. Die Potentialerhöhung der Tastanodenelektrode 140 aufgrund einer kapazitiven Kopplung kann bewirken, dass eine Überspannung an die Tastdiode 110 angelegt wird.
  • Dementsprechend stellt die Erfindung eine Technologie bereit, die eine Anwendung einer Überspannung an eine Tastdiode unterdrückt.
  • Eine erfindungsgemäße Halbleitervorrichtung kann umfassen: ein Halbleitersubstrat; eine obere Hauptelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine Tastanodenelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine erste Widerstandsschicht, die oberhalb des Halbleitersubstrats gelegen ist, die einen größeren spezifischen Widerstand als die spezifischen Widerstände der oberen Hauptelektrode und der Tastanodenelektrode aufweist, und die die obere Hauptelektrode und die Tastanodenelektrode verbindet; und einer unteren Hauptelektrode, die unter dem Halbleitersubstrat gelegen ist. In der Halbleitervorrichtung kann das Halbleitersubstrat ein Schaltbauelement und eine Tastdiode umfassen. Das Schaltbauelement kann zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden sein, und die Tastdiode kann ein zu der Tastanodenelektrode verbundenes erstes Anodengebiet einer p-Art sowie ein zu der unteren Hauptelektrode verbundenes erstes Kathodengebiet einer n-Art umfassen.
  • In dieser Halbleitervorrichtung ist die Tastanodenelektrode mit der oberen Hauptelektrode über die erste Widerstandsschicht verbunden. Falls ein Potential der Tastanodenelektrode sich aufgrund einer kapazitiven Kopplung erhöht, fließt daher ein Strom von der Tastanodenelektrode zu der oberen Hauptelektrode über die erste Widerstandsschicht. Dies unterdrückt eine weitere Potentialerhöhung der Tastanodenelektrode. Ein Anlegen einer Überspannung an die Tastdiode ist somit unterdrückt. Falls ein Widerstand zwischen der Tastanodenelektrode und der oberen Hauptelektrode extrem gering wäre, würde darüber hinaus das Potential der Tastanodenelektrode auf ein Potential der oberen Hauptelektrode fixiert sein. Im Gegensatz dazu weist bei der erfindungsgemäßen Halbleitervorrichtung die erste Widerstandsschicht, die die Tastanodenelektrode und die obere Hauptelektrode verbindet, einen höheren spezifischen Widerstand als die spezifischen Widerstände der oberen Hauptelektrode und der Tastanodenelektrode auf. Das Potential der Tastanodenelektrode ist daher nicht auf das Potential der oberen Hauptelektrode fixiert, und das Potential der Tastanodenelektrode kann sich ändern. Dementsprechend kann ein Betriebszustand des Schaltbauelements auf der Grundlage des Potentials der Tastanodenelektrode bestimmt werden. Daher kann entsprechend dieser Halbleitervorrichtung das Schaltbauelement geeignet gesteuert werden.
  • Figurenliste
    • 1 zeigt eine Draufsicht auf eine Halbleitervorrichtung eines Ausführungsbeispiels;
    • 2 ist eine Schnittansicht der Halbleitervorrichtung entlang einer Linie II-II gemäß 1;
    • 3 ist eine Schnittansicht der Halbleitervorrichtung in einem Elementgebiet 18;
    • 4 zeigt ein Schaltkreisdiagramm der Halbleitervorrichtung des Ausführungsbeispiels;
    • 5 zeigt eine Draufsicht entsprechend 1 auf eine Halbleitervorrichtung bei einer Abwandlung;
    • 6 zeigt eine Draufsicht entsprechend 1 einer Halbleitervorrichtung bei einer Abwandlung;
    • 7 zeigt eine Draufsicht entsprechend 1 einer Halbleitervorrichtung bei einer Abwandlung;
    • 8 zeigt eine Draufsicht entsprechend 1 einer Halbleitervorrichtung bei einer Abwandlung;
    • 9 ist eine Schnittansicht entsprechend 2 einer Halbleitervorrichtung bei einer Abwandlung;
    • 10 ist eine Schnittansicht entsprechend 2 einer Halbleitervorrichtung bei einer Abwandlung;
    • 11 ist eine Schnittansicht entsprechend 2 einer Halbleitervorrichtung bei einer Abwandlung; und
    • 12 zeigt ein Schaltkreisdiagramm einer Halbleitervorrichtung mit einer Tastdiode.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die 1 bis 3 zeigen jeweils eine Halbleitervorrichtung 10 in einem Ausführungsbeispiel. Die Halbleitervorrichtung 10 weist ein Halbleitersubstrat 12 auf. Das Halbleitersubstrat 12 ist ein aus Silizium ausgebildetes Substrat. Gemäß 1 sind eine obere Hauptelektrode 14 und eine Tastanodenelektrode 50 über dem Halbleitersubstrat 12 gelegen. Ein Elementgebiet 18 ist in dem Halbleitersubstrat 12 unter der oberen Hauptelektrode 14 bereitgestellt. Wie nachstehend ausführlich dargelegt ist, sind in dem Elementgebiet 18 ein IGBT und eine Freilaufdiode bereitgestellt. Darüber hinaus ist in dem Halbleitersubstrat 12 unter der Tastanodenelektrode 50 ein Tastgebiet 70 bereitgestellt. Wie nachstehend ausführlich beschrieben ist, ist in dem Tastgebiet 70 eine Tastdiode bereitgestellt. Das Elementgebiet 18 weist eine viel größere Fläche als eine Fläche des Tastgebiets 70 auf. Insbesondere ist in der nachstehenden Beschreibung eine Dickenrichtung des Halbleitersubstrats 12 als eine z-Richtung bezeichnet, eine zu einer oberen Oberfläche des Halbleitersubstrats 12 parallele Richtung (eine Richtung senkrecht auf die z-Richtung) ist als eine x-Richtung bezeichnet, und eine Richtung senkrecht auf die z-Richtung und die x-Richtung ist als eine y-Richtung bezeichnet.
  • Gemäß 2 ist eine obere Oberfläche des Halbleitersubstrats 12 in dem Tastgebiet 70 mit einer Zwischenisolationsschicht 36 bedeckt. Darüber hinaus ist über dem Tastgebiet 70 eine Tastanodenelektrode 50, eine zweite Widerstandsschicht 52 und eine Verdrahtungsschicht 54 gelegen.
  • Das zweite Widerstandsgebiet 52 ist aus einem mit Dotierstoffen dotierten Polysilizium ausgebildet. Die zweite Widerstandsschicht 52 weist einen höheren spezifischen Widerstand als die spezifischen Widerstände der Tastanodenelektrode 50 und der Verdrahtungsschicht 54 auf. Die zweite Widerstandsschicht 52 ist auf der Zwischenisolationsschicht 36 gelegen. Ein Kontaktloch 36c ist in der Zwischenisolationsschicht 36 unter der zweiten Widerstandsschicht 52 bereitgestellt. Die Verdrahtungsschicht 54 ist in dem Kontaktloch 36c gelegen. Die Verdrahtungsschicht 54 ist aus AI (Aluminium) oder AISi (eine Legierung aus Aluminium und Silizium) ausgebildet. Die Verdrahtungsschicht 54 steht mit der zweiten Widerstandsschicht 52 in Kontakt. Die Verdrahtungsschicht 54 steht mit der oberen Oberfläche des Halbleitersubstrats 12 in Kontakt. Mit anderen Worten, die zweite Widerstandsschicht 52 ist mit dem Halbleitersubstrat 12 über die Verdrahtungsschicht 54 verbunden. Die Tastanodenelektrode 50 ist aus AI oder AISi ausgebildet. Die Tastanodenelektrode 50 ist auf der zweiten Widerstandsschicht 52 gelegen. Die Tastanodenelektrode 50 bedeckt eine Gesamtheit einer oberen Oberfläche der zweiten Widerstandsschicht 52. Eine obere Oberfläche der Tastanodenelektrode 50 bildet ein Bond-Pad. Ein Ende des Drahts 17 ist zu der oberen Oberfläche der Tastanodenelektrode 50 gebondet. Das andere Ende des Drahts 17 ist zu einem externen Schaltkreis verbunden.
  • Die zweite Widerstandsschicht 52 und die Verdrahtungsschicht 54 konfigurieren einen Strompfad, der die Tastanodenelektrode 50 und das Halbleitersubstrat 12 (im Einzelnen, ein nachstehend beschriebenes Anodengebiet 60) verbindet. Gemäß vorstehender Beschreibung ist der spezifische Widerstand der zweiten Widerstandsschicht 52 höher als die spezifischen Widerstände der Tastanodenelektrode 50 und der Verdrahtungsschicht 54. In dem Strompfad von dem Bond-Pad zu dem Halbleitersubstrat 12 ist daher der Widerstand der zweiten Widerstandsschicht 52 höher als die Widerstände der Tastanodenelektrode 50 und der Verdrahtungsschicht 54.
  • Die obere Hauptelektrode 14 ist aus AI oder AISi ausgebildet. Gemäß den 2 und 3 steht die obere Hauptelektrode 14 in dem Elementgebiet 18 mit der oberen Oberfläche des Halbleitersubstrats 12 in Kontakt. Gemäß 2 ist zwischen der oberen Hauptelektrode 14 und der Tastanodenelektrode 50 ein Abstand bereitgestellt.
  • Gemäß 2 ist die obere Oberfläche des Halbleitersubstrats 12 zwischen dem Elementgebiet 18 und dem Tastgebiet 70 mit der Zwischenisolationsschicht 36 bedeckt. In diesem Abschnitt ist auf der Zwischenisolationsschicht 36 eine erste Widerstandsschicht 51 gelegen. Die erste Widerstandsschicht 51 ist aus einem mit Dotierstoffen dotierten Polysilizium ausgebildet. Eine obere Oberfläche der ersten Widerstandsschicht 51 ist mit der Zwischenisolationsschicht 36 bedeckt. In der Zwischenisolationsschicht 36 auf der ersten Widerstandsschicht 51 sind Kontaktlöcher 36a und 36b bereitgestellt. Die Tastanodenelektrode 50 erstreckt sich zu dem Kontaktloch 36b. Die Tastanodenelektrode bedeckt die erste Widerstandsschicht 51 in dem Kontaktloch 36b. Die obere Hauptelektrode 14 erstreckt sich zu dem Kontaktloch 36a. Die obere Hauptelektrode 14 bedeckt die erste Widerstandsschicht 51 in dem Kontaktloch 36a. Die Tastanodenelektrode 50 ist mit der oberen Hauptelektrode 14 über die erste Widerstandsschicht 51 verbunden.
  • Gemäß den 2 und 3 ist auf einer unteren Oberfläche des Halbleitersubstrats 12 eine untere Hauptelektrode 16 gelegen. Die untere Hauptelektrode 16 steht mit ungefähr einem gesamten Bereich der unteren Oberfläche des Halbleitersubstrats 12 in Kontakt.
  • Gemäß 2 sind in dem Tastgebiet 70 das Anodengebiet 60, ein Driftgebiet 27 und ein Kathodengebiet 62 gelegen.
  • Das Anodengebiet 60 ist ein p-Gebiet. Das Anodengebiet 60 ist in einem Bereich gelegen, der die obere Oberfläche des Halbleitersubstrats 12 ausbildet. Das Anodengebiet 60 ist unter der Verdrahtungsschicht 54 gelegen. Das Anodengebiet 60 steht mit der Verdrahtungsschicht 54 in Kontakt. Das Anodengebiet 60 ist mit der Tastanodenelektrode 50 über die Verdrahtungsschicht 54 und die zweite Widerstandsschicht 52 verbunden.
  • Das Driftgebiet 27 ist ein n-Gebiet mit einer geringen n-Dotierstoffkonzentration. Das Driftgebiet 27 ist unterhalb des Anodengebiets 60 gelegen. Falls kein Leitfähigkeitsmodulationsphänomen auftritt, kann der spezifische Widerstand der zweiten Widerstandsschicht 52 höher als der spezifische Widerstand des Driftgebiets 27 sein.
  • Das Kathodengebiet 62 ist ein n-Gebiet mit einer höheren n-Dotierstoffkonzentration als der n-Dotierstoffkonzentration des Driftgebiets 27. Das Kathodengebiet 62 ist unter dem Driftgebiet 27 unter (direkt unter) dem Anodengebiet 60 gelegen. Das Anodengebiet 62 ist in einem Bereich gelegen, der die untere Oberfläche des Halbleitersubstrats 12 ausbildet. Das Kathodengebiet 62 steht mit der unteren Hauptelektrode 16 in Kontakt.
  • In dem Tastgebiet 70 ist eine Tastdiode durch das Anodengebiet 60, das Driftgebiet 27 und das Kathodengebiet 62 bereitgestellt.
  • Gemäß 3 umfasst das Elementgebiet 18 einen IGBT-Bereich 20, in dem ein IGBT bereitgestellt ist, und einen Diodenbereich 40, in dem eine Freilaufdiode bereitgestellt ist. Der IGBT-Bereich 20 und der Diodenbereich 40 sind zueinander benachbart. In dem Elementgebiet 18 sind die IGBT-Bereiche 20 und die Diodenbereiche 40 abwechselnd und in der y-Richtung wiederholt gelegen.
  • In der oberen Oberfläche des Halbleitersubstrats 12 ist in dem Elementgebiet 18 eine Vielzahl von Gräben 38 bereitgestellt. In der oberen Oberfläche des Halbleitersubstrats 12 erstrecken sich die Vielzahl von Gräben 38 entlang der x-Richtung. In einer Schnittansicht gemäß 3 erstreckt sich jeder der Gräben 38 von der oberen Oberfläche des Halbleitersubstrats 12 entlang der z-Richtung. Sowohl der IGBT-Bereich 20 als auch der Diodenbereich 40 umfassen eine Vielzahl von darin bereitgestellten Gräben 38. Eine innere Oberfläche jedes der Gräben 38 ist mit einer Gateisolationsschicht 32 bedeckt. In jedem Graben 38 ist eine Gateelektrode 34 angeordnet. Jede Gateelektrode 34 ist von dem Halbleitersubstrat 12 durch die entsprechende Gateisolationsschicht 32 isoliert. Eine obere Oberfläche jeder Gateelektrode 34 ist mit der Zwischenisolationsschicht 36 bedeckt. Jede Gateelektrode 34 ist von der oberen Hauptelektrode 14 durch die Zwischenisolationsschicht 36 isoliert. Jede Gateelektrode 34 in dem IGBT-Bereich 20 ist mit einer nicht gezeigten Gateverdrahtung verbunden. Jede Gateelektrode 34 in dem Diodenbereich 40 kann mit einer Gateverdrahtung verbunden sein, oder kann eine Blindelektrode sein, die mit der oberen Hauptelektrode 14 oder dergleichen verbunden ist.
  • Ein Emittergebiet 22 und ein p-Gebiet 24 sind in jedem Bereich gelegen, der zwischen zwei der Gräben 38 eingebracht ist. Die Emittergebiete 22 und das p-Gebiet 24 sind in dem IGBT-Bereich 20 und dem Diodenbereich 40 gelegen. Jedes der Emittergebiete 22 ist ein n-Gebiet. Die Emittergebiete 22 sind in dem Bereich gelegen, der die obere Oberfläche des Halbleitersubstrats 12 ausbildet. Die Emittergebiete 22 stehen mit der oberen Hauptelektrode 14 in Kontakt. Jedes Emittergebiet 22 steht mit der entsprechenden Gateisolationsschicht 32 in einem oberen Endabschnitt des entsprechenden Grabens 38 in Kontakt. Das p-Gebiet 24 weist Hochkonzentrationsgebiete 24a und ein Niederkonzentrationsgebiet 24b auf. Jedes der Hochkonzentrationsgebiete 24a weist eine höhere p-Dotierstoffkonzentration als eine p-Dotierstoffkonzentration des Niederkonzentrationsgebiets 24b auf. Die Hochkonzentrationsgebiete 24a sind in dem Bereich gelegen, der die obere Oberfläche des Halbleitersubstrats 12 ausbildet. Die Hochkonzentrationsgebiete 24a stehen mit der oberen Hauptelektrode 14 in Kontakt. Das Niederkonzentrationsgebiet 24b ist unterhalb der Hochkonzentrationsgebiete 24a und den Emittergebieten 22 gelegen. Das Niederkonzentrationsgebiet 24b steht mit den Gateisolationsschichten 32 unterhalb der Emittergebiete 22 in Kontakt. Ein Abschnitt des p-Gebiets 24 in dem IGBT-Bereich 20 wirkt als ein Körpergebiet des IGBT. Darüber hinaus wirkt ein Abschnitt des p-Gebiets 24 in dem Diodenbereich 40 als ein Anodengebiet der Freilaufdiode. Obwohl die Emittergebiete 22 in dem Diodenbereich 40 in 3 gelegen sind, kann das Emittergebiet 22 nicht in dem Diodenbereich 40 gelegen sein.
  • Das Driftgebiet 27 ist unterhalb des p-Gebiets 24 in dem IGBT-Bereich 20 und dem Diodenbereich 40 gelegen. Mit anderen Worten, das Driftgebiet 27 erstreckt sich quer über das Tastgebiet 70, den IGBT-Bereich 20 und den Diodenbereich 40. Das Driftgebiet 27 steht mit den Gateisolationsschichten 32 unterhalb des p-Gebiets 24 in Kontakt. Das Driftgebiet 27 ist von den Emittergebieten 22 durch das p-Gebiet 24 getrennt.
  • In dem IGBT-Bereich 20 ist unterhalb des Driftgebiets 27 ein Kollektorgebiet 30 gelegen. Das Kollektorgebiet 30 ist ein p-Gebiet. Das Kollektorgebiet 30 ist in dem Bereich gelegen, der die untere Oberfläche des Halbleitersubstrats 12 ausbildet. Das Kollektorgebiet 30 steht mit der unteren Hauptelektrode 16 in Kontakt. Das Kollektorgebiet 30 ist von dem p-Gebiet 24 durch das Driftgebiet 27 getrennt.
  • In dem Diodenbereich 40 ist unterhalb des Driftgebiets 27 ein Kathodengebiet 44 gelegen. Das Kathodengebiet 44 ist ein n-Gebiet mit einer höheren n-Dotierstoffkonzentration als der n-Dotierstoffkonzentration des Driftgebiets 27. Das Kathodengebiet 44 ist in dem Bereich gelegen, der die untere Oberfläche des Halbleitersubstrats 12 ausbildet. Das Kathodengebiet 44 steht mit der unteren Hauptelektrode 16 in Kontakt.
  • In dem IGBT-Bereich 20 ist ein IGBT aus dem Emittergebiet 22, dem p-Gebiet 24 (d.h. dem Körpergebiet), dem Driftgebiet 27, dem Kollektorgebiet 30, der Gateelektrode 34, der Gateisolationsschicht 32 und dergleichen ausgebildet. Falls das Elementgebiet 18 als der IGBT arbeitet, wirkt die obere Hauptelektrode 14 als eine Emitterelektrode, und die untere Hauptelektrode 16 wirkt als eine Kollektorelektrode.
  • In dem Diodenbereich 40 ist eine Freilaufdiode aus dem p-Gebiet 24 (d.h. dem Anodengebiet), dem Driftgebiet 27, dem Kathodengebiet 44 und dergleichen ausgebildet. Falls das Elementgebiet 18 als eine Freilaufdiode wirkt, wirkt die obere Hauptelektrode 14 als eine Anodenelektrode, und die untere Hauptelektrode 16 wirkt als eine Kathodenelektrode.
  • Gemäß 2 erstreckt sich das Driftgebiet 27 zwischen dem Elementgebiet 18 und dem Tastgebiet 70. Das p-Gebiet 24 (das Körpergebiet) ist von dem Anodengebiet 60 durch das Driftgebiet 27 getrennt. Nachstehend ist das Driftgebiet 27 zwischen dem p-Gebiet 24 und dem Anodengebiet 60 als ein Trennungsgebiet 27a bezeichnet. Ein spezifischer Widerstand der ersten Widerstandsschicht 51 kann geringer als ein spezifischer Widerstand des Trennungsgebiets 27a sein.
  • 4 zeigt einen internen Schaltkreis der Halbleitervorrichtung 10. In 4 bezeichnet ein IGBT 82 einen in dem IGBT-Bereich 20 bereitgestellten IGBT, eine Freilaufdiode 84 bezeichnet eine in dem Diodenbereich 40 bereitgestellte Freilaufdiode, und eine Tastdiode 80 bezeichnet eine in dem Tastgebiet 70 bereitgestellte Tastdiode. Ein Kollektor des IGBT 82 ist mit der unteren Hauptelektrode 16 verbunden, und ein Emitter des IGBT 82 ist mit der oberen Hauptelektrode 14 verbunden. Eine Anode der Freilaufdiode 84 ist mit der oberen Hauptelektrode 14 verbunden, und eine Kathode der Freilaufdiode 84 ist mit der unteren Hauptelektrode 16 verbunden. Mit anderen Worten, die Freilaufdiode 84 ist mit dem IGBT 82 antiparallel verbunden. Eine Kathode der Tastdiode 80 ist mit der unteren Hauptelektrode 16 verbunden. Darüber hinaus ist eine Anode der Tastdiode 80 mit der Tastanodenelektrode 50 verbunden. Die Tastanodenelektrode 50 ist mit einem externen Schaltkreis 90 über den Draht 17 (siehe 1) oder dergleichen verbunden. Der externe Schaltkreis 90 steuert ein Potential einer Gateelektrode des IGBT 82 in Übereinstimmung mit einem Potential der Tastanodenelektrode 50. Das Potential der Tastanodenelektrode 50 variiert mit einem Potential der unteren Hauptelektrode 16. Falls das Potential der unteren Hauptelektrode 16 kleiner oder gleich einem vorbestimmten Wert ist, wird die Tastdiode 80 angeschaltet, und das Potential der Tastanodenelektrode 50 wird zu einem Potential, das ungefähr gleich dem Potential der unteren Hauptelektrode 16 ist (im Einzelnen, einem um einen Abfall einer Vorwärtsspannung der Tastdiode 80 höheren Potential als dem Potential der unteren Hauptelektrode 16). Falls darüber hinaus das Potential der unteren Hauptelektrode 16 höher als der vorbestimmte Wert ist, ist die Tastdiode 80 abgeschaltet. In diesem Fall wird das Potential der Tastanodenelektrode 50 zu einem Potential, das von dem Potential der unteren Hauptelektrode 16 unabhängig ist (z.B. einem Potential, das innerhalb des externen Schaltkreis 90 bestimmt ist). Dementsprechend kann der externe Schaltkreis einen Betriebszustand des IGBT 82 durch ein Erfassen des Potentials der Tastanodenelektrode 50 abtasten. Daher kann der externe Schaltkreis 90 den IGBT 82 geeignet steuern. Darüber hinaus ist gemäß den 1 und 2 die Tastanodenelektrode 50 nahe der oberen Hauptelektrode 14 gelegen. Daher liegt eine parasitäre Kapazität zwischen der Tastanodenelektrode 50 und der oberen Hauptelektrode 14 vor. 4 zeigt diese parasitäre Kapazität als eine Kapazität 86. Darüber hinaus sind gemäß 2 die Tastanodenelektrode 50 und die untere Hauptelektrode 16 einander zugewandt, wobei das Halbleitersubstrat 12 dazwischen eingebracht ist. Eine parasitäre Kapazität liegt daher zwischen der Tastanodenelektrode 50 und der unteren Hauptelektrode 16 vor. 4 zeigt diese parasitäre Kapazität als eine Kapazität 88. Darüber hinaus ist die Tastanodenelektrode 50 mit der oberen Hauptelektrode 14 durch die erste Widerstandsschicht 51 verbunden. 4 zeigt die erste Widerstandsschicht 51 als einen Widerstand 51.
  • Das Potential der Tastanodenelektrode 50 kann aufgrund einer kapazitiven Kopplung über die parasitären Kapazitäten 86 und 88 variieren. Falls beispielsweise ein Potential der oberen Hauptelektrode 14 abrupt variiert, variiert das Potential der Tastanodenelektrode 50 aufgrund einer kapazitiven Kopplung über die parasitäre Kapazität 88. Falls darüber hinaus das Potential der unteren Hauptelektrode 16 abrupt variiert, variiert das Potential der Tastanodenelektrode 50 aufgrund einer kapazitiven Kopplung über die parasitäre Kapazität 86. Falls das Potential der Tastanodenelektrode 50 aufgrund kapazitiver Kopplung variiert, wird eine hohe Last auf die Tastdiode 80 gelegt. Falls beispielsweise das Potential der Tastanodenelektrode 50 aufgrund einer kapazitiven Kopplung übermäßig ansteigt, wird eine Überspannung an die Tastdiode 80 in einer Vorwärtsrichtung angelegt. Daher fließt in der Tastdiode 80 in der Vorwärtsrichtung ein Überstrom. Während ein Strom in der Tastdiode 80 in der Vorwärtsrichtung aufgrund des Potentialanstiegs der Tastanodenelektrode 50 fließt, werden darüber hinaus Löcher von dem Anodengebiet 60 in das Driftgebiet 27 injiziert. Falls das Potential der Tastanodenelektrode 50 abfällt, wird nachfolgend die an die Tastdiode 80 angelegte Spannung von einer Vorwärtsspannung in eine Rückwärtsspannung umgeschaltet. Die in dem Driftgebiet 27 vorliegenden Löcher werden nachfolgend in die Tastanodenelektrode 50 entladen. In der Tastdiode 80 fließt daher ein Erholungsstrom. Ein größerer Vorwärtsstrom bewirkt nachfolgend den Fluss eines größeren Erholungsstroms und bewirkt, dass eine größere Last an die Tastdiode 80 angelegt wird. Falls darüber hinaus das Potential der Tastanodenelektrode 50 sich übermäßig erhöht, kann sich eine Isolationseigenschaft der Isolationsschicht zwischen der Tastanodenelektrode 50 und der oberen Hauptelektrode 14 verschlechtern.
  • Im Gegensatz dazu erleichtern in der Halbleitervorrichtung 10 in dem vorliegenden Ausführungsbeispiel die erste Widerstandsschicht 51 und die zweite Widerstandsschicht 52 die auf die Tastdiode 80 gelegte Last. Dies ist nachstehend ausführlich beschrieben.
  • Gemäß vorstehender Beschreibung verbindet die erste Widerstandsschicht die Tastanodenelektrode 50 mit der oberen Hauptelektrode 14. Falls das Potential der Tastanodenelektrode 50 sich aufgrund einer kapazitiven Kopplung erhöht, fließt ein sehr geringer Strom von der Tastanodenelektrode 50 zu der oberen Hauptelektrode 14 über die erste Widerstandsschicht 51. Dies unterdrückt eine weitere Potentialerhöhung der Tastanodenelektrode 50. Eine Anwendung einer Überspannung an die Tastdiode 80 wird dadurch unterdrückt. Darüber hinaus kann eine Verschlechterung der Isolationseigenschaft der Isolationsschicht zwischen der Tastanodenelektrode 50 und der oberen Hauptelektrode 14 unterdrückt werden. Falls der Widerstand der ersten Widerstandsschicht 51 übermäßig gering ist, ist insbesondere das Potential der Tastanodenelektrode 50 auf das Potential der oberen Hauptelektrode 14 fixiert, was dazu führt, dass der externe Schaltkreis 90 nicht mehr normal arbeiten kann. Im Gegensatz dazu weist bei dem vorliegenden Ausführungsbeispiel die erste Widerstandsschicht 51 einen relativ hohen Widerstand auf. Daher kann das Potential der Tastanodenelektrode 50 in einem gewissen Ausmaß unabhängig von dem Potential der oberen Hauptelektrode 14 variieren. Daher kann der externe Schaltkreis 90 den IGBT 82 in Übereinstimmung mit dem Potential der Tastanodenelektrode 50 geeignet steuern. Der von der Tastanodenelektrode 50 zu der oberen Hauptelektrode 14 fließende sehr geringe Strom fließt nicht innerhalb des Halbleitersubstrats 12, sondern fließt in der ersten Widerstandsschicht 51. Dies unterdrückt in dem Halbleitersubstrat 12 eine Wärmeentwicklung, und erleichtert eine Belastung auf das Halbleitersubstrat 12.
  • Gemäß vorstehender Beschreibung ist darüber hinaus die zweite Widerstandsschicht 52 mit einem hohen Widerstand zwischen der Tastanodenelektrode 50 und dem Anodengebiet 60 gelegen. Daher ist der Abfall der Vorwärtsspannung der Tastdiode 80 groß. Falls eine Vorwärtsspannung angelegt wird, fließt somit in der Tastdiode 80 weniger wahrscheinlich ein Vorwärtsstrom. Dies unterdrückt, dass in der Tastdiode 80 ein Überstrom fließt. Da in der Tastdiode 80 weniger wahrscheinlich ein Vorwärtsstrom fließt, ist es darüber hinaus weniger wahrscheinlich, dass in der Tastdiode 80 ein Erholungsstrom fließt, falls die an die Tastdiode 80 angelegte Spannung von einer Vorwärtsspannung zu einer Rückwärtsspannung geschaltet wird.
  • Gemäß vorstehender Beschreibung ist bei der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels an die Tastdiode 80 eine Überspannung weniger wahrscheinlich angelegt. Darüber hinaus ist es in der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels weniger wahrscheinlich, dass in der Tastdiode 80 ein Überstrom und ein Erholungsstrom fließen. Daher ist die an die Tastdiode 80 gelegte Belastung erleichtert, und eine Zuverlässigkeit der Tastdiode 80 wird verbessert.
  • Insbesondere ist eine Konfiguration jedes die Halbleitervorrichtung 10 ausbildenden Bauteils nachstehend als ein Beispiel beschrieben. Das Driftgebiet 27 kann als Dotierstoff Phosphor umfassen, einen spezifischen Widerstand von 40 bis 100 Ωcm aufweisen, und eine Dicke von 80 bis 165 µm aufweisen. Die obere Hauptelektrode 14 kann eine Titanschicht, eine Nickelschicht und eine Goldschicht (Au) aufweisen, die auf einer oberen Oberfläche einer aus AI oder AISi ausgebildeten Schicht angeordnet sind, und eine Dicke von 3 bis 30 µm aufweisen. Die untere Hauptelektrode 16 kann eine Titanschicht, eine Nickelschicht und eine Goldschicht aufweisen, die auf einer unteren Oberfläche einer aus AI oder AISi ausgebildeten Schicht angeordnet sind. Wahlweise kann die untere Hauptelektrode 16 aus einer Titanschicht, einer Nickelschicht und einer Goldschicht ausgebildet sein. Die untere Hauptelektrode 16 kann eine Dicke von 1 bis 30 µm aufweisen. Das p-Gebiet 24 kann als Dotierstoff Bor aufweisen, eine Spitzendotierstoffkonzentration von 1×1016 bis 1×1019 cm-3 aufweisen, und eine Dicke von 0,2 bis 5,0 µm aufweisen. Das Emittergebiet 22 kann als Dotierstoff Arsen oder Phosphor enthalten, eine Spitzendotierstoffkonzentration von 1×1018 bis 1×1021 cm-3 aufweisen, und eine Dicke von 0,2 bis 1,5 µm aufweisen. Das Kathodengebiet 44 kann als Dotierstoff Phosphor aufweisen, eine Spitzendotierstoffkonzentration von 1×1018 bis 1×1021 cm-3 aufweisen, und eine Dicke von 0,2 bis 3,0 µm aufweisen. Das Kollektorgebiet 30 kann als Dotierstoff Bor aufweisen, eine Spitzendotierstoffkonzentration von 1×1015 bis 1×1019 cm-3 aufweisen, und eine Dicke von 0,2 bis 3,0 µm aufweisen. Der Graben 38 kann eine Tiefe von 4 bis 7 µm aufweisen. Die erste Widerstandsschicht 51 kann eine Dicke von 500 bis 2000 nm aufweisen, und einen spezifischen Widerstand von 1×108 bis 1×1018 Ωcm aufweisen.
  • Insbesondere bewirkt ein übermäßig hoher Widerstand der ersten Widerstandsschicht 51 einen großen Einfluss auf eine kapazitive Kopplung, wohingegen ein übermäßig niedriger Widerstand der ersten Widerstandsschicht 51 bewirkt, dass das Potential der Tastanodenelektrode 50 fixiert ist. Daher muss der Widerstand der ersten Widerstandsschicht 51 auf einen geeigneten Wert festgelegt werden. Es ist beispielsweise möglich, den Widerstand der ersten Widerstandsschicht 51 durch eine Einstellung der Dicke der ersten Widerstandsschicht 51 einzustellen. Darüber hinaus können Konfigurationen gemäß den 5 bis 8 angewendet werden, um den Widerstand der ersten Widerstandsschicht 51 einzustellen.
  • In der Konfiguration gemäß 5 ist die erste Widerstandsschicht 51 in eine Vielzahl von Abschnitten unterteilt. In der Konfiguration gemäß 5 ist ein Strompfad in der ersten Widerstandschicht 51 enger als der bei der Konfiguration gemäß 1. Dementsprechend kann der Widerstand der ersten Widerstandsschicht 51 vergrößert werden.
  • Bei der Konfiguration gemäß 6 ist die erste Widerstandsschicht 51 eine Serpentine, und ist mit der Tastanodenelektrode 50 und der oberen Hauptelektrode 14 an ihren gegenüberliegenden Enden verbunden. In der Konfiguration gemäß 6 ist der Strompfad der ersten Widerstandsschicht 51 enger und länger als der bei der Konfiguration gemäß 1. Dementsprechend kann der Widerstrand der ersten Widerstandsschicht 51 vergrößert werden.
  • Bei der Konfiguration gemäß 7 ist die obere Hauptelektrode 14 zu der Tastanodenelektrode 50 an zwei benachbarten Seiten eines Umrisses der Tastanodenelektrode 50 benachbart. Die erste Widerstandsschicht 51 verbindet die Tastanodenelektrode 50 mit der oberen Hauptelektrode 14 an diesen zwei Seiten. Bei der Konfiguration gemäß 7 ist der Strompfad der ersten Widerstandsschicht 51 breiter als der bei der Konfiguration gemäß 1. Dementsprechend kann der Widerstand der ersten Widerstandsschicht 51 gering gemacht werden.
  • Bei der Konfiguration gemäß 8 ist die Tastanodenelektrode 50 durch die obere Hauptelektrode 14 umgeben. Die erste Widerstandsschicht 51 verbindet die Tastanodenelektrode 50 und die obere Hauptelektrode 14 an einer gesamten Umgebung der Tastanodenelektrode 50. Bei der Konfiguration gemäß 8 ist der Strompfad der ersten Widerstandsschicht 51 breiter als der bei der Konfiguration gemäß 1. Dementsprechend kann der Widerstand der ersten Widerstandsschicht 51 gering gemacht werden. Der Draht 17 ist in 8 nicht gezeigt.
  • Darüber hinaus bedeckt bei dem vorstehend beschriebenen Ausführungsbeispiel die obere Hauptelektrode 14 einen Teil der oberen Oberfläche der ersten Widerstandsschicht 51 (ein Abschnitt, bei dem das Kontaktloch 36a vorliegt), und die Tastanodenelektrode 50 bedeckt einen Teil der oberen Oberfläche der ersten Widerstandsschicht 51 (ein Abschnitt, bei dem das Kontaktloch 36b vorliegt). Jedoch kann gemäß 9 die erste Widerstandsschicht 51 einen Teil einer oberen Oberfläche der oberen Hauptelektrode 14 und einen Teil der oberen Oberfläche der Tastanodenelektrode 50 bedecken.
  • Darüber hinaus ist bei dem vorstehend beschriebenen Ausführungsbeispiel das Anodengebiet 60 unter dem Bond-Pad gelegen (d.h. der Tastanodenelektrode 50). Jedoch kann gemäß 10 das Anodengebiet 60 nicht unter dem Bond-Pad gelegen sein, und kann außerhalb des Bond-Pads gelegen sein. In diesem Fall kann die zweite Widerstandsschicht 52 einen unter dem Bond-Pad positionierten Abschnitt 52a und einen Abschnitt 52b aufweisen, der von dem Abschnitt 52a zu einem Äußeren des Bond-Pads herausgezogen ist. Das Anodengebiet 60 kann mit der Tastanodenelektrode 50 über den Abschnitt 52b der zweiten Widerstandsschicht 52 verbunden sein. Gemäß dieser Konfiguration wird eine Auswirkung bei einem Drahtbonden weniger wahrscheinlich an das Anodengebiet 60 angelegt. Dies kann das Auftreten eines Defekts oder dergleichen in dem Anodengebiet 60 unterdrücken. Daher kann ein Leckstrom oder dergleichen in der Tastdiode 80 unterdrückt werden. Da die aus Polysilizium ausgebildete zweite Widerstandsschicht 52 unter dem Bond-Pad gelegen ist, kann darüber hinaus das Halbleitersubstrat 12 durch die Polysiliziumschicht bei einem Drahtbonden geschützt werden. Dies kann einen Schaden an dem Halbleitersubstrat 12 bei einem Drahtbonden verringern.
  • Darüber hinaus ist bei dem vorstehend genannten Ausführungsbeispiel die zweite Widerstandsschicht 52 mit dem Halbleitersubstrat 12 (d.h. dem Anodengebiet 60) über die Verdrahtungsschicht 54 verbunden. Gemäß 11 kann jedoch die zweite Widerstandsschicht 52 in direktem Kontakt mit dem Halbleitersubstrat 12 stehen. In diesem Fall kann die zweite Widerstandsschicht 52 insbesondere aus Polysilizium ausgebildet sein. Bei einer Konfiguration gemäß 11 fließen, falls die zweite Widerstandsschicht 52 aus Polysilizium ausgebildet ist, Löcher von dem Anodengebiet 60 in die zweite Widerstandsschicht 52, falls eine Rückwärtsspannung an die Tastdiode 80 angelegt wird. Ladungsträger weisen in Polysilizium eine kurze Lebensdauer auf. Falls daher die Löcher in die zweite Widerstandsschicht 52 fließen, verschwinden viele der Löcher aufgrund einer Rekombination. Ein Erholungsstrom kann ferner verringert werden.
  • Darüber hinaus können bei dem vorstehend beschriebenen Ausführungsbeispiel die erste Widerstandsschicht 51 und die zweite Widerstandsschicht 52 aus Polysilizium ausgebildet sein. Durch eine Regelung einer Dotierstoffkonzentration in dem Polysilizium ist es leicht möglich, den spezifischen Widerstand des Polysiliziums zu regeln. Dementsprechend können die spezifischen Widerstände sowohl der ersten Widerstandsschicht 51 als auch der zweiten Widerstandsschicht 52 leicht auf eine gewünschte spezifische Widerstandsfähigkeit geregelt werden. Darüber hinaus kann die erste Widerstandsschicht 51 aus einer SInSiN (halbleitende Siliziumnitridschicht) ausgebildet sein. Die SInSiN-Schicht kann an einer oberen Oberfläche eines Halbleitersubstrats bereitgestellt sein, um als eine Schutzschicht zum Schutz einer Oberfläche des Halbleitersubstrats zu dienen, oder zur Stabilisierung eines elektrischen Felds innerhalb des Halbleitersubstrats. Falls die erste Widerstandsschicht 51 aus einer SInSiN-Schicht ausgebildet ist, können die erste Widerstandsschicht 51 und die SInSiN-Schicht, die als eine Schutzschicht dient, zu einer Zeit ausgebildet werden. Falls gemäß 9 die erste Widerstandsschicht 51 über der oberen Hauptelektrode 14 und der Tastanodenelektrode 50 gelegen ist, und die erste Widerstandsschicht 51 aus der SInSiN-Schicht ausgebildet ist, kann die Halbleitervorrichtung 10 wie folgt hergestellt werden. Zunächst werden die obere Hauptelektrode 14 und die Tastanodenelektrode 50 ausgebildet. Nachfolgend wird eine SInSiN-Schicht an einer Oberfläche des Halbleitersubstrats ausgebildet. Nachfolgend wird die SInSiN-Schicht strukturiert. Zu dieser Zeit kann die SInSiN-Schicht an einer Stelle verbleiben, die sowohl für eine Schutzschicht als auch für die erste Widerstandsschicht 51 benötigt wird. Gemäß diesem Verfahren können die Schutzschicht und die erste Widerstandsschicht 51 zu einer Zeit ausgebildet werden.
  • Darüber hinaus können die erste Widerstandsschicht 51 und die zweite Widerstandsschicht 52 aus demselben Material ausgebildet sein, oder können aus verschiedenen Materialien ausgebildet sein. Falls die erste Widerstandsschicht 51 und die zweite Widerstandsschicht 52 aus demselben Material ausgebildet sind, können insbesondere die erste Widerstandsschicht 51 und die zweite Widerstandsschicht 52 zu einer Zeit in einem Herstellungsschritt ausgebildet werden. In diesem Fall wird der spezifische Widerstand der ersten Widerstandsschicht 51 ungefähr gleich dem spezifischen Widerstand der zweiten Widerstandsschicht 52.
  • Darüber hinaus ist bei dem vorstehend beschriebenen Ausführungsbeispiel der IGBT in dem Elementgebiet 18 bereitgestellt. Jedoch kann anstelle des IGBT ein anderes Schaltbauelement wie etwa ein MOSFET in dem Elementgebiet 18 bereitgestellt sein.
  • Darüber hinaus kann bei dem vorstehend genannten Ausführungsbeispiel eine Gesamtheit der oberen Oberfläche der Tastanodenelektrode 50 das Bond-Pad sein. Jedoch kann ein Teil der oberen Oberfläche der Tastanodenelektrode 50 das Bond-Pad sein.
  • Nachstehend ist eine Beziehung zwischen einem Bestandteil des vorstehend genannten Ausführungsbeispiels und einem Bestandteil in den Patentansprüchen beschrieben. Das Anodengebiet 60 bei dem Ausführungsbeispiel ist ein Beispiel eines ersten Anodengebiets bei den Patentansprüchen. Das Kathodengebiet 62 bei dem Ausführungsbeispiel ist ein Beispiel eines ersten Kathodengebiets bei den Patentansprüchen. Das p-Gebiet 24 in dem Diodenbereich 40 bei dem Ausführungsbeispiel ist ein Beispiel eines zweiten Anodengebiets bei den Patentansprüchen. Das Kathodengebiet 44 bei dem Ausführungsbeispiel ist ein Beispiel eines zweiten Kathodengebiets bei den Patentansprüchen.
  • Nachstehend sind die technischen Merkmale der vorliegend offenbarten Erfindung aufgeführt. Insbesondere ist jedes der nachstehenden technischen Merkmale unabhängig voneinander nützlich.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann das Schaltbauelement ein p-Körpergebiet umfassen, das mit der oberen Hauptelektrode verbunden ist. Darüber hinaus kann das Halbleitersubtrat ein n-Trennungsgebiet umfassen, das das Körpergebiet von dem ersten Anodengebiet trennt. Der spezifische Widerstand der ersten Widerstandsschicht kann geringer als der spezifische Widerstand des Trennungsgebiets sein.
  • Gemäß dieser Konfiguration kann der Widerstand zwischen der Tastanodenelektrode und der oberen Hauptelektrode gering gemacht werden. Dies kann eine Anwendung einer Überspannung an die Tastdiode wirksamer unterdrücken.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann die erste Widerstandsschicht einen Teil einer oberen Oberfläche der oberen Hauptelektrode und einen Teil einer unteren Oberfläche der Tastanodenelektrode bedecken.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann die obere Elektrode einen Teil einer unteren Oberfläche der ersten Widerstandsschicht bedecken. Darüber hinaus kann die Tastanodenelektrode einen Teil der oberen Oberfläche der ersten Widerstandsschicht bedecken.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann die erste Widerstandsschicht aus Polysilizium ausgebildet sein.
  • Gemäß dieser Konfiguration ist es möglich, den spezifischen Widerstand der ersten Widerstandsschicht durch eine Regelung einer Dotierstoffkonzentration in dem Polysilizium zu regeln.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann die Halbleitervorrichtung ferner eine zweite Widerstandsschicht umfassen, die über dem Halbleitersubstrat gelegen ist, und einen höheren spezifischen Widerstand als den spezifischen Widerstand der Tastanodenelektrode aufweist. Das erste Anodengebiet kann mit der Tastanodenelektrode über die zweite Widerstandsschicht verbunden sein.
  • Gemäß dieser Konfiguration ist es weniger wahrscheinlich, dass ein Strom in der Tastdiode fließt. Dementsprechend kann ein Vorwärtsstrom und ein Erholungsstrom in der Tastdiode unterdrückt werden.
  • Bei einem Beispiel der Halbleitervorrichtung, die die zweite Widerstandsschicht umfasst, kann die Tastanodenelektrode ein Bond-Pad umfassen, das derart eingerichtet ist, dass ein Draht zu dem Bond-Pad gebondet ist. Die zweite Widerstandsschicht kann einen ersten Abschnitt, der zu der Tastanodenelektrode unter dem Bond-Pad verbunden ist, und einen zweiten Abschnitt umfassen, der sich nach außerhalb des Bond-Pads erstreckt. Das erste Anodengebiet kann nicht unter dem Bond-Pad gelegen sein, und kann mit der Tastanodenelektrode über den zweiten Abschnitt verbunden sein.
  • Gemäß dieser Konfiguration ist eine Auswirkung beim Drahtbonden weniger wahrscheinlich an das erste Anodengebiet angelegt, und ein in dem ersten Anodengebiet bewirkter Defekt kann unterdrückt werden.
  • Bei einem Beispiel der vorliegend offenbarten Halbleitervorrichtung kann die zweite Widerstandsschicht aus Polysilizium ausgebildet sein.
  • Es ist möglich, das Halbleitersubstrat vor einer Auswirkung beim Drahtbonden durch eine Anordnung des gegenüber einer Auswirkung toleranten Polysiliziums unter dem Bond-Pad zu schützen.
  • Bei einem Beispiel der Halbleitervorrichtung, die die zweite Widerstandsschicht umfasst, kann die Halbleitervorrichtung ferner eine Verdrahtungsschicht umfassen, die über dem Halbleitersubstrat gelegen ist, mit dem ersten Anodengebiet in Kontakt steht, und einen niedrigeren spezifischen Widerstand als den spezifischen Widerstand der zweiten Widerstandsschicht aufweist. Das erste Anodengebiet kann mit der zweiten Widerstandsschicht über die Verdrahtungsschicht verbunden sein.
  • Bei einem anderen Beispiel der Halbleitervorrichtung, die die zweite Widerstandsschicht umfasst, kann das erste Anodengebiet mit der zweiten Widerstandsschicht in direktem Kontakt stehen. In diesem Fall kann die zweite Widerstandsschicht aus Polysilizium ausgebildet sein.
  • Ladungsträger in Polysilizium weisen eine kurze Lebensdauer auf. Falls eine Rückwärtsspannung an die Tastdiode angelegt wird, passieren in dieser Konfiguration von dem Halbleitersubstrat zu der Tastanodenelektrode abgegebene Löcher die aus Polysilizium ausgebildete zweite Widerstandsschicht. Daher können die Löcher in der zweiten Widerstandsschicht aufgrund einer Rekombination leicht verschwinden. Dies kann ferner einen Erholungsstrom unterdrücken.
  • Bei einem Beispiel einer Konfiguration, die die zweite Widerstandsschicht aufweist, kann das Halbleitersubstrat ein n-Driftgebiet umfassen, das zwischen dem ersten Anodengebiet und dem ersten Kathodengebiet gelegen ist, und eine niedrigere n-Dotierstoffkonzentration als eine n-Dotierstoffkonzentration des ersten Kathodengebiets aufweist. Der spezifische Widerstand der zweiten Widerstandsschicht kann größer als der spezifische Widerstand des Driftgebiets sein.
  • Gemäß dieser Konfiguration kann ein Erholungsstrom in der Tastdiode ferner unterdrückt werden.
  • Bei einem Beispiel einer vorliegend offenbarten Konfiguration kann das Halbleitersubstrat ferner eine Freilaufdiode umfassen. Die Freilaufdiode kann ein zweites p-Anodengebiet umfassen, das zu der oberen Hauptelektrode verbunden ist, und ein zweites n-Kathodengebiet umfassen, das zu der unteren Hauptelektrode verbunden ist.
  • Obgleich Ausführungsbeispiele der vorliegenden Erfindung vorstehend ausführlich beschrieben sind, diese lediglich Beispiele, und begrenzen nicht den Umfang der Patentansprüche. Die in den Patentansprüchen beschriebene Technologie umfasst verschiedene Abwandlungen und Änderungen der konkreten vorstehend beschriebenen Ausführungsbeispiele. Die in der vorliegenden Beschreibung oder erklärten technischen Elemente üben eigenständig oder in Kombinationen technischen Nutzen aus. Die Kombinationen sind nicht auf die in den Patentansprüchen beschriebenen begrenzt. Darüber hinaus verwirklicht die in der vorliegenden Beschreibung oder Zeichnung ausgeführte Technologie eine Vielzahl von Wirkungen gleichzeitig, und weist aufgrund der Verwirklichung einer solchen Wirkung technischen Nutzen auf.
  • Eine erfindungsgemäße Halbleitervorrichtung umfasst: ein Halbleitersubstrat; eine obere Hauptelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine Tastanodenelektrode, die oberhalb des Halbleitersubstrats gelegen ist; eine erste Widerstandsschicht, die oberhalb des Halbleitersubstrats gelegen ist, einen größeren spezifischen Widerstand als die spezifischen Widerstände der oberen Hauptelektrode und der Tastanodenelektrode aufweist, und die die obere Hauptelektrode und die Tastanodenelektrode verbindet; und einer unteren Hauptelektrode, die unterhalb des Halbleitersubstrats gelegen ist. Das Halbleitersubstrat umfasst ein Schaltbauelement und eine Tastdiode. Das Schaltbauelement ist zwischen der oberen Hauptelektrode und der unteren Hauptelektrode verbunden. Die Tastdiode umfasst ein zu der Tastanodenelektrode verbundenes erstes p-Anodengebiet sowie ein zu der unteren Hauptelektrode verbundenes erstes n-Kathodengebiet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016149715 A [0003]

Claims (13)

  1. Halbleitervorrichtung (10), mit einem Halbleitersubstrat (12); einer oberen Hauptelektrode (14), die oberhalb des Halbleitersubstrats (12) gelegen ist; einer Tastanodenelektrode (50), die oberhalb des Halbleitersubstrats (12) gelegen ist; einer ersten Widerstandsschicht (51), die oberhalb des Halbleitersubstrats (12) gelegen ist, einen höheren spezifischen Widerstand als die spezifischen Widerstände der oberen Hauptelektrode (14) und der Tastanodenelektrode (50) aufweist, und mit der oberen Hauptelektrode (14) und der Tastanodenelektrode (50) verbunden ist; und einer unteren Hauptelektrode (16), die unterhalb des Halbleitersubstrats (12) gelegen ist, wobei das Halbleitersubstrat (12) ein Schaltbauelement (82) und eine Tastdiode (80) umfasst, das Schaltbauelement (82) zwischen der oberen Hauptelektrode (14) und der unteren Hauptelektrode (16) verbunden ist, und die Tastdiode (80) ein mit der Tastanodenelektrode (50) verbundenes erstes p-Anodengebiet (60) und ein mit der unteren Hauptelektrode (16) verbundenes erstes n-Kathodengebiet (62) umfasst.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei das Schaltbauelement (82) ein mit der oberen Hauptelektrode (14) verbundenes p-Körpergebiet (24) umfasst, das Halbleitersubstrat (12) ein n-Trennungsgebiet (27a) umfasst, das das Körpergebiet (24) von dem ersten Anodengebiet (60) trennt, und der spezifische Widerstand der ersten Widerstandsschicht (51) geringer als der spezifische Widerstand des Trennungsgebiets (27a) ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei die erste Widerstandsschicht (51) einen Teil einer oberen Oberfläche der oberen Hauptelektrode (14) und einen Teil einer oberen Oberfläche der Tastanodenelektrode (50) bedeckt.
  4. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei die obere Hauptelektrode (14) einen Teil einer oberen Oberfläche der ersten Widerstandsschicht (51) und die Tastanodenelektrode (50) einen Teil einer oberen Oberfläche der ersten Widerstandsschicht (51) bedeckt.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, wobei die erste Widerstandsschicht (51) aus Polysilizium ausgebildet ist.
  6. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 5, ferner mit einer zweiten Widerstandsschicht (52), die oberhalb des Halbleitersubstrats (12) gelegen ist, und einen höheren spezifischen Widerstand als den spezifischen Widerstand der Tastanodenelektrode (50) aufweist, wobei das erste Anodengebiet (60) über die zweite Widerstandsschicht (52) mit der Tastanodenelektrode (50) verbunden ist.
  7. Halbleitervorrichtung (10) nach Anspruch 6, wobei die Tastanodenelektrode (50) ein Bond-Pad umfasst, das derart eingerichtet ist, dass ein Draht (17) zu dem Bond-Pad gebondet ist, die zweite Widerstandsschicht (52) einen mit der Tastanodenelektrode (50) unter dem Bond-Pad verbundenen ersten Abschnitt und einen zweiten Abschnitt umfasst, der sich von dem Bond-Pad nach außerhalb erstreckt, und das erste Anodengebiet (60) nicht unter dem Bond-Pad gelegen ist, und über den zweiten Abschnitt mit der Tastanodenelektrode (50) verbunden ist.
  8. Halbleitervorrichtung (10) nach Anspruch 7, wobei die zweite Widerstandsschicht (52) aus Polysilizium ausgebildet ist.
  9. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 8, ferner mit einer oberhalb des Halbleitersubstrats (12) gelegenen Verdrahtungsschicht (54), die mit dem ersten Anodengebiet (60) in Kontakt steht und einen geringeren spezifischen Widerstand als den spezifischen Widerstand der zweiten Widerstandsschicht (52) aufweist, wobei das erste Anodengebiet (60) über die Verdrahtungsschicht (54) mit der zweiten Widerstandsschicht (52) verbunden ist.
  10. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 8, wobei das erste Anodengebiet (60) mit der zweiten Widerstandsschicht (52) in Kontakt steht.
  11. Halbleitervorrichtung (10) nach Anspruch 10, wobei die zweite Widerstandsschicht (52) aus Polysilizium ausgebildet ist.
  12. Halbleitervorrichtung (10) nach einem der Ansprüche 6 bis 11, wobei das Halbleitersubstrat (12) ein n-Driftgebiet (27), das zwischen dem ersten Anodengebiet (60) und dem ersten Kathodengebiet (62) gelegen ist, umfasst, und eine geringere n-Dotierstoffkonzentration als einer n-Dotierstoffkonzentration des ersten Kathodengebiets (62) aufweist, und der spezifische Widerstand der zweiten Widerstandsschicht (52) höher als der spezifische Widerstand des Driftgebiets (27) ist.
  13. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 12, wobei das Halbleitersubstrat (12) ferner eine Freilaufdiode (84) umfasst, und die Freilaufdiode (84) ein mit der oberen Hauptelektrode (14) verbundenes zweites p-Anodengebiet (24) und ein mit der unteren Hauptelektrode (16) verbundenes zweites n-Kathodengebiet (44) aufweist.
DE102018103716.3A 2017-02-23 2018-02-20 Halbleitervorrichtung Ceased DE102018103716A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017032269A JP6790908B2 (ja) 2017-02-23 2017-02-23 半導体装置
JP2017-032269 2017-02-23

Publications (1)

Publication Number Publication Date
DE102018103716A1 true DE102018103716A1 (de) 2018-08-23

Family

ID=63046115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018103716.3A Ceased DE102018103716A1 (de) 2017-02-23 2018-02-20 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US10163890B2 (de)
JP (1) JP6790908B2 (de)
KR (1) KR102047009B1 (de)
CN (1) CN108470731A (de)
DE (1) DE102018103716A1 (de)
TW (1) TWI659611B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137392A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
WO2020129436A1 (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7378308B2 (ja) * 2020-02-06 2023-11-13 三菱電機株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577345B2 (ja) * 1985-09-20 1997-01-29 株式会社東芝 半導体装置
JPH05218344A (ja) * 1992-02-06 1993-08-27 Sony Corp ダイナミックｒａｍの製造方法
JP3183020B2 (ja) * 1994-03-17 2001-07-03 株式会社日立製作所 保護回路を内蔵した絶縁ゲート型半導体装置
JPH08306937A (ja) * 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2001211059A (ja) * 2000-01-26 2001-08-03 Toshiba Corp 半導体スイッチ素子の過電流保護回路
JP4631282B2 (ja) * 2004-01-23 2011-02-16 株式会社デンソー スイッチ回路およびそれを用いた点火装置
JP5223235B2 (ja) * 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
CN102822968B (zh) * 2010-04-02 2016-08-03 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
KR101527270B1 (ko) * 2010-06-24 2015-06-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP5726037B2 (ja) * 2011-09-30 2015-05-27 三菱電機株式会社 半導体装置
JP2013214597A (ja) * 2012-04-02 2013-10-17 Sumitomo Electric Ind Ltd 半導体デバイス
JP5949646B2 (ja) * 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
JP5786890B2 (ja) 2013-04-26 2015-09-30 トヨタ自動車株式会社 駆動装置及びスイッチング回路の制御方法
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
JP6222002B2 (ja) * 2014-08-22 2017-11-01 トヨタ自動車株式会社 電流遮断装置
JP2016149715A (ja) 2015-02-13 2016-08-18 トヨタ自動車株式会社 駆動装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US10163890B2 (en) 2018-12-25
TWI659611B (zh) 2019-05-11
CN108470731A (zh) 2018-08-31
JP2018137391A (ja) 2018-08-30
JP6790908B2 (ja) 2020-11-25
KR20180097462A (ko) 2018-08-31
KR102047009B1 (ko) 2019-11-20
TW201836272A (zh) 2018-10-01
US20180240792A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
DE19903028B4 (de) MOS-Halbleiteranordnung
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE112015005000B4 (de) Halbleitervorrichtung
DE102010001215B4 (de) Halbleitervorrichtung
DE10322593B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112013007363B4 (de) Halbleitervorrichtung
DE102008064686B4 (de) Halbleitervorrichtung
DE112009004595B4 (de) Halbleitervorrichtung
DE112011100099T5 (de) Halbleiterbauelement
DE102018103716A1 (de) Halbleitervorrichtung
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE202015009910U1 (de) Halbleiterbauteil
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102008023519A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112005003720T5 (de) SOI-Trench-Lateral-IGBT
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102012207311A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102010005715B4 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE102012111910A1 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102014112823A1 (de) Halbleiterschalter mit integriertem Temperatursensor
EP1284019B1 (de) Halbleiter-leistungsbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final