DE102012207311A1 - Siliziumcarbid-Halbleitervorrichtung - Google Patents

Siliziumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102012207311A1
DE102012207311A1 DE102012207311A DE102012207311A DE102012207311A1 DE 102012207311 A1 DE102012207311 A1 DE 102012207311A1 DE 102012207311 A DE102012207311 A DE 102012207311A DE 102012207311 A DE102012207311 A DE 102012207311A DE 102012207311 A1 DE102012207311 A1 DE 102012207311A1
Authority
DE
Germany
Prior art keywords
semiconductor device
temperature measurement
layer
silicon carbide
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012207311A
Other languages
English (en)
Other versions
DE102012207311B4 (de
Inventor
Yasunori Oritsuki
Naoki Yutani
Yoichiro Tarui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012207311A1 publication Critical patent/DE102012207311A1/de
Application granted granted Critical
Publication of DE102012207311B4 publication Critical patent/DE102012207311B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine SiC-Halbleitervorrichtung enthält ein Halbleiterelement, das in einem SiC-Substrat 1 ausgebildet ist, eine Sourceelektrode 15 und eine Gateanschlussfläche 16, die unter Verwendung einer Verdrahtungsschicht ausgebildet sind und an deren Unterseiten ein Barrierenmetall 14 vorhanden ist, und ein Temperaturmessungs-Widerstandselement 20, das unter Verwendung eines Teilabschnitts des Barrierenmetalls 14 in der Verbindungsleitung ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Siliziumcarbid-Halbleitervorrichtung mit einem Temperaturerfassungselement.
  • Ein Halbleiterelement, das Siliziumcarbid (SiC) verwendet, wird als ein vielversprechendes Element für ein Schaltelement der nächsten Generation angesehen, welches in der Lage ist, eine hohe Spannungsfestigkeit, einen geringen Verlust und eine hohe Wärmebeständigkeit bereitzustellen. Bei solch einem Halbleiterelement wird eine Einsatzmöglichkeit in einer Leistungshalbleitervorrichtung, wie beispielsweise einem Wechselrichter, erwartet. Eine Halbleitervorrichtung, die unter Verwendung von Siliziumcarbid ausgebildet ist (Siliziumcarbid-Halbleitervorrichtung) hat jedoch noch Probleme, die ungelöst sind.
  • Beispielsweise ist bekannt, dass in einer Halbleitervorrichtung ein Temperaturerfassungselement zum Steuern des Betriebs einer Schutzschaltung vorgesehen ist. Falls diese Halbleitervorrichtung eine bekannte Halbleitervorrichtung ist, die unter Verwendung von Silizium ausgebildet ist (Silizium-Halbleitervorrichtung), dann wird oftmals eine aus Polysilizium ausgebildete Diode (Polysiliziumdiode) als Temperaturerfassungselement verwendet. Die Polysiliziumdiode wird durch Ionenimplantation von Verunreinigungen (Dotanden) in eine Polysiliziumschicht ausgebildet. Zum Ausbilden der Polysiliziumdiode auf der Silizium-Halbleitervorrichtung können eine Ionenimplantation zum Ausbilden eines Halbleiterelementes in einem Siliziumsubstrat und eine Ionenimplantation zum Ausbilden der Polysiliziumdiode gleichzeitig durchgeführt werden. Dadurch wird die Erhöhung der Anzahl der Herstellungsschritte gering gehalten.
  • Die Herstellung einer Siliziumcarbid-Halbleitervorrichtung erfordert eine Ionenimplantation zum Ausbilden eines Halbleiterelements und nachfolgend eine thermische Behandlung bei einer Temperatur von 1500°C oder höher. Zum Ausbilden einer Polysiliziumdiode für die Temperaturerfassung auf der Siliziumcarbid-Halbleitervorrichtung sollten daher eine Ionenimplantation zum Ausbilden des Halbleiterelements und eine Ionenimplantation zum Ausbilden der Polysiliziumdiode getrennt durchgeführt werden. Dies bringt verglichen zur Herstellung einer bekannten Silizium-Halbleitervorrichtung eine erhebliche Vergrößerung der Anzahl der Schritte mit sich.
  • Die japanische Patentoffenlegungsschrift JP 63-213370 (1988) offenbart eine Halbleitervorrichtung mit einem Aufbau, bei dem eine Isolationsschicht mit einer Wärmeleitfähigkeit auf der Sourceelektrode eines Leistungstransistors ausgebildet ist und ein Dünnschicht-Widerstandselement aus Platin oder Polysilizium als ein Temperaturerfassungswiderstand auf der Isolationsschicht ausgebildet ist.
  • Wie oben beschrieben, vergrößert das Vorsehen einer Polysiliziumdiode als Temperaturerfassungselement bei einer Siliziumcarbid-Halbleitervorrichtung die Anzahl der Herstellungsschritte, was zu einer Vergrößerung der Herstellungskosten führt. Zusätzlich wird von einer Siliziumcarbid-Halbleitervorrichtung erwartet, dass sie bei einer hohen Temperatur arbeitet, wohingegen eine Polysiliziumdiode kaum bei einer hohen Temperatur von 200°C oder mehr arbeitet. Daher kann eine Polysiliziumdiode nicht in einer Siliziumcarbid-Halbleitervorrichtung verwendet werden, von der erwartet wird, dass sie bei einer Temperatur von 200°C oder mehr arbeitet.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumcarbid-Halbleitervorrichtung bereitzustellen, die ein Temperaturerfassungselement mit einer hervorragenden Wärmebeständigkeit enthält, das durch eine kleine Abfolge von Schritten ausgebildet werden kann.
  • Die Aufgabe wird gelöst durch eine Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Siliziumcarbid-Halbleitervorrichtung der Erfindung enthält ein Halbleiterelement, das in einem Siliziumcarbidsubstrat ausgebildet ist, eine auf dem Siliziumcarbidsubstrat ausgebildete Verbindungslage, an deren Unterseite ein Barrierenmetall vorhanden ist, und ein Temperaturmessungs-Widerstandselement, das unter Verwendung eines Teils des Barrierenmetalls in der Verbindungslage ausgebildet ist.
  • Bei der vorliegenden Erfindung ist das Temperaturerfassungselement nicht eine Polysiliziumdiode, sondern das Temperaturmessungs-Widerstandselement wird unter Verwendung eines Teils des Barrierenmetalls ausgebildet. Das Temperaturmessungs-Widerstandselement kann bei einer höheren Temperatur verwendet werden als eine Polysiliziumdiode. Daher kann es in einer Siliziumcarbid-Halbleitervorrichtung angewendet werden, von der erwartet wird, dass sie bei einer Temperatur von 200°C oder mehr arbeitet. Im Unterschied zu einer Polysiliziumdiode erfordert das Temperaturmessungs-Widerstandselement nicht eine Ionenimplantation bei einem Schritt der Ausbildung des Temperaturmessungs-Widerstandselements. Weiterhin wird das Temperaturmessungs-Widerstandselement unter Verwendung eines Teils des Barrierenmetalls, das an der Bodenfläche der Verbindungslage vorhanden ist, ausgebildet, so dass ein Anstieg der Anzahl der Herstellungsschritte klein gehalten wird.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren.
  • 1 ist eine Querschnittsansicht, die den Aufbau einer Siliziumcarbid-Halbleitervorrichtung einer ersten Ausführungsform zeigt.
  • 2 bis 9 zeigen Schritte der Herstellung der Siliziumcarbid-Halbleitervorrichtung der ersten Ausführungsform.
  • 10 ist eine Draufsicht, die das Layout eines Temperturmessungs-Widerstandselements einer Siliziumcarbid-Halbleitervorrichtung einer zweiten Ausführungsform zeigt.
  • 11 ist eine Draufsicht, die das Layout eines Temperaturmessungs-Widerstandselements einer Halbleitervorrichtung einer dritten Ausführungsform zeigt.
  • 12 ist eine Querschnittsansicht, die das Layout des Temperaturmessungs-Widerstandselements der Halbleitervorrichtung der dritten Ausführungsform zeigt.
  • 13 ist eine Querschnittsansicht, die das Layout eines Temperaturmessungs-Widerstandselements einer Halbleitervorrichtung einer vierten Ausführungsform zeigt.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die den Aufbau einer Siliziumcarbid-Halbleitervorrichtung (hier im Folgenden ”SiC-Halbleitervorrichtung” genannt) einer ersten Ausführungsform zeigt. In dem nachstehend gegebenen Beispiel enthält die SiC-Halbleitervorrichtung einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) als ein Halbleiterelement. Der Aufbau der SiC-Halbleitervorrichtung ist dergestalt, dass eine Mehrzahl von MOSFET-Zellen vorhanden ist und eine Abschlussregion, die die elektrische Feldlinienkonzentration vermindern soll, so vorhanden ist, dass sie eine Region umgibt, in der die MOSFET-Zellen angeordnet sind. 1 zeigt eine MOSFET-Zelle an dem äußersten Umfang einer aktiven Region, wobei eine Abschlussstruktur auf der Außenseite dieser MOSFET-Zelle ausgebildet ist. Im Folgenden wird eine Region, in der die MOSFET-Zelle ausgebildet ist (linke Seite von 1) ”aktive Region” genannt und eine Region, in der die Abschlussstruktur ausgebildet ist (rechte Seite von 1) wird ”Abschlussregion” genannt.
  • Wie in 1 gezeigt, ist die SiC-Halbleitervorrichtung der ersten Ausführungsform unter Verwendung eines Epitaxialsubstrats ausgebildet, das aus einem n+-Typ-SiC-Substrat 1 und einer n–-Typ-Epitaxieschicht 2, die auf das SiC-Substrat 1 aufgewachsen wurde, besteht.
  • In einem Deckflächenabschnitt (oberen Oberflächenabschnitt) der Epitaxieschicht 2 sind selektiv p-Typ-Wannenregionen (p-Wannenregionen) 3 ausgebildet. In den Oberflächenabschnitten der p-Wannenregionen 3 sind n-Typ-Sourceregionen 5 ausgebildet.
  • In dem Abschlussbereich (Randbereich), der die aktive Region, in der die MOSFET-Zelle angeordnet ist, umgibt, ist in einem Deckflächenabschnitt der Epitaxieschicht 2 eine p-Typ-Wannenregion (Abschluss-p-Wannenregion) 4 ausgebildet, die als Teil der Abschlussstruktur fungiert. An einem äußeren Umfangsabschnitt an der Außenseite der Abschluss-p-Wannenregion 4 ist eine JTE(Übergangs-Abschlusserweiterung bzw. Sperrschicht-Randerweiterungs)-Region 7 ausgebildet, welches eine p-Typ-Region mit niedrigerer Dotierungskonzentration als die Abschluss-p-Wannenregion 4 ist.
  • Auf der Epitaxieschicht 2 sind eine Gateoxidschicht 8, die die aktive Region bedeckt, und eine Feldoxidschicht 9, die die Abschlussregion bedeckt, ausgebildet. Auf der Gateoxidschicht 8 ist eine Gateelektrode 10 dergestalt ausgebildet, dass die Gateelektrode 10 sich über den Bereich zwischen benachbarten p-Wannenregionen 3 hinweg erstreckt.
  • Ein Teil der Epitaxieschicht 2 unterhalb der Gateelektrode 10 und benachbart zu den p-Wannenregionen 3 (der Bereich zwischen den benachbarten p-Wannenregionen 3) wird als ”JFET(Sperrschicht-Feldeffekttransistor)-Region” bezeichnet. Die Bereiche unterhalb der Gateelektrode 10 zwischen den Sourceregionen 5 und der JFET-Region werden ”Kanalbereiche” genannt, da in ihnen ein Kanal ausgebildet wird, wenn der MOSFET in einen leitenden Zustand gebracht wird.
  • Auf der Feldoxidschicht 9 ist eine Gateanschlussleitung 11 ausgebildet. Die Gateanschlussleitung 11 besteht aus der gleichen Verdrahtungsschicht bzw. -lage wie die Gateelektrode 10.
  • Die Gateanschlussleitung 11 und die Gateelektrode 10 sind in einem nicht gezeigten Bereich miteinander verbunden. Eine Zwischenlagen-Isolationsschicht 12 ist auf der Gateelektrode 10 und der Gateanschlussleitung 11 ausgebildet.
  • Auf der Zwischenlagen-Isolationsschicht 12 sind eine Sourceelektrode (Sourceanschlussfläche) 15, die als Elektrode für den externen Anschluss dient, und eine Gateanschlussfläche 16 ausgebildet. Die Sourceelektrode 15 und die Gateanschlussfläche 16 sind unter Verwendung der gleichen Verdrahtungslage ausgebildet. An den Bodenflächen der Sourceelektrode 15 und der Gateanschlussfläche 16 ist ein Barrierenmetall 14 vorhanden. An der rückseitigen Oberfläche (unteren Oberfläche) des SiC-Substrats 1 ist eine Drainelektrode 17 vorhanden.
  • Die Sourceelektrode 15 ist über in der Zwischenlagen-Isolationsschicht 12 ausgebildete Kontaktlöcher elektrisch mit den Sourceregionen 5 und den p-Wannenregionen 3 in der MOSFET-Zelle sowie der Abschluss-p-Wannenregion 4 verbunden. In Teilabschnitten der p-Wannenregionen 3 und der Abschluss-p-Wannenregion 4 sind p+-Typ-Kontaktregionen 6 ausgebildet, die mit der Sourceelektrode 15 verbunden sind. Auf jenen Teilabschnitten der Epitaxieschicht 2, die zu den Kontaktlöchern frei liegen (Deckflächen der Sourceregionen 5 und der Kontaktregionen 6) sind Silizide 13 ausgebildet. Die Silizide 13 stellen Verbindungen zwischen der Sourceelektrode 15 und den Sourceregionen 5 und zwischen der Sourceelektrode 15 und den Kontaktregionen 6 her.
  • Die Gateanschlussfläche 16 ist über ein in der Zwischenlagen-Isolationsschicht 12 ausgebildetes Kontaktloch mit der Gateanschlussleitung 11 verbunden.
  • Die SiC-Halbleitervorrichtung der ersten Ausführungsform enthält ein Temperaturmessungs-Widerstandselement 20, das als ein Temperaturerfassungselement wirkt und unter Verwendung eines Teils des Barrierenmetalls 14 ausgebildet ist. Wie die Sourceelektrode 15 und die Gateanschlussfläche 16 sind mit dem Temperaturmessungs-Widerstandselement 20 verbundene Temperaturerfassungs-Anschlussflächen 21, die eine Spannung des Temperaturmessungs-Widerstandselements 20 nach außen führen, unter Verwendung einer Verdrahtungsschicht, an deren Bodenflächen das Barrierenmetall 14 vorhanden ist, ausgebildet. Der Widerstandswert des Temperaturmessungs-Widerstandselements 20 ändert sich in Abhängigkeit von der Temperatur. Die Messung des Widerstandswerts des Temperaturmessungs-Widerstandselements 20 unter Verwendung der Ausgangsspannung des Temperaturmessungs-Widerstandselements 20, die an den Temperaturerfassungs-Anschlussflächen 21 auftritt, macht es somit möglich, die Temperatur der SiC-Halbleitervorrichtung zu erfassen.
  • 2 bis 9 zeigen Herstellungsschritte der SiC-Halbleitervorrichtung der ersten Ausführungsform. Ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung der ersten Ausführungsform wird nachfolgend unter Bezugnahme auf die 2 bis 9 beschrieben.
  • Zunächst wird das Epitaxialsubstrat, das aus dem n+-Typ-SiC-Substrat 1 und der auf dem n+-Typ-SiC-Substrat 1 vorhandenen n-Typ-Epitaxieschicht 2 besteht, bereitgestellt. Dann wird unter Verwendung einer mittels fotolithographischer Techniken strukturierten Maske selektiv (also nicht in der ganzen Oberfläche) eine Ionenimplantation durchgeführt zum Ausbilden der p-Wannen-Regionen 3, der Abschluss-p-Wannenregion 4, der n-Typ-Sourceregionen 5, der p+-Typ-Kontaktregionen 6 und der JTE-Region 7 in dem Deckflächenabschnitt der Epitaxieschicht 2 (2). Was die mittels Ionenimplantation zu implantierenden Verunreinigungen anbelangt, so können Stickstoff oder Phosphor als n-Typ-Dotanden verwendet werden und Aluminium oder Bor als p-Typ-Dotanden verwendet werden.
  • Als nächstes wird zum elektrischen Aktivieren der mittels Ionenimplantation implantierten Verunreinigungen und zum Ausheilen von durch die Ionenimplantation erzeugten Kristalldefekten eine thermische Behandlung bei einer Temperatur von 1500°C oder mehr durchgeführt.
  • Nachfolgend wird beispielsweise durch ein CVD(chemische Gasphasenabscheidung)-Verfahren eine Siliziumoxidschicht auf der Epitaxieschicht 2 abgeschieden und die Siliziumoxidschicht strukturiert. Dadurch wird die Feldoxidschicht 9 ausgebildet, welche die Epitaxieschicht 2 in der Abschlussregion bedeckt. Eine Siliziumoxidschicht wird ebenfalls auf einer Oberfläche der iziumoxidschicht wird ebenfalls auf einer Oberfläche der Epitaxieschicht 2 in der aktiven Region ausgebildet, beispielsweise mittels eines thermischen Oxidationsvorgangs oder eines Abscheidevorgangs. Hierdurch wird die Gateoxidschicht 8 ausgebildet (3).
  • Als nächstes wird auf der Gateoxidschicht 8 und der Feldoxidschicht 9 beispielsweise durch ein CVD-Verfahren eine Polysiliziumschicht abgeschieden. Die Polysiliziumschicht wird dann durch selektives Ätzen unter Verwendung einer fotolithographischen Technik strukturiert, wodurch die Gateelektrode 10 und die Gateanschlussleitung 11 ausgebildet werden (4).
  • Als nächstes wird die Zwischenlagen-Isolationsschicht 12 beispielsweise durch ein CVD-Verfahren abgeschieden (5). Hieraufhin wird ein selektives Ätzen durchgeführt zum Ausbilden von Kontaktlöchern in der Zwischenlagen-Isolationsschicht 12, welche die Deckflächen der Sourceregionen 5 und die entsprechenden Deckflächen der Kontaktregionen 6 in den p-Wannenregionen 3 und in der Abschluss-p-Wannenregion 4 erreichen.
  • Danach werden auf einer Oberfläche der Epitaxieschicht 2, die an den Böden der Kontaktlöcher (bei den Sourceregionen 5 und den Kontaktregionen 6) frei liegt, die Silizide 13 ausgebildet. Ein Silizid der Drainelektrode 17 wird gleichzeitig mit oder vor oder nach der Ausbildung der Silizide 13 ausgebildet. Danach wird ein Kontaktloch ausgebildet, das die Deckfläche der Gateanschlussleitung 11 erreicht (6). Als ein stellvertretendes Beispiel eines Verfahrens zum Ausbilden der Silizide 13 wird eine Metallschicht (beispielsweise aus Nickel) auf der gesamten Oberfläche einschließlich der Innenseiten der Kontaktlöcher ausgebildet und danach eine thermische Behandlung durchgeführt, um zum Ausbilden der Silizide 13 zu bewirken, dass die Metallschicht und das Siliziumcarbid miteinander reagieren. Ein Teil der Metallschicht, der nicht reagiert hat, wird nachfolgend entfernt.
  • Als Nächstes wird innerhalb der Kontaktlöcher und auf der Zwischenlagen-Isolationsschicht 12 das Barrierenmetall 14 ausgebildet (7). Danach wird ein selektives Ätzen durchgeführt zum Strukturieren des Barrierenmetalls 14 entsprechend den Mustern der im Nachgang auszubildenden Sourceelektrode 15 und Gateanschlussfläche 16. Zu dieser Zeit wird ein Teilabschnitt des Barrierenmetalls 14 zum Ausbilden des Temperaturmessungs-Widerstandselements 20, das als ein Temperaturerfassungselement wirkt, verwendet (8). Das Barrierenmetall 14 (Temperaturmessungs-Widerstandselement 20) kann zusammengesetzt sein aus einer Ti-Schicht, einer TiN-Schicht, einer TiSi-Schicht, einer TiSi/TiN-Schicht (Stapelaufbau aus TiSi und TiN), einer TiSi/Ti-Schicht (Stapelaufbau aus TiSi und Ti), einer TiN/Ti-Schicht (Stapelaufbau aus TiN und Ti), einer TiSi/TiN/Ti-Schicht (Stapelaufbau aus TiSi, TiN und Ti), einer Pt-Schicht oder dergleichen.
  • Als nächstes wird auf der Zwischenlagen-Isolationsschicht 12 sowie im Innern der Kontaktlöcher eine Aluminiumschicht 18 ausgebildet (9). Nachfolgend wird die Aluminiumschicht 18 strukturiert zum Ausbilden der Sourceelektrode 15, der Gateanschlussfläche 16 und der Temperaturerfassungs-Anschlussflächen 21.
  • Der Aufbau der in 1 gezeigten SiC-Halbleitervorrichtung wird durch die vorstehend erwähnten Schritte vollendet. Obwohl dies in 1 nicht gezeigt ist, ist die Deckfläche der SiC-Halbleitervorrichtung mit einer Schutzschicht (beispielsweise Polyimid) bedeckt. Die Sourceelektrode 15, die Gateanschlussfläche 16 und die Temperaturerfassungs-Anschlussflächen 21 dienen als Anschlussflächen für eine externe Verbindung. Daher sind zum Freilegen der oberen Oberflächen der Sourceelektrode 15, der Gateanschlussfläche 16 und der Temperaturerfassungs-Anschlussflächen 21 Öffnungen in der Schutzschicht ausgebildet.
  • Wie oben beschrieben, ist ein in der SiC-Halbleitervorrichtung der ersten Ausführungsform vorhandenes Temperaturerfassungselement nicht eine Polysiliziumdiode, sondern das Temperaturmessungs-Widerstandselement 20, welches unter Verwendung eines Teilabschnitts des Barrierenmetalls 14 ausgebildet ist. Das Temperaturmessungs-Widerstandselement 20 kann bei einer höheren Temperatur verwendet werden als die Polysiliziumdiode, so dass es in einer SiC-Halbleitervorrichtung angewendet werden kann, von der angenommen wird, dass sie bei einer hohen Temperatur (200°C oder mehr) arbeitet.
  • Unterschiedlich zu einer Polysiliziumdiode erfordert das Temperaturmessungs-Widerstandselement 20 keine Ionenimplantation bei einem Schritt der Ausbildung des Temperaturmessungs-Widerstandselements 20. Das Temperaturmessungs-Widerstandselement 20 wird unter Verwendung eines Teilabschnitts des Barrierenmetalls 14, das an den Bodenflächen der Sourceelektrode 15 und der Gateanschlussfläche 16 vorhanden ist, ausgebildet. Die erste Ausführungsform minimiert somit den Anstieg der Anzahl der Herstellungsschritte.
  • Bei einer bekannten Halbleitervorrichtung, die nicht das Temperaturmessungs-Widerstandselement 20 enthält, muss beispielsweise das Barrierenmetall lediglich an den Bodenflächen einer Sourceelektrode und einer Gateanschlussfläche verbleiben. Somit wird das Barrierenmetall im allgemeinen gleichzeitig mit einer Verdrahtungsschicht (entsprechend der Aluminiumschicht 18), die auf dem Barrierenmetall ausgebildet ist, strukturiert. Im Gegensatz dazu sollten bei der vorliegenden Erfindung die Temperaturerfassungs-Anschlussflächen 21 auf Teilabschnitten (entgegengesetzten Enden) des Temperaturmessungs-Widerstandselements 20 aus dem Barrierenmetall 14 ausgebildet werden, so dass die Aluminiumschicht 18 und das Barrierenmetall 14 in unterschiedlichen Schritten ausgebildet werden sollten. Speziell ist der in 8 gezeigte Strukturierungsschritt erforderlich. Dies bringt lediglich einen zusätzlichen Strukturierungsschritt mit sich und erfordert nicht die Hinzufügung irgendeines weiteren Schritts.
  • Wenn eine Polysiliziumdiode als ein Temperaturerfassungselement verwendet werden soll, wird sie ausgebildet durch einen Schritt des Abscheidens einer Polysiliziumschicht, einen Ionenimplantationsschritt, einen Strukturierungsvorgang und weitere Schritte, die getrennt voneinander durchgeführt werden sollten (der Grund hierfür ist, dass bei der Herstellung einer SiC-Halbleitervorrichtung eine Ionenimplantation zum Ausbilden eines Halbleiterelements und eine Ionenimplantation zum Ausbilden einer Polysiliziumdiode, wie oben beschrieben, nicht gleichzeitig durchgeführt werden können). Die Verwendung einer Polysiliziumdiode als Temperaturerfassungselement führt daher zu einer größeren Anzahl von Schritten als jener bei der vorliegenden Erfindung.
  • Bei der ersten Ausführungsform ist ein MOSFET als ein Halbleiterelement vorgesehen und die JTE-Region ist in der Abschlussregion (bzw. dem Randbereich desselben) vorgesehen. Dies sind jedoch nicht die einzig möglichen Strukturen für das Halbleiterelement und die Abschlussregion der SiC-Halbleitervorrichtung der vorliegenden Erfindung. Beispielsweise kann das Halbleiterelement ein IGBT (Bipolartransistor mit isoliertem Gate), eine pn-Sperrschichtdiode, eine Schottky-Barrierendiode oder ein Thyristor sein und anstelle der JTE-Region 7 in der Abschlussregion kann ein FLR (Feldbegrenzungsring) vorhanden sein. Dies gilt auch für jede der nachfolgend beschriebenen Ausführungsformen.
  • Zweite Ausführungsform
  • 10 ist eine Draufsicht auf einen Chip 30 einer SiC-Halbleitervorrichtung in einer zweiten Ausführungsform und zeigt den Aufbau eines Temperaturmessungs-Widerstandselements 20. Die in 10 gezeigten Elemente, die jenen von 1 entsprechen, sind durch die gleichen Bezugszeichen bezeichnet.
  • Wie in 10 gezeigt, sind in der oberen Oberfläche des Chips 30 (eine Schutzschicht ist nicht gezeigt) eine Sourceelektrode 15, eine Gateanschlussfläche 16, das Temperaturmessungs-Widerstandselement 20 und Temperaturerfassungsanschlussflächen 21 ausgebildet. Bei der zweiten Ausführungsform ist das Temperaturmessungs-Widerstandselement 20 in einem Zentralabschnitt des Chips 30 der SiC-Halbleitervorrichtung angeordnet. Verbindungsleitungen, die sich von den Temperaturerfassungs-Anschlussflächen 21 zu dem Temperaturmessungs-Widerstandselement 20 erstrecken, bestehen aus der gleichen Verdrahtungsschicht wie die Temperaturerfassungs-Anschlussflächen 21.
  • Im allgemeinen steigt die Temperatur eines Zentralabschnitts eines Chips einer Halbleitervorrichtung bis zum höchsten Niveau an (hat dort den höchsten Wert). Die Anordnung des Temperaturmessungs-Widerstandselements 20 in dem Zentralabschnitt macht es möglich, schnell den durch eine Abnormalität, wie z. B. das Fließen eines Überstroms, hervorgerufenen Temperaturanstieg der SiC-Halbleitervorrichtung zu erfassen, wodurch die Halbleitervorrichtung zuverlässig geschützt wird.
  • Die Sourceelektrode 15, die Gateanschlussfläche 16 und die Temperaturerfassungs-Anschlussflächen 21 haben nicht immer die in 10 gezeigten Gestalten und sind nicht immer in der in 10 gezeigten Anzahl und an den in 10 gezeigten Positionen vorhanden. Die Gestalten, Anzahlen und Positionen können in Abhängigkeit von einem Produkt auf verschiedene Arten variieren. Falls erforderlich, können mehr Temperaturmessungs-Widerstandselemente 20 und mehr Temperaturerfassungs-Anschlussflächen 21 vorgesehen werden. All dies gilt für alle beschriebenen Ausführungsformen, insbesondere für die nachfolgend beschriebenen.
  • Dritte Ausführungsform
  • 11 ist eine Draufsicht auf einen Chip 30 einer SiC-Halbleitervorrichtung einer dritten Ausführungsform und zeigt den Aufbau eines Temperaturmessungs-Widerstandselements 20. Die in 11 gezeigten Elemente, die jenen von 1 entsprechen, sind auch durch die gleichen Bezugszeichen bezeichnet.
  • Bei der dritten Ausführungsform ist ein Temperaturmessungs-Widerstandselement 20 in einer ungültigen Region (Region, in der kein Strom fließt) an einem äußeren Umfangsabschnitt des Chips 30 der SiC-Halbleitervorrichtung vorhanden. Weiterhin erstreckt sich das Temperaturmessungs-Widerstandselement 20 dergestalt, dass es eine aktive Region des Chips 30 (die ungültige Region beinhaltet eine Abschlussregion) umgibt.
  • 12 ist eine Querschnittsansicht, die den Aufbau des Temperaturmessungs-Widerstandselemens 20 der dritten Ausführungsform zeigt und einem Querschnitt entlang der Linie A-A in 11 entspricht. Wie in 12 gezeigt, ist das Temperaturmessungs-Widerstandselement 20 oberhalb einer Abschluss-p-Wannenregion 4, die einen Teil einer Abschlussstruktur bildet, vorhanden. Eine Feldoxidschicht 9 und eine Zwischenlagen-Isolationsschicht 12 sind zwischen der Abschluss-p-Wannenregion 4 und dem Temperaturmessungs-Widerstandselement 20 vorhanden.
  • Wenn sich das Temperaturmessungs-Widerstandselement 20 dergestalt ausdehnt, dass es die aktive Region des Chips 30 umgibt, wie in 11 gezeigt, dann kann dadurch das Temperaturmessungs-Widerstandselement 20 länger gemacht werden. Der Widerstandswert des Temperaturmessungs-Widerstandselements 20 ist proportional zu seiner Länge. Wenn das Temperaturmessungs-Widerstandselement 20 länger gemacht wird, kann dies deshalb einen Strom, der in dem Temperaturmessungs-Widerstandselement 20 fließt zum Erhalt einer Ausgangsspannung einer bestimmten Größe an dem Temperaturmessungs-Widerstandselement 20, auf einen niedrigen Wert verringern.
  • Eine Verlängerung des Temperaturmessungs-Widerstandselements 20 macht eine große Fläche für das Temperaturmessungs-Widerstandselement 20 erforderlich. Entsprechend kann die Fläche einer elektrisch leitenden Region (aktiven Region) des Chips 30, nämlich eine effektive Fläche, verringert sein. Bei der dritten Ausführungsform ist jedoch eine Region für das Temperaturmessungs-Widerstandselement auf die ungültige Region an dem äußeren Umfangsabschnitt des Chips 30 beschränkt. Somit ist eine Verringerung der effektiven Fläche des Chips 30 nicht erforderlich und die Gesamtfläche des Chips 30 kann verringert werden. Da insbesondere der Stückpreis für ein SiC-Substrat hoch ist, bewirkt dies auf effektive Weise die Verringerung der Herstellungskosten bei Verwendung eines SiC-Halbleitersubstrats.
  • Vierte Ausführungsform
  • Bei einer vierten Ausführungsform dient ein Temperaturmessungs-Widerstandselement 20 als ein Feldplattenausbildungsabschnitt einer Abschlussstruktur. Der Aufbau des Temperaturmessungs-Widerstandselements 20 der vierten Ausführungsform ist der gleiche wie jener von 11. Speziell ist das Temperaturmessungs-Widerstandselement 20 in einer ungültigen Region dergestalt vorgesehen, dass es eine aktive Region eines Chips 30 umgibt.
  • 13 ist eine Querschnittsansicht, die den Aufbau des Temperaturmessungs-Widerstandselements 20 der vierten Ausführungsform zeigt und entspricht einem Querschnitt entlang der Linie A-A von 11. Wie in 13 gezeigt, ist das Temperaturmessungs-Widerstandselement 20 so vorgesehen, dass es sich oberhalb eines äußeren Umfangsabschnitts (Abschnitt, in dem eine JTE-Region 7 ausgebildet ist) einer Abschluss-p-Wannenregion 4 einer Abschlussstruktur erstreckt. Speziell ist das Temperaturmessungs-Widerstandselement 20 oberhalb eines Abschlussabschnitts eines pn-Übergangs (Abschnitt des pn-Übergangs in der Deckfläche einer Epitaxieschicht 2) vorgesehen, der durch die Abschluss-p-Wannenregion 4 und die JTE-Region 7 gebildet wird. Eine Feldoxidschicht 9 und eine Zwischenlagen-Isolationsschicht 12 sind zwischen der Epitaxieschicht 2, in der die Abschluss-p-Wannenregion 4 und die JTE-Region 7 ausgebildet sind, und dem Temperaturmessungs-Widerstandselement 20 vorgesehen.
  • Das Potential des Temperaturmessungs-Widerstandselements 20 wird unabhängig von dem Chip 30 festgelegt und kann auf irgendeinen Wert gesetzt werden, solange dieser Wert das Funktionieren des Temperaturmessungs-Widerstandselements 20 als Feldplatte erlaubt. Beispielsweise kann das Potential des Temperaturmessungs-Widerstandselements 20 so gewählt werden, dass es ein schwebendes Potential ist. Genau genommen wird ein Stromfluss in dem Temperaturmessungs-Widerstandselement 20 bewirkt zum Erhalten der Ausgangsspannung des Temperaturmessungs-Widerstandselements 20, wodurch eine Potentialdifferenz von einigen Volt an dem Temperaturmessungs-Widerstandselement 20 hervorgerufen wird. Da angenommen wird, dass eine Hochspannung (von mehreren hundert Volt) an dem Chip 30 einer Leistungshalbleitervorrichtung anliegt, kann die Potentialdifferenz an dem Temperaturmessungs-Widerstandselement 20 ignoriert werden (kann davon ausgegangen werden, dass sie im Wesentlichen keine Wirkung auf den Betrieb der Feldplatte ausübt).
  • Bei der vierten Ausführungsform wirkt das Temperaturmessungs-Widerstandselement 20 als Feldplatte und die Wirkung auf das elektrische Feld durch die Feldplatte verringert die elektrische Feldlinienkonzentration in dem äußeren Umfangsabschnitt der Abschluss-p-Wannenregion 4. Dies stabilisiert das Durchbruchsverhalten einer Halbleitervorrichtung und erhöht die Zuverlässigkeit der Halbleitervorrichtung.
  • Bei der vierten Ausführungsform ist das Temperaturmessungs-Widerstandselement 20 ebenfalls so ausgebildet, dass es den aktiven Bereich des Chips 30 umgibt und sich in der ungültigen Region ausdehnt. Dadurch wird die gleiche Wirkung wie bei der dritten Ausführungsform erzielt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 63-213370 [0005]

Claims (7)

  1. Siliziumcarbid-Halbleitervorichtung mit: einem Halbleiterelement, das in einem Siliziumcarbidsubstrat (1) ausgebildet ist, einer Verdrahtungsschicht, die auf dem Siliziumcarbidsubstrat (1) ausgebildet ist und an deren Unterseite ein Barrierenmetall (14) vorhanden ist, und einem Temperaturmessungs-Widerstandselement (20), das unter Verwendung eines Teilabschnitts des Barrierenmetalls (14) in der Verdrahtungsschicht ausgebildet ist.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, bei der das Temperaturmessungs-Widerstandselement (20) bei Betrachtung in der Draufsicht in einem Zentralabschnitt eines Chips (30) der Siliziumcarbid-Halbleitervorrichtung angeordnet ist.
  3. Silciumcarbid-Halbleitervorrichtung nach Anspruch 1, bei der das Temperaturmessungs-Widerstandselement (20) bei Betrachtung in der Draufsicht in einer Region an einem äußeren Umfangsabschnitt eines Chips (30) der Siliziumcarbid-Halbleitervorrichtung angeordnet ist, wobei die Region eine Region ist, in der kein Strom fließt.
  4. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, bei der ein Temperaturmessungs-Widerstandselement (20) bei Betrachtung in einer Draufsicht so angeordnet ist, dass es eine aktive Region umgibt, in der das Halbleiterelement ausgebildet ist.
  5. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4, bei der das Temperaturmessungs-Widerstandselement (20) in einer Abschlussregion auf der Außenseite des Halbleiterelements angeordnet ist, wobei das Temperaturmessungs-Widerstandselement als eine Feldplatte wirkt.
  6. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine Anschlussfläche (21) zum Hinausführen einer Ausgangspannung des Temperaturmessungs-Widerstandselements (20) unter Verwendung der Verdrahtungsschicht ausgebildet ist.
  7. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der das Barrierenmetall (14) mittels irgendeiner der folgenden Schichten ausgebildet ist: eine Ti-Schicht, eine TiN-Schicht, eine TiSi-Schicht, eine TiSi/TiN-Schicht, eine TiSi/Ti-Schicht, eine TiN/Ti-Schicht, eine TiSi/TiN/Ti-Schicht oder eine Pt-Schicht.
DE102012207311.6A 2011-07-25 2012-05-02 Siliziumcarbid-halbleitervorrichtung und herstellungsverfahren einer siliziumcarbid-halbleitervorrichtung Active DE102012207311B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-162204 2011-07-25
JP2011162204A JP5677222B2 (ja) 2011-07-25 2011-07-25 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE102012207311A1 true DE102012207311A1 (de) 2013-01-31
DE102012207311B4 DE102012207311B4 (de) 2018-11-08

Family

ID=47503262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012207311.6A Active DE102012207311B4 (de) 2011-07-25 2012-05-02 Siliziumcarbid-halbleitervorrichtung und herstellungsverfahren einer siliziumcarbid-halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8587072B2 (de)
JP (1) JP5677222B2 (de)
KR (1) KR101286220B1 (de)
CN (1) CN102903702B (de)
DE (1) DE102012207311B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6252585B2 (ja) 2013-06-04 2017-12-27 富士電機株式会社 半導体装置
KR101917486B1 (ko) 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP6289635B2 (ja) * 2014-06-26 2018-03-07 三菱電機株式会社 半導体装置
JP6339288B2 (ja) * 2015-03-18 2018-06-06 三菱電機株式会社 電力用半導体装置
JP2017168602A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6716985B2 (ja) * 2016-03-16 2020-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105895673A (zh) * 2016-04-29 2016-08-24 佛山市南海区联合广东新光源产业创新中心 一种碳化硅半导体元件
JP6541620B2 (ja) 2016-06-03 2019-07-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6608541B2 (ja) * 2016-09-23 2019-11-20 三菱電機株式会社 炭化珪素半導体装置
WO2018135147A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6638662B2 (ja) * 2017-01-24 2020-01-29 トヨタ自動車株式会社 半導体装置
WO2019123717A1 (ja) * 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
GB2591670B (en) * 2018-08-21 2023-04-12 Mrinq Tech Llp System for wireless control of electrical loads
JP7188210B2 (ja) * 2019-03-22 2022-12-13 三菱電機株式会社 半導体装置
DE112021003165T5 (de) * 2020-06-04 2023-04-13 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandlereinheit
US20230378342A1 (en) 2020-11-06 2023-11-23 Mitsubishi Electric Corporation Semiconductor device and power conversion device
JP7261277B2 (ja) * 2020-12-07 2023-04-19 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213370A (ja) 1987-02-28 1988-09-06 Nippon Denso Co Ltd 電力用トランジスタの保護回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2521783B2 (ja) 1987-09-28 1996-08-07 三菱電機株式会社 半導体装置およびその製造方法
JPH03276755A (ja) * 1990-03-27 1991-12-06 Nec Corp 半導体装置の製造方法
JP3473485B2 (ja) * 1999-04-08 2003-12-02 日本電気株式会社 薄膜抵抗体およびその製造方法
JP4945055B2 (ja) 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2006100690A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd パワートランジスタ温度保護装置
JP5202007B2 (ja) * 2008-01-29 2013-06-05 日立オートモティブシステムズ株式会社 熱式流体流量センサ
JP2009194127A (ja) * 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
DE102008060077B4 (de) * 2008-12-02 2010-08-12 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung einer integrierten Schaltung
JP2012160485A (ja) * 2009-06-09 2012-08-23 Panasonic Corp 半導体装置とその製造方法
JP2011096699A (ja) * 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213370A (ja) 1987-02-28 1988-09-06 Nippon Denso Co Ltd 電力用トランジスタの保護回路

Also Published As

Publication number Publication date
JP5677222B2 (ja) 2015-02-25
JP2013026563A (ja) 2013-02-04
KR20130012548A (ko) 2013-02-04
DE102012207311B4 (de) 2018-11-08
US20130026494A1 (en) 2013-01-31
CN102903702A (zh) 2013-01-30
KR101286220B1 (ko) 2013-07-15
US8587072B2 (en) 2013-11-19
CN102903702B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
DE102012207311B4 (de) Siliziumcarbid-halbleitervorrichtung und herstellungsverfahren einer siliziumcarbid-halbleitervorrichtung
DE102008064686B4 (de) Halbleitervorrichtung
DE112011102926B4 (de) Halbleiterbauteil
DE112015004515B4 (de) Halbleitervorrichtungen
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE102009008504B4 (de) Ein Halbleiterbauelement und Verfahren
DE102017104715B4 (de) Schaltvorrichtung
DE202015009910U1 (de) Halbleiterbauteil
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102015224428B4 (de) Halbleitervorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE102015105638B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE112014001838T5 (de) Halbleitervorrichtung
DE102017108048A1 (de) Halbleitervorrichtung mit einer grabenstruktur
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE112017004237B4 (de) Halbleitereinheit
DE112014005661B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021117405A1 (de) Halbleitervorrichtung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE112013007500T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und einer PIN-Diode
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102021123451A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

Representative=s name: PRUEFER & PARTNER GBR, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final