JP2005209827A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005209827A JP2005209827A JP2004013766A JP2004013766A JP2005209827A JP 2005209827 A JP2005209827 A JP 2005209827A JP 2004013766 A JP2004013766 A JP 2004013766A JP 2004013766 A JP2004013766 A JP 2004013766A JP 2005209827 A JP2005209827 A JP 2005209827A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- stress
- teg
- evaluation
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 パッケージ等に起因する半導体チップの応力歪み状態を評価用ＴＥＧを用いて高精度に検出することができる半導体装置を提供する。
【解決手段】 半導体装置は半導体チップ（２）に応力評価用ＴＥＧの形成領域を備え、その領域に前記応力評価用ＴＥＧとして拡散抵抗素子（６）を有し、前記半導体チップは評価用ＴＥＧの形成面と反対側の面に凹部（７）を有し、前記凹部は前記半導体チップの最大厚さ寸法に対して３０パーセント以上の陥没を有する。半導体チップはパッケージや封止樹脂により作用される応力、更には熱応力を受けて歪むことになるが、前記凹部は、そのような歪みを拡大もしくは増長させるように作用する。したがって、応力評価用ＴＥＧとしての拡散抵抗素子によって半導体チップが受ける応力・歪み状態を敏感に検出する事が可能になる。
【選択図】 図１
Description
本発明は半導体チップに作用する応力の評価に用いる半導体装置に関する。
半導体チップにはその表面数μｍ程度の領域に回路素子が形成され、回路素子形成領域はリードフレームやパッケージを覆っている封止用樹脂により応力を受ける。この応力による歪みは回路素子特性に影響を与える。回路素子のレイアウト位置による応力・歪み状態の相違による回路素子特性の変動を低減するのに差動回路などの回路的工夫や封止樹脂の特性改善などが行なわれている。特にチップやパッケージが小型化する傾向に有るため、チップは今以上に応力の影響を受け易くなる。高精度が要求される半導体集積回路では製品開発時の評価のためにパッケージ等による半導体チップの応力歪み状態を検出することが必要になる。従来回路素子の特性評価にはトランジスタなどの回路素子を評価用ＴＥＧ（Test Element Group）として搭載した半導体装置が提供されている。評価用ＴＥＧとして搭載した半導体装置について記載された文献の例として特許文献１がある。
しかしながら、従来提供されている評価用ＴＥＧを搭載した半導体装置ではパッケージ等に起因する半導体チップの応力歪み状態を高精度に検出することができない。
本発明の目的は、パッケージ等に起因する半導体チップの応力歪み状態を評価用ＴＥＧを用いて高精度に検出することができる半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体装置は半導体チップに応力評価用ＴＥＧを備え、前記応力評価用ＴＥＧとして拡散抵抗素子を有し、前記半導体チップは評価用ＴＥＧの形成面と反対側の面に凹部を有し、前記凹部は前記半導体チップの最大厚さ寸法に対して３０パーセント以上の陥没を有する。
半導体チップはパッケージや封止樹脂により作用される応力、更には熱応力を受けて歪むことになるが、前記半導体チップの評価用ＴＥＧの形成面と反対側の面に形成された前記最大厚さ寸法に対して３０パーセント以上の陥没を有する凹部は、そのような歪みを拡大もしくは増長させるように作用する。したがって、応力評価用ＴＥＧとしての拡散抵抗素子によって半導体チップが受ける応力・歪み状態を敏感に検出する事が可能になる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、パッケージ等に起因する半導体チップの応力歪み状態を評価用ＴＥＧを用いて高精度に検出することができる。
図１には本発明に係る半導体装置の外観が示される。図１には半導体装置として専ら半導体チップ２が図示されているが、実際には半導体チップ２のボンディングパッドのような外部接続電極３にワイヤ又はバンプ電極にてリードフレーム又はパッケージが結合され、全体が封止樹脂などで覆われて構成される。半導体チップ２は例えば単結晶シリコンから成る。
半導体チップ２の主面の所定領域５には複数の応力評価用ＴＥＧが形成される。応力評価用ＴＥＧは、例えば図２に例示される複数個の拡散抵抗素子６とされる。拡散抵抗素子６の抵抗値は、夫々別々に、又は２個或いは３個直列に、測定可能に前記外部接続電極３にアルミニウム配線などで結合されている。
前記半導体チップ２は評価用ＴＥＧの形成面と反対側の面に凹部７を有する。前記凹部７は前記半導体チップ２の最大厚さ寸法に対して３０パーセント以上の陥没を有する。半導体チップ２の最大厚さ寸法Ｔに対し凹部７の陥没部の厚さはｔとされる（陥没の寸法はＴ−ｔである）。例えばＴ＝１８０〜４００μｍのとき、ｔ＝６０〜１００μｍとされる。凹部７はシリコンの切削により形成すればよい。
半導体チップ２はパッケージや封止樹脂により作用される応力、更には熱応力を受けて歪むことになるが、前記半導体チップ２の評価用ＴＥＧの形成面と反対側の面に形成された前記最大厚さ寸法に対して３０パーセント以上の陥没を有する凹部７は、そのような歪みを拡大もしくは増長させるように作用する。したがって、応力評価用ＴＥＧとしての拡散抵抗素子６によって半導体チップ２が受ける応力・歪み状態を敏感に検出する事が可能になる。拡散抵抗素子６は半導体チップ上に複数個分散配置されているから、半導体チップ２の位置に相関する応力・歪み状態の相違も明らかにすることができる。
斯様に、半導体チップ２上の位置や温度変化による応力の影響を測定できるから、その結果を、パッケージ設計やチップレイアウト、回路設計にフィードバックさせることにより、半導体チップの応力・歪み状態による特性変動などを低減させることに資することができる。これにより、新製品開発期間が短縮できる。新しいパッケージ開発時の構造バランス設計に、その測定結果を反映することができる。
図３には半導体チップの別の例が示される。図２では半導体チップの４角部分を除いて凹陥没させたが、図３のように半導体チップ２の周縁を１周残して凹部７を形成してもよい。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、凹部の形状は図３のような四角形に限定されず円形等の別形状であってもよい。半導体チップは単結晶シリコンに限定されない。絶縁層の上にシリコン層を形成したＳＯＩ（Silicon On Insulating substrate）構造等であってもよい。応力評価用ＴＥＧとして、前記拡散抵抗素子６の他に、容量素子等を配置してもよい。容量素子における誘電体膜の破壊状態に応じて半導体チップに作用される応力・歪み状態を測定することが可能である。
２ 半導体チップ
３ 外部接続電極
５ 応力評価用ＴＥＧの形成領域
６ 拡散抵抗素子
７ 凹部
３ 外部接続電極
５ 応力評価用ＴＥＧの形成領域
６ 拡散抵抗素子
７ 凹部
Claims (1)
- 半導体チップに応力評価用ＴＥＧを備えた半導体装置であって、
前記応力評価用ＴＥＧとして拡散抵抗素子を有し、
前記半導体チップは評価用ＴＥＧの形成面と反対側の面に凹部を有し、
前記凹部は前記半導体チップの最大厚さ寸法に対して３０パーセント以上の陥没を有する、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013766A JP2005209827A (ja) | 2004-01-22 | 2004-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013766A JP2005209827A (ja) | 2004-01-22 | 2004-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005209827A true JP2005209827A (ja) | 2005-08-04 |
Family
ID=34899731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004013766A Withdrawn JP2005209827A (ja) | 2004-01-22 | 2004-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005209827A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065052A (ja) * | 2007-09-07 | 2009-03-26 | Ricoh Co Ltd | 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法 |
| JP2010177300A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | 応力評価用ｔｅｇ |
| JP2011170845A (ja) * | 2010-01-22 | 2011-09-01 | Ricoh Co Ltd | ネットリスト作成方法、回路シミュレーション方法、半導体集積回路装置の設計方法及び半導体集積回路装置の製造方法 |
| JP2012169524A (ja) * | 2011-02-16 | 2012-09-06 | Mitsubishi Electric Corp | 半導体装置及びその試験方法 |
-
2004
- 2004-01-22 JP JP2004013766A patent/JP2005209827A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065052A (ja) * | 2007-09-07 | 2009-03-26 | Ricoh Co Ltd | 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法 |
| US7735375B2 (en) | 2007-09-07 | 2010-06-15 | Ricoh Company, Ltd. | Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same |
| JP4512125B2 (ja) * | 2007-09-07 | 2010-07-28 | 株式会社リコー | 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法 |
| US7934429B2 (en) | 2007-09-07 | 2011-05-03 | Ricoh Company, Ltd. | Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same |
| JP2010177300A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | 応力評価用ｔｅｇ |
| JP2011170845A (ja) * | 2010-01-22 | 2011-09-01 | Ricoh Co Ltd | ネットリスト作成方法、回路シミュレーション方法、半導体集積回路装置の設計方法及び半導体集積回路装置の製造方法 |
| JP2012169524A (ja) * | 2011-02-16 | 2012-09-06 | Mitsubishi Electric Corp | 半導体装置及びその試験方法 |
| US8884383B2 (en) | 2011-02-16 | 2014-11-11 | Mitsubishi Electric Corporation | Semiconductor device and method of testing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4617943B2 (ja) | 力学量測定装置 | |
| JP4512125B2 (ja) | 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法 | |
| EP3062077B1 (en) | Multi-sensor assembly | |
| KR100741520B1 (ko) | 다이어프램을 갖는 반도체 압력 센서 | |
| US7549344B2 (en) | Pressure sensor package and electronic part | |
| JP4925306B2 (ja) | 圧力センサ | |
| JPS62174978A (ja) | 半導体振動・加速度検出装置 | |
| JP5630088B2 (ja) | ピエゾ抵抗式圧力センサ | |
| US20070290709A1 (en) | Semiconductor device | |
| JP2005209827A (ja) | 半導体装置 | |
| US10683202B2 (en) | MEMS device and method for calibrating a MEMS device | |
| JP2013124947A (ja) | 半導体圧力センサ | |
| JP4045979B2 (ja) | 圧力検出装置 | |
| US7889013B2 (en) | Microelectronic die having CMOS ring oscillator thereon and method of using same | |
| JP5151281B2 (ja) | 半導体圧力センサ | |
| JPH0846218A (ja) | 半導体圧力検出装置 | |
| JP5899939B2 (ja) | 半導体圧力センサ、及び、その製造方法 | |
| JP5407438B2 (ja) | 半導体装置 | |
| JPH08334424A (ja) | 半導体圧力検出装置 | |
| JPH10160602A (ja) | 半導体式圧力センサ | |
| JP5096840B2 (ja) | 半導体装置 | |
| JPH0513783A (ja) | 集積化圧力センサ | |
| JP2009175088A (ja) | 半導体圧力センサ | |
| JPH04323566A (ja) | 半導体加速度センサ | |
| JPH04278462A (ja) | 半導体加速度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |