JPH04278462A - 半導体加速度センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体加速度センサに関
し、特に増幅回路等の集積化トランジスタ回路を有する
半導体加速度センサに関する。

【０００２】

【従来の技術】従来の半導体加速度センサは移動体等に
用いられているが、その構造は加速度を測定するための
おもり部やたわみ部および検知抵抗素子等により形成さ
れている。

【０００３】図５はかかる従来の一例を示す半導体加速
度センサの断面図である。図５に示すように、従来の半
導体加速度センサは、センサ基板１と、その上下面に固
定される上部支持台３Ａおよび下部支持台４とを有する
。センサ基板１はエッチング等の薄膜技術により薄肉化
されたたわみ部１１とおもり部１２及び溝部１３とを形
成し、たわみ部１１の近傍に検知抵抗素子１０を配置し
ている。また、センサー基板１の上下面に接合される上
部支持台３Ａおよび下部支持台４はおもり部１２が上下
に動くことが可能なように空隙１４，１５を形成し、一
定以上におもり部１２が動くことにより薄肉化されたた
わみ部１１が破壊されるのを防止している。しかも、セ
ンサ基板１は上部支持台３Ａがない端部に接続用のパッ
ド７と集積化トランジスタ（Ｔｒ）回路９Ａとを配置し
ている。

【０００４】この半導体加速度センサの動作は、まずセ
ンサ基板１に衝撃が加わると、その慣性によりおもり部
１２が変位し、薄肉化したたわみ部１１に応力が発生す
る。しかるに、このたわみ部１１の上部にホトリソグラ
フィ等の半導体プロセスにより検知抵抗素子１０が形成
されているので、発生した応力により検知抵抗素子１０
の抵抗値が変化する。従って、衝撃の大きさを電気信号
の変化に変換することが可能になる。次に、この検知抵
抗素子１０の抵抗変化による出力は数ｍＶオーダーと小
さいので、検知抵抗素子１０と同様の半導体プロセスに
よりセンサ基板１上に一体形成した集積化Ｔｒ回路９Ａ
で増幅し、パッド７を介して外部に出力している。尚、
この集積化Ｔｒ回路９Ａは基準電圧発生回路として使用
することも可能である。

【０００５】

【発明が解決しようとする課題】上述した従来の半導体
加速度センサは、同一のセンサ基板内に検知抵抗素子と
集積化トランジスタ回路とを形成するため、半導体加速
度センサチップのサイズが大きくなるという欠点がある
。また、従来のセンサは回路形成後に重り部やたわみ部
を形成する加工工程を行うので、プロセスが複雑となり
、プロセス中に生じるウェーハのいたみを避けられず、
しかも傷等による回路断線等が生じ、歩留りが悪くなる
という欠点がある。

【０００６】本発明の目的は、かかるチップサイズを小
型化し、プロセス中に生じるいたみや回路断線等の少な
い半導体加速度センサを提供することにある。

【０００７】

【課題を解決するための手段】本発明の半導体加速度セ
ンサは、半導体基板を加工して重り部とたわみ部を形成
し且つ前記たわみ部に検知抵抗素子を配置したセンサ基
板と、前記センサー基板の上下面にそれぞれ取り付けら
れ前記重り部が上下に動くことが可能な空間を形成する
とともに一定以上の動きを阻止する上部支持台および下
部支持台とを有し、前記上部支持台は前記センサ基板の
検知抵抗素子による電気的信号を増幅する集積化トラン
ジスタ回路を具備して構成される。

【０００８】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００９】図１は本発明の一実施例を示す半導体加速
度センサの斜視図であり、図２は図１におけるＡ−Ａ線
断面図である。図１および図２に示すように、本実施例
はセンサ基板１を有し、このセンサ基板１に対し半導体
プロセスにより検知抵抗素子１０とボンディングパッド
７を形成し、またエッチング等の薄膜技術によりおもり
部１２とたわみ部１１及びおもり部１２の周囲の溝部１
３とを形成する。このセンサ基板１の下面には、おもり
部１２が下方向に動くことが可能な空隙１５を形成した
下部支持台４が接合されている。この下部支持台４の空
隙１５はおもり部１２を衝突させることにより一定以上
におもり部１２が動くことを阻止し且つたわみ部１１が
破壊されるのを防止するためである。一方、センサ基板
１の上面には、おもり部１２が上方向に動くことを可能
にさせるための空隙１４を形成した支持層２を介して上
部支持台３が接合されている。この上部支持台３は集積
化Ｔｒ回路９およびパッド５，６を形成し、おもり部１
２が一定以上に動くことを阻止している。かかるセンサ
基板１と上部支持台３間の支持層２は、接着剤やシリコ
ンあるいはガラス等が使用可能である。また、センサ基
板１の回路と上部支持台３の集積化トランジスタ回路９
との電気的接続は、パッド６，７間を金線８により接合
することで行い、また外部との入出力信号の授受はパッ
ド５を通して行っている。

【００１０】次に、かかる半導体加速度センサの動作に
ついて説明する。まず、検知抵抗素子１０は集積化Ｔｒ
回路９の基準電圧発生回路より一定の電圧又は電流が供
給されている。この状態でセンサ基板１に衝撃が加わる
と、その慣性によりおもり部１２が変位し、たわみ部１
１に応力が発生する。この応力により、たわみ部１１の
上部に形成された検知抵抗素子１０の抵抗値が変化し、
出力電圧を発生する。この出力電圧を集積化Ｔｒ回路９
で増幅し、パッド５を介して外部に出力する。

【００１１】要するに、本実施例は従来センサ基板１に
形成していた集積化Ｔｒ回路９を上部支持台３に形成し
且つ上部支持台３に外部接続用パッド５の他に内部接続
用のパッド６を設けることにより、チップサイズを小型
化している。また、本実施例は集積化Ｔｒ回路９が上部
支持台９に形成されるため、センサ基板１の重り部１２
やたわみ部１１の加工工程とは無関係になり、回路断線
等の障害も解消される。

【００１２】図３は、本発明の他の実施例を示す半導体
加速度センサの斜視図であり、図４は図３におけるＡ−
Ａ線断面図である。図３および図４に示すように、本実
施例は集積化Ｔｒ回路９を有する上部支持台３のセンサ
基板１に接着する面側をエッチングし、おもり部１２が
動くことを可能にする空隙１４を形成している。これに
より、支持層２を省略し、センサ基板１と上部支持台３
とを直接接合している。従って、本実施例は前述した一
実施例と比較して組立が容易となり、しかもエッチング
条件により空隙１４の量を正確に調整できるという利点
がある。尚、その他の構成については前述した一実施例
と同様であるため、その説明を省略する。

【００１３】

【発明の効果】以上説明したように、本発明の半導体加
速度センサは、検知抵抗素子を搭載しているセンサー基
板と、検知抵抗素子の出力を増幅する集積化トランジス
タ回路を形成した上部支持台とを別基板とし且つ集積化
トランジスタ回路を形成した上部支持台をセンサチップ
の上面に接合して支持台の役割を兼ねさせることにより
、センサチップ全体の形状を小型化することが可能にな
り、製造工程中に生じる半導体基板のいたみや傷を低減
できるだけでなく、歩留りを向上させることができると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の実施例を示す半導体加速度センサの斜
視図である。

【図２】図１におけるＡ−Ａ線断面図である。

【図３】本発明の他の実施例を示す半導体加速度センサ
の斜視図である。

【図４】図３におけるＡ−Ａ線断面図である。

【図５】従来の一例を示す半導体加速度センサの断面図
である。

【符号の説明】

１　　　　センサ基板 ２　　　　支持層 ３　　　　上部支持台 ４　　　　下部支持台 ５〜７　　　　パッド ８　　　　金線 ９　　　　集積化Ｔｒ回路 １０　　　　検知抵抗素子 １１　　　　たわみ部 １２　　　　おもり部 １３　　　　溝 １４，１５　　　　空隙

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　半導体基板を加工して重り部とたわみ
   部を形成し且つ前記たわみ部に検知抵抗素子を配置した
   センサ基板と、前記センサー基板の上下面にそれぞれ取
   り付けられ前記重り部が上下に動くことが可能な空間を
   形成するとともに一定以上の動きを阻止する上部支持台
   および下部支持台とを有し、前記上部支持台は前記セン
   サ基板の検知抵抗素子による電気的信号を増幅する集積
   化トランジスタ回路を具備していることを特徴とする半
   導体加速度センサ。