JP2009175088A - 半導体圧力センサ - Google Patents

Abstract

【課題】バイアス印加後からセンサの温度が定常状態になるまでの間のオフセット電圧の変動を小さくする。
【解決手段】半導体層２ｂ及び絶縁体層２ｃの対角線上の角領域に凹部が形成され、この凹部から露出する半導体層２ａ表面には高濃度のｎ型不純物を拡散させることにより高濃度ｎ型不純物領域４ａ，４ｂが形成されている。またこの高濃度ｎ型不純物領域４ａ，４ｂ表面にはヒーター電極５ａ，５ｂが形成されている。
【選択図】図１

Description

本発明は、複数のピエゾ抵抗素子により構成されるブリッジ回路を利用してダイヤフラム部に加えられた圧力を検出する半導体圧力センサに関する。

従来より、ダイヤフラム部表面の離間した複数位置にピエゾ抵抗素子を配置し、このピエゾ抵抗素子によりブリッジ回路を構成することにより、圧力を受けた際にダイヤフラム部に生じる撓みをピエゾ抵抗素子の抵抗値の変化に伴う印加バイアスに対するブリッジ回路の出力電圧の変化として検出する半導体圧力センサが知られている。
特開２００１−２８１０８５号公報

上記のような構成を有する半導体圧力センサでは、ピエゾ抵抗素子は基板の結晶方位を考慮して配置する必要がある。またセンサ感度を得るためには、ピエゾ抵抗素子はダイヤフラム部に発生する応力の位置を考慮して配置する必要がある。このため従来の半導体圧力センサでは、複数のピエゾ抵抗素子はダイヤフラム部のエッジ部や中央部に配置され、全てのピエゾ抵抗素子が隣接配置されているわけではない。しかしながらこのような複数のピエゾ抵抗素子の配置によれば、バイアス印加後からセンサの温度が定常状態になるまでの間、ピエゾ抵抗素子間に温度差が生じるために、ピエゾ抵抗素子の抵抗値の温度依存性に由来してオフセット電圧（センサに圧力が印加されていない時のブリッジ回路の出力電圧値）の変動が発生する。

本発明は上記課題を解決するためになされたものであり、バイアス印加後からセンサの温度が定常状態になるまでの間のオフセット電圧の変動を小さくすることが可能な半導体圧力センサを提供することにある。

本発明の第１の態様に係る半導体圧力センサは、第１半導体層と第２半導体層により絶縁体層を挟持する構造を有し、裏面側を加工することにより形成されたダイヤフラム部を備える半導体基板と、ダイヤフラム部の裏面に対応する第２半導体層表面に形成され、ダイヤフラム部に加えられた圧力を抵抗値変化として検出する複数のピエゾ抵抗素子と、第２半導体層表面に形成され、複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散リード線と、第１半導体層に電圧を印加するヒーター電極とを有する。

本発明の第２の態様に係る半導体圧力センサは、第１半導体層と第２半導体層により絶縁体層を挟持する構造を有し、裏面側を加工することにより形成されたダイヤフラム部を備える半導体基板と、ダイヤフラム部の裏面に対応する第２半導体層表面に形成され、ダイヤフラム部に加えられた圧力を抵抗値変化として検出する複数のピエゾ抵抗素子と、第２半導体層表面に形成され、複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散リード線と、第２半導体層及び絶縁体層の周部を除去することによりに形成された凹部と、凹部において露出する第１半導体層表面に形成された抵抗素子と、抵抗素子に電圧を印加するヒーター電極とを有する。

本発明に係る半導体圧力センサによれば、ヒーター電極に電圧を印加することにより発生する熱を利用して半導体圧力センサ全体を速やかに昇温できるので、バイアス印加後にバイアス印加後からセンサの温度が定常状態になるまでの時間が短縮され、センサ全体の温度が瞬時的に定常状態となる。このため本発明に係る半導体圧力センサによれば、ピエゾ抵抗素子の抵抗値の温度依存性に由来したオフセット電圧の変動を小さくできる。

以下、図面を参照して、本発明の実施形態となる半導体圧力センサについて説明する。

〔第１の実施形態〕
始めに、図１（ａ）〜（ｃ）を参照して、本発明の第１の実施形態となる半導体圧力センサの構成について説明する。

本発明の第１の実施形態となる半導体圧力センサ１は、図１（ａ），（ｂ）に示すように、ｎ型の半導体層（例えばＳｉ）２ａと半導体層２ｂにより絶縁体層（例えばＳｉＯ_２）２ｃを挟持するＳＯＩ基板２と、ＳＯＩ基板２の半導体層２ａを加工することにより形成されたダイヤフラム部３と、ダイヤフラム部３の裏面に対応する半導体層２ｂ表面に低濃度のｐ型不純物を注入することにより形成された、ダイヤフラム部３に加えられた圧力を抵抗値変化として検出する複数のピエゾ抵抗素子Ｒ１〜Ｒ４とを備える。なお本実施形態では、ダイヤフラム部３は半導体層２ａを加工することにより半導体層２ａと半導体層２ｂにより絶縁体層２ｃを挟持する構成になっているが、絶縁体層２ｃと半導体層２ｂ又は半導体層２ｂのみによりダイヤフラム部３を形成するようにしてもよい。

ピエゾ抵抗素子Ｒ１の一方端は拡散リード線Ｌ１を介して電圧出力端子Ｖｏｕｔ＋に接続され、他方端は半導体層２ｂ表面に形成された拡散リード線Ｌ４を介して接地端子ＧＮＤに接続されている。ピエゾ抵抗素子Ｒ２の一方端は半導体層２ｂ表面に形成された拡散リード線Ｌ２を介してバイアス電圧印加用端子Ｖｄｄに接続され、他方端は半導体層２ｂ表面に形成された拡散リード線Ｌ１を介して電圧出力端子Ｖｏｕｔ＋に接続されている。

ピエゾ抵抗素子Ｒ３の一方端は半導体層２ｂ表面に形成された拡散リード線Ｌ３を介して電圧出力端子Ｖｏｕｔ−に接続され、他方端は半導体層２ｂ表面に形成された拡散リード線Ｌ２を介してバイアス電圧印加用端子Ｖｄｄに接続されている。ピエゾ抵抗素子Ｒ４の一方端は半導体層２ｂ表面に形成された拡散リード線Ｌ４を介して接地端子ＧＮＤに接続され、他方端は半導体層２ｂ表面に形成された拡散リード線Ｌ３を介して電圧出力端子Ｖｏｕｔ−に接続されている。各拡散リード線は半導体層２ｂ表面に高濃度のｐ型不純物を拡散させることにより形成される。

このような構成を有する半導体圧力センサ１では、ピエゾ抵抗素子Ｒ１〜Ｒ４は図１（ｃ）に示すようなブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒ１及びピエゾ抵抗素子Ｒ３とピエゾ抵抗素子Ｒ２及びピエゾ抵抗素子Ｒ４とがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成によれば、ダイヤフラム部３の一方の表面に圧力が加わると、ダイヤフラム部３の上面と下面との間に差圧が生じることによってダイヤフラム部３に撓みが生じ、この撓みによってピエゾ抵抗素子を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子の抵抗値の変化をブリッジ回路を利用してバイアス電圧印加用端子Ｖｄｄに印加されたバイアス電圧Ｂｉａｓに対する電圧変化として出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−から検出する。

この半導体圧力センサ１では、図１（ａ），（ｂ）に示すように、半導体層２ｂ及び絶縁体層２ｃの対角線上の角領域に凹部が形成され、この凹部から露出する半導体層２ａ表面には高濃度のｎ型不純物を拡散させることにより高濃度ｎ型不純物領域４ａ，４ｂが形成されている。またこの高濃度ｎ型不純物領域４ａ，４ｂ表面にはヒーター電極５ａ，５ｂが形成されている。このような構成によれば、バイアス電圧印加用端子Ｖｄｄにバイアス電圧Ｂｉａｓを印加する際、ヒーター電極５ａ，５ｂ間にもバイアス電圧を印加することにより半導体層２ａに熱を発生させ、この熱により半導体圧力センサ１全体を速やかに昇温することができるので、バイアス印加後からセンサの温度が定常状態になるまでの時間が短縮され、センサ全体の温度が瞬時的に定常状態となる。このためピエゾ抵抗素子の抵抗値の温度依存性に由来したオフセット電圧の変動を小さくできる。なおバイアス電圧印加用端子Ｖｄｄ及びヒーター電極５ａ，５ｂ間に印加する電圧は同じであっても異なるようにしてもよい。

〔第２の実施形態〕
次に、図２（ａ），（ｂ）を参照して、本発明の第２の実施形態となる半導体圧力センサの構成について説明する。

本発明の第２の実施形態となる半導体圧力センサ１では、図２（ａ），（ｂ）に示すように、拡散リード線Ｌ１〜Ｌ４及び電極端子を囲む半導体層２ｂ及び絶縁体層２ｃの周部に凹部が形成され、この凹部から露出する半導体層２ａ表面には低濃度のｐ型不純物を拡散させることにより低濃度ｐ型不純物領域７が形成されている。またこの低濃度ｐ型不純物領域７の対角線上の角領域には高濃度のｐ型不純物を拡散させることにより高濃度ｐ型不純物領域６ａ，６ｂが形成され、この高濃度ｐ型不純物領域６ａ，６ｂ上にはヒーター電極５ａ，５ｂが形成されている。このような構成によれば、バイアス電圧印加用端子Ｖｄｄにバイアス電圧Ｂｉａｓを印加する際、ヒーター電極５ａ，５ｂ間にもバイアス電圧を印加することにより低濃度ｐ型不純物領域７に熱を発生させ、この熱により半導体圧力センサ１全体を速やかに昇温することができるので、バイアス印加後からセンサの温度が定常状態になるまでの時間が短縮され、センサ全体の温度が瞬時的に定常状態となる。このためピエゾ抵抗素子の抵抗値の温度依存性に由来したオフセット電圧の変動を小さくできる。なおバイアス電圧印加用端子Ｖｄｄ及びヒーター電極５ａ，５ｂ間に印加する電圧は同じであっても異なるようにしてもよい。

以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。

本発明の第１の実施形態となる半導体圧力センサの構成を示す（ａ）上面図及び（ｂ）断面図と（ｃ）この半導体圧力センサのピエゾ抵抗素子により構成されるブリッジ回路の構成を示す回路図である。 本発明の第２の実施形態となる半導体圧力センサの構成を示す（ａ）上面図及び（ｂ）断面図である。

符号の説明

１：半導体圧力センサ
２：ＳＯＩ基板
２ａ，２ｂ：半導体層
２ｃ：絶縁体層
３：ダイヤフラム部
４ａ，４ｂ：高濃度ｎ型不純物領域
５ａ，５ｂ：ヒーター電極
６ａ，６ｂ：高濃度ｐ型不純物領域
７：低濃度ｐ型不純物領域
ＧＮＤ：接地端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４：ピエゾ抵抗素子
Ｖｄｄ：バイアス電圧印加用端子
Ｖｏｕｔ＋，Ｖｏｕｔ−：出力端子

Claims (2)

1. 第１半導体層と第２半導体層により絶縁体層を挟持する構造を有し、裏面側を加工することにより形成されたダイヤフラム部を備える半導体基板と、
   前記ダイヤフラム部の裏面に対応する前記第２半導体層表面に形成され、当該ダイヤフラム部に加えられた圧力を抵抗値変化として検出する複数のピエゾ抵抗素子と、
   前記第２半導体層表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散リード線と、
   前記第１半導体層に電圧を印加するヒーター電極と
   を有することを特徴とする半導体圧力センサ。
2. 第１半導体層と第２半導体層により絶縁体層を挟持する構造を有し、裏面側を加工することにより形成されたダイヤフラム部を備える半導体基板と、
   前記ダイヤフラム部の裏面に対応する前記第２半導体層表面に形成され、当該ダイヤフラム部に加えられた圧力を抵抗値変化として検出する複数のピエゾ抵抗素子と、
   前記第２半導体層表面に形成され、前記複数のピエゾ抵抗素子を接続してブリッジ回路を構成する拡散リード線と、
   前記第２半導体層及び前記絶縁体層の周部を除去することによりに形成された凹部と、
   前記凹部において露出する第１半導体層表面に形成された抵抗素子と、
   前記抵抗素子に電圧を印加するヒーター電極と
   を有することを特徴とする半導体圧力センサ。

Images