DE102017209770B4 - Leistungsmodul mit doppelseitiger Kühlung - Google Patents

Leistungsmodul mit doppelseitiger Kühlung Download PDF

Info

Publication number
DE102017209770B4
DE102017209770B4 DE102017209770.1A DE102017209770A DE102017209770B4 DE 102017209770 B4 DE102017209770 B4 DE 102017209770B4 DE 102017209770 A DE102017209770 A DE 102017209770A DE 102017209770 B4 DE102017209770 B4 DE 102017209770B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
power module
conductor
hole
partition plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017209770.1A
Other languages
English (en)
Other versions
DE102017209770A1 (de
Inventor
Jun Hee Park
Woo Yong Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Kia Corp
Original Assignee
Hyundai Motor Co
Kia Motors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co, Kia Motors Corp filed Critical Hyundai Motor Co
Publication of DE102017209770A1 publication Critical patent/DE102017209770A1/de
Application granted granted Critical
Publication of DE102017209770B4 publication Critical patent/DE102017209770B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Leistungsmodul mit doppelseitiger Kühlung, das aufweist:einen Halbleiterchip (300), der zwischen einem oberen Substrat (100) und einem unteren Substrat (200) angeordnet;einen ersten Stromleiter (600), der zwischen dem oberen Substrat (100) und dem Halbleiterchip (300) angeordnet ist;einen Signalleiter (700), der zwischen dem oberen Substrat (100) und dem Halbleiterchip (300) angeordnet ist und von dem ersten Stromleiter (600) beabstandet ist;einen zweiten Stromleiter (500), der zwischen dem unteren (20) Substrat und dem Halbleiterchip (300) angeordnet; undeine Trennplatte (400), die zwischen dem ersten Stromleiter (600), dem Signalleiter (700) und dem Halbleiterchip (300) angeordnet ist, wobeidie Trennplatte (400) den ersten Stromleiter (600) mit dem Halbleiterchip (300) über ein erstes Loch (420) verbindet, das durch die Trennplatte (400) ausgebildet ist, und den Signalleiter (700) mit dem Halbleiterchip (300) über ein zweites Loch (430) verbindet, das durch die Trennplatte (400) ausgebildet ist.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich allgemein auf ein Leistungsmodul mit doppelseitiger Kühlung. Spezifischer bezieht sich die vorliegende Offenbarung auf ein Leistungsmodul mit doppelseitiger Kühlung, bei der ein Halbleiterchip zwischen einem oberen Substrat und einem unteren Substrat vorgesehen ist.
  • Beschreibung der verwandten Technik
  • Im Allgemeinen ist eine Hybridleistungssteuereinheit (hybrid power control unit; HPCU) (ein Inverter) eine Komponente, die für umweltfreundliche Fahrzeuge (Hybridfahrzeuge/Elektrofahrzeuge) verwendet wird. Weil ein Leistungsmodul für den größten Teil der Kosten der Komponenten verantwortlich ist, welche die HPCU bilden, wurden aktiv Forschung und Entwicklung durchgeführt, um hohe Leistung, Miniaturisierung und Kostenreduktion zu erzielen.
  • Wie in 1 gezeigt, ist ein Leistungsmodul mit doppelseitiger Kühlung so aufgebaut, dass ein Halbleiterchip 30 mit isolierten Gate-Bipolartransistoren (IGBTs) und Dioden zwischen einem oberen Substrat und 10 und einem unteren Substrat 20 angeordnet ist, und ein (nicht gezeigter) Kühler, der außerhalb der oberen und unteren Substrate vorgesehen ist, Wärme beseitigt, die durch den Halbleiterchip 30 erzeugt wird. Aufgrund dieses Aufbaus ist es möglich, die Größe des Leistungsmoduls zu reduzieren und die Kühlleistung zu verbessern.
  • Bei den konventionellen Leistungsmodulen kann der Halbleiterchip 30 jedoch mit einem Abstandselement 40 versehen sein, um einen Raum für einen Draht 80 zu sichern, der ein Betätigungssignal übermittelt und empfängt, wobei zum Minimieren der Differenz thermischer Ausdehnungsraten zwischen dem Abstandselement 40 und den oberen und unteren Substraten 10 und 20 und zum Aufrechterhalten einer hohen Wärmeleitfähigkeit ein teures Material wie Aluminium-Siliziumkarbid („Al-Sic“), Kupfermolybdän („Cu-Mo“) etc. verwendet wird, wodurch die Kosten des Leistungsmoduls steigen.
  • Dementsprechend kann das Material des Abstandselements 40 zum Reduzieren der Kosten bei dem konventionellen Leistungsmodul mit Kupfer („Cu“) ersetzt werden. Es besteht aber eine hohe Differenz zwischen den thermischen Ausdehnungsraten von Cu und einem Halbleiterchip 30, was zu reduzierter Haltbarkeit und potentiellem Schaden aufgrund von thermischer Belastung führt.
  • Ferner benötigt das konventionelle Leistungsmodul einen Prozess zum Befestigen des Halbleiterchips 30 an einem Signalleiter 70 unter Verwendung von Draht 80. Im Detail ist der konventionelle Prozess in drei Schritte unterteilt: ein erster Lötprozess zum Löten des unteren Substrats 10 und des Halbleiterchips 30 unter Verwendung eines Lötmaterials S; ein Verbindungsprozess zum Verbinden des Halbleiterchips 30 und des Drahts 80; und ein zweiter Lötprozess zum Löten des Halbleiterchips 30, des Abstandselements 40 und des oberen Substrats 10 unter Verwendung des Lötmaterials. Diese Prozesse können die Produktivität senken, indem sie die Komplexität des Herstellungsverfahrens erhöht wird.
  • Daher wird ein neues Leistungsmodul benötigt, welches mit niedrigen Kosten unter Verwendung eines einfachen Herstellungsverfahrens hergestellt werden kann, welches keine Probleme aufgrund von thermischer Belastung aufweist, und welches kein Abstandselement benötigt.
  • Das Vorstehende ist lediglich dazu gedacht, beim Verständnis des Hintergrunds der vorliegenden Offenbarung zu helfen, und ist nicht dazu gedacht, anzuzeigen, dass die vorliegende Offenbarung in den Bereich der verwandten Technik fällt, der dem Fachmann bereits bekannt ist.
  • JP 2015 - 225 918 A offenbart ein drainoberflächenseitiges Wärmediffusionselement, das einen Leiterblock hat, der elektrisch mit einer Drainelektrode eines Halbleiterelements verbunden ist. Ein Gate-Source-oberflächenseitiges Wärmediffusionselement hat einen Leiterblock, der elektrisch mit einer Source-Elektrode des Halbleiterelements verbunden ist, und einen Leiterstift, der von dem Leiterblock isoliert und elektrisch mit einer Gate-Elektrode des Halbleiterelements verbunden ist. Eine Verdrahtungsplatte, die auf einer Seite des Halbleiterelements angeordnet ist, hat eine Drain-Verdrahtung, die elektrisch mit dem Leiterblock des drainoberflächenseitigen Thermodiffusionselements verbunden ist. Eine auf der anderen Seite des Halbleiterelements angeordnete Verdrahtungsplatte weist eine Zwischenverdrahtung auf, die mit dem Leiterblock des oberflächenseitigen Gate-Source-Wärmediffusionselements verbunden ist, und eine Gate-Verdrahtung, die mit dem Leiterstift verbunden ist.
  • US 2014 / 0 133 104 A1 offenbart ein oberflächenmontiertes Gehäuse, das mindestens ein Halbleiterbauelement und ein POL-Gehäuse- und Verbindungssystem enthält, das um das mindestens eine Halbleiterbauelement herum ausgebildet ist und so konfiguriert ist, dass es die Montage des oberflächenmontierten Gehäuses an einer externen Schaltung ermöglicht. Das POL-System umfasst eine dielektrische Schicht, die über einer ersten Oberfläche des Halbleiterbauelements (der Halbleiterbauelemente) liegt, und eine metallische Verbindungsstruktur, die sich durch Durchgangslöcher erstreckt, die durch die dielektrische Schicht hindurch ausgebildet sind, um elektrisch mit Anschlussflächen auf dem (den) Halbleiterbauelement(en) gekoppelt zu sein. Eine Metallisierungsschicht wird über der Metallverbindungsstruktur gebildet, die eine flache ebene Struktur umfasst, und ein doppelseitiges Keramiksubstrat wird auf einer zweiten Oberfläche der Halbleitervorrichtung(en) positioniert, wobei das doppelseitige Keramiksubstrat so konfiguriert ist, dass es einen Drain der Halbleitervorrichtung(en) von einer externen Schaltung elektrisch isoliert, wenn das oberflächenmontierte Gehäuse damit verbunden ist, und dass es Wärme von der Halbleitervorrichtung(en) ableitet.
  • US 2009 / 0 121 340 A1 offenbart ein Leistungshalbleiterchip, der zwischen einer oberen und einer unteren wärmeleitenden Laminatstruktur eingebettet ist, um eine oberflächenmontierte Komponente zu bilden, die für eine doppelseitige Kühlung konfiguriert ist. Die obere wärmeleitende Laminatstruktur koppelt die Anschlüsse des Chips auf der Oberseite elektrisch mit Leitern, die auf der Innenseite der unteren wärmeleitenden Laminatstruktur ausgebildet sind, und alle Anschlüsse des Chips sind elektrisch mit Leitern verbunden, die auf der Außenseite der unteren wärmeleitenden Laminatstruktur ausgebildet sind. Das Chip-Paket kann zum Testen mit voller Leistung in eine Testvorrichtung eingesetzt werden, und wenn es in einer elektronischen Baugruppe mit einer Leiterplatte und oberen und unteren Kühlkörpern installiert ist, ist der Chip über die obere wärmeleitende Laminatstruktur mit dem oberen Kühlkörper und über die Leiterplatte und die untere wärmeleitende Laminatstruktur mit dem unteren Kühlkörper thermisch verbunden.
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Die vorliegende Offenbarung nimmt sich der vorstehenden, bei der verwandten Technik auftretenden Probleme an, indem ein Leistungsmodul („power module“) mit doppelseitiger Kühlung geschaffen wird, welches bei niedrigen Kosten unter Verwendung eines einfachen Herstellungsverfahrens hergestellt werden kann, keine Probleme aufgrund von thermischer Belastung aufweist und kein Abstandselement benötigt.
  • Um das vorstehende Ziel zu erreichen, wird gemäß einem Aspekt der vorliegenden Offenbarung ein Leistungsmodul mit doppelseitiger Kühlung geschaffen, das einen Halbleiterchip aufweist, der zwischen einem oberen Substrat und einem unteren Substrat vorgesehen ist, wobei das Leistungsmodul aufweist: einen ersten Stromleiter („power lead“), der zwischen dem oberen Substrat und dem Halbleiterchip vorgesehen ist; einen Signalleiter, der zwischen dem oberen Substrat und dem Halbleiterchip vorgesehen ist und von der Stromleiter beabstandet ist; einen zweiten Stromleiter, der zwischen dem unteren Substrat und dem Halbleiterchip vorgesehen ist; und eine Trennplatte, die bei bzw. zwischen („among“) dem ersten Stromleiter, dem Signalleiter und dem Halbleiterchip bzw. zwischen dem ersten Stromleiter und dem Signalleiter einerseits und dem Halbleiterchip anderseits vorgesehen ist, welche den ersten Stromleiter mit dem Halbleiterchip über ein erstes Loch verbindet, das durch die Trennplatte ausgebildet ist, und den zweiten Signalleiter und den Halbleiterchip über ein zweites Loch verbindet, das durch die Trennplatte ausgebildet ist.
  • Eine Innenumfangsfläche des zweiten Lochs, das in der Trennplatte vorgesehen ist, kann mit einer leitfähigen Schicht versehen sein, die aus einem leitfähigen Material ausgebildet ist.
  • Die leitfähige Schicht kann eine Kupferplattierungsschicht („copper plating layer“) sein.
  • Die leitfähige Schicht kann eine Dicke von ungefähr 1 bis ungefähr 10 µm aufweisen.
  • Die leitfähige Schicht kann sich von der Innenumfangsfläche des zweiten Lochs zu einer oberen Fläche der Trennplatte erstrecken.
  • Ein unterer Abschnitt des zweiten Lochs, das in der Trennplatte vorgesehen ist, kann mit einem Lötmaterial gefüllt sein, um die leitfähige Schicht mit dem Halbleiterchip zu verbinden.
  • Das erste Loch, das in der Trennplatte vorgesehen ist, kann mit einem Lötmaterial gefüllt sein, um den ersten Stromleiter mit dem Halbleiterchip zu verbinden.
  • Die Trennplatte kann eine Dicke von ungefähr 100 bis ungefähr 200 µm aufweisen.
  • Die Trennplatte kann aus einem dielektrischen Material oder einem keramischen Material ausgebildet sein.
  • Das Leistungsmodul mit doppelseitiger Kühlung gemäß der vorliegenden Offenbarung weist die folgenden vorteilhaften Eigenschaften auf.
  • Erstes ist es möglich, die Kosten und die Größe des Leistungsmoduls zu reduzieren, indem das Abstandselement eliminiert wird.
  • Zweitens ist es möglich, Produktionsraten für das Leistungsmodul zu verbessern, indem der Zusammenbauprozess vereinfacht wird.
  • Drittens ist es möglich, die Dauerhaftigkeit des Leistungsmoduls zu verbessern, indem Lötverbindungen minimiert werden.
  • Viertens ist es möglich, die thermische Beständigkeit des Leistungsmoduls zu verbessern, indem die Differenz bezüglich Expansionsraten zwischen den Komponenten des Leistungsmoduls minimiert wird.
  • Figurenliste
  • Die vorstehenden und andere Ziele, Eigenschaften und andere Vorteile der vorliegenden Offenbarung werden klarer ersichtlich anhand der nachfolgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen, wobei:
    • 1 eine Schnittansicht ist, die ein konventionelles Leistungsmodul mit doppelseitiger Kühlung zeigt;
    • 2 eine Schnittansicht ist, die ein Leistungsmodul mit doppelseitiger Kühlung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung zeigt;
    • 3 eine vergrößerte Schnittansicht von Abschnitt V1 von 2 ist;
    • 4 eine vergrößerte Schnittansicht von Abschnitt V2 von 2 ist; und
    • 5 eine Ansicht ist, die einen Zusammenbauprozess für ein Leistungsmodul mit doppelseitiger Kühlung gemäß einer bespielhaften Ausführungsform der vorliegenden Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Die hierin verwendete Terminologie dient leidglich dem Zweck der Beschreibung von spezifischen Ausführungsformen und ist nicht dazu gedacht, beschränkend zu sein. Wie hierin verwendet, sind die Singularformen „ein“, „eine“ und „der/die/das“ dazu gedacht, auch die Pluralformen einzuschließen, wenn der Kontext nicht klar etwas anderes zum Ausdruck bringt. Es ist ferner zu verstehen, dass die Begriffe „aufweist“, „weist auf“, „mit“ etc., wenn in dieser Beschreibung verwendet, das Vorhandensein von angegebenen Eigenschaften, ganzen Zahlen, Schritten, Betätigungen, Elementen, Komponenten und/oder Kombinationen derselben zum Ausdruck bringen, nicht aber das Vorhandensein oder Hinzufügen von einer oder mehreren anderen Eigenschaften, ganzen Zahlen, Schritten, Betätigungen, Elementen, Komponenten und/oder Kombinationen derselben ausschließen.
  • Wenn nicht anders definiert, tragen alle Begriffe einschließlich von technischen und wissenschaftlichen Begriffen, die hierin verwendet werden, dieselbe Bedeutung, wie normalerweise durch den Fachmann verstanden, auf den sich die vorliegende Erfindung bezieht. Es ist ferner zu verstehen, dass hierin verwendete Begriffe als mit einer Bedeutung interpretiert werde sollen, die konsistent ist mit ihrer Bedeutung im Kontext dieser Beschreibung und der relevanten Technik und nicht auf eine idealisierte oder gemäß einem übertrieben formalen Sinn zu interpretieren sind, wenn nicht hierin ausdrücklich so definiert.
  • Hiernach wird eine beispielhafte Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf die begleitenden Zeichnungen detailliert beschrieben. Durch die Figuren hin werden sich die dieselben Bezugszeichen auf dieselben oder entsprechende Teile beziehen.
  • Wie in 2 und 5 gezeigt, weist ein Leistungsmodul mit doppelseitiger Kühlung gemäß der vorliegenden Offenbarung auf: ein oberes Substrat 100 mit einer oberen Basisschicht 110 und einer oberen Metallschicht 120; ein unteres Substrat 200 mit einer unteren Basisschicht 210 und einer unteren Metallschicht 220; und einen Halbleiterchip 300, der zwischen dem oberen Substrat 100 und dem unteren Substrat 200 vorgesehen ist.
  • Eine untere Fläche der oberen Basisschicht 110 ist einem ersten Stromleiter 600 zugewandt bzw. gekoppelt, die Hochspannungsstrom übermittelt und empfängt, indem sie mit dem Halbleiterchip 300 verbunden ist, und ist mit einem Signalleiter („signal lead“) 700 gekoppelt, die ein Betätigungssignal übermittelt und empfängt, indem sie mit dem Halbleiterchip 300 verbunden ist, wobei der erste Stromleiter 600 und der Signalleiter 700 voneinander beabstandet sind, so dass sie nicht miteinander leitfähig sind. Indes ist eine obere Fläche der unteren Basisschicht 210 mit einem zweiten Stromleiter 500 gekoppelt, die Hochspannungsstrom übermittelt und empfängt, indem sie mit dem Halbleiterchip 300 verbunden ist.
  • Der Halbleiterchip 300 kann mit dem ersten Stromleiter („power lead“) 600, dem zweiten Stromleiter 500 und dem Signalleiter 700 jeweils verbunden sein. Weil eine Lötstruktur, die mit dem zweiten Stromleiter 500 verbunden ist, ähnlich ist zu einem konventionellen Leistungsmodul mit doppelseitiger Kühlung, wird eine detaillierte Beschreibung hierin derselben weggelassen.
  • Bei einer beispielhaften Ausführungsform der vorliegenden Offenbarung sind das Abstandselement und der Draht, die bei konventionellen Leistungsmodulen benötigt werden, eliminiert, was es ermöglicht, ein Leistungsmodul mit doppelseitiger Kühlung bereitstellen, das kleiner ist als ein konventionelles Leistungsmodul.
  • Um dies zu erreichen, ist eine Trennplatte 400 zwischen dem ersten Stromleiter 600, dem Signalleiter 700 und dem Halbleiterchip 300 angeordnet. Die Trennplatte 400 ist bei derselben Stelle wie das konventionelle Abstandselement angeordnet, die Trennplatte weist aber eine Dicke von ungefähr 50 bis ungefähr 200 µm auf, was dünner ist als ein konventionelles Abstandselement, das eine Dicke von ungefähr 1 mm aufweist.
  • Bei einer weiteren beispielhaften Ausführungsform ist die Separations- bzw. Trennplatte 400 aus einem organischen Material ausgebildet, wie polychloriertem Biphenyl („PCB“), das das Ausbilden einer Durchgangsbohrung bzw. eines Durchgangslochs vereinfacht, einem organisch-anorganischen Hybridmaterial mit verbesserten Isolationseigenschaften und verbesserten thermischen Eigenschaften, oder einem keramischen Material wie einer Niedertemperatur-Einbrand-Keramik („lowtemperature co-fired ceramic; LTCC“). Wenn die Trennplatte 400 eine Dicke von weniger als 50 µm aufweist, ist eine Isolationsleistung vermindert. Andererseits ist es, wenn die Trennplatte 400 eine Dicke von mehr als 200 µm aufweist, schwierig, das Löten für ein erstes Loch 430 durchzuführen.
  • Wie in 4 gezeigt, ist ein Rahmen 410, der den Hauptkörper der Trennplatte 400 darstellt, mit einem erstem Loch 430 und einem zweiten Loch 420 versehen, wobei der Halbleiterchip 300 und der erste Stromleiter 600 über das erste Loch 430 verbunden sind und der Halbleiterchip 300 und der Signalleiter 700 über das zweite Loch 420 verbunden sind.
  • Wie in 3 und 5 gezeigt, ist das erste Loch 430 in einer Form ausgebildet, die zu der Form eines Netzteils bzw. Power Pad 330 korrespondiert, das an einem Hauptkörper 310 des Halbleiterchips 300 angeordnet ist, und ein Lötmaterial S ist in das erste Loch eingeführt, so dass das Power Pad 330 und der erste Stromleiter 600 elektrisch und thermisch verbunden sind.
  • Das erste Loch 430 kann so ausgebildet sein, dass eine Mehrzahl von Power Pads 330 mit dem ersten Stromleiter 600 verbunden sein können. Alternativ dazu kann eine Mehrzahl von ersten Löchern 430 vorgesehen sein, wobei jedes erste Loch ein darin angeordnetes Power Pad 330 aufweist.
  • Wie in 4 und 5 gezeigt, kann auch eine Mehrzahl von zweiten Löchern 420 im Rahmen 410 der Trennplatte 400 ausgebildet sein, wobei jedes zweite Loch 420 bei einer Stelle angeordnet ist, die zu jedem einer Mehrzahl von Signalpads 320 korrespondiert, die auf dem Hauptkörper 310 des Halbleiterchips 300 angeordnet ist.
  • Üblicherweise werden das Signalpad 320 und der Signalleiter 700 aneinander unter Verwendung eines Drahts befestigt. Gemäß der vorliegenden Offenbarung sind das Signalpad 320 und der Signalleiter 700 jedoch aufeinander angeordnet und dann über das zweite Loch 420 verbunden.
  • Während die Größe des zweiten Lochs 420 nicht auf eine vorgegebene Größe beschränkt ist, kann der Durchmesser des zweiten Lochs 420 ungefähr 100 bis ungefähr 300 µm betragen, um zu der Größe des Signalpads 320 zu korrespondieren.
  • Wie in 3 gezeigt, kann eine Innenumfangsfläche des zweiten Lochs 420, das in der Trennplatte 400 angeordnet ist, mit einer leitfähigen Schicht 421 versehen sein, die aus einem leitfähigen Material ausgebildet ist. Die leitfähige Schicht 421 ist zum elektrischen Verbinden des Signalpads 320 mit dem Signalleiter 700 vorgesehen. Bei einer beispielhaften Ausführungsform ist die leitfähige Schicht 421 eine kupferplattierte Schicht mit einer Dicke von ungefähr 1 bis ungefähr 10 µm.
  • Wenn die leitfähige Schicht 421 eine Dicke aufweist, die geringer ist als 1 µm, kann die Verbindung zwischen dem Signalpad 320 und dem Signalleiter 700 instabil sein; andererseits kann die Belastung, die durch die Differenz der thermischen Expansionsrate zwischen der leitfähigen Schicht 421 und dem Rahmen 410 verursacht wird, das Leistungsmodul beschädigen, wenn die leitfähige Schicht 421 eine Dicke aufweist, die größer ist als 10 µm.
  • Es ist bevorzugt, dass die leitfähige Schicht 421 nicht mehr in der Innenumfangsfläche des zweiten Lochs 420 angeordnet ist, sondern sich auch von einem oberen Abschnitt des zweiten Lochs 420 zu einer oberen Fläche des Rahmens 410 der Trennplatte 400 erstreckt. Mit anderen Worten ist ein Umfang des oberen Abschnitts des zweiten Lochs 420 mit einer leitfähigen Schicht 421 versehen, so dass ein Kontakt zwischen der leitfähigen Schicht 421 und dem Signalleiter 700 von einem Linienkontakt in einen Flächenkontakt gewandelt wird, was es ermöglicht, einen Kontakt zwischen der leitfähigen Schicht 421 und dem Signalleiter 700 effizient aufrechtzuerhalten.
  • Wenn das zweite Loch 120 mit Kupfer gefüllt ist anstatt dass es mit einer dünnen Schicht versehen ist, wie einer leitfähigen Schicht 421, kann eine Verbindung mit anderen Komponenten des Leistungsmoduls unterbrochen werden oder es kann ein Cracking („cracking“) auftreten aufgrund der Wärmeexpansionsratendifferenzen zwischen der Trennplatte 400 und dem Kupfer.
  • Ein unterer Abschnitt des zweiten Lochs 420 kann mit einem Lötmaterial S gefüllt sein, um eine Verbindung zwischen der leitfähigen Schicht 421 und dem Signalpad 320 des Halbleiterchips 300 zu schaffen. Während das gesamte zweite Loch 420 mit dem Lötmaterial S gefüllt sein kann, sollte zumindest der untere Abschnitt des zweiten Lochs 420 mit dem Lötmaterial gefüllt sein, um so einen Spalt zwischen dem Signalpad 320 und der leitfähigen Schicht 421 zu füllen. Auf diese Weise ist es möglich, die leitfähige Schicht 421 mit dem Signalpad 320 unter Verwendung von minimalem Lötmaterial S zu verbinden.
  • Hiernach wird Bezug auf einen Zusammenbauprozess gemäß einer vorliegenden Offenbarung genommen, unter Bezugnahme auf 2, 4 und 5.
  • Die vorliegende Offenbarung ist dazu gedacht, dass sequentiell ein unteres Substrat 200, ein unterer Stromleiter 500, ein Halbleiterchip 300, eine Trennplatte 400, ein erster Stromleiter 600, ein Signalleiter 700 und ein oberes Substrat 100 geschichtet werden. Hierin wird ein oberes Substrat 100 in 5 weggelassen.
  • Wenn die verschiedenen Leitermodulkomponenten geschichtet werden, wie vorstehend beschrieben, wird das Lötmaterial S zwischen dem zweiten Stromleiter 500 und dem Halbleiterchip 300 und zwischen dem Halbleiterchip 300 und dem ersten Stromleiter 600 eingefügt, und, wie in 3 (a) gezeigt, wird eine Lötkugel B im Voraus in das zweite Loch 420 eingeführt. Hier ist die Lötkugel B hergestellt, indem ein konventionelles Lötmaterial S verarbeitet wird, um eine Kugelform einzunehmen.
  • Als nächstes werden das obere Substrat 100 und das untere Substrat 200 gepresst und erhitzt, und das Lötmaterial S und die Lötkugel B werden geschmolzen, um alle Komponenten zu verbinden.
  • Wie vorstehend beschrieben, ist, weil die vorliegende Offenbarung eine Schichtung und einen Heizprozess benötigt (d. h. nur einen Lötprozess benötigt), eine Montagezeitdauer reduziert im Vergleich zu dem konventionellen Modul, welches zwei Schichtungsprozesse, zwei Lötprozesse und einen Drahtverbindungsprozess benötigt, wodurch die Produktionsraten verbessert sind.
  • Nach dem Lötprozess werden der erste Stromleiter 600 und der Signalleiter 700, die anfänglich einstückig bzw. integral ausgeführt werden, geschnitten, um den Raum auszubilden, der gegen einen Kontakt und eine Leitfähigkeit zwischen dem ersten Stromleiter 600 und dem Signalleiter 700 vorbeugt, und die Komponenten zwischen dem oberen Substrat und dem unteren Substrat werden gewickelt durch Verwendung eines Wickelmittels („envelope“) 900, um die Herstellung des Leistungsmoduls zu abzuschließen.
  • Bezugszeichenliste
    • 10
    oberes Substrat
    30
    Halbleiterchip
    50, 60
    Stromleiter
    80
    Draht
    100
    oberes Substrat
    120
    obere Metallschicht
    210
    untere Basisschicht
    300
    Halbleiterchip
    320
    Signalpad
    400
    Trennplatte
    420
    erstes Loch
    430
    zweites Loch
    600
    erster Stromleiter
    900
    Wickelelement
    B
    Lötkugel
    20
    unteres Substrat
    40
    Abstandelement
    70
    Signalleiter
    90
    Wickelelement
    110
    obere Basisschicht
    200
    unteres Substrat
    220
    untere Metallschicht
    310
    Hauptkörper
    330
    Leistungspad
    410
    Rahmen
    421
    leitfähige Schicht
    500
    zweiter Stromleiter
    700
    Signalleiter
    T
    wärmeleitfähiges Material
    S
    Lötmaterial

Claims (9)

  1. Leistungsmodul mit doppelseitiger Kühlung, das aufweist: einen Halbleiterchip (300), der zwischen einem oberen Substrat (100) und einem unteren Substrat (200) angeordnet; einen ersten Stromleiter (600), der zwischen dem oberen Substrat (100) und dem Halbleiterchip (300) angeordnet ist; einen Signalleiter (700), der zwischen dem oberen Substrat (100) und dem Halbleiterchip (300) angeordnet ist und von dem ersten Stromleiter (600) beabstandet ist; einen zweiten Stromleiter (500), der zwischen dem unteren (20) Substrat und dem Halbleiterchip (300) angeordnet; und eine Trennplatte (400), die zwischen dem ersten Stromleiter (600), dem Signalleiter (700) und dem Halbleiterchip (300) angeordnet ist, wobei die Trennplatte (400) den ersten Stromleiter (600) mit dem Halbleiterchip (300) über ein erstes Loch (420) verbindet, das durch die Trennplatte (400) ausgebildet ist, und den Signalleiter (700) mit dem Halbleiterchip (300) über ein zweites Loch (430) verbindet, das durch die Trennplatte (400) ausgebildet ist.
  2. Leistungsmodul nach Anspruch 1, bei dem eine Innenumfangsfläche des zweiten Lochs (430), das in der Trennplatte (400) angeordnet ist, mit einer leitfähigen Schicht (421) beschichtet.
  3. Leistungsmodul nach Anspruch 2, bei dem die leitfähige Schicht (421) eine kupferplattierte Schicht ist.
  4. Leistungsmodul nach Anspruch 2 oder 3, bei dem die leitfähige Schicht (421) eine Dicke von ungefähr 1 bis ungefähr 10 µm aufweist.
  5. Leistungsmodul nach einem der Ansprüche 2 bis 4, bei dem sich die leitfähige Schicht (421) von der Innenumfangsfläche des zweiten Lochs (430) zu einer oberen Fläche der Trennplatte (400) erstreckt.
  6. Leistungsmodul nach einem der Ansprüche 2 bis 5, bei dem ein unterer Abschnitt des zweiten Lochs (430), das in der Trennplatte (400) angeordnet ist, mit einem Lötmaterial (S) gefüllt ist, um die leitfähige Schicht (421) mit dem Halbleiterchip (300) zu verbinden.
  7. Leistungsmodul nach einem der vorstehenden Ansprüche, bei dem das erste Loch (420), das in der Trennplatte (400) vorgesehen ist, mit einem Lötmaterial (S) gefüllt ist, um den ersten Stromleiter (600) mit dem Halbleiterchip (30) zu verbinden.
  8. Leistungsmodul nach einem der vorstehenden Ansprüche, bei dem die Trennplatte (400) eine Dicke von ungefähr 100 bis ungefähr 200 µm aufweist.
  9. Leistungsmodul nach einem der vorstehenden Ansprüche, bei dem die Trennplatte (400) aus einem dielektrischen Material oder einem keramischen Material ausgebildet ist.
DE102017209770.1A 2016-11-09 2017-06-09 Leistungsmodul mit doppelseitiger Kühlung Active DE102017209770B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160148687A KR101905995B1 (ko) 2016-11-09 2016-11-09 양면냉각형 파워모듈
KR10-2016-0148687 2016-11-09

Publications (2)

Publication Number Publication Date
DE102017209770A1 DE102017209770A1 (de) 2018-05-09
DE102017209770B4 true DE102017209770B4 (de) 2023-06-29

Family

ID=61598580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017209770.1A Active DE102017209770B4 (de) 2016-11-09 2017-06-09 Leistungsmodul mit doppelseitiger Kühlung

Country Status (4)

Country Link
US (1) US9922911B1 (de)
KR (1) KR101905995B1 (de)
CN (1) CN108074888B (de)
DE (1) DE102017209770B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
KR102564459B1 (ko) * 2019-05-09 2023-08-07 현대자동차주식회사 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법
KR102296270B1 (ko) * 2019-12-10 2021-09-01 현대모비스 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR102260662B1 (ko) * 2019-12-12 2021-06-04 한국전자기술연구원 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법
KR20210129483A (ko) 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
KR20210146808A (ko) * 2020-05-27 2021-12-06 주식회사 아모센스 파워모듈
KR20220014720A (ko) 2020-07-29 2022-02-07 현대자동차주식회사 파워 모듈 및 게이트 보드의 통합 구조
KR20220017739A (ko) 2020-08-05 2022-02-14 현대자동차주식회사 파워 모듈
KR20220017759A (ko) 2020-08-05 2022-02-14 현대자동차주식회사 솔더링 구조 및 이를 갖는 파워 모듈
KR20220026868A (ko) 2020-08-26 2022-03-07 현대자동차주식회사 파워 모듈
US11343943B1 (en) 2020-11-23 2022-05-24 Abb Schweiz Ag Heat dissipation for power switches
KR20230168515A (ko) 2022-06-07 2023-12-14 현대자동차주식회사 파워 모듈
KR20230172344A (ko) 2022-06-15 2023-12-22 현대자동차주식회사 파워 모듈 및 이를 이용한 모터 구동 시스템
KR20240003596A (ko) 2022-07-01 2024-01-09 현대자동차주식회사 파워 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121340A1 (en) 2007-11-08 2009-05-14 Oman Todd P Fully testable surface mount die package configured for two-sided cooling
US20140133104A1 (en) 2012-11-13 2014-05-15 General Electric Company Low profile surface mount package with isolated tab
JP2015225918A (ja) 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ
DE112014002061T5 (de) 2013-10-29 2016-01-07 Fuji Electric Co., Ltd. Halbleitermodul

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2004111431A (ja) 2002-09-13 2004-04-08 Yaskawa Electric Corp パワーモジュールとその製造方法
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP4586087B2 (ja) * 2008-06-30 2010-11-24 株式会社日立製作所 パワー半導体モジュール
US8063440B2 (en) * 2009-05-28 2011-11-22 GM Global Technology Operations LLC Power electronics power module with imbedded gate circuitry
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法
JP5381926B2 (ja) * 2010-07-27 2014-01-08 株式会社デンソー 半導体装置
JP5556487B2 (ja) * 2010-08-05 2014-07-23 株式会社デンソー 半導体装置
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN103311193B (zh) * 2012-03-06 2016-01-20 深圳赛意法微电子有限公司 半导体功率模块封装结构及其制备方法
CN102664177B (zh) * 2012-05-16 2014-10-29 中国科学院电工研究所 一种双面冷却的功率半导体模块
KR101434039B1 (ko) 2012-10-30 2014-08-25 삼성전기주식회사 전력 반도체 모듈 및 전력 반도체 제조 방법
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
KR101459857B1 (ko) * 2012-12-27 2014-11-07 현대자동차주식회사 히트싱크 일체형 양면 냉각 파워모듈
US9275926B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121340A1 (en) 2007-11-08 2009-05-14 Oman Todd P Fully testable surface mount die package configured for two-sided cooling
US20140133104A1 (en) 2012-11-13 2014-05-15 General Electric Company Low profile surface mount package with isolated tab
DE112014002061T5 (de) 2013-10-29 2016-01-07 Fuji Electric Co., Ltd. Halbleitermodul
JP2015225918A (ja) 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ

Also Published As

Publication number Publication date
CN108074888A (zh) 2018-05-25
DE102017209770A1 (de) 2018-05-09
CN108074888B (zh) 2023-03-10
US9922911B1 (en) 2018-03-20
KR20180052143A (ko) 2018-05-18
KR101905995B1 (ko) 2018-10-10

Similar Documents

Publication Publication Date Title
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102011077206B4 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE102005009292A1 (de) Mehrschichtleiterplatte, Mehrchipmodulstruktur und Herstellungsverfahren
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE112014000862T5 (de) Halbleitervorrichtung
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE112020003763T5 (de) Halbleiterbauteil
DE112018006370T5 (de) Halbleitereinrichtung
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
DE102017207727A1 (de) Halbleiteranordnung
EP1455391B1 (de) Leistungshalbleitermodul mit Sensorikbauteil
DE102015100001A1 (de) Chipanordnung und Verfahren zu deren Herstellung
DE102007002807B4 (de) Chipanordnung
DE10196942T5 (de) Halbleiter-Leistungsmodul
WO2020249409A1 (de) Flexible leiterplatte mit thermisch leitender verbindung zu einer wärmesenke
DE102016107249B4 (de) Leiterplatte mit einer Aussparung für ein elektrisches Bauelement, System mit der Leiterplatte und Verfahren zur Herstellung der Leiterplatte
DE102019134674A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP0630175B1 (de) Kühlvorrichtung für eine elektrische Baugruppe
DE102014203310A1 (de) Elektronikmodul
DE10219353B4 (de) Halbleiterbauelement mit zwei Halbleiterchips
DE102022209564A1 (de) Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division