KR20220017739A - 파워 모듈 - Google Patents

파워 모듈 Download PDF

Info

Publication number
KR20220017739A
KR20220017739A KR1020200098094A KR20200098094A KR20220017739A KR 20220017739 A KR20220017739 A KR 20220017739A KR 1020200098094 A KR1020200098094 A KR 1020200098094A KR 20200098094 A KR20200098094 A KR 20200098094A KR 20220017739 A KR20220017739 A KR 20220017739A
Authority
KR
South Korea
Prior art keywords
metal layer
insulating substrate
power
mold part
semiconductor device
Prior art date
Application number
KR1020200098094A
Other languages
English (en)
Inventor
김태화
김현욱
박준희
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020200098094A priority Critical patent/KR20220017739A/ko
Publication of KR20220017739A publication Critical patent/KR20220017739A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

순차적으로 적층된 제1 금속층, 절연층 및 제2 금속층을 포함하는 제1 절연 기판; 상기 제1 금속층 상부에 전기적으로 연결된 전력 단자를 갖는 전력 반도체 소자; 및 상기 전력 단자가 전기적으로 연결된 상기 제1 금속층의 일부분을 노출시키는 상태로 상기 절연 기판과 상기 전력 반도체 소자를 밀봉하는 몰드부를 포함하며, 노출된 상기 제1 금속층의 일부는 외부 리드와 전기적으로 접속된 파워 모듈이 개시된다.

Description

파워 모듈{POWER MODULE}
본 발명은 파워 모듈에 관한 것으로, 더욱 상세하게는 파워 리드를 생략하고 기생 인덕턴스를 감소시킬 수 있는 파워 모듈에 관한 것이다.
파워 모듈은 하이브리드 자동차, 전기 자동차 등의 모터 구동 시 직류 전력을 교류 전력으로 변환하는데 사용되는 장치이다.
도 1은 종래의 양면 냉각형 파워 모듈의 단면도로서, 종래의 양면 냉각 파워 모듈은, 상하 두 대 절연기판(40, 50) 사이에 전력 반도체 소자(10)와 스페이서(61, 62) 등이 접합되고, 전력 반도체 소자(10)에 전력을 인가하는 파워 리드(21) 및 전력 반도체 소자(10)에 제어 신호를 제공하는 신호 리드(90)가 전력 반도체 소자(10) 전기적 연결을 형성한 상태로 파워 모듈 양측으로 연장되어 몰드부(80) 내부에서 외부로 노출되는 형태를 갖는다. 특히, 파워 리드(21)의 몰드부(80) 외부 노출 영역은 직류 커패시터(100)의 리드(101)과 전기적 연결이 이루어질 수 있다.
이러한 종래의 파워 모듈 구조는, 도 1에 나타나는 것과 같이, 절연 특성 확보, 파워 리드의 기계적 지지 및 인버터 회로 구성을 위한 직류 커패시터(100)와의 접속부를 확보하기 위해 일정 길이(d)를 확보할 필요가 있다. 이러한 파워 리드(21)에 요구되는 길이는 파워 모듈의 기생 인덕턴스를 증가시키게 된다.
스위칭 소자인 파워 모듈은 지속적인 온/오프 동작을 반복하는데, 파워 모듈 내 파워 리드에 의한 내부 기생 인덕턴스는 스위칭 소자의 온/오프 동작 시 오버슈트 전압이 발생시킨다.
이 오버슈트 전압은 파워 모듈이 적용되는 시스템 전체의 전력 손실과 노이즈를 증가시키고 심각한 경우 전력 반도체 소자의 소손이 발생할 수도 있다.
파워 모듈 내 전류의 경로가 길어질 수록 파워 모듈의 내부 기생 인덕턴스도 증가하는 특성을 가지므로, 기생 인덕턴스 감소를 위해서는 파워 모듈 내 전류 경로를 감소시키는 것이 중요하다. 특히, 파워 모듈 내 전력 반도체 소자와 연결되는 파워 리드의 길이도 전류 경로에 큰 영향을 미친다.
그러나, 파워 모듈의 구조적 특징 상 파워 모듈 내부에 위치하는 파워 리드의 길이를 감소시키는 것은 한계가 있어 파워 리드 자체의 길이가 유지되는 상태에서도 파워 모듈 내부의 기생 인덕턴스를 감소시킬 수 있는 새로운 파워 모듈 구조가 요구되고 있다.
상기 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-2017-0092750 A KR 10-2017-0069363 A KR 10-2018-0052143 A
이에 본 발명은, 파워 모듈의 몰드부 내부에서 외부로 연장되는 형태로 형성되는 파워 리드를 제거함으로써 기생 인덕턴스를 감소시켜 전력 반도체 소자의 온/오프 시 발생하는 오버슈트 전압을 감소시킴으로써 시스템 전력 손실 및 노이즈를 저감시키고 전력 반도체 소자의 소손을 방지할 수 있는 구조를 갖는 파워 모듈을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
순차적으로 적층된 제1 금속층, 절연층 및 제2 금속층을 포함하는 제1 절연 기판;
상기 제1 금속층 상부에 전기적으로 연결된 전력 단자를 갖는 전력 반도체 소자; 및
상기 전력 단자가 전기적으로 연결된 상기 제1 금속층의 일부분을 노출시키는 상태로 상기 절연 기판과 상기 전력 반도체 소자를 밀봉하는 몰드부;를 포함하며,
노출된 상기 제1 금속층의 일부는 외부 리드와 전기적으로 접속된 것을 특징으로 하는 파워 모듈을 제공한다.
본 발명의 일 실시형태에서, 상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡될 수 있다.
본 발명의 일 실시형태는, 상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층을 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합도리 수 있다.
본 발명의 일 실시형태는, 상기 전력 반도체 소자의 상부에 배치된 제2 절연 기판을 더 포함하며, 상기 제1 절연 기판은 상기 제2 절연 기판 보다 일방향으로 더 길게 형성되고 노출된 상기 제1 금속층의 일부는 상기 제2 절연 기판과 상하 방향으로 중첩되지 않는 영역에 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡될 수 있다.
본 발명의 일 실시형태는, 상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합될 수 있다.
본 발명의 일 실시형태는, 상기 전력 반도체 소자의 상부에 배치된 제2 절연 기판을 더 포함하며, 상기 제1 절연 기판은 상기 제2 절연 기판과 상하 방향으로 대응되는 제1 서브 기판 및 상기 제1 서브 기판과 분리되어 나란히 배치되며 상기 제2 절연 기판과 상하 방향으로 중첩되지 않는 위치에 배치된 제2 서브 기판을 포함하며, 상기 제2 서브 기판의 제1 금속층은 상기 제1 서브 기판의 제1 금속층과 전기적으로 연결되며, 상기 제2 서브 기판의 제1 금속층 에 상기 몰드부 외부로 노출된 영역이 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡될 수 있다.
본 발명의 일 실시형태에서, 상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합될 수 있다.
상기 파워 모듈에 따르면, 전력 반도체 소자에 입출력 되는 전류가 흐르는 파워 리드를 생략할 수 있으므로 파워 리드에 의해 발생하는 기생 인덕턴스를 감소시킬 수 있다.
또한, 상기 파워 모듈에 따르면, 전력 반도체 소자의 전력 단자와 전기적으로 접속된 금속층을 몰드부 외부에 노출시킨 노출된 영역을 통해 외부의 리드와 접속이 이루어지게 하며, 외부의 리드 접속이 이루어진 절연 기판의 제1 금속층에 흐르는 전류에 의해 절연 기판의 제2 금속층에 이미지 전류를 유도하여 상호 인덕턴스를 발생시킴으로써 파워 모듈 내에서 실제 전류가 흐르는 루프의 인덕턴스를 감소시킬 수 있다.
이에 따라, 상기 파워 모듈에 따르면, 파워 모듈 내 기생 인덕턴스로 인해 스위칭 시 발생하는 오버슈트 전압을 감소시킬 수 있고 오버슈트 전압에 의해 야기될 수 있는 시스템 전력 손실 및 노이즈를 저감시키고 전력 반도체 소자의 소손을 방지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 양면 냉각형 파워 모듈의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 파워 모듈의 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 파워 모듈에서 전력 반도체 소자의 전력 단자에 전기적으로 연결된 절연 기판의 제1 금속층과 절연층을 개재하여 이격 배치되는 제2 금속층 사이의 전류 흐름의 관계를 도시한 도면이다.
도 4는 종래의 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 5는 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 6 및 도 7은 본 발명의 여러 실시형태에 따른 파워 모듈의 단면도이다.
이하, 첨부의 도면을 참조하여 다양한 실시 형태에 따른 파워 모듈을 상세하게 설명하기로 한다.
도 2는 본 발명의 일 실시형태에 따른 파워 모듈의 단면도이다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 파워 모듈은, 전력 반도체 소자(10)와, 전력 반도체 소자(10)의 제1 전력 단자를 그 상면에 접합하는 제1 금속층(41)을 갖는 제1 절연 기판(40)과, 제1 절연 기판(40)과 전력 반도체 소자(10)를 밀봉하는 몰드부(80)를 포함할 수 있다.
이에 더하여, 본 발명의 일 실시형태에 따른 파워 모듈은, 전력 반도체 소자(10)의 상면에 형성된 제2 전력 단자에 일면이 접합되는 스페이서(61)와, 스페이서(61)의 타면이 접합되는 제2 절연 기판(50) 및 제2 절연 기판(50)과 제1 절연 기판(40)에 각각 양단이 접합되는 비아 스페이서(62)를 더 포함할 수 있다.
본 발명의 여러 실시형태는, 도 1에 도시된 종래의 파워 모듈과는 달리 파워 리드(21, 22)를 생략하고 제1 절연 기판(40)의 상부에 위치한 제1 금속층(41)이 몰드부(80)의 외부로 노출되도록 몰드부(80)에 개구부(S)를 형성하고, 이 개구부(S)를 통해 제1 금속층(41)과 외부의 리드(101)가 직간접으로 접촉되게 하여 파워 모듈 내 전력 반도체 소자(10)의 적어도 일 파워 단자를 외부와 전기적으로 연결되게 할 수 있다. 스위칭 소자인 전력 반도체 소자(10)를 포함하는 파워 모듈은 교류-직류 간 상호 전력 변환이 가능하게 하는 인버터에 주로 채용되는 바 외부 리드(101)는 인버터 회로에 주로 사용되는 직류 커패시터(100)와의 전기적 연결을 형성하는 커패시터 리드일 수 있다.
도 2에 도시된 것과 같이, 본 발명의 일 실시형태에 따른 파워 모듈은, 종래의 파워 모듈에서 요구되는 일정 길이의 파워 리드 대신 파워 리드에 요구되는 길이 만큼 제1 절연 기판(40)을 연장하고 제1 절연 기판(40)에서 전력 반도체 소자(10)의 전력 단자와 전기적 연결이 형성된 제1 금속층(41)을 몰드(80)의 외부로 노출시켜 노출된 영역에서 외부 리드(101)와 전기적 접속이 이루어지게 한다.
이러한 구조를 통해 파워 모듈 내 전력 흐름(전류 흐름)은 제1 절연 기판(40)의 제1 금속층(41)을 통해 이루어지게 할 수 있다.
제1 절연 기판(40)은 하부 방향으로 순차적 적층된 제1 금속층(41)과 절연층(42) 및 제2 금속층(43)을 포함하는 구조를 갖는다. 이러한 구조에서, 제1 금속층(41)에 의해 전류 흐름 경로가 형성되면 유전율을 갖는 절연층(42) 개재하여 배치된 제2 금속층(43)에 제1 금속층(41)의 전류 흐름과 반대되는 방향의 이미지 전류가 형성된다. 이러한 이미지 전류는 제1 금속층(41)에 흐르는 전류와 상호 인덕턴스를 형성하여 파워 모듈에서 이루어지는 전류 흐름 경로 상의 인덕턴스를 감소시킬 수 있다.
도 3은 본 발명의 일 실시형태에 따른 파워 모듈에서 전력 반도체 소자의 전력 단자에 전기적으로 연결된 절연 기판의 제1 금속층과 절연층을 개재하여 이격 배치되는 제2 금속층 사이의 전류 흐름의 관계를 도시한 도면이다. 또한, 도 4는 종래의 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이고, 도 5는 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 3에 도시된 것과 같이, 파워 모듈 내 전력 반도체 소자의(10) 고속 스위칭 동작 시 전력 반도체 소자(10)의 전력 단자에 연결된 제1 금속층(411, 412)에 전류가 흐르게 되면, 전류가 흐르는 제1 금속층(411, 412)과 인접한 제2 금속층(43)의 일부분에서 제1 금속층(411, 412))에 흐르는 전류와 반대 방향의 고주파 전류인 이미지 전류가 발생된다. 즉, 제2 금속층(43)은 제1 금속층(411, 412)에 흐르는 전류에 따른 이미지 전류가 형성되는 영상판 역할을 하게 된다.
도 4에 도시된 것과 같이, 파워 리드가 형성된 종래의 파워 모듈에서는, 각 파워 리드(21, 22)가 갖는 인덕턴스(LP, LN)에 두 파워 리드에 흐르는 전류에 의한 상호 인덕턴스(M1)가 작용하여, 두 파워 리드(21, 22)에 의해 형성되는 전류 루프에서 형성되는 인덕턴스는 각 파워 리드의 인덕턴스 합에 상호 인덕턴스의 두배를 감산한 것과 동일하게 된다.
이에 반해, 도 5에 도시된 것과 같이, 제1 절연 기판(40)의 제3 금속층(43)이 영상판 역할을 할 수 있도록 하게 되면, 제3 금속층(43)에 이미지 전류가 흐르게 되어 이미지 전류에 의해 더 큰 상호 인덕턴스가 작용하게 된다. 이에 따라, 제1 절연 기판(40)의 제1 금속층(411, 412)에 의해 형성되는 파워 모듈의 전류 루프의 인덕턴스는, 제1 금속층(411, 412) 파워 리드의 인덕턴스 합에 더 큰 상호 인덕턴스를 감산하게 됨으로써 종래의 파워 모듈에 비해 인덕턴스가 감소되게 된다.
파워 모듈에서 제1 금속층(41)에 흐르는 전류의 이미지 전류에 의한 상호 인덕턴스를 발생시키기 위해서 제1 절연 기판(40)은 수평 방향으로 제2 절연 기판(50) 보다 더 길게 연장되어 제1 절연 기판(40)과 제2 절연 기판(50)이 상하 방향으로 중첩되지 않는 영역을 가질 수 있다. 몰드부(80는 제1 절연 기판(40)과 제2 절연 기판(50)이 상하 방향으로 중첩되지 않는 영역에서 제1 금속층(41)이 노출되는 영역을 형성하도록 개구부(S)를 가질 수 있다.
도 1에 도시된 실시형태는 전력 반도체 소자(10)의 상하부에 각각 절연 기판(40, 50)을 구비한 예이다. 전력 반도체 소자(10)는 그 상면과 하면에 각각 전력 변환을 위한 전류가 입출력되는 전력 단자(미도시)가 구비될 수 있으며, 그 하면에 형성된 전력 단자는 제1 절연 기판(40)에 연결되고 그 상면에 형성된 전력 단자는 제2 절연 기판(50)에 연결될 수 있다.
제1 절연 기판(40)은 절연층(42)과 절연층(42)의 상하면에 각각 접합된 금속층(41, 43)으로 구성된 기판이 채용될 수 있다. 당 기술 분야에서 이러한 기판을 Double Bonded Copper(DBC) 기판이라 칭한다. 제1 절연 기판(40)의 제1 금속층(41)은 전기적 연결 관계를 형성하기 위한 패턴이 형성될 수 있으며 전력 반도체 소자(10)의 하면이 접합되어 전력 반도체 소자의 일 전력 단자와 전기적 접촉을 형성할 수 있다.
도시하지는 않았지만, 제1 절연 기판(40)의 제2 금속층(43)의 하면에는 파워 모듈의 냉각을 위한 냉각 채널이 접촉할 수 있다.
제2 절연 기판(50) 역시 절연층(52)과 절연층(52) 상하면에 각각 접합된 금속층(51, 53)으로 구성된 기판이 채용될 수 있다. 제2 절연 기판(50)의 제1 금속층(51)은 스페이서(61)를 통해 전력 반도체 소자(10)의 상면에 접합되어 전력 반도체 소자(10)의 타 전력 단자와 전기적 연결을 형성할 수 있다.
제1 절연 기판(40)의 제2 금속층(43)과 유사하게, 제2 절연 기판(50)의 제2 금속층(53)의 상면에는 파워 모듈의 냉각을 위한 냉각 채널이 접촉할 수 있다.
제2 절연 기판(50)의 제1 금속층(51)은 비아 스페이서(62)를 통해 제1 절연 기판(50)의 제1 금속층(41)과 전기적 연결이 형성될 수 있다. 물론, 전력 반도체 소자(10)의 하면에 형성된 전력 단자와 전기적으로 연결된 제1 금속층(41)의 일 영역과 비아 스페이서(62)를 통해 제2 절연 기판(50)의 제1 금속층(51)과 전기적으로 연결된 제1 금속층(41)의 일 영역은 상호 전기적인 절연이 형성되도록 제1 금속층(41)의 패턴이 형성될 수 있다.
제1 금속층(41) 중 전력 반도체 소자(10)의 하부 전력 단자와 연결된 영역과 제1 금속층(41) 중 비아 스페이서(62)를 통해 전력 반도체 소자(10)의 상부 전력 단자와 연결된 영역에는 몰드부(80)에 형성된 개구부(80)에 의해 노출된 영역이 형성될 수 있다.
도 1에 도시된 실시형태에서, 외부 리드(101)는 개구부(S)에 의해 노출된 제1 금속층(41)의 일부 영역과 개구부(S)의 측벽 및 몰드부(80)의 일부 상면에 접촉하도록 절곡된 형태로 형성될 수 있다.
더하여, 파워 모듈은 전력 반도체 소자(10)의 제어를 위한 제어 신호를 파워 모듈 외부에서 입력 받기 위한 신호 리드(90)와 신호 리드(90)와 전력 반도체 소자(10)에 구비된 제어 신호 입력 단자(미도시)를 상호 연결하는 와이어(91)를 더 포함할 수 있다.
도 1에서 도면 부호 71 내지 76은 각 요소의 전기적, 물리적 접합이 이루어지는 접합부를 나타낸 것으로, 당 기술 분야에 공지된 부품 접합 공정인 솔더링이나 신터링 등에 의해 형성될 수 있다.
도 6 및 도 7은 본 발명의 다양한 실시형태에 따른 파워 모듈을 도시한 단면도이다.
도 6에 도시된 실시형태는 제1 절연 기판이 서로 나란하게 배치되도록 분리된 두 개의 서브 기판(40, 40')로 분리된 구조를 가질 수 있다.
분리된 두 개의 서브 기판(40, 40') 각각의 제1 금속층(41, 41')은 연결 리드(200)에 의해 상호 전기적인 연결을 형성하도록 접합될 수 있다. 참조 부호 77 및 78은 이러한 연결 리드(200)의 접합부를 나타낸다.
이 실시형태에서, 개구부(S)는 분리된 서브 기판(40'), 즉 전력 반도체 소자(10)가 직접 접합되지 않은 서브 기판(40')의 제1 금속층(41')을 노출하도록 형성될 수 있다. 또한, 전력 반도체 소자(10)가 직접 접합된 서브 기판(40)은 상부의 제2 절연 기판(50)과 상하 방향으로 대응되는 영역에 형성되며 분리된 서브 기판(40')는 제2 절연 기판(50)과 상하 방향으로 중첩되지 않는 영역에 배치될 수 있다.
도 7에 도시된 실시형태는, 몰드부(80)의 개구부를 충진하는 제3 금속층(300)을 구비한 구조를 갖는다. 제3 금속층(300)은 몰드부(80)의 상면까지 연장되어 충진된 형태를 가지며 외부 리드(101)는 몰드부(80)의 상면에서 제3 금속층(300)과 접합됨으로써 파워 모듈 내 전력 반도체 소자(10)의 전력 단자와 전기적으로 연결될 수 있다.
이 실시형태는, 파워 모듈의 제조 공정 상에서 이점을 가질 수 있다. 도 2 및 도 6에 도시된 형태는 몰드부(80)을 형성한 이후 개구부(S)를 형성하기 위해 형성된 몰드부(80)의 일부분을 제거하는 공정이 요구된다. 그러나, 도 7에 도시된 실시형태는, 개구부(S)에 대응되는 영역에 미리 제3 금속층(300)을 배치하고 제1 금속층(41)에 접합을 한 이후 몰드부(80)를 형성하면 되므로 몰드부(80)를 제거하는 공정을 생략할 수 있게 된다.
도 2, 도 6 및 도 7에 도시된 실시형태는 전력 반도체 소자(10)의 상하에 절연 기판(40, 50)을 배치하여 파워 모듈의 상하 양면으로 냉각이 가능한 구조에 대한 것이나. 당 기술분야의 기술자라면 제2 절연 기판(50)을 갖지 않고 제1 절연 기판(40)만 구비하는 단면 냉각형 파워 모듈에서도 본 발명의 기술 사상을 쉽게 적용할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명의 여러 실시형태에 따른 파워 모듈은, 전력 반도체 소자에 입출력 되는 전류가 흐르는 파워 리드를 생략하고 절연 기판의 금속층을 활용하여 전류 입출력이 가능하게 함으로써 파워 리드에 의해 발생하는 기생 인덕턴스를 감소시킬 수 있다.
특히, 본 발명의 여러 실시형태에 따른 파워 모듈은, 전력 반도체 소자의 전력 단자와 전기적으로 접속된 금속층을 몰드부 외부에 노출시킨 노출된 영역을 통해 외부의 리드와 접속이 이루어지게 하며, 외부의 리드 접속이 이루어진 절연 기판의 제1 금속층에 흐르는 전류에 의해 절연 기판의 제2 금속층에 이미지 전류를 유도하여 상호 인덕턴스를 발생시킴으로써 파워 모듈 내에서 실제 전류가 흐르는 루프의 인덕턴스를 감소시킬 수 있다.
이에 따라, 본 발명의 여러 실시형태에 따른 파워 모듈은, 파워 모듈 내 기생 인덕턴스로 인해 스위칭 시 발생하는 오버슈트 전압을 감소시킬 수 있고 오버슈트 전압에 의해 야기될 수 있는 시스템 전력 손실 및 노이즈를 저감 시키고 전력 반도체 소자의 소손을 방지할 수 있다.
이상에서 본 발명의 특정한 실시형태에 관련하여 도시하고 설명하였지만, 청구범위의 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 기술분야에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
10: 전력 반도체 소자 21, 22: 파워 리드
30: 도전성 플레이트 40: 제1 절연 기판(제1 서브 기판)
40': 제2 서브 기판 41, 41', 43', 43: 금속층
42, 42': 절연층 50: 제2 절연 기판
51, 53: 금속층 52: 절연층
61, 62: 스페이서 71-78: 접합부
80: 몰드부 90: 신호 리드
91: 와이어 200: 연결 리드
300: 제3 금속층 S: 개구부

Claims (12)

  1. 순차적으로 적층된 제1 금속층, 절연층 및 제2 금속층을 포함하는 제1 절연 기판;
    상기 제1 금속층 상부에 전기적으로 연결된 전력 단자를 갖는 전력 반도체 소자; 및
    상기 전력 단자가 전기적으로 연결된 상기 제1 금속층의 일부분을 노출시키는 상태로 상기 절연 기판과 상기 전력 반도체 소자를 밀봉하는 몰드부;를 포함하며,
    노출된 상기 제1 금속층의 일부는 외부 리드와 전기적으로 접속된 것을 특징으로 하는 파워 모듈.
  2. 청구항 1에 있어서,
    상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡된 것을 특징으로 하는 파워 모듈.
  3. 청구항 1에 있어서,
    상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층 더 포함하는 것을 특징으로 하는 파워 모듈.
  4. 청구항 3에 있어서,
    상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합되는 것을 특징으로 하는 파워 모듈.
  5. 청구항 1에 있어서,
    상기 전력 반도체 소자의 상부에 배치된 제2 절연 기판을 더 포함하며,
    상기 제1 절연 기판은 상기 제2 절연 기판 보다 일방향으로 더 길게 형성되고 노출된 상기 제1 금속층의 일부는 상기 제2 절연 기판과 상하 방향으로 중첩되지 않는 영역에 형성된 것을 특징으로 하는 파워 모듈.
  6. 청구항 5에 있어서,
    상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡된 것을 특징으로 하는 파워 모듈.
  7. 청구항 5에 있어서,
    상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층 더 포함하는 것을 특징으로 하는 파워 모듈.
  8. 청구항 7에 있어서,
    상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합되는 것을 특징으로 하는 파워 모듈.
  9. 청구항 1에 있어서,
    상기 전력 반도체 소자의 상부에 배치된 제2 절연 기판을 더 포함하며,
    상기 제1 절연 기판은 상기 제2 절연 기판과 상하 방향으로 대응되는 제1 서브 기판 및 상기 제1 서브 기판과 분리되어 나란히 배치되며 상기 제2 절연 기판과 상하 방향으로 중첩되지 않는 위치에 배치된 제2 서브 기판을 포함하며,
    상기 제2 서브 기판의 제1 금속층은 상기 제1 서브 기판의 제1 금속층과 전기적으로 연결되며, 상기 제2 서브 기판의 제1 금속층에 상기 몰드부 외부로 노출된 영역이 형성된 것을 특징으로 하는 파워 모듈.
  10. 청구항 9에 있어서,
    상기 외부 리드는 노출된 상기 제1 금속층의 일부 및 상기 몰드부에 접촉하도록 절곡된 것을 특징으로 하는 파워 모듈.
  11. 청구항 9에 있어서,
    상기 제1 금속층의 일부를 노출하도록 상기 몰드부에 형성된 개구부를 충진하는 제3 금속층 더 포함하는 것을 특징으로 하는 파워 모듈.
  12. 청구항 11에 있어서,
    상기 제3 금속층은 상기 몰드부의 상면까지 충진되며, 상기 몰드부의 상면에서 상기 외부 리드가 상기 제3 금속층에 접합되는 것을 특징으로 하는 파워 모듈.
KR1020200098094A 2020-08-05 2020-08-05 파워 모듈 KR20220017739A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200098094A KR20220017739A (ko) 2020-08-05 2020-08-05 파워 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098094A KR20220017739A (ko) 2020-08-05 2020-08-05 파워 모듈

Publications (1)

Publication Number Publication Date
KR20220017739A true KR20220017739A (ko) 2022-02-14

Family

ID=80254414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098094A KR20220017739A (ko) 2020-08-05 2020-08-05 파워 모듈

Country Status (1)

Country Link
KR (1) KR20220017739A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
US5574312A (en) Low-inductance power semiconductor module
US7898080B2 (en) Power semiconductor device comprising a semiconductor chip stack and method for producing the same
US7701051B2 (en) Power semiconductor module
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP2001332688A (ja) 電力配線構造及び半導体装置
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP6583072B2 (ja) 半導体モジュール
WO2019187679A1 (ja) パワー半導体装置
US20220216157A1 (en) Semiconductor module
JPWO2014155486A1 (ja) 電力変換装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
WO2020229114A1 (en) Semiconductor module
KR20220017739A (ko) 파워 모듈
CN114008775A (zh) 半导体装置及其制造方法
US11227845B2 (en) Power module and method of manufacturing same
US20230378888A1 (en) Electrical system with an electrical power module and a dc link capacitor and method for manufacturing such an electrical system
US20210211061A1 (en) Converter
KR20220026868A (ko) 파워 모듈
KR20170069322A (ko) 파워 모듈
US11894348B2 (en) Power semiconductor device
TWI831247B (zh) 功率模組及其製作方法
JP7407675B2 (ja) パワー半導体モジュールおよび電力変換装置
JP4090410B2 (ja) 半導体装置
US20220102291A1 (en) Power module