CN105759190B - Mos管参数退化的检测电路 - Google Patents

Mos管参数退化的检测电路 Download PDF

Info

Publication number
CN105759190B
CN105759190B CN201610098556.8A CN201610098556A CN105759190B CN 105759190 B CN105759190 B CN 105759190B CN 201610098556 A CN201610098556 A CN 201610098556A CN 105759190 B CN105759190 B CN 105759190B
Authority
CN
China
Prior art keywords
circuit
oxide
metal
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610098556.8A
Other languages
English (en)
Other versions
CN105759190A (zh
Inventor
雷登云
陈义强
侯波
何春华
黄云
恩云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Original Assignee
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fifth Electronics Research Institute of Ministry of Industry and Information Technology filed Critical Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority to CN201610098556.8A priority Critical patent/CN105759190B/zh
Publication of CN105759190A publication Critical patent/CN105759190A/zh
Application granted granted Critical
Publication of CN105759190B publication Critical patent/CN105759190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种MOS管参数退化的检测电路，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器、控制器和处理器；在MOS管参数退化的检测电路中，应力测试电路输出表征应力测试电路中的MOS管参数的测试信号，采样电路根据测试信号获取采样数据，采样计数器根据采样数据进行计数；标准时钟输入电路为采样电路和时钟计数器提供时钟信号，时钟计数器对时钟信号进行计数，处理器根据采样数据计数值和时钟信号计数值进行计算，获取MOS管参数退化的检测值。检测电路根据其组成能够完成MOS管参数退化相关数值的检测，无需外部设备辅助，可以有效提高检测电路的适用范围，满足在线监测的要求。

Description

MOS管参数退化的检测电路
技术领域
本发明涉及MOS管检测电路的技术领域，特别是涉及MOS管参数退化的检测电路。
背景技术
随着超大规模集成电路制造技术向纳米方向发展，器件的尺寸特征尺寸越来越小，然而其正常工作电压并没有随之等比例降低，导致器件沟道内部的局部电场越来越大。沟道中的载流子在强电场中容易获得较大的能量从而形成热载流子。热载流子的能量较高，而且它们存在于器件沟道中，容易穿越界面势垒，注入到栅氧化层，被栅氧化层中的电荷陷阱俘获或者在Si-SiO2界面产生界面态，从而引起器件有关参数发生变化，如阈值电压、跨导以及饱和区漏极电流等参数。当因栅氧化层积累电荷导致阈值电压和跨导退化超过一定限值时，将会导致器件的失效。热载流子注入效应(Hot Carriers Injection，HCI)是影响器件性能参数的重要因素，是导致器件失效率较高的失效机理之一。
为了能够提前预测芯片由于HCI效应导致的MOS管参数退化问题，需要开展可靠性预测工作。传统的可靠性预测技术由于无法预测芯片所处环境和工作情况，已经不能适应现代超大规模集成(ULSI)电路系统的需要，急待探索新的可靠性预测技术手段。
发明内容
基于此，有必要针对由于HCI效应导致的MOS管参数退化的问题，提供一种MOS管参数退化的检测电路。
一种MOS管参数退化的检测电路，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器和处理器；
应力测试电路、标准时钟输入电路分别与采样电路连接，采样电路和采样计数器连接，采样计数器与处理器连接；标准时钟输入电路还与时钟计数器连接，时钟计数器与处理器连接；
应力测试电路包括MOS管，应力测试电路输出表征MOS管参数的测试信号，采样电路对表征MOS管参数的信号进行采样，获取采样数据，采样计数器对采样数据进行计数；标准时钟输入电路为采样电路和时钟计数器提供时钟信号，时钟计数器对提供给时钟计数器的时钟信号进行计数，获取时钟信号计数值，处理器根据采样数据计数值和时钟信号计数值获取MOS管参数退化的检测值。
根据上述本发明的方案，在MOS管参数退化的检测电路中，应力测试电路输出表征应力测试电路中的MOS管参数的测试信号，采样电路根据测试信号获取采样数据，采样计数器根据采样数据进行计数；标准时钟输入电路为采样电路和时钟计数器提供时钟信号，时钟计数器对时钟信号进行计数，处理器根据采样数据计数值和时钟信号计数值进行计算，获取MOS管参数退化的检测值。在本方案中，检测电路根据其组成，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器和处理器，就能够完成MOS管参数退化相关数值的检测，在检测时无需其他外部设备辅助，可以有效提高检测电路的适用范围，满足在线监测的要求，而且检测电路硬件实现简单，实现成本较低，能够适应不用的工艺条件，有利于电路的移植。
附图说明
图1是其中一个实施例中MOS管参数退化的检测电路的结构示意图；
图2是其中一个实施例中MOS管参数退化的检测电路中应力测试电路的结构示意图；
图3是其中一个实施例中MOS管参数退化的检测电路中振荡器的结构示意图；
图4是其中一个实施例中MOS管参数退化的检测电路中采样电路的结构示意图；
图5是其中一个实施例中MOS管参数退化的检测电路中采样计数器的结构示意图；
图6是其中一个实施例中MOS管参数退化的检测电路中时钟计数器的结构示意图；
图7是其中一个实施例中MOS管参数退化的检测电路中线性反馈移位寄存器的结构示意图；
图8是其中一个实施例中MOS管参数退化的检测电路的结构示意图；
图9是其中一个实施例中MOS管参数退化的检测电路的部分结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
参见图1所示，为本发明的MOS管参数退化的检测电路的实施例。该实施例中的MOS管参数退化的检测电路，包括应力测试电路100、标准时钟输入电路200、采样电路300、采样计数器400、时钟计数器500和处理器600；
应力测试电路100、标准时钟输入电路200分别与采样电路300连接，采样电路300和采样计数器400连接，采样计数器400与处理器600连接；标准时钟输入电路200还与时钟计数器500连接，时钟计数器500与处理器600连接；
应力测试电路100包括MOS管，应力测试电路100输出表征MOS管参数的测试信号，采样电路300对测试信号进行采样，获取采样数据，采样计数器400对采样数据进行计数，获取采样数据计数值；标准时钟输入电路200为采样电路300和时钟计数器500提供时钟信号，时钟计数器500对提供给时钟计数器的时钟信号进行计数，处理器600根据采样数据计数值和时钟信号计数值进行计算，获取MOS管参数退化的检测值。
在本实施例中，在MOS管参数退化的检测电路中，应力测试电路100输出表征应力测试电路100中的MOS管参数的测试信号，采样电路300根据测试信号获取采样数据，采样计数器400对采样数据进行计数；标准时钟输入电路200为采样电路300和时钟计数器500提供时钟信号，时钟计数器500对时钟信号进行计数，处理器600根据采样数据计数值和时钟信号计数值进行计算，获取MOS管参数退化的检测值。MOS管参数退化的检测电路根据其组成，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器和处理器，就能够完成MOS管参数退化相关数值的检测，在检测时无需其他外部设备辅助，可以有效提高检测电路的适用范围，满足在线监测的要求，而且检测电路硬件实现简单，实现成本较低，能够适应不用的工艺条件，有利于电路的移植。
在其中一个实施例中，如图2所示，MOS管参数退化的检测电路还包括控制器700，应力测试电路100包括振荡器110，振荡器110的使能端与控制器的第一输出端连接，振荡器110的输出端与采样电路300的输入端连接；
振荡器110的使能端接收到控制器700通过第一输出端输出的第一使能信号时，振荡器110输出表征MOS管参数的振荡信号。
在本实施例中，应力测试电路100中采用了振荡器110，振荡器110中有反相器，当应力测试电路100上电时，振荡器起振，构成反相器的NMOS管和/或PMOS管栅极将被施加持续的电压应力，振荡器110输出的信号与其中的MOS管的参数相关；只有当振荡器110的使能端接收到控制器700的第一使能信号时，振荡器才会输出信号，如此可以获得不同时期振荡器110输出的表征MOS管参数的振荡信号，便于进行不同时期的检测。振荡器110可以为各种不同形式的振荡器。
优选的，振荡器110为环形振荡器RO，如图3所示，以五个反相器首尾相连的环形振荡器为例，其中一个连接点连接到与门的输入端，与门的另一个输入端为使能端，从与门的输出端输出信号。当使能端为高电平时，输出信号，后续电路对该信号进行处理；当使能端为低电平时，输出保持为0，后续电路不工作，使能端的电平高低由控制器进行控制。
在其中一个实施例中，标准时钟输入电路200输出的是检测电路外部的标准时钟信号或者检测电路所在芯片的内部时钟信号。
在本实施例中，标准时钟输入电路的作用为检测电路提供时钟信号，作为检测电路测量的基准，该时钟信号可以是外部的标准时钟信号，或者是检测电路所在的芯片中的内部时钟信号。
在其中一个实施例中，如图4所示，采样电路300包括第一触发器310、第二触发器320、反相器330和与门电路340；
第一触发器310的数据信号输入端接收测试信号，第一触发器310的输出端与第二触发器320的数据信号输入端连接，第二触发器320的输出端与反相器330的输入端连接，第一触发器310的输出端和反相器330的输出端分别与与门电路340的两个输入端连接，与门电路340的输出端与采样计数器400的输入端连接；标准时钟输入电路200的输出端分别与第一触发器310的时钟信号输入端和第二触发器320的时钟信号输入端连接。
在本实施例中，采样电路利用标准时钟对测试信号进行两次采样，并通过反相器和与门电路来输出采样数据，该采样数据代表了MOS管参数的测试信号与时钟信号之间的差异，根据这一采样数据可以了解MOS管的参数状况。
具体的，采样电路的具体工作原理如下：利用触发器(Flip-flop，FF)对MOS管参数对应的信号R进行采样。第一次通过第一触发器310采样产生输出X，第二次通过第二触发器320对X信号再进行一次采样，产生输出Y。X与Y信号的反向信号进行一次与操作产生信号Z，Z信号为时钟信号CLK对MOS管参数对应的信号R进行两次采样的差异信号，可以表示时钟信号CLK与R信号在时序上的差异，Z信号为高电平时有效。
在其中一个实施例中，如图5所示，MOS管参数退化的检测电路包括控制器700，采样计数器400包括累加器410，累加器410的输入端与采样电路300的输出端连接，累加器410的输出端与处理器600的第一输入端连接，累加器410的使能端与控制器700的第二输出端连接，累加器410的设置端与控制器700的第三输出端连接；
控制器700通过第三输出端设置累加器410的初始值，累加器410在接收到控制器700通过第二输出端输出的第二使能信号时，开始累加采样数据的数量，在接收到控制器700通过第二输出端输出的第一关闭信号时停止累加计数。
在本实施例中，采样计数器400采用了累加器410，可以对接收到的采样数据进行累加，获得采样数据的数量，并且由控制器700来控制累加器的工作初始值以及停止累加，工作初始值可以设置为0。
在其中一个实施例中，如图6所示，MOS管参数退化的检测电路包括控制器700，时钟计数器500包括伪随机数发生器510；
伪随机数发生器510的输入端与标准时钟输入电路200的输出端连接，伪随机数发生器510的使能端与控制器700的第四输出端连接，伪随机数发生器510的设置端与控制器700的第五输出端连接，伪随机数发生器510的中断控制输出端与控制器700的接收端连接，伪随机数发生器510的结果输出端与处理器600的第二输入端连接；
控制器700通过第五输出端设置伪随机数发生器510的初始值，伪随机数发生器510在接收到控制器700通过第四输出端输出的第三使能信号时，依据预设的反馈函数生成伪随机序列，当伪随机数发生器510达到预设的最终值时，产生中断信号，通过中断控制输出端发送至控制器700；控制器700在接收到中断信号后，通过第二输出端输出第一关闭信号至采样计数器400，通过第四输出端输出第二关闭信号至伪随机数发生器510。
在本实施例中，时钟计数器500采用伪随机数发生器510，主要用于对时钟信号进行计数，伪随机数发生器510有预设的最终值，当计数达到最终值时，就会中断计数，对时钟计数的总时间就是一次检测的周期，当中断计数时，控制器700会关闭采样计数器400和伪随机数发生器510，采样计数器获取了在一个检测周期内记录的采样数据的数量。伪随机数发生器可以是各种不同类型的，如线性反馈移位寄存器(LFSR)、元胞自动机、M序列发生器等。
优选的，时钟计数器500采用线性反馈移位寄存器(LFSR)，LFSR包含多种实现形式，图7给出了一种五级LFSR的实现结构。每一个触发器表示LFSR的一级，为了使LFSR产生的伪随机数周期最大，应该选择合适的抽头且初始值不全部为0，对于n级LFSR，其伪随机数的最大周期数为2n-1。
在其中一个实施例中，采样数据计数值为采样数据的时钟周期数，时钟信号计数值为进行计数的时钟信号的时钟周期数。
在本实施例中，采样数据计数值和时钟信号计数值均以时钟周期数来计算，便于这两者进行比较。
在其中一个实施例中，MOS管参数退化的检测电路中的处理器600还用于比较MOS管参数退化的检测值与预设的标准值，当MOS管参数退化的检测值与标准值的差值超过预设范围时，发出电路预警信号。
在本实施例中，通过比较MOS管参数退化的检测值与预设的标准值，根据两者的差值与预设范围的偏差，可以发现MOS管的参数的退化，超过预设范围时，发出电路预警信号，提醒MOS管的参数退化已会影响其性能。预设的标准值可以是初次测试时的检测值。
在上述各个实施例中，第一、第二等序数词是为了区分各个端口，并不限制具体端口，在附图中未示出。
在一个优选的实施例中，如图8所示，MOS管参数退化的检测电路包括应力测试电路100、标准时钟输入电路200、采样电路300、采样计数器400、时钟计数器500、处理器600和控制器700，其中，应力测试电路100采用振荡器，时钟计数器500采用线性反馈移位寄存器，采样电路300包括第一触发器、第二触发器、反相器和与门电路，采样计数器400采用累加器。MOS管参数退化的检测电路在工作时包括两个工作状态：应力施加状态和参数测量状态。
在应力施加状态，对应力测试电路100供电，振荡器起振，此时振荡器中构成反相器的NMOS管和PMOS管受到电压应力，发生MOS管参数退化。该阶段应力测试电路100使能端保持为0，无外部输出；除应力测试电路100外，其余部分电路处于非工作状态。
在参数测量状态开始前，控制器700配置线性反馈移位寄存器(LFSR)初始值(标记为INIT)，并将累加器计数值清零。
在参数测试状态开始时，控制器700在测量开始时使能LFSR和累加器，同时将应力测试电路100使能端设置为1。此时，应力测试电路100输出振荡信号(标记为R)，并在后续环节中进行测量。LFSR以初始值为起始，在时钟的控制下，利用反馈函数产生伪随机数。在每一个时钟周期中，LFSR均产生一组新的伪随机数。
如图9所示，采样电路300利用触发器(Flip-flop，FF)，对振荡信号进行采样。第一次采样产生输出X，第二次对X信号再进行一次采样，产生信号输出Y。X与Y信号的反向信号进行一次与操作产生信号Z，Z信号为CLK对R信号进行两次采样的差异信号，可以表示CLK与R信号在时序上的差异。当Z信号为高时，累加器进行一次累加操作。
当LFSR中所有寄存器位的值均为1时，产生中断标识，发给控制器700。此时，控制器700控制LFSR停止工作，累加器停止累加工作。控制器700将应力测试电路100使能端设置为0。处理器600读出累加器当前累加结果(标记为ACCU)和时钟计数器500的时钟信号计数值，并计算出振荡器的振荡频率fR。
其中，振荡器的振荡频率fR的计算方法如下：
(1)利用已知LFSR初始值INIT和最终的全1状态，结合LFSR的反馈函数，可以确定LFSR经历的时钟周期数，标记为T；
(2)由于在参数测试阶段，信号R和信号CLK经历了相同的时间，于是有以下的等式成立：
其中：fCLK为信号CLK的频率。
由上式可以计算得到信号R的频率为：
通过比较不同测试阶段R的信号频率fR的变化，可以发现MOS管参数的退化。当fR的变化超过预设的范围时，则发出电路预警信号。
在本发明中，检测电路中的各个部分的电路均可以采用标准单元电路来实现，能够适应于不同的工艺条件，有利于电路的移植。检测电路根据其组成，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器和处理器，就能够完成MOS管参数退化相关数值的检测，在检测时无需外部设备辅助，提高了检测电路的适用范围，满足在线监测的要求。检测电路硬件实现简单，实现成本较低，满足对HCI效应导致的MOS管参数退化检测的要求，且能够运行在较高的工作频率，具有性能和成本的优势。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种MOS管参数退化的检测电路，其特征在于，包括应力测试电路、标准时钟输入电路、采样电路、采样计数器、时钟计数器和处理器；
所述应力测试电路、所述标准时钟输入电路分别与所述采样电路连接，所述采样电路和所述采样计数器连接，所述采样计数器与所述处理器连接；所述标准时钟输入电路还与所述时钟计数器连接，所述时钟计数器与所述处理器连接；
所述应力测试电路包括MOS管，所述应力测试电路输出表征所述MOS管参数的测试信号，所述采样电路对所述测试信号进行采样，获取采样数据，所述采样计数器对所述采样数据进行计数，获取采样数据计数值；所述标准时钟输入电路为所述采样电路和所述时钟计数器提供时钟信号，所述时钟计数器对提供给所述时钟计数器的时钟信号进行计数，获取时钟信号计数值，所述处理器根据所述采样数据计数值和所述时钟信号计数值获取MOS管参数退化的检测值。
2.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，还包括控制器；所述应力测试电路包括振荡器，所述振荡器中包括所述MOS管；所述振荡器的使能端与所述控制器的第一输出端连接，所述振荡器的输出端与所述采样电路的输入端连接；
所述振荡器的使能端接收到所述控制器通过所述第一输出端输出的第一使能信号时，所述振荡器输出表征所述MOS管参数的振荡信号。
3.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，所述标准时钟输入电路输出的是所述检测电路外部的标准时钟信号或者所述检测电路所在芯片的内部时钟信号。
4.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，所述采样电路包括第一触发器、第二触发器、反相器和与门电路；
所述第一触发器的数据信号输入端接收所述测试信号，所述第一触发器的输出端与所述第二触发器的数据信号输入端连接，所述第二触发器的输出端与所述反相器的输入端连接，所述第一触发器的输出端和所述反相器的输出端分别与所述与门电路的两个输入端连接，所述与门电路的输出端与所述采样计数器的输入端连接；所述标准时钟输入电路的输出端分别与所述第一触发器的时钟信号输入端和所述第二触发器的时钟信号输入端连接。
5.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，还包括控制器；所述采样计数器包括累加器，所述累加器的输入端与所述采样电路的输出端连接，所述累加器的输出端与所述处理器的第一输入端连接，所述累加器的使能端与所述控制器的第二输出端连接，所述累加器的设置端与所述控制器的第三输出端连接；
所述控制器通过所述第三输出端设置所述累加器的初始值，所述累加器在接收到所述控制器通过所述第二输出端输出的第二使能信号时，开始累加所述采样数据的数量，在接收到所述控制器通过所述第二输出端输出的第一关闭信号时停止累加计数。
6.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，还包括控制器；所述时钟计数器包括伪随机数发生器，所述伪随机数发生器的输入端与所述标准时钟输入电路的输出端连接，所述伪随机数发生器的使能端与所述控制器的第四输出端连接，所述伪随机数发生器的设置端与所述控制器的第五输出端连接，所述伪随机数发生器的中断控制输出端与所述控制器的接收端连接，所述伪随机数发生器的结果输出端与所述处理器的第二输入端连接；
所述控制器通过所述第五输出端设置所述伪随机数发生器的初始值，所述伪随机数发生器在接收到所述控制器通过第四输出端输出的第三使能信号时，依据预设的反馈函数生成伪随机序列，当所述伪随机数发生器达到预设的最终值时，产生中断信号，通过所述中断控制输出端发送至所述控制器；所述控制器在接收到所述中断信号后，通过第二输出端输出第一关闭信号至所述采样计数器，通过所述第四输出端输出第二关闭信号至所述伪随机数发生器。
7.根据权利要求1所述的MOS管参数退化的检测电路，其特征在于，所述采样数据计数值为所述采样数据的时钟周期数，所述时钟信号计数值为进行计数的时钟信号的时钟周期数。
8.根据权利要求1至7中任意一项所述的MOS管参数退化的检测电路，其特征在于，所述处理器还用于比较所述MOS管参数退化的检测值与预设的标准值，当所述MOS管参数退化的检测值与所述标准值的差值超过预设范围时，发出电路预警信号。
CN201610098556.8A 2016-02-23 2016-02-23 Mos管参数退化的检测电路 Active CN105759190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610098556.8A CN105759190B (zh) 2016-02-23 2016-02-23 Mos管参数退化的检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610098556.8A CN105759190B (zh) 2016-02-23 2016-02-23 Mos管参数退化的检测电路

Publications (2)

Publication Number Publication Date
CN105759190A CN105759190A (zh) 2016-07-13
CN105759190B true CN105759190B (zh) 2018-09-28

Family

ID=56330235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610098556.8A Active CN105759190B (zh) 2016-02-23 2016-02-23 Mos管参数退化的检测电路

Country Status (1)

Country Link
CN (1) CN105759190B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408439B1 (ko) * 2017-12-26 2022-06-14 에스케이하이닉스 주식회사 클럭 모니터링 회로
US10429434B2 (en) * 2018-02-23 2019-10-01 Globalfoundries Inc. On-chip reliability monitor and method
CN111025114B (zh) * 2019-12-24 2021-10-19 福建福顺半导体制造有限公司 一种集成电路高频电参数特性全自动测试装置
CN112834890B (zh) * 2020-12-29 2021-11-30 北京智芯微电子科技有限公司 一种检测pmos器件nbti退化的电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
CN101621018A (zh) * 2009-07-31 2010-01-06 上海集成电路研发中心有限公司 一种mosfet频率特性偏差检测器及检测方法
CN101996125A (zh) * 2009-08-12 2011-03-30 意法半导体(胡希)公司 电子电路的活动性监测
CN102668424A (zh) * 2010-01-11 2012-09-12 法罗技术股份有限公司 用于使多个度量装置所进行的测量同步的方法和设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942990B2 (ja) * 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
US7504847B2 (en) * 2006-10-19 2009-03-17 International Business Machines Corporation Mechanism for detection and compensation of NBTI induced threshold degradation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
CN101621018A (zh) * 2009-07-31 2010-01-06 上海集成电路研发中心有限公司 一种mosfet频率特性偏差检测器及检测方法
CN101996125A (zh) * 2009-08-12 2011-03-30 意法半导体(胡希)公司 电子电路的活动性监测
CN102668424A (zh) * 2010-01-11 2012-09-12 法罗技术股份有限公司 用于使多个度量装置所进行的测量同步的方法和设备

Also Published As

Publication number Publication date
CN105759190A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
CN105759190B (zh) Mos管参数退化的检测电路
Kim et al. Silicon odometer: An on-chip reliability monitor for measuring frequency degradation of digital circuits
US8346832B2 (en) Random number generator
CN105426159B (zh) 一种基于数字电路的真随机数发生器
CN107202951B (zh) SoC片上NBTI退化检测系统
Saneyoshi et al. A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect
CN105445645B (zh) 一种用于监测集成电路nbti老化效应的数字型监测电路
CN104485946A (zh) 一种锁相环锁定状态检测电路
Keane et al. On-chip reliability monitors for measuring circuit degradation
Haddad et al. On the assumption of mutual independence of jitter realizations in P-TRNG stochastic models
CN105043580A (zh) 单芯片温度感应装置
CN101996125B (zh) 电子电路的活动性监测
Baranowski et al. On-line prediction of NBTI-induced aging rates
Dongaonkar et al. Random telegraph noise (RTN) in 14nm logic technology: High volume data extraction and analysis
Keane et al. An on-chip monitor for statistically significant circuit aging characterization
CN106533406B (zh) Mos管参数退化电路、测试电路及预警电路
CN106601643B (zh) 芯片的mos工艺角的测量方法、装置和系统
Ye et al. The threshold voltage degradation model of N Channel VDMOSFETs under PBT stress
Stawiasz et al. On-chip circuit for monitoring frequency degradation due to NBTI
Kim On-chip delay degradation measurement for aging compensation
Böhl et al. A true random number generator with on-line testability
CN107506174A (zh) 基于饥饿电流环形振荡器的真随机数发生器
Huang et al. Re-investigating the adequacy of projecting ring oscillator frequency shift from device level degradation
Chun et al. A novel built-in aging detection architecture for mixed-signal integrated circuits
CN104569612B (zh) 片上任意波形的测量机构在建立时序库时的应用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant