TWI700598B - 晶圓特性預測方法與電子裝置 - Google Patents

晶圓特性預測方法與電子裝置 Download PDF

Info

Publication number
TWI700598B
TWI700598B TW108114012A TW108114012A TWI700598B TW I700598 B TWI700598 B TW I700598B TW 108114012 A TW108114012 A TW 108114012A TW 108114012 A TW108114012 A TW 108114012A TW I700598 B TWI700598 B TW I700598B
Authority
TW
Taiwan
Prior art keywords
wafer
processor
model
circuit
characteristic
Prior art date
Application number
TW108114012A
Other languages
English (en)
Other versions
TW202040409A (zh
Inventor
吳敬杰
廖元宏
劉芝辰
Original Assignee
崛智科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 崛智科技有限公司 filed Critical 崛智科技有限公司
Priority to TW108114012A priority Critical patent/TWI700598B/zh
Priority to US16/517,700 priority patent/US11144695B2/en
Application granted granted Critical
Publication of TWI700598B publication Critical patent/TWI700598B/zh
Publication of TW202040409A publication Critical patent/TW202040409A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

晶圓特性預測方法與電子裝置。所述方法包括：接收晶圓在量產時的製程參數；將製程參數輸入至預測模型以獲得晶圓在量產後的晶圓特性；以及輸出前述的晶圓特性。

Description

晶圓特性預測方法與電子裝置
本發明是有關於一種晶圓特性預測方法與電子裝置。
一般來說，積體電路通用類比程式（Simulation Program with Integrated Circuit Emphasis，SPICE）模型可以用於預測電路的行為，其可以讓電路設計者在生產前就能了解所產出的產品的特性。然而，目前SPICE模型所能模擬的條件與範圍是有限的。例如，在實際生產時所使用的製程參數可能會超出SPICE模型可以支援的範圍，此情況並無法有效地預測晶圓在量產後的晶圓特性，也無法有效地執行時序簽核(timing sign-off)操作。
因此，本發明提供一種晶圓特性預測方法與電子裝置，可以有效地預測晶圓在量產後的晶圓特性，也更能有效地執行時序簽核(timing sign-off)操作。
本發明提出一種晶圓特性預測方法，用於一電子裝置，所述電子裝置包括一輸入電路、一處理器以及一輸出電路，所述方法包括：藉由所述輸入電路接收一晶圓在量產時的一製程參數；藉由所述處理器將所述製程參數輸入至一預測模型以獲得該晶圓在量產後的一晶圓特性；以及藉由所述輸出電路輸出所述晶圓特性。
在本發明的一實施例中，在接收所述晶圓在量產時的所述製程參數的步驟之前，所述方法更包括：藉由所述處理器進行模擬以獲得一訓練資料，其中所述訓練資料包括一訓練用的製程參數與一訓練用的晶圓特性；以及藉由所述處理器根據所述訓練資料訓練所述預測模型。
在本發明的一實施例中，進行模擬以獲得所述訓練資料的步驟包括：藉由所述處理器執行積體電路通用類比程式（Simulation Program with Integrated Circuit Emphasis，SPICE）模型以模擬一測試電路，並根據所述測試電路的一模擬結果獲得所述訓練資料，其中所述預測模型中所述製程參數的範圍大於所述積體電路通用類比程式模型中所述製程參數的範圍，且所述預測模型中對應於所述晶圓特性的可預測範圍大於所述積體電路通用類比程式模型中對應於所述晶圓特性的可預測範圍。
在本發明的一實施例中，在執行所述積體電路通用類比程式模型以模擬所述測試電路的步驟包括：藉由所述處理器執行積體電路通用類比程式的蒙地卡羅（Monte Carlo）分析以模擬所述測試電路。
在本發明的一實施例中，所述製程參數包括飽和電流、截止區電流、線性區臨界電壓以及飽合區臨界電壓的至少其中之一。
在本發明的一實施例中，所述晶圓特性包括一運作速度(speed)以及一漏電流(leakage)。
在本發明的一實施例中，所述方法更包括：藉由所述處理器根據欲達到的一目標晶圓特性，使用所述預測模型獲得對應於所述目標晶圓特性的所述製程參數。
在本發明的一實施例中，所述方法更包括：藉由所述處理器根據所述製程參數的一第一均值(mean value)與所述預測模型中的另一製程參數的一第二均值之間的一移動量(shift)，獲得在執行簽核(sign-off)操作時所述晶圓特性所需額外考量的一數值範圍。
本發明提出一種電子裝置，所述電子裝置包括：輸入電路、輸出電路以及處理器。所述輸入電路以及所述輸出電路分別耦接至所述處理器。所述輸入電路接收一晶圓在量產時的一製程參數。所述處理器將所述製程參數輸入至一預測模型以獲得該晶圓在量產後的一晶圓特性。所述輸出電路輸出所述晶圓特性。
在本發明的一實施例中，在接收所述晶圓在量產時的所述製程參數的運作之前，所述處理器進行模擬以獲得一訓練資料，其中所述訓練資料包括一訓練用的製程參數與一訓練用的晶圓特性。所述處理器根據所述訓練資料訓練所述預測模型。
在本發明的一實施例中，在進行模擬以獲得所述訓練資料的運作中，所述處理器執行積體電路通用類比程式（Simulation Program with Integrated Circuit Emphasis，SPICE）模型以模擬一測試電路，並根據所述測試電路的一模擬結果獲得所述訓練資料，其中所述預測模型中所述製程參數的範圍大於所述積體電路通用類比程式模型中所述製程參數的範圍，且所述預測模型中對應於所述晶圓特性的可預測範圍大於所述積體電路通用類比程式模型中對應於所述晶圓特性的可預測範圍。
在本發明的一實施例中，在執行所述積體電路通用類比程式模型以模擬所述測試電路的運作中，所述處理器執行積體電路通用類比程式的蒙地卡羅（Monte Carlo）分析以模擬所述測試電路。
在本發明的一實施例中，所述製程參數包括飽和電流、截止區電流、線性區臨界電壓以及飽合區臨界電壓的至少其中之一。
在本發明的一實施例中，所述晶圓特性包括一運作速度(speed)以及一漏電流(leakage)。
在本發明的一實施例中，所述處理器根據欲達到的一目標晶圓特性，使用所述預測模型獲得對應於所述目標晶圓特性的所述製程參數。
在本發明的一實施例中，所述處理器根據所述製程參數的一第一均值(mean value)與所述預測模型中的另一製程參數的一第二均值之間的一移動量(shift)，獲得在執行簽核(sign-off)操作時所述晶圓特性所需額外考量的一數值範圍。
基於上述，本發明的晶圓特性預測方法與電子裝置可以藉由SPICE模型產生訓練資料，並根據訓練資料訓練預測模型。之後，可以使用預測模型來根據晶圓在量產時的製程參數預測晶圓在量產後的晶圓特性。特別是，上述預測模型中對應於晶圓特性的可預測範圍是大於SPICE模型中對應於晶圓特性的可預測範圍。藉此，可以有效地預測晶圓在量產後的晶圓特性，也更能有效地執行時序簽核操作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖1是依據本發明一實施例所繪示的電子裝置的示意圖。
請參照圖1，電子裝置100包括輸入電路10、輸出電路12以及處理器14。其中，輸入電路10以及輸出電路12分別耦接至處理器14。電子裝置100例如是手機、平板電腦、筆記型電腦等電子行動裝置，在此不設限。
輸入電路10可以是用於取得資料的裝置或元件，例如鍵盤、滑鼠或麥克風等裝置。或者，輸入電路10可以是用以從其他裝置(例如，儲存媒體)獲得資料的介面，在此不設限。
輸出電路12例如是可以用於顯示的顯示電路、發送訊號的通訊元件、將語音訊號進行播放的揚聲器或用以連接其他裝置(例如，儲存媒體或顯示器)的介面，在此不設限。
處理器14可以是中央處理器（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位信號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）或其他類似元件或上述元件的組合，在此不設限。
電子裝置100可以具有儲存電路(未繪示)，其可以是任何型態的固定或可移動隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、快閃記憶體（flash memory）或類似元件或上述元件的組合，在此不設限。
在本範例實施例中，電子裝置100的儲存電路(未繪示)中儲存有多個程式碼片段，在上述程式碼片段被安裝或被執行後，會由處理器14來執行。例如，儲存電路中包括多個模組，藉由這些模組來分別執行電子裝置100中的各個運作，其中各模組是由一或多個程式碼片段所組成。在一實施例中，上述程式碼片段也可以是不需安裝的軟體或腳本。然而本發明不限於此，電子裝置100的各個運作也可以是使用其他硬體形式的方式來實現。
圖2是依據本發明一實施例所繪示的晶圓特性預測方法的示意圖。
請參照圖2，在本實施例中，處理器14可以先產生預測模型202。更詳細來說，處理器14會執行SPICE模型20以模擬一測試電路22。例如，處理器14會執行SPICE的蒙地卡羅（Monte Carlo）分析24以模擬前述的測試電路22。之後，處理器14會根據測試電路22的模擬結果獲得訓練資料。在本實施例中，訓練資料包括訓練用的製程參數26與訓練用的晶圓特性28。處理器14例如可以使用訓練資料訓練預測模型202。例如，處理器14可以分別將每一個(或每一組)訓練用的製程參數26給予一個(或一組)特定的解答(例如，訓練用的晶圓特性中的特定晶圓特性)，藉此訓練預測模型202。訓練的過程可以由習知技術所得知，在此不再贅述。
之後，輸入電路10接收一晶圓在量產時的製程參數200。處理器14將量產時的製程參數200輸入至預測模型202以獲得晶圓在量產後的晶圓特性204(或稱為預測出的晶圓特性)。最後，輸出電路12可以輸出量產後的晶圓特性204。
在本實施例中，前述的製程參數包括飽和電流(簡稱為，Isat)、截止區電流(簡稱為，loff)、線性區臨界電壓(簡稱為，Vtl)以及飽合區臨界電壓(簡稱為，Vts)的至少其中之一。此外，晶圓特性包括運電路的運作速度以及漏電流。
以下以飽和電流(即，製程參數為飽和電流)作為預測模型202的輸入來預測量產後的晶圓特性204為例進行說明。
圖3A至圖3H是依據本發明一實施例所繪示的製程參數與晶圓特性的分布的示意圖。
請參照圖3A與圖3B，飽和電流包括作用於PMOS的飽和電流(簡稱為，IsatP)以及作用於NMOS的飽和電流(簡稱為，IsatN)。假設用於訓練預測模型202的IsatP與IsatN兩者在一圖表中的分佈範圍是如圖3A所示。在圖3A中，縱軸為IsatP且橫軸為IsatN。此外，對應於圖3A中IsatP與IsatN的分佈範圍的運作速度以及漏電流的分佈範圍是如圖3B所示。在圖3B中，縱軸為漏電流且橫軸為運作速度。處理器14可以使用圖3A的IsatP以及IsatN以及圖3B的運作速度以及漏電流來訓練並產生預測模型202。
請參照圖3C與圖3D，假設在量產時所使用的IsatP與IsatN在一圖表中的分佈範圍是如圖3C所示。而將圖3C中的IsatP與IsatN輸入至預測模型202中可以獲得如圖3D中運作速度以及漏電流的分佈範圍。藉此，可以根據晶圓量產時所使用的IsatP與IsatN獲得晶圓在量產後的運作速度以及漏電流。
此外，在本實施例中，處理器14還可以根據欲達到的一目標晶圓特性，使用預測模型202獲得對應於前述目標晶圓特性的製程參數。更詳細來說，請參照圖3E與圖3F，假設在量產時所使用的IsatP與IsatN在一圖表中的分佈範圍是如圖3E所示。而將圖3E中的IsatP與IsatN輸入至預測模型202中可以獲得如圖3F中運作速度以及漏電流的分佈範圍。假設欲達到的目標晶圓特性在圖3F中是位於位置33，處理器14可以根據位置33中的晶圓特性的數值使用預測模型202回推對應於位置33中的目標晶圓特性的製程參數。其中，對應於位置33中的目標晶圓特性的製程參數是位在圖3E中的位置34。基此，可以根據所需的目標晶圓特性找出對應的製程參數，藉此在真正實作晶圓時直接使用所找出的製程參數。
在本實施例中，處理器14可以根據欲使用的一目標製程參數，使用預測模型202獲得對應於前述目標製程參數的晶圓特性。更詳細來說，請參照圖3G與圖3H，假設在量產時所使用的IsatP與IsatN在一圖表中的分佈範圍是如圖3G所示。而將圖3G中的IsatP與IsatN輸入至預測模型202中可以獲得如圖3H中運作速度以及漏電流的分佈範圍。假設欲使用的目標製程參數在圖3G中是位於位置35，處理器14可以根據位置35中的製程參數的數值，使用預測模型202推導出對應於位置35中的目標製程參數的晶圓特性。其中，對應於位置35中的目標製程參數的晶圓特性是位在圖3H中的位置36。基此，可以根據欲使用的目標製程參數推導出對應的晶圓特性。特別是，欲使用的目標製程參數在圖3G中是位於位置35，而位置35並非位於量產時所使用的IsatP與IsatN在圖3G的分佈範圍中。換句話說，預測模型202可以輸入的範圍會大於原始SPICE模型中可以輸入的範圍。此外，預測模型202所輸出的目標製程參數的晶圓特性是位在圖3H中的位置36，位置36並非位於對應於圖3G所使用的IsatP與IsatN在量產後其晶圓特性在圖3H的分佈範圍中。換句話說，預測模型202可以輸出的範圍會大於原始SPICE模型中可以輸出的範圍。
此外，在一實施例中，處理器14還會根據晶圓在量產時的製程參數(例如，IsatP與IsatN)的一均值(mean value)(亦稱為，第一均值)與預測模型202中的製程參數(例如，IsatP與IsatN)的均值(亦稱為，第二均值)之間的移動量(shift)，獲得在執行簽核(sign-off)操作時晶圓特性所需額外考量的一數值範圍。舉例來說，處理器14可以藉由預測模型202找出對應於第一均值的晶圓特性(在此稱為，第一晶圓特性)。處理器14可以藉由預測模型202找出對應於第二均值的晶圓特性(在此稱為，第二晶圓特性)。而第一晶圓特性與第二晶圓特性之間數值的差異(例如，運作速度上的差異)可以作為在執行簽核操作時晶圓特性所需額外考量的數值範圍。而如何執行簽核操作可以由習知技術所得知，在此不再贅述。
在此需說明的是，預測模型202中製程參數的範圍會大於SPICE模型中製程參數的範圍。此外，預測模型202中對應於晶圓特性的可預測範圍會大於SPICE模型中對應於晶圓特性的可預測範圍。也就是說，預測模型202中對應於晶圓特性的可預測範圍是大於SPICE模型中對應於晶圓特性的可預測範圍。藉此，可以更有效地預測晶圓在量產後的晶圓特性204，也更能有效地執行時序簽核操作。
圖4是依據本發明一實施例所繪示的晶圓特性預測方法的流程圖。
請參照圖4，在步驟S401中，輸入電路10接收一晶圓在量產時的製程參數。在步驟S403中，處理器14將製程參數輸入至預測模型以獲得晶圓在量產後的晶圓特性。在步驟S405中，輸出電路12輸出前述的晶圓特性。
綜上所述，本發明的晶圓特性預測方法與電子裝置可以藉由SPICE模型產生訓練資料，並根據訓練資料訓練預測模型。之後，可以使用預測模型來根據晶圓在量產時的製程參數預測晶圓在量產後的晶圓特性。特別是，上述預測模型中對應於晶圓特性的可預測範圍是大於SPICE模型中對應於晶圓特性的可預測範圍。藉此，可以有效地預測晶圓在量產後的晶圓特性，也更能有效地執行時序簽核操作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:電子裝置 10:輸入電路 12:輸出電路 14:處理器 200:量產時的製程參數 202:預測模型 204:量產後的晶圓特性 20:SPICE模型 22:測試電路 24:SPICE蒙地卡羅 26:訓練用的製程參數 28:訓練用的晶圓特性 33、34、35、36:位置 S401:接收晶圓在量產時的製程參數的步驟 S403:將製程參數輸入至預測模型以獲得晶圓在量產後的晶圓特性的步驟 S405:輸出前述的晶圓特性的步驟
圖1是依據本發明一實施例所繪示的電子裝置的示意圖。 圖2是依據本發明一實施例所繪示的晶圓特性預測方法的示意圖。 圖3A至圖3H是依據本發明一實施例所繪示的製程參數與晶圓特性的分布的示意圖。 圖4是依據本發明一實施例所繪示的晶圓特性預測方法的流程圖。
200:量產時的製程參數
202:預測模型
204:量產後的晶圓特性
20:SPICE模型
22:測試電路
24:SPICE蒙地卡羅
26:訓練用的製程參數
28:訓練用的晶圓特性

Claims (12)

  1. 一種晶圓特性預測方法，用於一電子裝置，所述電子裝置包括一輸入電路、一處理器以及一輸出電路，所述方法包括：藉由所述輸入電路接收一晶圓在量產時的一製程參數；藉由所述處理器將所述製程參數輸入至一預測模型以獲得該晶圓在量產後的一晶圓特性；以及藉由所述輸出電路輸出所述晶圓特性，其中在接收所述晶圓在量產時的所述製程參數的步驟之前，所述方法更包括：藉由所述處理器進行模擬以獲得一訓練資料，其中所述訓練資料包括一訓練用的製程參數與一訓練用的晶圓特性；以及藉由所述處理器根據所述訓練資料訓練所述預測模型，其中進行模擬以獲得所述訓練資料的步驟包括：藉由所述處理器執行積體電路通用類比程式(Simulation Program with Integrated Circuit Emphasis，SPICE)模型以模擬一測試電路，並根據所述測試電路的一模擬結果獲得所述訓練資料，其中所述預測模型中所述製程參數的範圍大於所述積體電路通用類比程式模型中所述製程參數的範圍，且所述預測模型中對應於所述晶圓特性的可預測範圍大於所述積體電路通用類比程式模型中對應於所述晶圓特性的可預測範圍。
  2. 如申請專利範圍第1項所述的晶圓特性預測方法，其中在執行所述積體電路通用類比程式模型以模擬所述測試電路的步驟包括：藉由所述處理器執行積體電路通用類比程式的蒙地卡羅(Monte Carlo)分析以模擬所述測試電路。
  3. 如申請專利範圍第1項所述的晶圓特性預測方法，其中所述製程參數包括飽和電流、截止區電流、線性區臨界電壓以及飽合區臨界電壓的至少其中之一。
  4. 如申請專利範圍第1項所述的晶圓特性預測方法，其中所述晶圓特性包括一運作速度(speed)以及一漏電流(leakage)。
  5. 如申請專利範圍第1項所述的晶圓特性預測方法，所述方法更包括：藉由所述處理器根據欲達到的一目標晶圓特性，使用所述預測模型獲得對應於所述目標晶圓特性的所述製程參數。
  6. 如申請專利範圍第1項所述的晶圓特性預測方法，所述方法更包括：藉由所述處理器根據所述製程參數的一第一均值(mean value)與所述預測模型中的另一製程參數的一第二均值之間的一移動量(shift)，獲得在執行簽核(sign-off)操作時所述晶圓特性所需額外考量的一數值範圍。
  7. 一種電子裝置，所述電子裝置包括：一輸入電路； 一輸出電路；以及一處理器，所述輸入電路以及所述輸出電路分別耦接至所述處理器，其中所述輸入電路接收一晶圓在量產時的一製程參數，所述處理器將所述製程參數輸入至一預測模型以獲得該晶圓在量產後的一晶圓特性，以及所述輸出電路輸出所述晶圓特性，其中在接收所述晶圓在量產時的所述製程參數的運作之前，所述處理器進行模擬以獲得一訓練資料，其中所述訓練資料包括一訓練用的製程參數與一訓練用的晶圓特性，以及所述處理器根據所述訓練資料訓練所述預測模型，其中在進行模擬以獲得所述訓練資料的運作中，所述處理器執行積體電路通用類比程式(Simulation Program with Integrated Circuit Emphasis，SPICE)模型以模擬一測試電路，並根據所述測試電路的一模擬結果獲得所述訓練資料，其中所述預測模型中所述製程參數的範圍大於所述積體電路通用類比程式模型中所述製程參數的範圍，且所述預測模型中對應於所述晶圓特性的可預測範圍大於所述積體電路通用類比程式模型中對應於所述晶圓特性的可預測範圍。
  8. 如申請專利範圍第7項所述的電子裝置，其中在執行所述積體電路通用類比程式模型以模擬所述測試電路的運作中，所述處理器執行積體電路通用類比程式的蒙地卡羅(Monte Carlo)分析以模擬所述測試電路。
  9. 如申請專利範圍第7項所述的電子裝置，其中所述製程參數包括飽和電流、截止區電流、線性區臨界電壓以及飽合區臨界電壓的至少其中之一。
  10. 如申請專利範圍第7項所述的電子裝置，其中所述晶圓特性包括一運作速度(speed)以及一漏電流(leakage)。
  11. 如申請專利範圍第7項所述的電子裝置，其中所述處理器根據欲達到的一目標晶圓特性，使用所述預測模型獲得對應於所述目標晶圓特性的所述製程參數。
  12. 如申請專利範圍第7項所述的電子裝置，其中所述處理器根據所述製程參數的一第一均值(mean value)與所述預測模型中的另一製程參數的一第二均值之間的一移動量(shift)，獲得在執行簽核(sign-off)操作時所述晶圓特性所需額外考量的一數值範圍。
TW108114012A 2019-04-22 2019-04-22 晶圓特性預測方法與電子裝置 TWI700598B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108114012A TWI700598B (zh) 2019-04-22 2019-04-22 晶圓特性預測方法與電子裝置
US16/517,700 US11144695B2 (en) 2019-04-22 2019-07-22 Wafer characteristic prediction method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108114012A TWI700598B (zh) 2019-04-22 2019-04-22 晶圓特性預測方法與電子裝置

Publications (2)

Publication Number Publication Date
TWI700598B true TWI700598B (zh) 2020-08-01
TW202040409A TW202040409A (zh) 2020-11-01

Family

ID=72832575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114012A TWI700598B (zh) 2019-04-22 2019-04-22 晶圓特性預測方法與電子裝置

Country Status (2)

Country Link
US (1) US11144695B2 (zh)
TW (1) TWI700598B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114841378A (zh) * 2022-07-04 2022-08-02 埃克斯工业(广东)有限公司 晶圆特征参数预测方法、装置、电子设备及可读存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116882333B (zh) * 2023-09-05 2024-01-09 深圳宏芯宇电子股份有限公司 一种芯片极限频率的预测方法、装置、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374839B2 (en) * 2008-12-11 2013-02-12 Jedat Inc. System for creating parameter information, system for estimating yields, program and recording medium
CN103955579A (zh) * 2014-04-28 2014-07-30 天津大学仁爱学院 基于spice软件的模拟/射频集成电路设计方法
TWI573215B (zh) * 2012-10-11 2017-03-01 克萊譚克公司 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
TWI598582B (zh) * 2013-01-31 2017-09-11 蘭姆研究公司 使用模型化以決定與電漿系統有關的晶圓偏壓

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313398A (en) * 1992-07-23 1994-05-17 Carnegie Mellon University Method and apparatus for simulating a microelectronic circuit
KR100335492B1 (ko) * 1999-10-26 2002-05-04 윤종용 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
US6735748B1 (en) * 2001-08-28 2004-05-11 Cadence Design Systems, Inc. Method and apparatus for performing extraction using a model trained with bayesian inference
US7051293B1 (en) 2001-08-28 2006-05-23 Cadence Design Systems, Inc. Method and apparatus for creating an extraction model
US9026964B2 (en) 2013-03-13 2015-05-05 University Of North Texas Intelligent metamodel integrated Verilog-AMS for fast and accurate analog block design exploration
US9244122B2 (en) 2013-08-06 2016-01-26 Global Unichip Corp. Method of determining performance of a chip of an integrated-circuit design and an apparatus and an integrated circuit using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374839B2 (en) * 2008-12-11 2013-02-12 Jedat Inc. System for creating parameter information, system for estimating yields, program and recording medium
TWI573215B (zh) * 2012-10-11 2017-03-01 克萊譚克公司 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
TWI598582B (zh) * 2013-01-31 2017-09-11 蘭姆研究公司 使用模型化以決定與電漿系統有關的晶圓偏壓
CN103955579A (zh) * 2014-04-28 2014-07-30 天津大学仁爱学院 基于spice软件的模拟/射频集成电路设计方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114841378A (zh) * 2022-07-04 2022-08-02 埃克斯工业(广东)有限公司 晶圆特征参数预测方法、装置、电子设备及可读存储介质

Also Published As

Publication number Publication date
TW202040409A (zh) 2020-11-01
US11144695B2 (en) 2021-10-12
US20200334338A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
JP5418408B2 (ja) シミュレーションパラメータ校正方法、装置及びプログラム
US11783106B2 (en) Circuit testing and manufacture using multiple timing libraries
TWI700598B (zh) 晶圓特性預測方法與電子裝置
CN113868992A (zh) 集成电路的时序约束方法、装置、电子设备及芯片
US8150638B1 (en) Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling
TW202018544A (zh) 決定積體電路之電壓以及找出電壓與電路參數之關係的方法
CN104348479A (zh) 现场可编程逻辑门阵列芯片布局优化方法
JP5304088B2 (ja) 遅延時間分布を解析する解析方法および解析装置
JP5561274B2 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
JP2009140222A (ja) Ｌｓｉの電力見積方法及びその装置
WO2022109873A1 (zh) 时序裕量确定方法、装置、测试电路系统及可读存储介质
JP5262435B2 (ja) 回路設計装置及び回路設計方法
WO2010134264A1 (ja) 半導体集積回路の設計装置、そのデータ処理方法、およびその制御プログラム
JP2006318121A (ja) 遅延付加ｒｔｌ論理シミュレーション方法および装置
US20170154144A1 (en) Thermal simulation device and method
JP2008204350A (ja) 電力消費見積もりシステムおよび電力消費見積もり方法
JP2013190937A (ja) 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法
Grandhi et al. Reliability analysis of logic circuits using probabilistic techniques
JP4985211B2 (ja) 論理回路のシミュレーション
JP5267154B2 (ja) 半導体集積回路の回路遅延検証装置、方法およびプログラム
JP2005259107A (ja) 回路シミュレーション方法および回路シミュレーション装置
US9684758B2 (en) Generating asserted sensitivities for statistical timing
US8793641B1 (en) System and method for determining power leakage of electronic circuit design
Koppaetzky et al. Timing modeling at RT-level by separation of design-and stress related aging impacts
CN111563355A (zh) 考虑多输入切换的操作时序分析装置和方法