JP2013190937A - 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法 - Google Patents

Abstract

【課題】電源ノイズ解析の精度を維持しながら、解析に必要な時間を短縮する。
【解決手段】電源モデル生成装置１０１は、集積回路の電源配線のモデルを示す電源モデルを生成する。消費電流解析装置１１１は、回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの消費電流を計算する。消費電流合成装置１２１は、各回路ブロックの消費電流を合成して集積回路の全体消費電流を計算する。電源電圧解析装置１３１はり、電源モデルに対して全体消費電流を印加したときの集積回路の電源電圧を計算する。
【選択図】図１

Description

本発明は、半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法に関する。

ＬＳＩなどの半導体集積回路の製造では、従来より、量産を開始する前段階の工程として、設計された集積回路が設計者の要求する仕様（又は、所定の規格、所望の機能、など）を満たすかを試作により検証する実機検証工程が必須である。この実機検証工程において試作した実デバイスの特性が要求仕様を満たさなかった場合、設計変更には多大な費用と時間がかかってしまう。そこで、要求仕様を実現するために、集積回路の設計段階において、チップのみでなくパッケージやプリント回路基板を加味した検証工程を実施することが求められている。特に、近年の集積回路の高速化に伴う消費電流増加により集積回路内部の電源ノイズが無視できなくなっているので、検証工程においてより高精度に電源ノイズを解析する技術が求められている。

電源ノイズを解析する技術として、例えば、特許文献１〜５に記載の発明が知られている。特許文献１では、電源ノイズを解析するステップと、ジッタを解析するステップを分けて解析時間を短縮する。特許文献２では、電源ノイズを解析するステップと、ジッタを解析するステップを分けて解析時間を短縮する。特許文献３では、複数のノイズ源モデルを作成し、それぞれのノイズで電源電圧を解析し、それらを重ね合わせて最終的な電源ノイズを作成する。特許文献４では、電源変動に応じた消費電流の変動を予めライブラリ化して、電源ノイズ解析の精度を高める。特許文献５では、パッケージのモデルを抽出し、ダイとパッケージを合わせて解析を実行することで電源ノイズを考慮する。

従来の、チップとパッケージとプリント回路基板を加味した電源ノイズ解析を含む回路動作検証では、集積回路を複数のブロックに分割し、市販のＬＰＥ（Layout Parasitic Extraction）ツールを用いてそれぞれのブロック毎に電源モデルを生成し、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）を用いてチップ内部のトランジスタを含めた回路シミュレーションを実行していた。この方法は全てのモデルを含めた解析となるので、集積回路の消費電流がチップ内部の電源電圧に与える影響と、電源電圧の変動が集積回路の消費電流に与える影響とを相互に再現することができ、最も精度が高い方法といえる。しかし、集積回路全体のシミュレーションを行おうとすると、回路規模が膨大になり、一般的には実用時間で解析を完了することができない。

例えば特許文献１には、電源ノイズを解析するステップと、電源ノイズを考慮して回路動作の確認をするステップとに分けることで、集積回路全体の検証にかかる時間を短縮する方法が記載されている。しかし、電源ノイズの解析を行うだけでも、一般的には実用時間で解析を完了することができなかった。

本発明の目的は、以上の問題点を解決し、電源ノイズ解析の精度を維持しながら、解析に必要な時間を短縮することができる、半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法を提供することにある。

本発明の態様に係る半導体集積回路の電源ノイズ解析装置によれば、複数の回路ブロックを含む半導体集積回路の電源ノイズ解析装置において
上記半導体集積回路の電源配線のモデルを示す電源モデルを生成する手段と、
上記回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの第１消費電流を計算する手段と、
上記各回路ブロックの第１消費電流を合成して上記半導体集積回路の第１全体消費電流を計算する手段と、
上記電源モデルに対して上記第１全体消費電流を印加したときの上記半導体集積回路の第１電源電圧を計算する手段とを含むことを特徴とする。

本発明の電源ノイズ解析装置及び電源ノイズ解析方法によれば、消費電流を回路ブロック毎の解析で求めているので、電源ノイズ解析に要する時間を短縮することができる。特に、複数の同一の回路ブロックが存在する場合は、消費電流を求める際に同一の回路ブロックのうちの１つのみを解析するので、時間短縮の効果が大きい。さらに、得られた電源ノイズを用いて回路シミュレーションをする際には、ノイズ源となる回路を解析対象外にできるので、シミュレーション時間を短縮することができる。

本発明の第１の実施形態に係る電源ノイズ解析装置の構成を示すブロック図である。 本発明の第２の実施形態に係る電源ノイズ解析装置の消費電流解析装置２０１及び消費電流合成装置２１１の構成を示すブロック図である。 本発明の第３の実施形態に係る電源ノイズ解析装置の構成を示すブロック図である。 本発明の第４の実施形態に係る電源ノイズ解析方法を実施するコンピュータ４００の構成を示すブロック図である。 本発明の第２の実施形態に係る電源ノイズ解析装置において、複数の回路ブロックの動作タイミングが異なる場合の各回路ブロックの消費電流データの例を示すグラフである。 図５の消費電流データから得られる全体消費電流データを示すグラフである。

第１の実施形態．
図１は、本発明の第１の実施形態に係る電源ノイズ解析装置の構成を示すブロック図である。本実施形態の電源ノイズ解析装置は、複数の回路ブロックを含む半導体集積回路（以下、単に「集積回路」という）の電源ノイズを解析する。本実施形態の電源ノイズ解析装置は、概して、電源モデル生成装置１０１、消費電流解析装置１１１、消費電流合成装置１２１、及び電源電圧解析装置１３１を含む。

まず、電源モデル生成装置１０１について述べる。電源モデル生成装置１０１は、ＰＣＢ電源モデル抽出器１０３、ＰＫＧ電源モデル抽出器１０６、ＤＩＥ電源モデル抽出器１０９、及び記憶装置１０２，１０４，１０５，１０７，１０８，１１０を含む。

記憶装置１０２は、集積回路を実装するプリント回路基板における電源配線のレイアウトを示すＰＣＢ電源レイアウトデータを格納する。ＰＣＢ電源モデル抽出器１０３は、記憶装置１０２に格納されたＰＣＢ電源レイアウトデータから、プリント回路基板の電源配線のモデルを示すＰＣＢ電源モデルデータを生成し、ＰＣＢ電源モデルデータを記憶装置１０４に格納する。ＰＣＢ電源モデル抽出器１０３としては市販のＬＰＥツールなどがある。ＰＣＢ電源モデルデータとしては、インダクタ、キャパシタ、及び抵抗で構成される等価回路モデルや、回路網の各端子間の電力の関係を散乱行列で表したモデルなどがある。

記憶装置１０５は、集積回路のパッケージの電源配線のレイアウトを示すＰＫＧ電源レイアウトデータを格納する。ＰＫＧ電源モデル抽出器１０６は、記憶装置１０５に格納されたＰＫＧ電源レイアウトデータから、集積回路のパッケージの電源配線のモデルを示すＰＫＧ電源モデルデータを生成し、ＰＫＧ電源モデルデータを記憶装置１０７に格納する。ＰＫＧ電源モデル抽出器１０６としては市販のＬＰＥツールなどがある。ＰＫＧ電源モデルデータとしては、インダクタ、キャパシタ、及び抵抗で構成される等価回路モデルや、回路網の各端子間の電力の関係を散乱行列で表したモデルなどがある。

記憶装置１０８は、集積回路のダイの電源配線のレイアウトを示すＤＩＥ電源レイアウトデータを格納する。ＤＩＥ電源モデル抽出器１０９は、記憶装置１０８に格納されたＤＩＥ電源レイアウトデータから、集積回路のダイの電源配線のモデルを示すＤＩＥ電源モデルデータを生成し、ＤＩＥ電源モデルデータを記憶装置１１０に格納する。ＤＩＥ電源モデル抽出器１０９としては市販のＬＰＥツールなどがある。ＤＩＥ電源モデルデータとしては、インダクタ、キャパシタ、及び抵抗で構成される等価回路モデルや、回路網の各端子間の電力の関係を散乱行列で表したモデルなどがある。

電源モデル生成装置１０１は、以上の構成を備えたことにより、集積回路の電源配線のモデルを示す電源モデルを生成する。

次に、消費電流解析装置１１１について述べる。消費電流解析装置１１１は、部分回路選択器１１３、回路モデル抽出器１１５、電流解析器１１７、及び記憶装置１１２，１１４，１１６，１１８を含む。

記憶装置１１２は、ＬＳＩなどの大規模な集積回路全体のレイアウトを示す全体回路レイアウトデータを格納する。部分回路選択器１１３は、記憶装置１１２に格納された全体回路レイアウトデータから、当該集積回路に含まれる小規模な回路ブロックのレイアウトを示す部分回路レイアウトデータを生成して、部分回路レイアウトデータを記憶装置１１４に格納する。言い換えると、部分回路選択器１１３は、集積回路に含まれる複数の回路ブロックのうちのいずれか１つを選択し、選択された回路ブロックに対応する部分回路レイアウトデータを生成する。本実施形態では、電源ノイズを解析するために、回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの消費電流を計算する。

なお、同一の回路ブロックが複数個存在する場合、そのうちの１つのみを選択すればよい。具体的には、ＩＯセルや、ＳＩＭＤプロセッサのＰＥ（ProcessorElement）など、集積回路全体の中に同一の回路ブロックが複数個存在する場合、１つの回路ブロック（１つのＩＯセル又は１つのＰＥ）の部分回路レイアウトデータのみを生成すればよい。

回路モデル抽出器１１５は、記憶装置１１４に格納された部分回路レイアウトデータから、トランジスタに基づく回路モデルを示すトランジスタモデルデータを抽出し、トランジスタモデルデータを記憶装置１１６に格納する。回路モデル抽出器１１５としては市販のＬＰＥツールなどがある。

電流解析器１１７は、記憶装置１１６に格納されたトランジスタモデルデータに基づいてＳＰＩＣＥなどのツールを用いてシミュレーションを実行する。このシミュレーションにおいて、電流解析器１１７は、選択された回路ブロックに予め決められた電源電圧を印加したときの当該回路ブロックの消費電流を示す消費電流データを生成し、消費電流データを記憶装置１１８に格納する。このシミュレーションで回路ブロックに印加することを想定する電源電圧には、電源ノイズを含まない理想電源を使用する。消費電流データは、望ましくは、シミュレーションを行った時間内の各瞬間における消費電流値を羅列した形式を有する。電流解析器１１７は、部分回路選択器１１３で選択した回路ブロック毎にその消費電流を解析するので、集積回路全体を解析するよりも要する時間を短縮できる。特に、同一の回路ブロックが複数個存在する場合は、そのうちの１つのみを解析することになるので、解析にかかる時間を短縮する効果が大きい。

消費電流解析装置１１１は、以上の構成を備えたことにより、回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの消費電流を計算する。

次に、消費電流合成装置１２１について述べる。消費電流合成装置１２１は、消費電流合成器１２２及び記憶装置１２３を含む。

消費電流合成器１２２は、記憶装置１１８に格納された各回路ブロックの消費電流データを加算して集積回路の全体消費電流を示す全体消費電流データを生成し、全体消費電流データを記憶装置１２３に格納する。同一の回路ブロックが複数個存在する場合は、１つ分の消費電流を必要な回路ブロック数で乗じればよい。

消費電流合成装置１２１は、以上の構成を備えたことにより、各回路ブロックの消費電流を合成して集積回路の全体消費電流を計算する。

最後に、電源電圧解析装置１３１について述べる。電源電圧解析装置１３１は、電圧解析器１３２及び記憶装置１３３を含む。

電圧解析器１３２は、記憶装置１０４に格納されたＰＣＢ電源モデルデータと、記憶装置１０７に格納されたＰＫＧ電源モデルデータと、記憶装置１１０に格納されたＤＩＥ電源モデルデータとを接続し、この接続された電源モデルデータと、記憶装置１２３に格納された全体消費電流データとに基づいて、ＳＰＩＣＥなどのツールを用いてシミュレーションを実行する。このシミュレーションにおいて、電圧解析器１３２は、ＤＩＥ電源モデルデータ内の適切なノードに全体消費電流データで表される電流を印加したときの、電源モデルデータにおける所望のノードの電圧を示す電源電圧データを生成し、電源電圧データを記憶装置１３３に格納する。電源電圧データは、望ましくは、シミュレーションを行った時間内の各瞬間における電圧値を羅列した形式を有する。

電源電圧解析装置１３１は、以上の構成を備えたことにより、電源モデルに対して全体消費電流を印加したときの集積回路の電源電圧を計算する。

これにより、集積回路の電源ノイズを含む電源電圧データを得ることができる。

集積回路の回路シミュレーションを行う際、シミュレーションにおける電源電圧として、本実施形態の電源ノイズ解析装置で得られた電源電圧データを使用することで、集積回路の電源ノイズを反映したシミュレーションを簡単に実現することができる。本実施形態の電源ノイズ解析装置が行うシミュレーションによれば、電源ノイズを反映したシミュレーションでありながら、電源ノイズを発生する回路をシミュレーションの対象に含まないので、シミュレーションに要する時間の短縮が期待できる。回路シミュレーションの具体例としては、ＩＯセルの出力波形シミュレーションがある。このとき、本実施形態の電源ノイズ解析装置で得られた電源ノイズを含む電源電圧データをＩＯセルの電源電圧として使用すれば、同時スイッチングノイズを考慮したシミュレーションが可能となる。

第２の実施形態．
図２は、本発明の第２の実施形態に係る電源ノイズ解析装置の消費電流解析装置２０１及び消費電流合成装置２１１の構成を示すブロック図である。図２の消費電流解析装置２０１及び消費電流合成装置２１１は、図１の消費電流解析装置１１１及び消費電流合成装置１２１の代わりに設けられ、電源モデル生成装置１０１及び電源電圧解析装置１３１は図１の場合と同様である。

第１の実施形態では、消費電流合成器１２２は、各回路ブロックの消費電流データをそのまま加算し、また、同一の回路ブロックが複数個存在する場合は、１つ分の消費電流を必要な回路ブロック数で乗じていた。従って、各回路ブロックが同時に動作したときの全体消費電流を求めたことになる。しかしながら、実際の回路動作においては各回路ブロックの動作タイミングは異なる。図５は、本発明の第２の実施形態に係る電源ノイズ解析装置において、複数の回路ブロックの動作タイミングが異なる場合の各回路ブロックの消費電流データの例を示すグラフである。図５は、１０個の同じ回路ブロックの消費電流データを示す。各回路ブロックは同じ動作をするので同じ波形を有するが、それらの動作タイミングは異なる。図６は、図５の消費電流データから得られる全体消費電流データを示すグラフである。図６の実線は、第１の実施形態において全体消費電流データを生成する場合と同様に、図５の実線を１０倍した結果を示す。一方、図６の点線は、図５の１０個の消費電流データを加算した結果を示す。図６からわかるように、第１の実施形態の消費電流合成器１２２で得られる全体消費電流データでは、実際の全体消費電流データよりも変動が大きくなることがある。言い換えると、実際の全体消費電流データは、第１の実施形態の消費電流合成器１２２で得られる全体消費電流データよりも平坦になるはずである。第１の実施形態では、実際よりも大きな全体消費電流を想定していることにより、悲観的な電源ノイズ解析になっているといえる。従って、より正確に全体消費電流を計算できる電源ノイズ解析装置を提供することが望ましい。

消費電流解析装置２０１は、図１の消費電流解析装置１１１の部分回路選択器１１３に代えて部分回路選択器２０２を備え、その他の構成要素は図１の消費電流解析装置１１１と同様に構成される。部分回路選択器２０２は、図１の部分回路選択器１１３と同様に全体回路レイアウトデータから部分回路レイアウトデータを生成する、すなわち、集積回路に含まれる複数の回路ブロックのうちのいずれか１つを選択し、選択された回路ブロックに対応する部分回路レイアウトデータを生成し、部分回路選択器２０２は、さらに、選択された回路ブロックを消費電流合成装置２１１に通知する。

消費電流合成装置２１１は、動作タイミング解析器２１２、消費電流合成器２１４、及び記憶装置２１３，１２３を含む。

動作タイミング解析器２１２は、選択された回路ブロックについて、ＳＴＡ（static timing analysis）などのツールを用いて当該回路ブロックが電流を実質的に消費する期間及び実質的に消費しない期間を示す動作タイミングを示す動作タイミングデータを生成し、動作タイミングデータを記憶装置２１３に格納する。動作タイミング解析器２１２は、複数の回路ブロックのそれぞれについて動作タイミングデータを生成する。

消費電流合成器２１４は、記憶装置２１３に格納された動作タイミングデータに基づいて、回路ブロックのそれぞれが電流を実質的に消費する期間のみにおいて、記憶装置１１８に格納された当該回路ブロックの消費電流データを加算して全体消費電流データを生成し、全体消費電流データを記憶装置１２３に格納する。記憶装置１２３に格納された全体消費電流データは電源電圧解析装置１３１へ送られ、以後の処理は第１の実施形態と同様である。

本実施形態の電源ノイズ解析装置により得られた全体消費電流データを使用すると、電源ノイズを含む電源電圧データをより正確に取得することができる。

第３の実施形態．
図３は、本発明の第３の実施形態に係る電源ノイズ解析装置の構成を示すブロック図である。本実施形態の電源ノイズ解析装置は、図１の消費電流解析装置１１１及び電源電圧解析装置１３１に代えて消費電流解析装置３０１及び電源電圧解析装置３１１を備え、電源モデル生成装置１０１及び消費電流合成装置１２１は図１の場合と同様である。

第１及び第２の実施形態の電源ノイズ解析装置では、消費電流解析装置１１１で消費電流データを生成する際に電源ノイズを考慮していない。集積回路内のあるノードで電流を消費するとき、電流はプリント回路基板上の電源回路から供給され、プリント回路基板及びパッケージ及びダイにおける各電源配線を通過して該ノードに到達する。このとき、該ノードの電源電圧は、各電源配線の抵抗成分や容量成分や誘導成分により変動する。電源電圧が変動すれば消費電流も変動するはずだが、第１及び第２の実施形態の電源ノイズ解析装置では理想電源を用いているので、この変動を再現できていない。従って、第３の実施形態の電源ノイズ解析装置においては、電源電圧の変動が消費電流に与える影響を考慮して、より精度の高い電源ノイズ解析を可能にする。

消費電流解析装置３０１は、図１の消費電流解析装置１１１の構成に加えて、追加の電流解析器３０２、記憶装置３０３、及びスイッチ３０４を含む。電源電圧解析装置３１１は、電圧解析器３１２及び記憶装置３１３，３１４を含む。

消費電流解析装置３０１のスイッチ３０４は、最初に、記憶装置１１８に接続されている。消費電流解析装置３０１の消費電流解析器１１７は、まず、第１の実施形態と同様に電源ノイズを含まない理想電源を想定して消費電流データを生成し、その後、電源電圧解析装置３１１の電圧解析器３１２は、第１の実施形態と同様に電源電圧データを生成し、電源電圧データを記憶装置３１３に格納する。

次いで、電圧解析器３１２は、スイッチ３０４を記憶装置３０３に接続する。消費電流解析装置３０１の電流解析器３０２は、記憶装置１１６に格納されたトランジスタモデルデータ及び記憶装置３１３に格納された電源電圧データ（電源ノイズを含む電源電圧データ）に基づいて、電源ノイズを含む電源電圧を各回路ブロックに印加したときの当該回路ブロックの消費電流を示す第２消費電流データを生成し、第２消費電流データを記憶装置３０３に格納する。第２消費電流データは、電源ノイズによる変動を含む電源電圧を各回路ブロックに印加することを想定して得られた消費電流を示すので、第１の実施形態の場合よりも正確な消費電流データである。その後、消費電流合成器１２２は、記憶装置３０３に格納された各回路ブロックの第２消費電流データを合成して全体消費電流データを生成し、電圧解析器３１２は、ＤＩＥ電源モデルデータ内の適切なノードに全体消費電流データ（第２消費電流データから合成された全体消費電流データ）で表される電流を印加したときの、電源モデルデータにおける所望のノードの電圧を示す第２電源電圧データを生成し、第２電源電圧データを記憶装置３１４に格納する。

さらに、第２電源電圧データを使用して、再度同じ処理を繰り返してもよい。この繰り返しを必要な回数行って、より精度の高い電源電圧データを得ることができる。

また、第２及び第３の実施形態を組み合わせてもよい。

第４の実施形態．
図４は、本発明の第４の実施形態に係る電源ノイズ解析方法を実施するコンピュータ４００の構成を示すブロック図である。コンピュータ４００は、バス４０７で互いに接続された、ＣＰＵ４０２、ＲＡＭ４０３、ＨＤＤ４０４、入力装置４０５、及び出力装置４０６を備える。第１〜第３の実施形態の電源ノイズ解析装置における電源モデル生成装置１０１、消費電流解析装置１１１、消費電流合成装置１２１、及び電源電圧解析装置１３１などの構成要素は、ＣＰＵ４０２によって実行されるプログラムとして実施されてもよく、このとき、図１〜図３に示す各記憶装置は、ＲＡＭ４０３上又はＨＤＤ４０４上に構成されてもよい。入力装置４０５は、電源ノイズを解析する対象である集積回路に関するパラメータ等を入力するために使用される。出力装置４０６は、解析結果を表示するディスプレイ、又は解析結果を読み出すためのリムーバブル記憶装置などであってもよい。

第１の実施形態によれば、消費電流を回路ブロック毎の解析で求めているので、電源ノイズ解析に要する時間を短縮することができる。特に、複数の同一の回路ブロックが存在する場合は、消費電流を求める際に同一の回路ブロックのうちの１つのみを解析するので、時間短縮の効果が大きい。さらに、得られた電源ノイズを用いて回路シミュレーションをする際には、ノイズ源となる回路を解析対象外にできるので、シミュレーション時間を短縮することができる。

第２の実施形態によれば、複数の回路ブロックがそれぞれ動作するときの動作タイミングを全体消費電流データに反映するので、電源ノイズ解析の精度を向上することができる。

第３の実施形態によれば、電源ノイズを考慮して消費電流データを求めるので、電源ノイズ解析の精度を向上することができる。

本発明の電源ノイズ解析装置及び電源ノイズ解析方法は、例えば、同時スイッチングノイズの解析に適用可能である。

１０１…電源モデル生成装置、
１１１，２０１，３０１…消費電流解析装置、
１２１，２１１…消費電流合成装置、
１３１，３１１…電源電圧解析装置、
１０２，１０４，１０５，１０７，１０８，１１０，１１２，１１４，１１６，１１８，１２３，１３３，２１３，１２３，３０３，３１３，３１４…記憶装置、
１０３…ＰＣＢ電源モデル抽出器、
１０６…ＰＫＧ電源モデル抽出器、
１０９…ＤＩＥ電源モデル抽出器、
１１３，２０２…部分回路選択器、
１１５…回路モデル抽出器、
１１７，３０２…電流解析器、
１２２，２１４…消費電流合成器、
１３２，３１２…電圧解析器、
２１２…動作タイミング解析器、
３０４…スイッチ、
４０１…コンピュータ、
４０２…ＣＰＵ、
４０３…ＲＡＭ、
４０４…ＨＤＤ、
４０５…入力装置、
４０６…出力装置、
４０７…バス。

特許第４５３９３７６号公報 特開２００６−０３１５１０号公報 特開２００９−１４０２１６号公報 特開２０１０−１１３４３７号公報 特開２０１１−２２６９４号公報

Claims (6)

1. 複数の回路ブロックを含む半導体集積回路の電源ノイズ解析装置において
   上記半導体集積回路の電源配線のモデルを示す電源モデルを生成する手段と、
   上記回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの第１消費電流を計算する手段と、
   上記各回路ブロックの第１消費電流を合成して上記半導体集積回路の第１全体消費電流を計算する手段と、
   上記電源モデルに対して上記第１全体消費電流を印加したときの上記半導体集積回路の第１電源電圧を計算する手段とを含むことを特徴とする、半導体集積回路の電源ノイズ解析装置。
2. 上記各回路ブロックの第１消費電流を合成して上記半導体集積回路の第１全体消費電流を計算する手段は、
   上記複数の回路ブロックのそれぞれについて、当該回路ブロックが電流を実質的に消費する期間及び実質的に消費しない期間を示す動作タイミングを取得する手段と、
   上記回路ブロックのそれぞれが電流を実質的に消費する期間のみにおいて当該回路ブロックの第１消費電流を加算して、上記半導体集積回路の第１全体消費電流を計算する手段とを含むことを特徴とする、請求項１記載の半導体集積回路の電源ノイズ解析装置。
3. 上記回路ブロックのそれぞれについて、上記第１電源電圧を印加したときの第２消費電流を計算する手段と、
   上記各回路ブロックの第２消費電流を合成して上記半導体集積回路の第２全体消費電流を計算する手段と、
   上記電源モデルに対して上記第２全体消費電流を印加したときの上記半導体集積回路の第２電源電圧を計算する手段とをさらに含むことを特徴とする、請求項１又は２記載の半導体集積回路の電源ノイズ解析装置。
4. 複数の回路ブロックを含む半導体集積回路の電源ノイズ解析方法において
   上記半導体集積回路の電源配線のモデルを示す電源モデルを生成するステップと、
   上記回路ブロックのそれぞれについて、予め決められた電源電圧を印加したときの第１消費電流を計算するステップと、
   上記各回路ブロックの第１消費電流を合成して上記半導体集積回路の第１全体消費電流を計算するステップと、
   上記電源モデルに対して上記第１全体消費電流を印加したときの上記半導体集積回路の第１電源電圧を計算するステップとを含むことを特徴とする、半導体集積回路の電源ノイズ解析方法。
5. 上記各回路ブロックの第１消費電流を合成して上記半導体集積回路の第１全体消費電流を計算するステップは、
   上記複数の回路ブロックのそれぞれについて、当該回路ブロックが電流を実質的に消費する期間及び実質的に消費しない期間を示す動作タイミングを取得するステップと、
   上記回路ブロックのそれぞれが電流を実質的に消費する期間のみにおいて当該回路ブロックの第１消費電流を加算して、上記半導体集積回路の第１全体消費電流を計算するステップとを含むことを特徴とする、請求項４記載の半導体集積回路の電源ノイズ解析方法。
6. 上記回路ブロックのそれぞれについて、上記第１電源電圧を印加したときの第２消費電流を計算するステップと、
   上記各回路ブロックの第２消費電流を合成して上記半導体集積回路の第２全体消費電流を計算するステップと、
   上記電源モデルに対して上記第２全体消費電流を印加したときの上記半導体集積回路の第２電源電圧を計算するステップとをさらに含むことを特徴とする、請求項４又は５記載の半導体集積回路の電源ノイズ解析方法。

Images