JP2006244325A - 伝送信号波形解析方法及びプログラム - Google Patents
伝送信号波形解析方法及びプログラム Download PDFInfo
- Publication number
- JP2006244325A JP2006244325A JP2005061747A JP2005061747A JP2006244325A JP 2006244325 A JP2006244325 A JP 2006244325A JP 2005061747 A JP2005061747 A JP 2005061747A JP 2005061747 A JP2005061747 A JP 2005061747A JP 2006244325 A JP2006244325 A JP 2006244325A
- Authority
- JP
- Japan
- Prior art keywords
- transmission signal
- power supply
- signal waveform
- analysis
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】全工程を電源ノイズ解析工程S1と伝送信号波形解析工程S2に分ける。電源ノイズ解析工程S1では、DIE、PKG、PCB各部のレイアウト情報10〜12を用いてDIE、PKG、PCB各部の電源ノイズ波形16〜18を算出する。伝送信号波形解析工程S2では、DIE、PKG、PCB各部のレイアウト情報10〜12から着目信号と電源ノイズの流入経路のみをモデル化した伝送信号波形解析用モデル19を作成し、伝送信号波形解析用モデル19にDIE、PKG、PCB各部の電源ノイズ波形16〜18を挿入して回路解析シミュレーションを行い、伝送信号波形品質劣化量20と伝送信号遅延変動量21を算出する。
【選択図】 図1
Description
11…PKGレイアウト情報
12…PCBレイアウト情報
13…電源ノイズ解析用DIEモデル
14…電源ノイズ解析用PKGモデル
15…電源ノイズ解析用PCBモデル
16…DIE部電源ノイズ波形
17…PKG部電源ノイズ波形
18…PCB部電源ノイズ波形
19…伝送信号波形解析用モデル
20…伝送信号波形品質劣化量情報
21…伝送信号遅延変動量
200…CPU
201…DRAM
202…入力手段
203…表示手段
204…HDD
205…伝送信号波形解析プログラム
206…電源ノイズ解析用DIEモデル作成プログラム
207…電源ノイズ解析用PKGモデル作成プログラム
208…電源ノイズ解析用PCBモデル作成プログラム
209…回路解析シミュレータ(回路解析プログラム)
210…伝送信号波形解析用モデル作成プログラム
Claims (5)
- プリント基板上の半導体装置から出力されて前記プリント基板上を伝送する伝送信号の波形解析を行う伝送信号波形解析方法であって、
電源ノイズ波形をシミュレーションにより抽出する電源ノイズ解析工程と、
着目信号及び電源ノイズ流入経路のみをモデル化した伝送信号波形解析用モデルに前記電源ノイズ波形を挿入してシミュレーションにより伝送信号波形解析を行う伝送信号波形解析工程を含む
ことを特徴とする伝送信号波形解析方法。 - 前記電源ノイズ解析工程は、
前記半導体装置のダイ、前記半導体装置のパッケージ、前記プリント基板各部のレイアウト情報から前記半導体装置のダイ、前記半導体装置のパッケージ、前記プリント基板各部の電源ノイズ解析用モデルを作成する工程と、
前記電源ノイズ解析用モデルから前記半導体装置のダイ、前記半導体装置のパッケージ、前記プリント基板各部の電源ノイズ波形を抽出する工程を含む
ことを特徴とする請求項1記載の伝送信号波形解析方法。 - 前記伝送信号波形解析工程での伝送信号波形解析は、伝送信号遅延変動量を算出するものであることを特徴とする請求項1又は2記載の伝送信号波形解析方法。
- 前記半導体装置の出力回路に対する入力信号の遷移タイミングを電源ノイズ波形に対してスイープさせて複数回の解析を実行することにより、前記伝送信号遅延変動量の最悪値を算出する工程を含むことを特徴とする請求項3記載の伝送信号波形解析方法。
- プリント基板上の半導体装置から出力されて前記プリント基板上を伝送する伝送信号の波形解析をコンピュータに実行させる伝送信号波形解析プログラムであって、
電源ノイズ波形を抽出する電源ノイズ解析工程と、着目信号及び電源ノイズ流入経路のみをモデル化した伝送信号波形解析用モデルに前記電源ノイズ波形を挿入して伝送信号波形解析を行う伝送信号波形解析工程を前記コンピュータに実行させることを特徴とする伝送信号波形解析プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061747A JP4539376B2 (ja) | 2005-03-07 | 2005-03-07 | 伝送信号波形解析方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061747A JP4539376B2 (ja) | 2005-03-07 | 2005-03-07 | 伝送信号波形解析方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006244325A true JP2006244325A (ja) | 2006-09-14 |
JP4539376B2 JP4539376B2 (ja) | 2010-09-08 |
Family
ID=37050661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061747A Expired - Fee Related JP4539376B2 (ja) | 2005-03-07 | 2005-03-07 | 伝送信号波形解析方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539376B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008152711A (ja) * | 2006-12-20 | 2008-07-03 | Nec Corp | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム |
WO2010050188A1 (ja) * | 2008-10-27 | 2010-05-06 | 日本電気株式会社 | 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム |
KR101003815B1 (ko) * | 2008-05-27 | 2010-12-28 | 후지쯔 가부시끼가이샤 | 전송 지연 해석 장치, 전송 지연 해석 프로그램을 기록한 기록매체, 전송 지연 해석 방법 |
US10901017B2 (en) * | 2017-08-09 | 2021-01-26 | Nvidia Corporation | Systematic methodology to remove reflections from I/O measurements |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035984A (ja) * | 1998-05-14 | 2000-02-02 | Fujitsu Ltd | ノイズチェック方法および装置 |
JP2002009244A (ja) * | 2000-06-21 | 2002-01-11 | Hitachi Ltd | 半導体集積回路および半導体集積回路の設計方法 |
JP2002270695A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
JP2005004268A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
-
2005
- 2005-03-07 JP JP2005061747A patent/JP4539376B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035984A (ja) * | 1998-05-14 | 2000-02-02 | Fujitsu Ltd | ノイズチェック方法および装置 |
JP2002009244A (ja) * | 2000-06-21 | 2002-01-11 | Hitachi Ltd | 半導体集積回路および半導体集積回路の設計方法 |
JP2002270695A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
JP2005004268A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008152711A (ja) * | 2006-12-20 | 2008-07-03 | Nec Corp | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム |
KR101003815B1 (ko) * | 2008-05-27 | 2010-12-28 | 후지쯔 가부시끼가이샤 | 전송 지연 해석 장치, 전송 지연 해석 프로그램을 기록한 기록매체, 전송 지연 해석 방법 |
US7954076B2 (en) | 2008-05-27 | 2011-05-31 | Fujitsu Limited | Transmission delay analyzing apparatus, medium recording transmission delay analyzing program, and transmission delay analyzing method |
WO2010050188A1 (ja) * | 2008-10-27 | 2010-05-06 | 日本電気株式会社 | 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム |
US8341579B2 (en) | 2008-10-27 | 2012-12-25 | Nec Corporation | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits |
JP5429889B2 (ja) * | 2008-10-27 | 2014-02-26 | 日本電気株式会社 | 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム |
US10901017B2 (en) * | 2017-08-09 | 2021-01-26 | Nvidia Corporation | Systematic methodology to remove reflections from I/O measurements |
Also Published As
Publication number | Publication date |
---|---|
JP4539376B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7073140B1 (en) | Method and system for performing crosstalk analysis | |
US6253359B1 (en) | Method for analyzing circuit delays caused by capacitive coupling in digital circuits | |
US8205177B2 (en) | Non-linear receiver model for gate-level delay calculation | |
JP2009230694A (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
CN104981805A (zh) | 自动时钟树布线规则生成 | |
JP2009217622A (ja) | 電子回路基板の電源雑音解析装置と方法並びにプログラム | |
JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
JP2008041097A (ja) | ゲートレベルでの動的シミュレーション方法及び装置 | |
US6687889B1 (en) | Method and apparatus for hierarchical clock tree analysis | |
JP4325274B2 (ja) | 半導体装置モデル作成方法及び装置 | |
KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
JP4320220B2 (ja) | 電源ノイズ解析方法 | |
JP2004185374A (ja) | クロストークチェック方法 | |
US8091052B2 (en) | Optimization of post-layout arrays of cells for accelerated transistor level simulation | |
JP5151712B2 (ja) | ノイズ解析装置 | |
JP5040463B2 (ja) | クロストークノイズ解析方法 | |
Steinecke et al. | EMI modeling and simulation in the IC design process | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
JP4199598B2 (ja) | 電子機器のemiノイズ解析方法 | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
JP2009140216A (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
JP5402356B2 (ja) | 電源ノイズ解析方法及び電源ノイズ解析プログラム | |
JP2008123458A (ja) | 半導体集積回路の設計方法 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4539376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |