JP2005520325A - 多段セルの磁気抵抗効果型ランダムアクセスメモリ - Google Patents

Abstract

各セルが他のセルと独立に書き込まれ読み取られる複数のメモリセルを有する多状態の磁気抵抗効果型ランダムアクセスメモリユニット（ＭＲＡＭ）。複数のメモリセルは、固着磁性層としての記録層と非固着層としての読取り層とを備える。非固着層は、固着層よりも高いキュリー温度を有する。個別のセル中の固着層がそのキュリー温度近くまで加熱され、ビット線電流およびワード線電流を使用して記録層の磁化ベクトルを読取り層の磁化ベクトルに対して複数の角度で配列させる。

Description

本発明は、多状態のＭＲＡＭ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：磁気抵抗効果型ランダムアクセスメモリ）に関し、特に熱支援技術によってデータを書き込み、角度依存の磁気抵抗効果を使用してデータを読み取るＭＲＡＭに関する。

ＭＲＡＭの記憶容量は、各セルのサイズを縮小することにより、または１つのセルに記憶される状態数を増大させることによって増大させることができる。

最近では、３レベルおよび６状態の多レベルのＭＲＡＭが、Ｗｏｎ−Ｃｈｅｏｌ Ｊｅｏｎｇ他による論文「Ｔｈｒｅｅ−ｌｅｖｅｌ，ｓｉｘ ｓｔａｔｅ ｍｕｌｔｉ−ｌｅｖｅｌ ｍａｇｎｅｔｏ−ｒｅｇｉｓｔｉｖｅ ＲＡＭ（ＭＲＡＭ）、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８５、Ｎｏ．８、４７８２、１９９９年」に開示されている。

しかし、この３レベルおよび６状態の構造では、セルに独立に書き込むのが難しい。従来技術のＭＲＡＭにおいては、セルの半選択書込みが、セルの低い保磁力のために他の非選択セルに影響を与える。

メモリセルを有する別の多状態ＭＲＡＭ構造が、米国特許第６１６９６８９号（Ｎａｊｉ）に開示されている。ＭＲＡＭセル構造中の自由な強磁性層が、記録層として使用されている。しかし、この自由な強磁性層は、低い異方性エネルギを有する。したがって、セルサイズを縮小してこのＭＲＡＭの記憶容量を増大させるにつれて、熱エネルギのために、このＭＲＡＭが不安定になってしまう。

最近では、ＣＰＷ（Ｃｕｒｉｅ Ｐｏｉｎｔ ｗｒｉｔｔｅｎ：キュリー温度書込み）ＭＲＡＭが、Ｒ．Ｓ．Ｂｅｅｃｈ他による論文「Ｃｕｒｉｅ ｐｏｉｎｔ ｗｒｉｔｔｅｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｍｅｍｏｒｙ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８７、Ｎｏ．９、６４０３〜６４０５、２０００年」に記載されているようにＭＲＡＭの安定性を改善するために提案されている。この論文では、２状態のキュリー温度書込み構造が論じられている。この構造では、固着層が、記憶層である。この固着層は、ソフトな非固着層に比べて高い異方性を有している。情報を記憶するためにこの固着層を使用することによって、熱安定性が改善され、熱不安定性が制限ファクタになる前までセルサイズを縮小することができるようになる。

この提案のＣＰＷ ＭＲＡＭの１つの欠点は、このＭＲＡＭ構造においては、個別のセルを加熱して書き込むことが難しいことである。従来技術のＣＰＷ ＭＲＡＭでは、このセルをそのキュリー温度に至るまで加熱するとき、個別のセルを選択できないようになっている。センス線およびワード線を流れる電流が、セルを加熱する。しかし、電流がセンス線およびワード線を流れるときに、この電流はまた隣接したセルも加熱し、これらのセルにも磁界を誘導する。

したがって、本発明の一目的は、独立に書き込み、読み取ることができる多状態のＭＲＡＭセルを提供することである。

本発明のさらなる目的は、熱的に安定な改善された新しい多状態のＭＲＡＭを提供することである。

本発明はこれだけに限定される必要はなく、すなわち実際には最も広いものであるが、一形態において、本発明は、
基板と、
前記基板上に形成された複数のメモリセルと、
前記複数のメモリセルと電気的に接触したビット線およびワード線とを備え、
前記複数のメモリセルのそれぞれが、第１の磁性層、第２の磁性層、および非磁性スペース層を備え、
前記複数のメモリセル中の個別のセルに隣接した加熱要素が、前記セルの前記第１の磁性層を他のセルとは独立にそのキュリー温度近くまで加熱し、
前記第１の磁性層の磁化ベクトルが、ビット線およびワード線に流れる電流が生成する磁界にそろえられる
多状態の磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニットに在る。

本発明の好ましい実施形態では、複数のメモリセルは、磁気トンネル接合セル（ＭＴＪ）、またはスピンバルブ（ＳＶ）セルもしくは擬似スピンバルブ（ＰＳＶ）セルを含めて複数のスタック型セルである。

本発明のさらなる態様においては、複数のメモリセルと、前記複数のメモリセルと電気的に接触したビット線およびワード線と、前記複数のメモリセル中の個別のセルに隣接した加熱要素を備える磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニットにデータを書き込む方法が提供されており、本方法は、
前記個別のセル中の第１の磁性層の温度を他のセルとは独立にキュリー温度近くまで上昇させ、それによって前記層の保磁力を低下させるステップと、
前記ビット線および前記ワード線に電流を流すことによって前記個別のセルの前記第１の磁性層中の磁化状態を書き込むステップを含み、
前記ビット線および前記ワード線中の電流が協力的に作用して前記第１の磁性層中の磁化ベクトルを前記電流が生成する磁界にそろえる。

本発明の他の態様においては、複数のメモリセルと、前記複数のメモリセルと電気的に接触したビット線およびワード線と、前記複数のメモリセル中の個別のセルに隣接した加熱要素を備える磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニットにおいて読取り動作を実施する方法が提供され、本方法は、
前記ビット線および前記ワード線を介して電流を流すステップと、
前記第１の磁性層の磁化状態を決定するステップ（ここで、前記第１の磁性層の抵抗状態が、前記第１の磁性層の磁化ベクトルと第２の磁性層の磁化ベクトルとの間の相対的な角度に依存している）と、
前記抵抗状態が、このＭＲＡＭの磁化状態を表すステップと、
前記メモリセル中に記憶される前記磁化状態によって表されるデータを読み取るステップとを含む。

ここで図面を参照すると、図１には、従来技術に関する、２状態のＭＲＡＭユニットの磁化を示す概略図が全般的に示されている。このＭＲＡＭ中のセルの固着層は、その磁化が一方向に固定されたハードな磁性層である。自由層は、その磁化方向を変更することができるソフトな非固着磁性層である。ビット電流およびワード電流（図示せず）によって一般に誘導される外部フィールドが加えられ、この外部フィールドは、この自由層の磁化を一方向に設定することができる。この自由層の磁化方向が、その固着層の磁化方向に平行であるとき、このセル抵抗Ｒは低くなる。この自由層の磁化が、その固着層の磁化に反平行、または方向がそろっていないときは、このセルの抵抗は高くなる。この２つの層の抵抗の相対的な変化をΔＲで表す。この低抵抗および高抵抗は、ＭＲＡＭの読取り動作および書込み動作における２つの異なる状態を表すことができる。

図２には、４状態のＭＲＡＭ構造の磁化についての実施形態が示されている。磁化すべきメモリセル（図示せず）は、ＳＶメモリセル、ＰＳＶメモリセル、またはＭＴＪメモリセルを含むことができる。記録層は、ＣｏＦｅ／ＩｒＭｎや、ＴｂＦｅＣｏ、ＤｙＦｅＣｏ、ＣｏＣｒＰｔなどハードな磁性層などの固着層である。読取り層は、ソフトな磁性層、またはハードな磁性層すなわち固着磁性層である。記録層の高い異方性エネルギのために、記録層の磁化ベクトルは、読取り層の磁化ベクトルに対して複数の角度をもつように設定することができる。図２に示す実施形態では、磁化ベクトルが設定される４つの異なる角度が示されている。読取り層の磁化ベクトルに対する記録層の磁化ベクトルの角度は、それぞれａｒｃｃｏｓ（１）、ａｒｃｃｏｓ（１／３）、ａｒｃｃｏｓ（−１／３）およびａｒｃｃｏｓ（−１）によって表される。生成されるセル抵抗Ｒは、記録層中の磁化ベクトルと読取り層中の磁化ベクトルとの間の角度に依存している。図２に示すように、記録層の磁化ベクトルが、読取り層の磁化ベクトルと平行、すなわちそろっているときには、セル抵抗は、Ｒ_０にあり、実質的にゼロである。したがって、磁気抵抗はセル抵抗の変化分、ΔＲによって示される。したがって、４つの抵抗状態は、おおよそＲ_０、Ｒ_０＋ΔＲ／３、Ｒ_０＋２ΔＲ／３、およびＲ_０＋ΔＲとして算出することができ、これらはＭＲＡＭの読取り動作における４状態を表している。

読取り動作中に記録層の磁化状態を検出するには２つの方法がある。一方法では、読取り層の磁化状態は変更されない。したがって、検出された抵抗は、これら４つの状態についてそれぞれほぼＲ_０、Ｒ_０＋ΔＲ／３、Ｒ_０＋２ΔＲ／３、およびＲ_０＋ΔＲとなる。好ましい方法では、読取り層の磁化は、読取り中にワード線電流によって誘導される磁界によって初期状態から初期状態と反平行、または方向がそろっていない状態に変更される。したがって、読取り層は、磁化ベクトルを外部磁界にそろえることが可能なソフトな磁性層であることが好ましい。したがって、磁化ベクトルの配列が、初期状態から変更されるにつれて、それによって、セルの抵抗は初期状態Ｒ_０、Ｒ_０＋ΔＲ／３、Ｒ_０＋２ΔＲ／３、およびＲ_０＋ΔＲから、それぞれＲ_０＋ΔＲ、Ｒ_０＋２ΔＲ／３、Ｒ_０＋ΔＲ／３、およびＲ_０に変更される。本実施形態では、セル抵抗の変化量は、これらの４状態についてそれぞれΔＲ、＋ΔＲ／３、−ΔＲ／３、および−ΔＲである。

第１の方法では、隣接する状態の間の信号レベルはΔＲ／３である。しかし、第２の方法では、隣接する状態の間の信号レベルは２ΔＲ／３である。明らかなように、信号対雑音比（ＳＮＲ）は、第２の方法において大きくすることができ、したがって、信号対雑音比が十分に大きい場合には、より多くの状態を取得することができる。セル当たり所与の任意のＮ状態のＭＲＡＭでは、自由層と記録層の間のｉ番目の状態（ｉ＝０〜Ｎ−１）の磁化角度は、式ａｒｃｃｏｓ（１−［２＊ｉ／（Ｎ−１）］）に従って設定することができる。

これらの４状態が図７に図示されており、この図は、４状態のＭＴＪ ＭＲＡＭセルのＭＲ−Ｈ曲線を示している。このセルにおいては、読取り層は自由層であり、記録層は固着層である。この記録層はａｒｃｃｏｓ（１）、ａｒｃｃｏｓ（１／３）、ａｒｃｃｏｓ（−１／３）、およびａｒｃｃｏｓ（−１）になるように設定される。４状態が残留状態の形で得られることが図７から明らかである。

次に図３Ａ〜図３Ｄを参照すると、本発明に係る、多状態のＳＶおよびＰＳＶのＭＲＡＭユニットにおける磁化状態の書込み動作についての一実施形態が示されている。

図３Ａには、メモリセル１、ビット線２、およびワード線３が示されている。メモリセル１は、ビット線２に沿って存在する電流１５によって加熱される。典型的なＭＲＡＭユニットでは、メモリセル１は、ＭＲＡＭユニットの基板（図示せず）上に形成される。ビット線２およびワード線３は、やはり基板上に形成される電気的な導電層である。

図３Ｂは、ＰＳＶ ＭＲＡＭメモリセル１の構成の概略図である。このＰＳＶセルは、記録層１１（厚いＣｏＦｅなど比較的ハードな磁性層）、非磁性スペース層１２（Ｃｕなど）、読取り層１３（薄いＣｏＦｅ、ＮｉＦｅなどソフトな磁性層）、およびキャップ層１４（Ｔａなど）を備える。

図３Ｃには、ＳＶ ＭＲＡＭセルの構成が示されている。このＳＶセルは、バッファ層４（Ｔａなど）、シード層５（ＮｉＦｅなど）、反強磁性（ＡＦＭ）層６（ＩｒＭｎ、ＦｅＭｎなど）、固着層７（ＣｏＦｅなど）、非強磁性スペース層８（Ｃｕなど）、自由層９（ＣｏＦｅ／ＮｉＦｅなど）、およびキャップ層１０（Ｔａなど）を備える。

図３Ａを参照すると、動作中に、セル１は、セルに電流１５を流すことによって加熱される。記録層の温度がそのキュリー温度に近づくと、その記録層の保磁力は低下してゼロに近くなる。電流１５によって誘導される小さな磁界が記録層の磁化を変化させる。加熱されたセルの温度が室温にまで下がった後、記録層の磁化ベクトルは設定された方向に保持される。記録層は、固着磁性層であり、読取り層は、ソフトな磁性層、または記録固着層よりも高いキュリー温度を有する固着層である。

次に図３Ｄを参照すると、セル１への書込みプロセスの一実施形態が示されている。セル１が加熱された後、セルの保磁力は、図３Ａを参照して説明したように低下する。ビット線２およびワード線３に沿ってそれぞれ流される電流１６および電流１７が、磁界を誘導し、記録層の磁化ベクトルを変化させる。当業者には知られているように、磁化ベクトルの変化の程度は、流される電流量および誘導される磁界の大きさに依存する。

さらなる実施形態では、多状態のＳＶおよびＰＳＶのＭＲＡＭ構造について図４Ａに示すように、加熱要素１８がセル１の下側に設けられる。セルを独立に加熱するには、加熱要素１８は、セルの下側または上側に配置される。電圧がビット線２及びワード線３の間に印加されると、電流１９が要素１８を加熱し、この要素が次にこのセルを加熱することになる。

図４Ｂには、セルが加熱要素１８によって加熱された後に、ビット線２に沿って電流２０を、且つワード線３に沿って電流２１を流すことによるセルの書込み動作が示されている。ビット線２およびワード線３に沿った電流２０および２１が磁界を誘導し、この磁界を使用して記録層の磁化ベクトルを設定する。このＭＲＡＭユニットがアレイ中に形成されるとき、加熱要素１８が、シャント効果のために他のセルをも部分的に加熱する可能性がある。当業者には知られているように、このシャント効果を抑制するために、ダイオード、ＦＥＴトランジスタ、ＣＭＯＳトランジスタ、または他の非線形要素（ＮＬＥ）をこの加熱要素と共に集積化することができる。

次に図５Ａ〜図５Ｃを参照すると、図３のＳＶ構造およびＰＳＶ構造と同様にして多状態のＭＴＪ ＭＲＡＭ構造２３が示されている。図５Ａでは、このＭＴＪ ＭＲＡＭは、ＭＴＪセル２３、ビット線２２、およびワード線２４を備える。初期加熱電流２５が、ビット線２２およびワード線２４によってＭＴＪセル２３に流れる。ＭＴＪセル２３は、以下の層、すなわちバッファ層５４（Ｔａなど）、シード層５５（ＮｉＦｅなど）、反強磁性（ＡＦＭ）層５６（ＩｒＭｎ、ＦｅＭｎなど）、固着層５７（ＣｏＦｅなど）、非強磁性絶縁層５８（ＡｌＯなど）、自由層５９（ＣｏＦｅ／ＮｉＦｅなど）およびキャップ層６０（Ｔａなど）を備える。

ＭＲＡＭ中のＭＴＪセル２３の書込み動作は、前述のＳＶおよびＰＳＶのセルの書込み動作に類似している。図５Ｃは、このセルの書込み動作を示しており、ここでは、セルが初期加熱電流２５によって加熱された後、電流２６、２７が、それぞれビット線２２およびワード線２４に沿って流される。

多状態のＭＴＪ ＭＲＡＭのさらなる実施形態として、図６Ａに、ＭＴＪセル２３および加熱要素２８を流れる電流２９によって加熱されるＭＴＪ ＭＲＡＭ構造が示されている。加熱要素２８は、ツェナーダイオード、ＦＥＴトランジスタ、または他の任意の適切な非線形要素などの非線形要素とすることができる。ツェナーダイオードと共に集積されたＭＴＪセルの等価回路が、図６Ｂに示されている。

図６Ｃに示したように、ツェナーダイオードのＩ−Ｖ曲線が図示されている。この最大加熱電力（Ｐ_ｍａｘ）は、Ｖ_ｄ＊Ｖ_ｂ／Ｒ_ｍ＋Ｖ_ｂ＊Ｖ_ｂ／Ｒ_ｍに等しく、式中、Ｖ_ｄはダイオードに印加される電圧、Ｖ_ｂはセルのブレークダウン電圧、Ｒ_ｍはセル抵抗である。順バイアス状態では、ダイオードの低い電圧降下を使用して読取り中に特定のセルを選択することができる。このツェナーダイオードはまた、書込みの際にセルセレクタとしての機能も果たすことができる。ＭＴＪセルでは、典型的な電圧降下は約０．７ボルトであり、典型的なブレークダウン電圧は約１ボルトである。動作時には、これらの電圧降下からの電力は、この記録層を加熱するのに十分ではないこともある。しかし、逆バイアス状態では、ツェナーダイオードのブレークダウン電圧を４ボルト以上にすることができる。この例では、大きな電圧降下を使用してこのダイオードを加熱することができ、それによって記録層を加熱することができる。このＭＲＡＭの他の選択されていないダイオードは、このブレークダウン電圧より低くバイアスされ、それ故、他の選択されていないセルおよびダイオードを流れるシャント電流は存在しない。したがって、ツェナーダイオードや他のＦＥＴおよびダイオードなどの非線形要素を導入することによって、このセルを加熱中でさえ、シャント効果を十分に抑制することができる。

図６Ｄを参照すると、前述の書込み動作と同様に、ＭＴＪセルの書込み動作が示され、ここでは、セルが加熱要素２８を用いて加熱された後、電流３０、３１が、それぞれビット線２２およびワード線２４に沿って流される。

本発明を好ましい実施形態に関して説明してきたが、添付の特許請求の範囲に定義される本発明の趣旨および範囲を逸脱することなく本発明に対して変更および改善を行うことができることを理解されたい。

２状態のＭＲＡＭ構造の磁化を示す概略図である。 ４状態のＭＲＡＭ構造の磁化を示す概略図である。 本発明の第１の実施形態に係る、セルを流れるビット線に沿った電流によって加熱される多状態の（ＳＶ）および（ＰＳＶ）のＭＲＡＭ構造を示す概略図である。 ＰＳＶ ＭＲＡＭのセルの構成を示す図である。 ＳＶ ＭＲＡＭのセルの構成を示す図である。 本発明の第１の実施形態に係る、セルの加熱後にビット線およびワード線に沿って電流を流すことによるセルの書込みを示す概略図である。 本発明の第２の実施形態に係る、セルの下側にある加熱要素を流れる電流によって加熱される多状態のＳＶおよびＰＳＶのＭＲＡＭ構造を示す概略図である。 図４Ａの加熱要素によってセルが加熱された後にビット線およびワード線に沿って電流を流すことによるセルの書込みを示す概略図である。 本発明の第３の実施形態に係る、ＭＴＪセルを流れる電流によって加熱される多状態の（ＭＴＪ）ＭＲＡＭ構造を示す概略図である。 ＭＴＪセルの詳細構造を示す図である。 本発明の第３の実施形態に係る、セルの加熱後にビット線およびワード線に沿って電流を流すことによるＭＴＪセルの書込みを示す概略図である。 本発明の第４の実施形態に係る、ＭＴＪセルおよび加熱要素を流れる電流によって加熱される、多状態のＭＴＪ ＭＲＡＭ構造を示す概略図である。 図６ＡのＭＴＪセルおよびツェナーダイオードを流れる電流によって加熱される、多状態のＭＴＪ ＭＲＡＭ構造の等価回路を示す概略図である。 ツェナーダイオードのＩ−Ｖ曲線を示す図である。 本発明の第４の実施形態に係る、セルが、加熱要素およびセル自体によって加熱された後にビット線およびワード線に沿って電流を流すことによる、ＭＴＪセルの書込みを示す概略図である。 ４状態のＭＴＪ ＭＲＡＭセルのＭＲ−Ｈ曲線を示す図である。

Claims (26)

1. 基板と、
   前記基板上に形成された複数のメモリセルと、
   前記複数のメモリセルと電気的に接触したビット線およびワード線とを備え、
   前記複数のメモリセルのそれぞれが、第１の磁性層、第２の磁性層、および非磁性スペース層を含み、
   前記複数のメモリセル中の個別のセルに隣接した加熱要素が、前記セルの前記第１の磁性層を他のセルとは独立にそのキュリー温度近くまで加熱し、
   前記第１の磁性層の磁化ベクトルが、前記ビット線およびワード線に流れる電流が生成する磁界にそろえられる、多状態の磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニット。
2. 前記第１の磁性層が、第１のキュリー温度を有し、前記第２の磁性層が前記第１のキュリー温度よりも高い第２のキュリー温度を有する、請求項１に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
3. 前記第１の磁性層が、記録層である、請求項２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
4. 前記第２の磁性層が、読取り層である、請求項２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
5. 前記第２の磁性層が、ソフトな磁性層である、請求項２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
6. 前記第２の磁性層における磁化ベクトルの方向が、読取り動作中に前記ワード線中の前記電流が生成する前記磁界によってその初期の磁化ベクトルと反平行の配列に変更される、請求項２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
7. 前記第１の磁性層における磁化ベクトルが、前記第２の磁性層の磁化ベクトルに対して複数の角度で配列され得る、請求項２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
8. セル当たりＮ状態のＭＲＡＭについての前記第１および第２の磁性層の磁化ベクトル間の前記角度が、ｉ番目の状態（ｉ＝０からＮ−１）について、式
   ａｒｃｃｏｓ（１−［２＊ｉ／（Ｎ−１）］）
   で表される、請求項７に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
9. ４状態のＭＲＡＭにおいて、各状態を表す前記第１および第２の磁性層の磁化ベクトル間の前記角度が、ａｒｃｃｏｓ（１）、ａｒｃｃｏｓ（１／３）、ａｒｃｃｏｓ（−１／３）、およびａｒｃｃｏｓ（−１）である、請求項８に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
10. 前記複数のメモリセルの磁気抵抗が、前記第１および第２の磁性層の磁化ベクトル間の前記角度に依存する、請求項７に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
11. 前記複数のメモリセルが、各セルが個別にアドレス可能であるようにアレイに結合される、請求項１に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
12. 前記複数のメモリセルが、磁気トンネル接合（ＭＴＪ）セル、またはスピンバルブ（ＳＶ）セルもしくは擬似スピンバルブ（ＰＳＶ）セルを含む複数のスタック型セルである、請求項１１に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
13. 前記非磁性スペース層が、ＳＶセルにおける非磁性導電層であり、ＭＴＪセルにおける絶縁トンネル層である、請求項１２に記載の多状態の磁気抵抗効果型ランダムアクセスメモリユニット。
14. 複数のメモリセルと、前記複数のメモリセルと電気的に接触したビット線およびワード線と、前記複数のメモリセル中の個別のセルに隣接した加熱要素とを備える磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニットにデータを書き込む方法であって、
    前記個別のセル中の第１の磁性層の温度を他のセルとは独立にキュリー温度近くまで上昇させ、それによって前記層の保磁力を低下させるステップと、
    前記ビット線および前記ワード線に電流を流すことによって前記個別のセルの前記第１の磁性層中の磁化状態を書き込むステップであって、
    前記ビット線および前記ワード線中の前記電流が協力的に作用して前記第１の磁性層中の磁化ベクトルを前記電流が生成する磁界にそろえるステップとを含む方法。
15. 前記第１の磁性層の温度を上昇させる前記ステップが、前記個別のセルを介して初期電流を流すことによって提供される、請求項１４に記載の方法。
16. 前記初期電流を前記加熱要素に流して前記複数のメモリセル中の他のセルとは独立に前記個別のセルを加熱する、請求項１５に記載の方法。
17. 前記複数のメモリセルが、磁気トンネル接合（ＭＴＪ）セル、またはスピンバルブ（ＳＶ）セルもしくは擬似スピンバルブ（ＰＳＶ）セルを含む複数のスタック型セルである、請求項１４に記載の方法。
18. ＭＴＪメモリセルでは、前記加熱要素が、非線形要素である、請求項１７に記載の方法。
19. 前記非線形要素が、前記ＭＴＪメモリセルの接合に直列に接続された、書込み中に逆バイアス状態のツェナーダイオードによって提供される、請求項１８に記載の方法。
20. 前記ツェナーダイオードが、前記逆バイアス状態にあるときに、セルセレクタとしての機能を果たす、請求項１８に記載の方法。
21. 複数のメモリセルと、前記複数のメモリセルと電気的に接触したビット線およびワード線と、前記複数のメモリセル中の個別のセルに隣接した加熱要素とを備える磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ）ユニットにおいて読取り動作を実施する方法であって、
    前記ビット線に電流を流すステップと、
    前記第１の磁性層の磁化状態を決定するステップと、ここで、前記第１の磁性層の抵抗状態が、前記第１の磁性層の磁化ベクトルと第２の磁性層の磁化ベクトルとの間の相対的な角度に依存しており、
    前記抵抗状態が、前記ＭＲＡＭの磁化状態を表しており、
    前記メモリセル中に記憶される前記磁化状態によって表されるデータを読み取るステップとを含む方法。
22. セル当たりＮ状態のＭＲＡＭについての抵抗が、ｉ番目の状態（ｉ＝０からＮ−１）について、式
    Ｒ_０＋ΔＲ（ｉ／（Ｎ−１））
    で表される、請求項２１に記載の方法。
23. 第２の磁性層中の磁化ベクトルの方向が、前記ワード線を流れる前記電流が生成する磁界によってその初期磁化ベクトルと反平行の配列に変更される、請求項２１に記載の方法。
24. 前記第１の磁性層が記録層であり、前記第２の磁性層が読取り層である、請求項２１に記載の方法。
25. スピンバルブ（ＳＶ）ＭＲＡＭでは、前記電流を前記ビット線に流す、請求項１９に記載の方法。
26. 磁気トンネル接合（ＭＴＪ）セルでは、前記電流を前記ビット線およびワード線に流す、請求項１９に記載の方法。

Images