JP2007525840A - 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 - Google Patents
熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 Download PDFInfo
- Publication number
- JP2007525840A JP2007525840A JP2007500269A JP2007500269A JP2007525840A JP 2007525840 A JP2007525840 A JP 2007525840A JP 2007500269 A JP2007500269 A JP 2007500269A JP 2007500269 A JP2007500269 A JP 2007500269A JP 2007525840 A JP2007525840 A JP 2007525840A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- magnetic
- tunnel junction
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、磁気メモリの分野に関し、特に、電子システムにおけるデータの記憶及び読み出しを可能にする不揮発性ランダムアクセス磁気メモリに関する。詳細には、本発明は、磁気トンネル接合からなる、M−RAMとして知られるランダムアクセス磁気メモリに関する。
本発明は、そのようなメモリに書き込みをする熱磁気的方法にも関する。
M−RAM磁気メモリは、周囲温度で高い磁気抵抗を有する磁気トンネル接合(MTJ)の開発に対する関心を新たにさせた。このようなランダムアクセス磁気メモリによって、以下のような多数の利点が得られる。
−速度(書き込み及び読み出しにかかる時間がわずか数ナノ秒である)、
−不揮発性、
−読み出し及び書き込み中に疲労がないこと、
−電離放射線に対する非感受性。
よって、M−RAM磁気メモリは、容量の電荷状態に基づいた従来の技術を用いるメモリ(DRAM、SRAM、FLASH)に代わり、一般的なメモリとなる可能性が大きい。
その構造により、上記技術は、単純な技術による不揮発性メモリの製造を可能にするが、このメモリ容量には限界がある。素子の数が増えるにつれ信号は徐々に弱くなるので、メモリ素子が各線に沿って直列に接続されていることによって、集積可能性が制限される。
このような磁気トンネル接合MRAMには、US−A−6021065、及び刊行物「Journal of Applied Physics」Vol. 81、1997、3758頁に記載されているような改良がなされており、これを図1に示す。図1に見られるように、各メモリ素子(10)は、CMOSトランジスタ(12)及びMTJトンネル接合(11)の組合せからなっている。このトンネル接合(11)は、少なくとも、「記憶層」と呼ばれる磁性層(20)、薄い絶縁層(21)、及び「基準層」と呼ばれる磁性層(22)を備えている。
刊行物、Y. Saitoらによる「Journal of Magnetism and Magnetic Materials vol.223」(2001)、293頁に記載されているように、単一のトンネル接合を二重のトンネル接合に置換することが可能である。この場合、記憶層は2つの薄い絶縁層に挟まれており、この絶縁層の逆の側には2つの基準層が配置されている。
書き込みモードでは、トランジスタ(12)がブロックされるので、そのトランジスタには電流が流れない。電流パルスは、電力供給線(14)及び線(15)を通る。よって、接合(11)は、互いに垂直な2つの磁界の作用を受ける。一方の磁界は、「自由層」(22)とも呼ばれる記憶層の磁化困難軸に従って印加されて反転磁界を減少させ、他方の磁界は磁化容易軸に従って印加されて磁化を反転させ、これによりメモリ点における書き込みが起こる。
当然、2つの線(14、15)により生成された磁界パルスにより、書き込みプロセス中に記憶層(20)の磁化を切り替えることができる。これらの磁界パルスは、弱く(通常10ミリアンペア未満)短い(通常2〜5ナノ秒)電流パルスを電流線(14、15)に沿って送ることによって生成される。このようなパルスの強さ及びそれらの同期化を調節することにより、上記2つの電流線が交差する地点(選択ポイント)に位置するメモリ点の磁化のみが、2つの導体によって発生する磁界の影響下で切り替えできる。同じ行又は同じ列上に配置されている他のメモリ点(半選択ポイント)は、実際、導体(14、15)の一方のみによって生成される磁界の影響しか受けないので、反転しない。
−第1に、双安定性の機能、つまり、状態「1」及び状態「0」に相当する、メモリ点に明確に規定された2つの状態、
−第2に、同じ行又は同じ列に位置する選択メモリ点と半選択メモリ点との間での書き込み選択性が良いこと、及び
−熱安定性及び時間的安定性が良いこと
を得るために必要である。
このアーキテクチャの限界は、上記メモリ点の構造的機構から明らかにすることができる。
言い換えれば、行及び列を利用した磁界又は導体による上記の選択アーキテクチャは、書き込みの際にアドレッシングエラーを起こしやすい。磁化反転機構を決定づけるのはメモリ点のジオメトリ(形状、ばらつき、欠陥)であるので、メモリ点の寸法が小さくなるにつれ、その反転磁界の分布関数が広くなることが予測されることから、将来的な製品世代においてこの影響は悪化するだけである。
−磁気結晶異方性が大きい場合システムは安定し(時間及び温度に関して)、メモリ点の両状態は明確に規定される。一方、前記メモリ点の磁化を一方の安定状態から他方の安定状態へと反転させるために必要な磁界(書き込み磁界)は極めて大きく、よって書き込みプロセス中に消費される電力が大きい。
−これとは逆に、磁気結晶異方性が小さい場合、書き込みの際に消費される電力は小さいが、熱的及び時間的安定性は保証されない。更に、メモリ点内の磁気構造は磁界におけるサイクルによって複雑且つ多重であるので、メモリ点の2つの安定状態が明確に規定されない。
言い換えれば、低消費電力と熱的及び時間的安定性とを同時に保証することは不可能である。
やはりメモリ点の温度を上げることに基づくが、記憶層にスピン偏極した電流を注入することによって単一の磁界又は磁化の切り替えを利用する別のアドレス指定方法が、仏国特許第2829867号明細書及び同第2829868号明細書に記載されている。
−書き込みを行うメモリ点のみを加熱することによる、書き込みの選択性の実質的な改善、
−周囲温度での強い書き込み磁界を有する材料を利用することによる、書き込み選択性の実質的な改善、
−周囲温度で磁気異方性の高い材料(固有の、又はメモリ点の形状による)を利用することによる、ゼロ磁界での安定性(保磁力)の向上、及び
−周囲温度で高い磁気異方性を有する材料を利用することによる、安定性の限界に影響することなくメモリ点を著しく縮小できること
が挙げられる。
本発明の目的は、メモリ点の特定のジオメトリを選択すること、特に円形のジオメトリを実施することにより、メモリ点の反転磁界を低減して、上述の利点を更に最適化することである。実際、メモリ点をそのような円形のジオメトリとすることに関し、反転磁界を増大させるメモリ点の形状の異方性がゼロであることが示されており、これが本発明の主旨である。結果として、メモリ点の書き込みを生じさせるのに必要な電力を、熱アシスト型書き込み手法により著しく低減することができる。この結果は、特に、可搬式の用途及びSOI技術(シリコンオンインシュレータ)での用途に関して決定的な利点である。
この点に関し、本発明に記載の熱アシスト型書き込み手法又は最適化のいずれも利用せずに、前記US−A−5959880に記載されているような円形のジオメトリを単に利用するだけでは、上述の理由から、低電力消費と熱的及び時間的安定性とを同時に保証できないため、所望の機能を得ることはできない。
−固定された方向の磁化を有する、「トラップ層」と呼ばれる基準磁性層、
−可変の磁化方向を有する、「自由層」と呼ばれる記憶磁性層、及び
−前記自由層と前記トラップ層との間に配置される絶縁層
を備え、
前記記憶層が、少なくとも、軟質磁性層、つまり磁気異方性が小さく、好ましくは10エルステッド未満、典型的には1〜3エルステッドである層と、トラップ層とから形成されており、前記2つの層が接触により磁気的に結合しており、且つ
読み出し又は静止状態にある時のメモリの動作温度が、自由層及びトラップ層のブロック温度、つまり磁気トラップが消失する温度より小さい値からそれぞれ選択される。
本発明によれば更に、基準層又はトラップ層は、好ましくは、非磁性層によって分離された、ニッケル、コバルト及び鉄を主成分とする合金からなる2つの強磁性層で構成される人工的反強磁性合成層により形成され、このとき、前記2つの強磁性層の磁化は反平行である。
本発明によれば、メモリ点はネットワークとして構成され、各メモリ点の上部は導電線と、底部は選択トランジスタと接続されており、書き込みは、前記導体への電流パルスと、前記トランジスタを開くことによる加熱電流とを同時に送ることによって、対象のメモリ点のレベルで行われる。
本発明を実施する方法、及び結果として得られる利点は、添付図面を参照し、説明のみを目的として提示される以下の非限定的実施態様から明らかになるであろう。
図3に、特に従来の、メモリ点を形成する異なる層の磁化方向を示す。従来技術によれば、記憶層(30)は、少なくとも1つの強磁性層(32)と1つの反強磁性層(31)とからなる積層体によって構成される。これらの2つの層は、この2層間に磁気交換結合が構築されるように堆積されている。完成したメモリ点の積層体は、少なくとも1つの絶縁層(33)及び1つの基準層(34)からなり、有利にはトラップ層(35)と組み合わされている。このアーキテクチャは、トラップ記憶層という用語で記述される。このようなアーキテクチャによって、以下のような複数の利点、すなわち、
−メモリ点の安定限界の拡大、
−外部磁界に対する非感受性、及び
−効果的な多重記憶の実現
が得られる。
本発明によれば、トラップ記憶層を利用したメモリ点は、細長い形状ではなく円形であり、具体的には、メモリ点が形成されている層の平面に平行な断面が円形である。言い換えれば、メモリ点は、円筒形又は円錐形の形状を有しており、したがって回転対称である。
よって、上述したように、メモリ点の形状異方性が最小となり、これにより書き込みプロセスにおけるメモリ点の反転磁界が著しく減少し、結果として所要電力が低減する。書き込み磁界の、異なる形状因子との関係を図7に例示する。この図から、メモリ点が円形のジオメトリを有しない場合、書き込み磁界(ここでは、磁界を発生させるのに使用される導体中の電流として表現されている)が、メモリ点の寸法を200nm未満に低下させた時に著しく増大し、アスペクト比(長さを幅で割った商)が増大するとますます急激に増大することが分かる。逆に、メモリ点が円形のジオメトリ(アスペクト比=1)を有する場合、メモリ点の寸法の減少に伴う磁界の減少は、200nm未満においてさえも単調である。
トラップ層(31)及び(35)は、有利には、反強磁性材料、特に、Pt50Mn50、Ir20Mn80又はNi50Mn50の種のマンガンを主成分とする合金によって形成される。トラップ層(31)及び(35)の厚み、化学的性質又は微細構造を相違させることにより、そのブロック温度(隣接する強磁性層、又は適用可能であれば記憶層(30)及び基準層(34)との交換結合が起こる温度)が適切に相違するように特定することが重要である。更に詳細には、層(31)のブロック温度は、書き込み中に、同じメモリ点の基準層(34)の磁化の方向に悪影響を与えることなく、書き込みのための記憶層(30)の磁化を解放することが可能であるように、層(35)のブロック温度よりも低くなくてはならない。
更に、基準記憶層は、有利には、トンネルバリアとの境界付近に、トンネル電子の偏極、ひいては磁気抵抗の強さを増大させることを意図した、コバルト又はコバルト含有量の多い合金からなる追加的な層を有する。
上述のように、単一のトンネルバリアを有するこの構造は、有利には、二重のトンネルバリア構造に置き換えることができる。その場合、記憶層(41)は、2つの単純又は複合強磁性層(例えばNi8OFe20/Co90Fel0)に挟まれた反強磁性三重層(例えばIr2OMn80)から構成される。この記憶「三重層」は、2つのトンネルバリア間に挿入されており、その反対側には、上記従来技術で説明したものと同様の2つの基準層が配置されている。
すなわち、記憶層及び基準層のブロック温度は、加熱していないメモリの動作温度より高くなくてはならず、情報を安定的に記憶することが必要になったらなるべく早く、その動作温度よりも著しく高くしなくてはならない。記憶層のブロック温度は、基準層のブロック温度よりも低くなくてはならない。
制御トランジスタ(46)の寸法を制限するための10mA/μm2の最大電流密度、及び単一バリア及び二重バリア接合のためのそれぞれ100及び200オーム/μm2のトンネル接合(40)の製品R×A(抵抗×表面積)を考慮する際、印加する電圧は1〜2ボルトのオーダーであることに留意されたい。この値は、力学レジームで完全に許容可能である(短期間の電気パルス)。
本発明に記載しているような、円筒形のメモリ点を実施することにより得られる特別の利点をより深く理解するためには、メモリ点が状態「0」から状態「1」に動かすのに最低必要な潜在的なバリア高さのエネルギーを表現することが適切である。この潜在的なバリア高さは、一方では、メモリ点に書き込むために印加されなくてはならない磁界の値と、ひいては電力消費と関連しており、他方では、書き込まれたデータの熱的及び時間的安定性と関係している。
ここで、第1項(K)は磁気結晶異方性であり、第2項は形状異方性である。この第2項ARは、メモリ点のアスペクト比(長さ/幅)であり、Lは幅、tは記憶層(41)の厚み、Msはその飽和磁化である。AR=1.5(従来技術での典型的な値)という値に対し、Ebは次式のように表される。
従来技術の限界が直ちに検出できる。実際に、
−メモリ点が小さいほど(Lが減少、ARが一定)バリアエネルギーが増大し、これにより電力消費が著しく増大する。
−アスペクト比が弱いほど(ARが減少、Lが一定)バリアエネルギーが増大し、これにより、熱的及び時間的データ安定性が損なわれ、この損失は、メモリ点が小さいほど増大する。唯一の改善措置は、メモリ点の材料を適応させることにより磁気結晶異方性Kを増大させることであるが、これには電力消費が著しく増大するという不利益が伴う。
式中、第2項は、記憶層(41)とトラップ層(42)との間の交換エネルギーに対応する。ここで、従来技術に対する本発明の利点が明らかとなる。これは、以下の理由による。すなわち、
−休止状態では、バリアエネルギーが材料(42)(交換定数Jex)及び(41)(厚みt及び磁化Ms)の選択によって適応されることにより、熱的及び時間的安定性が十分得られる。
−書き込み中、メモリ点を流れる電流によって、層(42)のブロック温度TBまで又はそれを超える温度まで温度が上昇し、よって記憶層(41)はトラップされない。言い換えれば、上式の第2項は削除され、バリアエネルギーは単純にEb=Kとなり、これは、磁気メモリ点に可能な最小値である。記憶層(41)の材料を有利に選択することによって、書き込みプロセス中に必要な磁界、及びひいては電力消費を最小限にするために、バリアを十分に低下させる(K=0)ことができる。
したがって、本発明によれば、従来のデバイスとは反対に、書き込み磁界生成の線が1つのみとなっていることが分かる。このように、単一の線によって、制御トランジスタ(46)及びそれに対応する制御線(47)はメモリ点(40)で重なることができ、これにより素子メモリセルの最小化が達成されるので、集積可能性が増大する。更に、メモリがメモリ点の単一線から形成されることにより、製造プロセスが更に合理化されるため、メモリ点の正方形のネットワークの構造が非常に単純なものとなる。
加熱パルスを発生させるために使用される導電線は、有利には、磁界パルスを発生させるために使用される導電線から分離することができ、これにより、2つの機能のためのそれぞれの電流密度を最適化することができる。
線(68)及び線(69)の電流パルスは、電流の強さの観点から、並びに電流パルスの期間及びそれらの同調の観点から、独立して制御することが可能である。
更に、反強磁性層によってトラップされた記憶層を使用することによって、この書き込み技術によって、メモリ点(40)に3つ以上の磁気状態を形成できる。そのようにするためには、書き込み磁界を発生させるために単一の導電線ではなく、図5Aに示すように2本の直交する線(48)及び(49)を有することが必要となる。これらの2本の直交する磁界の組合せによって、試料の平面における磁界を任意の方向に形成することが可能となる。ブロック温度により記憶層を冷却する際この磁界に所望の方向を与えることにより、中間の抵抗レベルに対応する、平行整合と反平行整合との間の別の中間磁気構造を安定化することができる。このようにして、メモリ点において複数の磁気状態を同時に得ることができ、よっていわゆる「多重レベル」記憶が可能となり、その一方で本発明により得られる極めて低い電力消費という利点が維持される。
この原理は、接合を通るトンネル電流からなる。トンネル効果によって基準層から記憶層へ電子が流れる場合、つまり記憶層から基準層へ向かって電流が流れる場合、バリアがやはり低い電気抵抗を有することを前提として十分な電流強さがあれば、記憶層の磁化は、導入されたスピンの方向に対して平行に配向される。反対に、トンネル効果によって記憶層から基準層へ電子が流れる場合、記憶層の磁化は基準層の磁化に反平行に配向される。
利用される磁気切り替えのモードが何であれ、読み出しプロセスは従来技術に開示されたものと同一である。読み出しは、制御トランジスタ(46)を開放することによって制御される弱い電流によって、メモリ点(40)の抵抗から行われる。抵抗は通常、図4〜6に示されていない比較セルの抵抗と比較される。
−書き込みプロセス中、記憶層の磁化が反強磁性層(42)によってトラップされないので、記憶層(41)の反転磁界は前記記憶層(41)の真性的性質のみによって規定され、よって極めて低くなる。
−一つには、極めて弱い磁気異方性を有する(磁気的に極めて軟質の)材料を使用することにより、他方ではメモリ点(40)に円筒形のジオメトリ(反磁界のない)を使用することにより、極めて低い磁気異方性が得られ、よって記憶層(41)の反転が極めて弱い磁界において起こる。
−記憶層(41)とトラップ層(42)との結合により、メモリ点に書き込まれたデータの熱的及び時間的安定性が極めて良好である。
−メモリ点の円形のジオメトリによって、寸法の変動が、個々のメモリ点の反転磁界の値に与える影響がなくなる。その結果、書き込みプロセス中に発生するアドレッシングエラーが大きく減少し、製造プロセスが単純となる。
これらを考慮することにより、書き込まれたデータの熱的及び時間的安定性を損なうことなく、選択メモリ点(40)の書き込み電流を、従来のデバイスが必要とするより十分に低い値にまで低下させることができる。
更に、同じ行又は同じ列上に位置する他のメモリ点は書き込みプロセス中に加熱されないので、書き込みの選択性が保護され、前記非選択メモリ点の対応する記憶層(41)は、印加される磁界に対して非感受性であることから、対応する反強磁性層(42)と結合したままとなる。
本発明の有利な特徴によれば、基準層(44)が合成反強磁性のタイプであることにより、静磁界を減少させることにより書き込みの識別が向上する。
更に、本発明によるアドレス指定技術によって、複数のメモリ点の同時加熱を選択することにより、複数のメモリ点の同時書き込みが可能となる。この手法により、メモリの全体的な書き込み速度を上昇させることができる。
Claims (16)
- 熱アシスト方式で書き込まれる磁気メモリであって、磁気メモリ(40、60)の各メモリ点が磁気トンネル接合により形成されており、磁気トンネル接合の、トンネル接合を形成する層の平面に平行な断面が、円形又は実質的に円形であり、前記トンネル接合が、少なくとも、
−磁化の方向が固定の「トラップ層」と呼ばれる基準磁性層(44、64)、
−磁化の方向が可変の「自由層」と呼ばれる記憶磁性層(42、62)、及び
−自由層(42、62)とトラップ層(44、64)との間に配置された絶縁層
を備え、
記憶層(42、62)が、少なくとも1の軟質の、つまり磁気異方性の低い磁性層と、トラップ層(41、61)とから形成されており、これら2つの層が接触により磁気的に結合しており、
読み出し又は静止状態にある時のメモリの動作温度が、それぞれ自由層及びトラップ層のブロック温度未満に選択されている、磁気メモリ。 - 軟質磁性層の磁気異方性が10エルステッド未満、好ましくは1〜3エルステッドであることを特徴とする、請求項1に記載の磁気メモリ。
- 記憶層(42、62)の軟質磁性層が、ニッケル、コバルト及び鉄を主成分とする合金により形成されていることを特徴とする、請求項1又は2に記載の磁気メモリ。
- トラップ層(41、61)が、鉄及びコバルトを主成分とする合金、マンガンを主成分とする反強磁性合金、及びアモルファスの希土類及び遷移金属を主成分とする合金からなる群より選択される材料から形成されていることを特徴とする、請求項1ないし3のいずれか1項に記載の磁気メモリ。
- 基準層又はトラップ層(44、64)が、非磁性層によって分離された2つの強磁性層からなる人工の反強磁性合成層により形成されており、2つの強磁性層の磁化が反平行であることを特徴とする、請求項1ないし4のいずれか1項に記載の磁気メモリ。
- 基準層又はトラップ層(44、64)が、磁気結晶異方性の高い材料により形成されていることを特徴とする、請求項5に記載の磁気メモリ。
- メモリ点(40、60)がネットワークとして構成されており、各メモリ点の、上部は導電線(4868、69)に結合して反転磁界を発生させ、且つメモリ点を加熱し、底部は選択トランジスタ(46、66)に結合しており、対象のメモリ点に対する書き込みが、次の2段階、すなわち、
−前記導電線(48、68、69)への電流パルス及び前記トランジスタ(46、66)を開く電流を同時に送ること、及び
−トランジスタ(46、66)に閉鎖コマンドを送ることにより、線(48、68、69)からメモリ点(40、60)へ流れる電流を止め、電流が前記メモリ点の冷却中に書き込み磁界を生成する役割を果たすようにすること、
により行われることを特徴とする、請求項1ないし6のいずれか1項に記載の磁気メモリ。 - 制御トランジスタ(46、66)及びそれに対応する制御線(47、67)が、対象のメモリ点の下方に配置されていることを特徴とする、請求項7に記載の磁気メモリ。
- 導電線(68)が、メモリ点(60)の加熱専用の導電体(68)、及び反転磁界の生成専用の、導電体(68)から独立し且つ導電体(68)から電気的に絶縁された導電体(69)として二重に機能することを特徴とする、請求項7に記載の磁気メモリ。
- 線(68)及び(69)に流れる電流パルスが独立に制御されることを特徴とする、請求項9に記載の磁気メモリ。
- 線(68)及び(69)に流れる電流パルスが同期していることを特徴とする、請求項10に記載の磁気メモリ。
- 追加的な導電体(69)が加熱導電体(68)上に重なっていることを特徴とする、請求項9に記載の磁気メモリ。
- メモリ点(60)、制御トランジスタ(66)及び導電体(68、69)が重なっていることを特徴とする、請求項9ないし12のいずれか1項に記載の磁気メモリ。
- 請求項1ないし13のいずれか1項に従って形成されることを特徴とする、ランダムアクセス磁気メモリ。
- 熱アシスト方式で書き込まれる磁気メモリに書き込みを行う方法において、磁気メモリが、メモリ点のネットワークにより形成されており、メモリ点の各々が磁気トンネル接合(40、60)により形成され、磁気トンネル接合の、トンネル接合を形成する層の平面に平行な断面が、円形又は実質的に円形であり、前記トンネル接合が、少なくとも、
−磁化の方向が固定の「トラップ層」と呼ばれる基準磁性層(44、64)、
−磁化の方向が可変の「自由層」と呼ばれる記憶磁性層(42、62)、及び
−自由層(42、62)とトラップ層(44、64)との間に配置された絶縁層
を備え、
読み出し又は静止状態にある時のメモリの動作温度が、それぞれ自由層及びトラップ層のブロック温度未満に選択されており、
−まず、書き込みを行うメモリ点に導電体(48、68)によって電気パルスを送ることにより、記憶層(42、62)のブロック温度より高いが、基準層(44、64)のブロック温度より低い温度に到達するまでメモリ点の加熱を誘導し、
−次いで、加熱後に行うメモリ点の冷却中に、導電体(48、68)、又は導電体(68)から独立し、且つ導電体(68)から電気的に絶縁されている追加的な導電体(69)によって電気パルスを送ることにより、記憶層(42、62)の磁化を変化させることのできる反転磁界を発生させる、方法。 - 各々が磁気トンネル接合(40、60)により形成されたメモリ点のネットワークによって形成される磁気メモリに書き込みを行う方法において、対象のメモリ点を加熱することにより書き込みを行うメモリ点を選択することによって、複数のメモリ点に対して同時に書き込みを行うことを特徴とする、請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0401762A FR2866750B1 (fr) | 2004-02-23 | 2004-02-23 | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
PCT/FR2005/050103 WO2005086171A1 (fr) | 2004-02-23 | 2005-02-17 | Memoire magnetique a jonction tunnel magnetique a ecriture assistee thermiquement et procede pour son ecriture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007525840A true JP2007525840A (ja) | 2007-09-06 |
Family
ID=34833965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007500269A Pending JP2007525840A (ja) | 2004-02-23 | 2005-02-17 | 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7411817B2 (ja) |
EP (1) | EP1719135A1 (ja) |
JP (1) | JP2007525840A (ja) |
KR (1) | KR101085246B1 (ja) |
CN (1) | CN1922694A (ja) |
CA (1) | CA2553577A1 (ja) |
FR (1) | FR2866750B1 (ja) |
WO (1) | WO2005086171A1 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123637A (ja) * | 2005-10-28 | 2007-05-17 | Toshiba Corp | スピン注入磁気ランダムアクセスメモリ |
JP2009152594A (ja) * | 2007-12-21 | 2009-07-09 | Commiss Energ Atom | 熱アシスト磁気書き込みメモリ |
JP2009283938A (ja) * | 2008-05-20 | 2009-12-03 | Crocus Technology Sa | 楕円接合部を有する磁気ランダムアクセスメモリ |
JP2009302515A (ja) * | 2008-04-07 | 2009-12-24 | Crocus Technology Sa | 磁気抵抗ランダムアクセスメモリセルにデータを書き込むためのシステム及び方法 |
JP2010093091A (ja) * | 2008-10-09 | 2010-04-22 | Hitachi Ltd | 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法 |
JP2010263220A (ja) * | 2009-05-08 | 2010-11-18 | Crocus Technology Sa | 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ |
JP2010263221A (ja) * | 2009-05-08 | 2010-11-18 | Crocus Technology Sa | 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ |
JP2011023100A (ja) * | 2009-07-13 | 2011-02-03 | Crocus Technology Sa | 自己参照磁気ランダムアクセスメモリセル |
JP2011507243A (ja) * | 2007-12-13 | 2011-03-03 | クロッカス・テクノロジー・ソシエテ・アノニム | 熱支援筆記手順を備える磁気メモリ装置と方法 |
JP2011517502A (ja) * | 2008-03-18 | 2011-06-09 | クロッカス・テクノロジー・ソシエテ・アノニム | 熱支援書き込みを用いる磁気素子 |
JP2011151359A (ja) * | 2009-11-12 | 2011-08-04 | Crocus Technology Sa | 磁気トンネル接合構造 |
JP2011525048A (ja) * | 2008-06-18 | 2011-09-08 | クロッカス・テクノロジー・ソシエテ・アノニム | 共有線を備える磁気ランダムアクセスメモリセル |
JP2013219375A (ja) * | 2008-12-22 | 2013-10-24 | Fuji Electric Co Ltd | 磁気抵抗素子およびそれを用いる記憶装置 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100541558B1 (ko) | 2004-04-19 | 2006-01-11 | 삼성전자주식회사 | 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들 |
JP5034317B2 (ja) * | 2006-05-23 | 2012-09-26 | ソニー株式会社 | 記憶素子及びメモリ |
TWI449040B (zh) | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
US8100228B2 (en) * | 2007-10-12 | 2012-01-24 | D B Industries, Inc. | Portable anchorage assembly |
KR101586271B1 (ko) * | 2008-04-03 | 2016-01-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법 |
KR100952919B1 (ko) * | 2008-05-26 | 2010-04-16 | 부산대학교 산학협력단 | 수직 자화 터널 접합을 이용한 고용량 엠램 |
US7804709B2 (en) * | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
US8223532B2 (en) | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
US8054677B2 (en) | 2008-08-07 | 2011-11-08 | Seagate Technology Llc | Magnetic memory with strain-assisted exchange coupling switch |
US7746687B2 (en) | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
US8487390B2 (en) * | 2008-10-08 | 2013-07-16 | Seagate Technology Llc | Memory cell with stress-induced anisotropy |
US8217478B2 (en) | 2008-10-10 | 2012-07-10 | Seagate Technology Llc | Magnetic stack with oxide to reduce switching current |
US20100091564A1 (en) * | 2008-10-10 | 2010-04-15 | Seagate Technology Llc | Magnetic stack having reduced switching current |
US8228703B2 (en) * | 2008-11-04 | 2012-07-24 | Crocus Technology Sa | Ternary Content Addressable Magnetoresistive random access memory cell |
US7978505B2 (en) * | 2009-01-29 | 2011-07-12 | Headway Technologies, Inc. | Heat assisted switching and separated read-write MRAM |
JP5432762B2 (ja) * | 2009-02-19 | 2014-03-05 | クロッカス・テクノロジー・ソシエテ・アノニム | アクティブストラップ式磁気ランダムアクセスメモリの記憶素子 |
US8053255B2 (en) * | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
US20100320550A1 (en) * | 2009-06-23 | 2010-12-23 | International Business Machines Corporation | Spin-Torque Magnetoresistive Structures with Bilayer Free Layer |
US8406041B2 (en) * | 2009-07-08 | 2013-03-26 | Alexander Mikhailovich Shukh | Scalable magnetic memory cell with reduced write current |
US8609262B2 (en) | 2009-07-17 | 2013-12-17 | Magic Technologies, Inc. | Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application |
US8064246B2 (en) * | 2009-12-10 | 2011-11-22 | John Casimir Slonczewski | Creating spin-transfer torque in oscillators and memories |
US8482967B2 (en) | 2010-11-03 | 2013-07-09 | Seagate Technology Llc | Magnetic memory element with multi-domain storage layer |
CN102478546B (zh) * | 2010-11-30 | 2015-11-18 | 北京德锐磁星科技有限公司 | 微机电磁性生物传感器 |
US8976577B2 (en) | 2011-04-07 | 2015-03-10 | Tom A. Agan | High density magnetic random access memory |
US9070456B2 (en) | 2011-04-07 | 2015-06-30 | Tom A. Agan | High density magnetic random access memory |
US8472240B2 (en) | 2011-05-16 | 2013-06-25 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
US8587079B2 (en) * | 2011-08-12 | 2013-11-19 | Crocus Technology Inc. | Memory array including magnetic random access memory cells and oblique field lines |
US8698259B2 (en) | 2011-12-20 | 2014-04-15 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic tunneling junction using thermally assisted switching |
US9093639B2 (en) * | 2012-02-21 | 2015-07-28 | Western Digital (Fremont), Llc | Methods for manufacturing a magnetoresistive structure utilizing heating and cooling |
KR101967352B1 (ko) * | 2012-10-31 | 2019-04-10 | 삼성전자주식회사 | 자기 메모리 소자 및 그 제조 방법 |
CN104347795A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 磁隧道结及其形成方法、磁性随机存储器及其形成方法 |
US9214625B2 (en) | 2014-03-18 | 2015-12-15 | International Business Machines Corporation | Thermally assisted MRAM with increased breakdown voltage using a double tunnel barrier |
US9524765B2 (en) | 2014-08-15 | 2016-12-20 | Qualcomm Incorporated | Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion |
FR3031622B1 (fr) * | 2015-01-14 | 2018-02-16 | Centre National De La Recherche Scientifique | Point memoire magnetique |
CN110660435B (zh) * | 2018-06-28 | 2021-09-21 | 中电海康集团有限公司 | Mram存储器单元、阵列及存储器 |
US10891999B1 (en) * | 2019-06-19 | 2021-01-12 | Western Digital Technologies, Inc. | Perpendicular SOT MRAM |
US11004489B2 (en) * | 2019-06-19 | 2021-05-11 | Western Digital Technologies, Inc. | Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers |
US11038097B2 (en) | 2019-09-19 | 2021-06-15 | International Business Machines Corporation | Magnetic structures with tapered edges |
CN114335329B (zh) * | 2022-03-16 | 2022-06-17 | 波平方科技(杭州)有限公司 | 一种具有高抗磁场干扰能力的磁性随机存储器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043017A2 (fr) * | 2001-11-16 | 2003-05-22 | Commissariat A L'energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
JP2005520325A (ja) * | 2002-03-12 | 2005-07-07 | エイジェンシー フォー サイエンス,テクノロジー アンド リサーチ | 多段セルの磁気抵抗効果型ランダムアクセスメモリ |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3820475C1 (ja) | 1988-06-16 | 1989-12-21 | Kernforschungsanlage Juelich Gmbh, 5170 Juelich, De | |
US5159513A (en) | 1991-02-08 | 1992-10-27 | International Business Machines Corporation | Magnetoresistive sensor based on the spin valve effect |
US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US6021065A (en) | 1996-09-06 | 2000-02-01 | Nonvolatile Electronics Incorporated | Spin dependent tunneling memory |
US5583725A (en) | 1994-06-15 | 1996-12-10 | International Business Machines Corporation | Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor |
US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US5959880A (en) | 1997-12-18 | 1999-09-28 | Motorola, Inc. | Low aspect ratio magnetoresistive tunneling junction |
US5966323A (en) * | 1997-12-18 | 1999-10-12 | Motorola, Inc. | Low switching field magnetoresistive tunneling junction for high density arrays |
US6535416B1 (en) * | 1999-06-18 | 2003-03-18 | Nve Corporation | Magnetic memory coincident thermal pulse data storage |
US6385082B1 (en) | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
US6603678B2 (en) * | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
JP4798895B2 (ja) * | 2001-08-21 | 2011-10-19 | キヤノン株式会社 | 強磁性体メモリとその熱補助駆動方法 |
FR2829867B1 (fr) | 2001-09-20 | 2003-12-19 | Centre Nat Rech Scient | Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture |
FR2829868A1 (fr) | 2001-09-20 | 2003-03-21 | Centre Nat Rech Scient | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
JP2003196973A (ja) * | 2001-12-21 | 2003-07-11 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
US6704220B2 (en) * | 2002-05-03 | 2004-03-09 | Infineon Technologies Ag | Layout for thermally selected cross-point MRAM cell |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
US6654278B1 (en) * | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
JP2004200245A (ja) * | 2002-12-16 | 2004-07-15 | Nec Corp | 磁気抵抗素子及び磁気抵抗素子の製造方法 |
US7006375B2 (en) * | 2003-06-06 | 2006-02-28 | Seagate Technology Llc | Hybrid write mechanism for high speed and high density magnetic random access memory |
-
2004
- 2004-02-23 FR FR0401762A patent/FR2866750B1/fr not_active Expired - Lifetime
-
2005
- 2005-02-17 EP EP05728082A patent/EP1719135A1/fr not_active Ceased
- 2005-02-17 WO PCT/FR2005/050103 patent/WO2005086171A1/fr active Application Filing
- 2005-02-17 CA CA002553577A patent/CA2553577A1/fr not_active Abandoned
- 2005-02-17 JP JP2007500269A patent/JP2007525840A/ja active Pending
- 2005-02-17 CN CNA2005800056542A patent/CN1922694A/zh active Pending
- 2005-02-17 KR KR1020067019357A patent/KR101085246B1/ko active IP Right Grant
-
2006
- 2006-07-07 US US11/483,425 patent/US7411817B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043017A2 (fr) * | 2001-11-16 | 2003-05-22 | Commissariat A L'energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
JP2005520325A (ja) * | 2002-03-12 | 2005-07-07 | エイジェンシー フォー サイエンス,テクノロジー アンド リサーチ | 多段セルの磁気抵抗効果型ランダムアクセスメモリ |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123637A (ja) * | 2005-10-28 | 2007-05-17 | Toshiba Corp | スピン注入磁気ランダムアクセスメモリ |
JP2011507243A (ja) * | 2007-12-13 | 2011-03-03 | クロッカス・テクノロジー・ソシエテ・アノニム | 熱支援筆記手順を備える磁気メモリ装置と方法 |
JP2009152594A (ja) * | 2007-12-21 | 2009-07-09 | Commiss Energ Atom | 熱アシスト磁気書き込みメモリ |
JP2015015490A (ja) * | 2007-12-21 | 2015-01-22 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 熱アシスト磁気書き込みメモリ |
JP2011517502A (ja) * | 2008-03-18 | 2011-06-09 | クロッカス・テクノロジー・ソシエテ・アノニム | 熱支援書き込みを用いる磁気素子 |
JP2009302515A (ja) * | 2008-04-07 | 2009-12-24 | Crocus Technology Sa | 磁気抵抗ランダムアクセスメモリセルにデータを書き込むためのシステム及び方法 |
JP2009283938A (ja) * | 2008-05-20 | 2009-12-03 | Crocus Technology Sa | 楕円接合部を有する磁気ランダムアクセスメモリ |
JP2011525048A (ja) * | 2008-06-18 | 2011-09-08 | クロッカス・テクノロジー・ソシエテ・アノニム | 共有線を備える磁気ランダムアクセスメモリセル |
JP2010093091A (ja) * | 2008-10-09 | 2010-04-22 | Hitachi Ltd | 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法 |
JP2013219375A (ja) * | 2008-12-22 | 2013-10-24 | Fuji Electric Co Ltd | 磁気抵抗素子およびそれを用いる記憶装置 |
JP5440509B2 (ja) * | 2008-12-22 | 2014-03-12 | 富士電機株式会社 | 不揮発記憶装置 |
JP2010263221A (ja) * | 2009-05-08 | 2010-11-18 | Crocus Technology Sa | 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ |
JP2010263220A (ja) * | 2009-05-08 | 2010-11-18 | Crocus Technology Sa | 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ |
JP2011023100A (ja) * | 2009-07-13 | 2011-02-03 | Crocus Technology Sa | 自己参照磁気ランダムアクセスメモリセル |
JP2011151359A (ja) * | 2009-11-12 | 2011-08-04 | Crocus Technology Sa | 磁気トンネル接合構造 |
Also Published As
Publication number | Publication date |
---|---|
KR20070027520A (ko) | 2007-03-09 |
CN1922694A (zh) | 2007-02-28 |
KR101085246B1 (ko) | 2011-11-22 |
CA2553577A1 (fr) | 2005-09-15 |
EP1719135A1 (fr) | 2006-11-08 |
US7411817B2 (en) | 2008-08-12 |
FR2866750B1 (fr) | 2006-04-21 |
FR2866750A1 (fr) | 2005-08-26 |
US20060291276A1 (en) | 2006-12-28 |
WO2005086171A1 (fr) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007525840A (ja) | 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 | |
JP4250644B2 (ja) | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 | |
US8976577B2 (en) | High density magnetic random access memory | |
Durlam et al. | A 0.18/spl mu/m 4 Mbit toggling MRAM | |
US8208295B2 (en) | Heat assisted magnetic write element | |
JP5909223B2 (ja) | 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス | |
US6724674B2 (en) | Memory storage device with heating element | |
JP5414681B2 (ja) | 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス | |
US7796428B2 (en) | Thermally assisted magnetic write memory | |
US7190611B2 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
US9129692B1 (en) | High density magnetic random access memory | |
EP2242097B1 (en) | Magnetic memory element, method for driving same, and nonvolatile storage | |
WO2008154519A1 (en) | Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled | |
KR20040035824A (ko) | 비결정질의 페리자화된 합금을 이용한 스핀-분극 전류에의하여 입력을 수행하는 자기 메모리 및 그 입력 방법 | |
JP2011023722A (ja) | 高速スピン移動トルク書き込み手順を備えた磁気素子 | |
KR101607357B1 (ko) | 자기 메모리 소자 및 불휘발성 기억장치 | |
US20170372763A1 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for stt-mram bits | |
JP4970407B2 (ja) | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110915 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120425 |