JP2011507243A - 熱支援筆記手順を備える磁気メモリ装置と方法 - Google Patents
熱支援筆記手順を備える磁気メモリ装置と方法 Download PDFInfo
- Publication number
- JP2011507243A JP2011507243A JP2010537349A JP2010537349A JP2011507243A JP 2011507243 A JP2011507243 A JP 2011507243A JP 2010537349 A JP2010537349 A JP 2010537349A JP 2010537349 A JP2010537349 A JP 2010537349A JP 2011507243 A JP2011507243 A JP 2011507243A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- writing
- magnetic memory
- magnetization
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】この発明は、各メモリセル(1)が磁気トンネル接合(MTJ)から成り、各接合は、データが書き込まれる磁気記憶層(21)と、基準層の磁化が任意の時間の処理でいつも実質的に同じ方向である基準層(23)と、基準層(23)と記憶層(21)との間に挿入された絶縁層(22)とから成る熱支援筆記手順を備えるMRAMタイプの磁気メモリにおいて、記憶層(21)の頂部に加えられた筆記層(8)を備えることを特徴とする。筆記方法は接続電流ライン電流パルス(31)を使用して接合(2)の加熱と筆記層(8)の正味磁化によって発生された静磁界との組合せによって実施されて、記憶層(21)の磁化を逆転させる。
Description
第一磁化貢献と実質的に反平行に筆記層の第二磁化貢献の磁化を逆転させること;
筆記層の正味磁化に関して実質的に反平行に強磁性記憶層の磁化を逆転させることから成る。
2.....接合
21....記憶層
21a...強磁性記憶層
21b...反強磁性記憶層
22....絶縁層
23....基準層
23a...第一強磁性基準層
23b...非強磁性基準層
23c...第二強磁性基準層
24....反強磁性基準層
3.....トランジスタ
31....接合電流パルス
4.....ワード電流ライン
41....ワード磁界
5.....ビット電流ライン
51....ビット磁界
6.....制御電流ライン
7.....接続電流ライン
8.....筆記層
9.....非磁気スペース層
HR....強磁性記憶層の逆転界
HW....筆記層の強制界
M3d...3dサブ格子の磁化貢献
M4f...4fサブ格子の磁化貢献
MS....飽和磁化
MTOT...正味磁化
TBS...反強磁性記憶層のブロック温度
TBR...反強磁性基準層のブロック温度
TCOMP.補償温度
TCS...反強磁性記憶層のキュリー温度
TCW...筆記層のキュリー温度
T1....工程1の温度(準備温度)
T2....工程2の温度
T3....工程3の温度
T4....工程4の温度
T5....工程5の温度
Claims (32)
- 各メモリセルが磁気トンネル接合(MTJ)から成り、各接合は、i)データが書き込まれる磁気記憶層(21)と、ii)基準層の磁化が任意の時間の処理でいつも実質的に同じ方向である基準層(23)と、iii)基準層(23)と記憶層(21)との間に挿入された絶縁層(22)とから成る熱支援筆記手順を備えるMRAMタイプの磁気メモリにおいて、iv)第二鉄磁気3d−4f非結晶合金から形成され、記憶層(21)の付近に挿入され、3d遷移金属原子のサブ格子から生じる第一磁化貢献と4f希土類原子のサブ格子から生じる第二磁化貢献から成る筆記層(8)から成ることを特徴とする磁気メモリ。
- 筆記層(8)が記憶層(21)の頂部に配置されていることを特徴とする請求項1に記載の磁気メモリ。
- 筆記層(8)の磁化は補償温度TCOMP以下の筆記層(8)の温度で4f貢献によって支配され、補償温度TCOMP以上の温度で3d金属貢献によって支配されることを特徴とする請求項1或いは2に記載の磁気メモリ。
- 筆記層(8)がGd,Sm或いはTbを備えるCo或いはFeを含有する合金から形成されることを特徴とする請求項1乃至3のいずれか一項に記載の磁気メモリ。
- 筆記層(8)がGdCo,SmCo,或いはTbFeCoから構成されることを特徴とする請求項1乃至4のいずれか一項に記載の磁気メモリ。
- 筆記層(8)が10乃至100nsの厚さを有することを特徴とする請求項1乃至5のいずれか一項に記載の磁気メモリ。
- 非磁気スペース層(9)が筆記層(8)と記憶層(21)の間に挿入されることを特徴とする請求項1乃至6のいずれか一項に記載の磁気メモリ。
- 記憶層(21)が強磁性記憶層(21a)と反強磁性記憶層(21b)とから成ることを特徴とする請求項1乃至7のいずれか一項に記載の磁気メモリ。
- 強磁性記憶層(21a)が永久合金(Ni80Fe20),Co90Fe10,或いはFe、Co或いはNiを含有する他の合金から成るグループから選択された強磁性材料から形成されることを特徴とする請求項8に記載の磁気メモリ。
- 強磁性記憶層(21a)が1乃至10nmの程度の厚さを有することを特徴とする請求項8或いは9に記載の磁気メモリ。
- 反強磁性記憶層(21b)がマンガンベース合金から形成されることを特徴とする請求項1乃至10のいずれか一項に記載の磁気メモリ。
- 反強磁性記憶層(21b)がIrMn或いはFeMnから形成されることを特徴とする請求項11に記載の磁気メモリ。
- 反強磁性記憶層(21b)が120℃から220℃までの適度なブロック温度(TBS)を有することを特徴とする請求項11或いは12に記載の磁気メモリ。
- 基準層(23)が第一強磁性基準層(23a)と第二強磁性基準層(23c)とから成り、それら第一と第二強磁性基準層の間に非強磁性基準層(23b)を挿入することにより反強磁性的に連結されていることを特徴とする請求項1乃至13のいずれか一項に記載の磁気メモリ。
- 強磁性基準層(23a、23c)がFe,Co,或いはNiベース合金から形成されることを特徴とする請求項14に記載の磁気メモリ。
- 強磁性基準層(23a)或いは(23c)の一方が反強磁性基準層(24)によって留められることを特徴とする請求項14或いは15に記載の磁気メモリ。
- 反強磁性基準層(24)がマンガンベース合金から形成されることを特徴とする請求項1乃至16のいずれか一項に記載の磁気メモリ。
- 反強磁性基準層(24)がPtMn或いはNiMnから形成されることを特徴とする請求項17に記載の磁気メモリ。
- 反強磁性基準層(24)が反強磁性記憶層のブロック温度TBSより高いブロック温度TBRを有することを特徴とする請求項17或いは18に記載の磁気メモリ。
- 筆記層(8)の補償温度TCOMPが反強磁性記憶層(21b)のブロック温度TBSより高く且つ基準層(23)のブロック温度TBRより低いことを特徴とする請求項1乃至19のいずれか一項に記載の磁気メモリ。
- 絶縁層(22)がAl2O3とMgOから成るグループから選択された材料から形成されることを特徴とする請求項1乃至20のいずれか一項に記載の磁気メモリ。
- 熱障壁層が接合(2)の頂部と底部に加えられることを特徴とする請求項1乃至21のいずれか一項に記載の磁気メモリ。
- 熱障壁がBiTe或いはGeSbTeから形成されることを特徴とする請求項22に記載の磁気メモリ。
- 熱支援磁気メモリの筆記方法において、
a)筆記層(8)の正味磁化が二層間の静磁気相互作用による強磁性記憶層(21a)の磁化に関して反平行に配向される初期工程と;
b)筆記層(8)の3d貢献の磁化が初期工程の配向と比較して180°だけ逆転される第二工程と;
c)筆記層(8)の4f貢献の磁化が初期工程の方向と比較して180°だけ逆転される第三工程と;
d)強磁性記憶層(21a)が強磁性記憶層(21a)と筆記層(8)の間の静磁気相互作用による初期工程の方向と比較して180°だけ逆転される第四工程と;
e)強磁性記憶層(21a)の磁化と筆記層(8)の正味磁化が初期工程のそれぞれの配向に関して180°だけ逆転される最終工程とから成ることを特徴とする筆記方法。 - 初期工程内で、接合(2)が準備温度T1であることを特徴とする請求項24に記載の筆記方法。
- 第二工程内で、接合(2)が反強磁性記憶層(21b)のブロック温度TBSと筆記層(8)の補償温度TCOMP以上であるが、しかし二つのそれぞれの層のキュリー温度以下の温度T2に加熱されることを特徴とする請求項24或いは25に記載の筆記方法。
- 第三工程内で、接合温度が筆記層(8)の補償温度TCOMPより低いが、しかしブロック温度TBSより高い温度T3に下降されることを特徴とする請求項24乃至26のいずれか一項に記載の筆記方法。
- 第四工程内で、接合温度がブロック温度TBS以上僅かの温度T4に下降されて、筆記層(8)の磁化貢献が静磁気相互作用を誘導するために十分に大きくなり、強磁性記憶層(21a)の磁化を逆転できることを特徴とする請求項24乃至27のいずれか一項に記載の筆記方法。
- 最終工程内で、接合温度がブロック温度TBS以下の温度TSに下降され、強磁性記憶層(21a)の磁化が凍結されることを特徴とする請求項24乃至28のいずれか一項に記載の筆記方法。
- 接合(2)が接合電流パルス(31)を接合(2)に通過させることによって加熱されることを特徴とする請求項24乃至29のいずれか一項に記載の筆記方法。
- 請求項1乃至23のいずれか一項に定義された複数のメモリセル(1)から成るマトリックスから成ることを特徴とする磁気メモリ。
- 各メモリセル(1)の各接合(2)が筆記層(8)の側で接続電流ライン(7)に接続され、反対側で接続電流ライン(7)と垂直に置かれた制御電流ライン(6)と接続されていることを特徴とする請求項31に記載の磁気メモリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07291520.0 | 2007-12-13 | ||
EP07291520 | 2007-12-13 | ||
PCT/EP2008/065198 WO2009074411A1 (en) | 2007-12-13 | 2008-11-10 | Magnetic memory with a thermally assisted writing procedure |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011507243A true JP2011507243A (ja) | 2011-03-03 |
JP2011507243A5 JP2011507243A5 (ja) | 2013-09-12 |
JP5586473B2 JP5586473B2 (ja) | 2014-09-10 |
Family
ID=40386072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010537349A Expired - Fee Related JP5586473B2 (ja) | 2007-12-13 | 2008-11-10 | 熱支援書き込み手順を備える磁気メモリ装置と方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8102701B2 (ja) |
EP (1) | EP2232495B1 (ja) |
JP (1) | JP5586473B2 (ja) |
TW (1) | TW200937415A (ja) |
WO (1) | WO2009074411A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019214A (ja) * | 2010-07-07 | 2012-01-26 | Crocus Technology Sa | 熱閉じ込めを最適化した磁気デバイス |
JP2012533190A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 静磁場によりアシストされた抵抗性検知素子 |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101607357B1 (ko) * | 2008-12-02 | 2016-03-29 | 아이아이아이 홀딩스 3, 엘엘씨 | 자기 메모리 소자 및 불휘발성 기억장치 |
FR2965654B1 (fr) | 2010-10-01 | 2012-10-19 | Commissariat Energie Atomique | Dispositif magnetique a ecriture assistee thermiquement |
EP2575136B1 (en) * | 2011-09-30 | 2014-12-24 | Crocus Technology S.A. | Self-reference magnetic random access memory (MRAM) cell comprising ferromagnetic layers |
EP2605246B1 (en) | 2011-12-12 | 2015-02-11 | Crocus Technology S.A. | Self-referenced magnetic random access memory element comprising a synthetic storage layer |
EP2712078B1 (en) * | 2012-09-25 | 2015-06-03 | Crocus Technology S.A. | Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal |
US8913422B2 (en) | 2012-09-28 | 2014-12-16 | Intel Corporation | Decreased switching current in spin-transfer torque memory |
US8971103B2 (en) | 2013-03-13 | 2015-03-03 | International Business Machines Corporation | Thermally-assisted MRAM with ferromagnetic layers with temperature dependent magnetization |
US9070868B2 (en) | 2013-06-04 | 2015-06-30 | International Business Machines Corporation | Thermally assisted MRAM with a multilayer encapsulant for low thermal conductivity |
US9459835B2 (en) * | 2014-01-15 | 2016-10-04 | HGST Netherlands B.V. | Random number generator by superparamagnetism |
CN106537624B (zh) | 2014-04-02 | 2020-09-25 | S·E·格兰维尔 | 包含稀土氮化物的磁性材料和设备 |
WO2015152737A2 (en) | 2014-04-02 | 2015-10-08 | Natali Franck | Doped rare earth nitride materials and devices comprising same |
CN104098612B (zh) * | 2014-07-01 | 2016-09-28 | 天津师范大学 | 3d-4f异核金属磁性配合物及其制备方法与应用 |
FR3031622B1 (fr) * | 2015-01-14 | 2018-02-16 | Centre National De La Recherche Scientifique | Point memoire magnetique |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10510390B2 (en) * | 2017-06-07 | 2019-12-17 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer having low switching current and high data retention |
US10332576B2 (en) * | 2017-06-07 | 2019-06-25 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072090A (ja) * | 2002-06-28 | 2004-03-04 | Internatl Business Mach Corp <Ibm> | 磁性トンネル接合 |
JP2006080287A (ja) * | 2004-09-09 | 2006-03-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2007525840A (ja) * | 2004-02-23 | 2007-09-06 | セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク | 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 |
JP2008300622A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Maxell Ltd | 磁気抵抗効果素子および磁気メモリ装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3820475C1 (ja) | 1988-06-16 | 1989-12-21 | Kernforschungsanlage Juelich Gmbh, 5170 Juelich, De | |
US5159513A (en) | 1991-02-08 | 1992-10-27 | International Business Machines Corporation | Magnetoresistive sensor based on the spin valve effect |
US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US5583725A (en) | 1994-06-15 | 1996-12-10 | International Business Machines Corporation | Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor |
US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US6385082B1 (en) | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
FR2817999B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
FR2817998B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
FR2829867B1 (fr) | 2001-09-20 | 2003-12-19 | Centre Nat Rech Scient | Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture |
FR2829868A1 (fr) | 2001-09-20 | 2003-03-21 | Centre Nat Rech Scient | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
FR2832542B1 (fr) | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
US7602000B2 (en) | 2003-11-19 | 2009-10-13 | International Business Machines Corporation | Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element |
US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
US7110287B2 (en) | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
FR2924851B1 (fr) * | 2007-12-05 | 2009-11-20 | Commissariat Energie Atomique | Element magnetique a ecriture assistee thermiquement. |
-
2008
- 2008-11-10 WO PCT/EP2008/065198 patent/WO2009074411A1/en active Application Filing
- 2008-11-10 JP JP2010537349A patent/JP5586473B2/ja not_active Expired - Fee Related
- 2008-11-10 EP EP08858835A patent/EP2232495B1/en active Active
- 2008-11-17 TW TW097144334A patent/TW200937415A/zh unknown
-
2010
- 2010-06-11 US US12/813,549 patent/US8102701B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072090A (ja) * | 2002-06-28 | 2004-03-04 | Internatl Business Mach Corp <Ibm> | 磁性トンネル接合 |
JP2007525840A (ja) * | 2004-02-23 | 2007-09-06 | セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク | 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法 |
JP2006080287A (ja) * | 2004-09-09 | 2006-03-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2008300622A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Maxell Ltd | 磁気抵抗効果素子および磁気メモリ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012533190A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 静磁場によりアシストされた抵抗性検知素子 |
JP2012019214A (ja) * | 2010-07-07 | 2012-01-26 | Crocus Technology Sa | 熱閉じ込めを最適化した磁気デバイス |
Also Published As
Publication number | Publication date |
---|---|
WO2009074411A1 (en) | 2009-06-18 |
EP2232495B1 (en) | 2013-01-23 |
US8102701B2 (en) | 2012-01-24 |
JP5586473B2 (ja) | 2014-09-10 |
US20100246254A1 (en) | 2010-09-30 |
EP2232495A1 (en) | 2010-09-29 |
TW200937415A (en) | 2009-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5586473B2 (ja) | 熱支援書き込み手順を備える磁気メモリ装置と方法 | |
JP2011507243A5 (ja) | ||
US8385107B2 (en) | Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current | |
JP5441881B2 (ja) | 磁気トンネル接合を備えた磁気メモリ | |
EP2124228B1 (en) | Magnetic random access memory with an elliptical junction | |
US7486552B2 (en) | Method and system for providing a spin transfer device with improved switching characteristics | |
US8625336B2 (en) | Memory devices with series-interconnected magnetic random access memory cells | |
EP2605246B1 (en) | Self-referenced magnetic random access memory element comprising a synthetic storage layer | |
CN101266831A (zh) | 存储元件和存储器 | |
JP4915626B2 (ja) | 磁気抵抗効果素子および磁気ランダムアクセスメモリ | |
KR101397654B1 (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 | |
US8391053B2 (en) | Magnetic memory with a thermally assisted writing procedure and reduced writing field | |
RU2573457C2 (ru) | Многобитовая ячейка с синтетическим запоминающим слоем | |
US9054029B2 (en) | Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells | |
JP2010093091A (ja) | 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法 | |
JP2006080241A (ja) | 固体メモリ装置 | |
KR20120130737A (ko) | 합성 저장층을 갖는 멀티비트 셀 | |
Daughton | Magnetoresistive random access memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130719 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20130726 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5586473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |