JP2011507243A - 熱支援筆記手順を備える磁気メモリ装置と方法 - Google Patents

熱支援筆記手順を備える磁気メモリ装置と方法 Download PDF

Info

Publication number
JP2011507243A
JP2011507243A JP2010537349A JP2010537349A JP2011507243A JP 2011507243 A JP2011507243 A JP 2011507243A JP 2010537349 A JP2010537349 A JP 2010537349A JP 2010537349 A JP2010537349 A JP 2010537349A JP 2011507243 A JP2011507243 A JP 2011507243A
Authority
JP
Japan
Prior art keywords
layer
writing
magnetic memory
magnetization
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010537349A
Other languages
English (en)
Other versions
JP5586473B2 (ja
JP2011507243A5 (ja
Inventor
プルジュブーニュ・イオアン・リュシアン
ノジエール・ジャン−ピエール
Original Assignee
クロッカス・テクノロジー・ソシエテ・アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロッカス・テクノロジー・ソシエテ・アノニム filed Critical クロッカス・テクノロジー・ソシエテ・アノニム
Publication of JP2011507243A publication Critical patent/JP2011507243A/ja
Publication of JP2011507243A5 publication Critical patent/JP2011507243A5/ja
Application granted granted Critical
Publication of JP5586473B2 publication Critical patent/JP5586473B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】低電力消費による熱支援MTJベースMRAM構造を提供すること。
【解決手段】この発明は、各メモリセル(1)が磁気トンネル接合(MTJ)から成り、各接合は、データが書き込まれる磁気記憶層(21)と、基準層の磁化が任意の時間の処理でいつも実質的に同じ方向である基準層(23)と、基準層(23)と記憶層(21)との間に挿入された絶縁層(22)とから成る熱支援筆記手順を備えるMRAMタイプの磁気メモリにおいて、記憶層(21)の頂部に加えられた筆記層(8)を備えることを特徴とする。筆記方法は接続電流ライン電流パルス(31)を使用して接合(2)の加熱と筆記層(8)の正味磁化によって発生された静磁界との組合せによって実施されて、記憶層(21)の磁化を逆転させる。

Description

この発明は、電子システムでデータを記憶読取るように使用された磁気メモリ、特に非揮発性ランダムアクセス磁気メモリの分野に関する。さらに、特に、この発明は磁気トンネル接合に基づいたMRAMとして参照された磁気ランダムアクセスメモリと熱支援筆記構成を使用するトンネル接合ベースMRAMに使用された接合筆記処理の改良に関する。
磁気メモリMRAMは周辺温度で強い磁石抵抗を有する磁気トンネル接合(MTJ)の発見による新たな関心の目的であった。これら磁気ランダムアクセスメモリが速度(筆記と読取りの数ナノセカンドの期間)、非揮発性、イオン化放射に対する無感性のような多くの利点を表す。結局、それらは充填状態の蓄電器(DRAM、SRAM、FLASH)に基づいたさらに従来技術を使用するメモリを益々と取り替える。
従来のMTJベースMRAMでは、磁気セルは幾つかの交互に磁気と非磁気金属層のスタックから成る接合を有する要素から成る。従来のMTJベースMRAM装置の例は、米国特許第5640343号明細書(特許文献1)に記載されている。その最も簡単な形態では、MTJベースMRAMの接合は、第一層、即ち基準層が一定磁化により特徴付けられ、第二層、即ち記憶層が方向を変化させ得る磁化により特徴付けられる絶縁薄層により分離された異なった強制の二つの磁気層から形成される。基準層と記憶層のそれぞれの磁化が反平行であるならば、接合の抵抗が高い。言い換えると、それぞれの磁化が平行であるならば、抵抗が低くなる。
選択的に、基準層と記憶層が鉄、コバルト或いはニッケル或いはそれら合金のような3d金属から形成されている。偶発的に、硼素が非結晶形態学と平らなインターフェイスを得るために層組成物に加えられる。典型的には、絶縁層がアルミナ(Al)或いは酸化マグネシウム(MgO)から成る。選択的に、基準層がそれ自体に例えば米国特許第5583725号明細書(特許文献2)に記載される如く幾つかの層から成り、合成非強磁性層を形成する。「磁力と磁気材料のジャーナル」(Journal of Magnetism and Magnetic Material)第223巻(2001年)、第293頁(非特許文献1)に斉藤他により報告書に記載された二重トンネル接合が使用され得る。この場合には、記憶層が二つの薄絶縁層間にサンドイッチになっていて、二つの基準層が薄絶縁層の各対向側面に位置されている。
図1は記憶層21、絶縁層22と基準層23から成る接合2が選択CMOSトランジスタ3とワード電流ライン4の間に配置されている従来のMTJベースMRAMのメモリセル1を示す。ビット電流ライン5はワード電流ライン4と垂直に置かれている。電流がワードライン4とビット電流ライン5に流れるならば、ワードとビット磁界41と51がそれぞれに発生される。電流は10mAの程度の大きさを有する2から5までのナノセカンドの典型的に短い電流パルスである。追加制御電流ライン6がトランジスタ3の開放或いは閉鎖を制御するように意図されて各メモリセルに個々にアドレスする。
筆記処理中にトランジスタ3がブロックモード(オフ)であり、電流が接合2を通過しない。電流パルスの強度とその同期は、二つの電流ラインの交点に位置された記憶層21の磁化のみがワード磁界41とビット磁界51の組合せ効果の下で切り換えできる。
読取り処理中にトランジスタ3が飽和モード(オン)であり、接合電流が接合2を通って流れてメモリセル1の接合抵抗の測定を可能とする。メモリセル1の状態は基準メモリセル1の抵抗と測定された抵抗とを比較することにより決定される。例えば、記憶層21の磁化が「0」の値に一致する基準層23の磁化と平行であるときに、低接合抵抗が測定される。逆に、基準層23の磁化と反平行である記憶層21の磁化が「1」の値に一致する高接合抵抗を生じる。
このタイプの従来のMTJベースMRAMの基礎構造は米国特許第4949039号明細書(特許文献3)と米国特許第5159513号明細書(特許文献4)に詳細に記載されている一方、米国特許第5343422号明細書(特許文献5)はMTJベースMRAM構造に基づいたランダムアクセスメモリ(RAM)の手段に関する。
上記筆記機構のタイプは幾つかの不利益を有する。特に記憶層21の磁化の逆転が外界の効果の下で発生されるから、そして逆転界が静止的に分布されるから、上或いは下ワード或いはビット電流ライン4、5に沿って発生された磁界の効果により簡単にある近傍接合を偶発的に逆転することができる。サブミクロン寸法を有するメモリセルを備える高密度メモリのために、アドレスミスの数が多い。メモリセル大きさの減少は個々の逆転界の値の増加を導き、メモリセルを筆記するより高い電流を必要とし、回路消費を増加させる。結局、二つの電流ラインを使用する筆記モードが集積密度を制限する。
上記MTJベースMRAM構造に関する改良は、米国特許出願公開第2005002228号明細書(特許文献6)に記載され且つ図2に表現された熱支援筆記処理である。そのような熱支援MRAMの接合2の特性は、基準層23と記憶層21の両方が交換されることである。さらに、正確に基準層23と記憶層21が隣接反強磁性基準層24と反強磁性記憶層21bとの相互作用により留められ、反強磁性記憶層21bのブロック温度TBSが反強磁性基準層24のブロック温度TBRより小さい。
熱支援筆記処理中に、10A/cmと10A/cmの間に成形された大きさを有し且つ幾つかのナノセカンドを持続する接合電流パルス31が接続電流ライン7と接合2(トランジスタONを備える)を通して送られ、接合の温度を約120−200℃に上昇させ、TBSとTBRの間に横たわり、強磁性記憶層21と反強磁性記憶層21bの間の磁気連結が消える。接合2が冷却される一方、適度なワード磁界41がワード電流ライン4に電流を流すことによって印加されて、記憶層21の磁化の逆転を許す。
読取り処理が接合(トランジスタONを備える)を通過する測定電流を形成することにより実施されて、接合抵抗を測定し、前記抵抗値から記憶層の磁化の配向を推論する。測定電流が接合の僅かな加熱を生じる筆記処理中に使用された電流より低い。
熱支援筆記処理を備える同様なMTJベースMRAM構造は米国特許出願公開第2005180202号明細書(特許文献13)に開示されている。ここで、磁気要素は強磁性自由層、強磁性留め層、自由層と留め層の間のスペース層120から成る。磁気要素はさらに自由層130に交換連結する熱支援スイッチング層から成り、約150℃のブロック温度以下の温度に自由層130の磁化を留める。
従来のMTJベースMRAMと対照して、上記熱支援MTJベースMRAM構造は反強磁性記憶層21bの留めによる記憶層21の著しく改良された熱安定性によって特徴付けられる。改良された筆記選択性は、周辺温度に残留する近傍メモリセルと比較して、筆記されるメモリセルの選択的加熱により実施される。熱支援MTJベースMRAM構造は、メモリセル1を加熱するのに必要とされた電力が従来のMTJベースMRAM構造に磁化を発生させるように必要とされた電力以下であるので、周辺温度で高磁気異方性;安定性限度を影響させることなしにより高い集積密度と;筆記処理中の減少電力消費を備える材料を使用することにより零磁界(保持)により良い安定性を可能とする。
しかしながら、上記熱支援MTJベースMRAMにより、記憶層磁化を切り換えるために適切である磁界を発生させるために、即ち30−50Oeのために供給される電流がmA範囲にある。この電流は低電力消費利用にはあまりに大過ぎであり、セル大きさが減少されるときに、連続的に増加する。
記憶層の磁化の切り換え用のスピン極性化電流を使用することにより電流ワードとビットラインの使用を回避する選択的熱支援MTJベースMRAM構造は、米国特許出願公開第20050104101号明細書(特許文献7)、米国特許第6603677号明細書(特許文献8)と米国特許第6532164号明細書(特許文献9)に提案されていた。しかしながら、提案された解決手段は、低電力利用のために適していなく、メモリセルの合理的低観点比を保持しながら、長時間に情報の安定性を保証できない。
米国特許第5640343号明細書 米国特許第5583725号明細書 米国特許第4949039号明細書 米国特許第5159513号明細書 米国特許第5343422号明細書 米国特許出願公開第2005002228号明細書 米国特許出願公開第20050104101号明細書 米国特許第6603677号明細書 米国特許第6532164号明細書 米国特許第6385082号明細書 米国特許出願公開第2005040433号明細書 米国特許第7129555号明細書 米国特許出願公開第2005180202号明細書
「磁力と磁気材料のジャーナル」(Journal of Magnetism and Magnetic Material)第223巻(2001年)、第293頁。
この発明の目的は、先行技術の少なくとも幾つかの限定を克服する熱支援筆記手順を備えて且つ低電力消費であるMRAMタイプの磁気メモリ装置を提供することである。
この実施例によると、熱支援筆記手順を備えるMRAMタイプの磁気メモリ装置であって、この磁気メモリ装置は複数のメモリセルから形成され、各メモリセルが磁気トンネル接合から成り、磁気トンネル接合がデータが筆記処理で書き込まれる磁気記憶層と、基準層の磁化が筆記処理の任意の時間にいつも実質的に同じ方向である基準層と、基準層と記憶層との間に挿入された絶縁層とから成り、磁気トンネル接合がさらに第二鉄磁気3d−4f非結晶合金から形成され且つ3d遷移金属原子のサブ格子から生じる第一磁化貢献と4f希土類原子のサブ格子から生じる第二磁化貢献とを含有する正味磁化から成る筆記層から成る
一実施例では、筆記層の正味磁化が筆記層の補償温度T COMP 以下の温度で第二磁化貢献によって支配され、そして補償温度T COMP 以上の温度で第一磁化貢献によって支配される
一実施例では、筆記層が記憶層の頂部に配置され得て、10乃至100nsの厚さを有する。
他の実施例では、筆記層がGdCo,SmCo,或いはTbFeCoから構成されている。
さらに、他の実施例では、磁気トンネル接合がさらに、筆記層と記憶層の間の非磁気スペース層から成る
さらに、他の実施例では、記憶層は、強磁性記憶層と反強磁性記憶層とから成る。強磁性記憶層が永久合金(Ni 80 Fe 20 ),Co 90 Fe 10 ,或いはFe、Co或いはNiを含有する他の合金から成るグループから選択された強磁性材料から形成され、そして1乃至10nmの程度の厚さを有する。
さらに、他の実施例では、反強磁性記憶層がIrMn或いはFeMnのようなマンガンベース合金から形成される。反強磁性記憶層がさらに120℃から220℃までの適度なブロック温度T BS を有する
さらに、他の実施例では、基準層は第一強磁性基準層と第二強磁性基準層とから成り、それら第一と第二強磁性基準層の間に非強磁性基準層を挿入することにより反強磁性的に連結されている。強磁性基準層がFe,Co,或いはNiベース合金から形成される。反強磁性基準層が反強磁性記憶層のブロック温度T BS より高いブロック温度T BR を有する
さらに、他の実施例では、強磁性基準層の一つが反強磁性記憶層によって留められる。反強磁性記憶層がPtMn或いはNiMnから形成される
さらに、他の実施例では、絶縁層がAl とMgOから成るグループから選択された材料から形成される
さらに、他の実施例では、熱障壁層が接合の頂部と底部に加えられる。熱障壁がBiTe或いはGeSbTeから形成される。
さらに、他の実施例では、磁気メモリ装置の各メモリセルの各接合が筆記層の側で接続電流ラインに接続され、反対側で接続電流ラインと垂直に置かれた制御電流ラインと接続されている。
この開示は、記憶層の磁化を回転させるために、接合電流パルスを使用する接合の加熱と筆記層の正味磁化により発生された静磁界とを組合せにより実施された筆記処理に関する。ここでは、接合を加熱することは強磁性記憶層の逆転界の減少を可能とする。
一実施例では、この方法は、強磁性層の磁化と実質的に反平行に筆記層の第一磁化貢献の磁化を逆転させること;
第一磁化貢献と実質的に反平行に筆記層の第二磁化貢献の磁化を逆転させること;
筆記層の正味磁化に関して実質的に反平行に強磁性記憶層の磁化を逆転させることから成る。
この発明の熱支援MTJベースMRAMは、ワードとビット電流ラインの使用を回避し、結局、かなり低い電力消費を有し、さらに先行技術の従来の熱支援MTJベースMRAMと比較して容易に一定の割合で減少され得る。さらに、ワードとビット電流ラインが使用されるときの場合には、提案された筆記処理がスイッチング分野範囲から独立であるから、アドレスミスが減少されて、さらに確実なデータ筆記が得られる。
熱支援MTJベースMRAMにスピン極性化電流を使用する筆記処理と対照して、この発明の筆記処理に筆記層の磁化により発生された静磁界の使用は、低電流密度によるより良い電力消費性能と、反強磁性記憶層と記憶層との交換連結による接合のより良い熱安定性を生じる。
この発明は、例として与えられ且つ図により例示された実施例の記載によってより良く理解される。
先行技術による磁気トンネル接合メモリセルの概略図を示す。 先行技術による熱支援MRAMのメモリセルと対応接合を表す。 この発明によるメモリセルを概略的に例示する。 この発明による接合を概略的に例示する。 この発明による第二鉄磁気筆記層用の飽和磁化と強制界Hの熱依存性を示す。 交換連結された強磁性記憶層用の飽和磁化Mと逆転界Hの熱依存性を示す。 この発明の熱支援MTJベースMRAMの完全筆記手順周期を示す。
この発明のメモリセル1は図3に表現されて、トランジスタ3がオンであるときに、接合2が選択CMOSトランジスタ3と接合2を通過する接合電流パルス31を通す接続電流ライン7の間に置かれている。制御電流ライン6はトランジスタ3の開放と閉鎖を制御するように使用されて各メモリセルに個々にアドレスする。
この発明の接合2の閉鎖図は、図4で与えられる。接合は好ましくは強磁性記憶層21aと反強磁性記憶層21bとから成る記憶層21を含有する。強磁性記憶層21aは1−10nmの程度の厚さを有し、典型的に永久合金(Ni80Fe20),Co90Fe10,或いはFe、Co或いはNiを含有する他の合金のグループから選択された平らな磁化を有する材料から形成される。強磁性記憶層21aは、例えばIrMn或いはFeMnのマンガンベース合金から形成された反強磁性記憶層21bにより交換連結される。反強磁性記憶層21bは十分に高くブロック温度を有し、準備温度で、即ち加熱のない場合に、強磁性記憶層21aの磁化が十分に留められ数年間に渡って磁化を保持できるが、しかし、材料低下と高電力消費に生じた各筆記処理中に接合を過度に加熱するために必要とする高くない。ここで、例えば120−220℃の範囲のTBSは適している。
接合2は、好ましくは第一強磁性基準層23aと第二強磁性基準層23cとから成り、両方がFe、Co或いはNiベース合金から形成されている基準層23を含有する。二つの強磁性基準層23aと23cは、例えばルテニウムから形成された非強磁性基準層23bをそれらの間に挿入することにより反強磁性的に連結される。好ましくはPtMn或いはNiMnのようなMnベース合金から形成され且つTBSより高いブロック温度TBRによって特徴付けられた反強磁性基準層24は、第二強磁性基準層23c以下に備えている。反強磁性基準層24が第一強磁性基準層23aの磁気モーメントを配向させ、留め分野が発生されて、第二強磁性基準層23cの磁気モーメントを固定させる。上記基準層構造が合成反強磁性留め層の名の下で先行技術で周知である。
トンネル障壁の役割を演じて且つ好ましくはAlとMgOから成るグループから選択された材料から形成された絶縁層22は、記憶層21と基準層23の間に挿入されている。接合のトンネル抵抗が指数的に絶縁層厚さに依存して、接合の抵抗領域生産(RA)によって測定される。RAは接合を通して電流を流すように、十分に小さくなければならなく、この接合は反強磁性記憶層21bの温度をそのブロック温度TBS以上に上昇させるために十分に高い。典型的に100℃までの接合の温度を上昇させるために必要とされた10A/cmと10A/cmの範囲に電流密度を強制するために、RA値が1−500Ωμmの程度である。
この発明によると、筆記層8は記憶層21の頂部にて接合2に挿入されて、非磁気スペース層21によって記憶層から分離され得る。筆記層8は選択的に十分な要素と3d遷移金属と4f希土類材料の間の相対組成物とを選択することにより第二鉄磁気3d−4f非結晶合金から形成される。MRAM装置に使用されたそのような第二鉄磁気層は、この発明の装置の異なった目的のために米国特許第4204396号明細書(特許文献10)、米国出願公開特許第2005040433号明細書(特許文献11)と米国特許第7129555号明細書(特許文献12)の書類に記載されている。
筆記層8の正味磁化は3d遷移金属原子のサブ格子から生じる第一貢献と4f希土類原子のサブ格子から生じる第二貢献に分解され得る。正味磁化は二つのサブ格子磁化貢献のベクトル総和に一致する。図5は3d貢献用の飽和磁化M3dと4f貢献用のM4fの絶対値の熱依存性と筆記層8の正味磁化MTOTを示す。対応強制分野Hが示されている。筆記層8が補償温度TCOMPであるならば、両磁化貢献M4fとM3dが等しく、全飽和磁化MTOTが零であり、反平行に配向される両3dと4fサブ格子に一致する。これは理論的に無限に増加する強制分野Hに一致する。図5が示すように、正味磁化方向がTCOMP以下の温度で4f貢献によって支配され、逆にTCOMP以上の温度で3d金属貢献によって支配される。温度が筆記層8のキュリー温度に或いはキュリー温度以上に増加されると、熱変動は、正味磁化が零になり、材料が純粋に常磁性であるようになる。
交換連結強磁性記憶層21aの逆転界Hと総和磁化Mの熱依存性は図6に表現されている。反強磁性記憶層21bのブロック温度TBSと等しい、或いはTBSより大きい温度で、強磁性記憶層21aと反強磁性記憶層21bとの交換連結は小さい逆転界Hを生じるよう消える。強磁性記憶層21aと反強磁性記憶層21bとの対応磁化が図に概略的に示されている。
この発明によると、筆記処理は10A/cmと10A/cmの程度の大きさを有し且つ100ns以下を持続する電流パルスを使用する接合2の加熱を組合せ、筆記層8の正味磁化MTOTと強磁性記憶層21aとの間に生じる静磁気相互作用により記憶層21の磁化を逆転させることによって、達成される。反強磁性記憶層21bの交換連結方向の逆転がTBS以上の接合温度で促進される。強磁性記憶層21aと反強磁性記憶層21bとの交換連結が消えて、強磁性記憶層21aの逆転界Hが上記されるように、小さくなる。反強磁性記憶層21bの磁化の逆転は、さらに強磁性記憶層21aの付近に筆記層8を置いて静磁気相互作用を増加することによって、促進される。
この発明の一実施例において、筆記層8の厚さと組成が最適化されて、温度の高い安定性を有し且つ温度で周期化されるときに大きな静磁界を発生させる筆記層8を得る。ここで、例えば筆記層8が厚さ10−100nmであり、例えばGdCo,SmCo,或いはTbFeCoのようなGd,Sm或いはTbを備えるCo或いはFeを含有する合金から形成されている。
この発明の熱支援MTJベースMRAMの完全筆記処理周期は、図7に概略的に表現されている。さらに、特に、図は、飽和磁化Mと強制分野Hと筆記層8の逆転界Hと記憶層21の熱依存性をそれぞれに示す。つまり、筆記層8と記憶層21の対応磁化状態は図7の右手側に概略的に例示されて、彎曲矢印は筆記層8と強磁性記憶層21aの間に起こる静磁界を表現する。
異なった筆記処理工程は以下に記載されている。異なった工程は丸付き数字によって図に同じことが確認される。この例では、筆記層8の補償温度TCOMPは反強磁性記憶層21bのブロック温度TBSより高い。
工程1、初期工程−最初の状態では、電流が接合を通って流れなく、接合が準備温度Tである。このブロック温度TBS以下の温度では、筆記層8の正味磁化は4f貢献の配向によって支配されて、静磁化相互作用による反強磁性記憶層21bの磁化に関して反平行に配向されている。
工程2、筆記層3d磁化の逆転−接合電流パルス31が接合2を通して送られ、反強磁性記憶層21bのブロック温度TBSや筆記層8の補償温度TCOMP以上であるが、しかし二つのそれぞれの層のキュリー温度以下である温度Tに接合2を加熱する。温度Tでは、筆記層8の正味磁化は初期工程の方向に比べて180°だけ逆転された磁化方向を有する唯一の3d貢献に対応し、強磁性記憶層21aの磁化と反平行になる。
工程3、筆記層4f磁化の逆転−接合2温度が筆記層8の補償温度TCOMPより低いが、しかしブロック温度TBSより高い温度Tに下降されると、筆記層磁化の4f貢献は初期工程に比較して逆転方向に再現して、3d貢献と反平行である。温度Tでは、3dと4f磁化貢献は初期工程における配向に関して180°だけ回転される。
工程4、強磁性記憶層の逆転−温度が僅かにブロック温度TBS以上の温度Tに下降されると、筆記層8の4f磁化貢献は静磁化相互作用を誘導するために十分に大きくなり、筆記層8の正味磁化に関して反平行方向に強磁性記憶層21aの磁化を逆転できる。
工程5、最終工程−ブロック温度TBS以下の温度Tにさらに下降されることによって、強磁性記憶層21aの磁化は工程4の反平行逆転方向に凍結される。この最終工程では、強磁性記憶層21aの磁化と筆記層8の正味磁化が初期工程におけるそれぞれの配向に関して180°だけ回転される。
上記筆記処理工程からわかったように、強磁性記憶層21a磁化の方向は、強磁性記憶層21aの初期磁化方向と独立に各完全筆記周期(初期工程から最終工程まで)の間に逆転される。結局、「筆記前読取り」工程が各筆記周期に先立って必要とされメモリセルの初期状態を検知し、その論理状態を推論する。
この発明は上記例示実施例に限定されず、実施の他の例も特許請求の範囲内に可能であることが理解される。
例えば、この発明の他の実施例では、典型的にBiTe或いはGeSbTeから形成され(示されていない)且つ非常に低い熱伝導率を有する少なくとも一つの熱障壁層は接合2の頂部や底部に加えられる。これら追加層の目的は、接合2と接続電流ライン7の間に電気接続を保証する電極(示されていない)へ熱の拡散を制限しながら、接合を通って流れる電流の熱効率を増加させることである。ここで、熱障壁自体が直接に、或いは例えばTiN或いはTiWNから形成された伝導層を介して電極に電気的に接続される。
磁気メモリ装置(表現されていない)はこの発明の複数のメモリセル1から成るマトリックスを組み立てることによって形成されて、各メモリセル1の各接合2が筆記層8の側で接続電流ライン7に接続され、その反対側で接続電流ライン7と垂直に置かれた制御電流ライン6に接続されている。メモリセル1の一つが書き込まれると電流パルスが一つ或いは幾つかの制御電流ライン6に送られ、モードオンで対応制御ライン6のトランジスタ3少なくとも一つに置き、接合電流パルス31が書き込まれるメモリセル、即ち活性接続電流ライン7と活性制御ライン6の相互作用に置かれたメモリセルに対応する各接続電流ライン7に送られる。
1.....メモリセル
2.....接合
21....記憶層
21a...強磁性記憶層
21b...反強磁性記憶層
22....絶縁層
23....基準層
23a...第一強磁性基準層
23b...非強磁性基準層
23c...第二強磁性基準層
24....反強磁性基準層
3.....トランジスタ
31....接合電流パルス
4.....ワード電流ライン
41....ワード磁界
5.....ビット電流ライン
51....ビット磁界
6.....制御電流ライン
7.....接続電流ライン
8.....筆記層
9.....非磁気スペース層
....強磁性記憶層の逆転界
....筆記層の強制界
3d...3dサブ格子の磁化貢献
4f...4fサブ格子の磁化貢献
....飽和磁化
TOT...正味磁化
BS...反強磁性記憶層のブロック温度
BR...反強磁性基準層のブロック温度
COMP.補償温度
CS...反強磁性記憶層のキュリー温度
CW...筆記層のキュリー温度
....工程1の温度(準備温度)
....工程2の温度
....工程3の温度
....工程4の温度
....工程5の温度

Claims (32)

  1. 各メモリセルが磁気トンネル接合(MTJ)から成り、各接合は、i)データが書き込まれる磁気記憶層(21)と、ii)基準層の磁化が任意の時間の処理でいつも実質的に同じ方向である基準層(23)と、iii)基準層(23)と記憶層(21)との間に挿入された絶縁層(22)とから成る熱支援筆記手順を備えるMRAMタイプの磁気メモリにおいて、iv)第二鉄磁気3d−4f非結晶合金から形成され、記憶層(21)の付近に挿入され、3d遷移金属原子のサブ格子から生じる第一磁化貢献と4f希土類原子のサブ格子から生じる第二磁化貢献から成る筆記層(8)から成ることを特徴とする磁気メモリ。
  2. 筆記層(8)が記憶層(21)の頂部に配置されていることを特徴とする請求項1に記載の磁気メモリ。
  3. 筆記層(8)の磁化は補償温度TCOMP以下の筆記層(8)の温度で4f貢献によって支配され、補償温度TCOMP以上の温度で3d金属貢献によって支配されることを特徴とする請求項1或いは2に記載の磁気メモリ。
  4. 筆記層(8)がGd,Sm或いはTbを備えるCo或いはFeを含有する合金から形成されることを特徴とする請求項1乃至3のいずれか一項に記載の磁気メモリ。
  5. 筆記層(8)がGdCo,SmCo,或いはTbFeCoから構成されることを特徴とする請求項1乃至4のいずれか一項に記載の磁気メモリ。
  6. 筆記層(8)が10乃至100nsの厚さを有することを特徴とする請求項1乃至5のいずれか一項に記載の磁気メモリ。
  7. 非磁気スペース層(9)が筆記層(8)と記憶層(21)の間に挿入されることを特徴とする請求項1乃至6のいずれか一項に記載の磁気メモリ。
  8. 記憶層(21)が強磁性記憶層(21a)と反強磁性記憶層(21b)とから成ることを特徴とする請求項1乃至7のいずれか一項に記載の磁気メモリ。
  9. 強磁性記憶層(21a)が永久合金(Ni80Fe20),Co90Fe10,或いはFe、Co或いはNiを含有する他の合金から成るグループから選択された強磁性材料から形成されることを特徴とする請求項8に記載の磁気メモリ。
  10. 強磁性記憶層(21a)が1乃至10nmの程度の厚さを有することを特徴とする請求項8或いは9に記載の磁気メモリ。
  11. 反強磁性記憶層(21b)がマンガンベース合金から形成されることを特徴とする請求項1乃至10のいずれか一項に記載の磁気メモリ。
  12. 反強磁性記憶層(21b)がIrMn或いはFeMnから形成されることを特徴とする請求項11に記載の磁気メモリ。
  13. 反強磁性記憶層(21b)が120℃から220℃までの適度なブロック温度(TBS)を有することを特徴とする請求項11或いは12に記載の磁気メモリ。
  14. 基準層(23)が第一強磁性基準層(23a)と第二強磁性基準層(23c)とから成り、それら第一と第二強磁性基準層の間に非強磁性基準層(23b)を挿入することにより反強磁性的に連結されていることを特徴とする請求項1乃至13のいずれか一項に記載の磁気メモリ。
  15. 強磁性基準層(23a、23c)がFe,Co,或いはNiベース合金から形成されることを特徴とする請求項14に記載の磁気メモリ。
  16. 強磁性基準層(23a)或いは(23c)の一方が反強磁性基準層(24)によって留められることを特徴とする請求項14或いは15に記載の磁気メモリ。
  17. 反強磁性基準層(24)がマンガンベース合金から形成されることを特徴とする請求項1乃至16のいずれか一項に記載の磁気メモリ。
  18. 反強磁性基準層(24)がPtMn或いはNiMnから形成されることを特徴とする請求項17に記載の磁気メモリ。
  19. 反強磁性基準層(24)が反強磁性記憶層のブロック温度TBSより高いブロック温度TBRを有することを特徴とする請求項17或いは18に記載の磁気メモリ。
  20. 筆記層(8)の補償温度TCOMPが反強磁性記憶層(21b)のブロック温度TBSより高く且つ基準層(23)のブロック温度TBRより低いことを特徴とする請求項1乃至19のいずれか一項に記載の磁気メモリ。
  21. 絶縁層(22)がAlとMgOから成るグループから選択された材料から形成されることを特徴とする請求項1乃至20のいずれか一項に記載の磁気メモリ。
  22. 熱障壁層が接合(2)の頂部と底部に加えられることを特徴とする請求項1乃至21のいずれか一項に記載の磁気メモリ。
  23. 熱障壁がBiTe或いはGeSbTeから形成されることを特徴とする請求項22に記載の磁気メモリ。
  24. 熱支援磁気メモリの筆記方法において、
    a)筆記層(8)の正味磁化が二層間の静磁気相互作用による強磁性記憶層(21a)の磁化に関して反平行に配向される初期工程と;
    b)筆記層(8)の3d貢献の磁化が初期工程の配向と比較して180°だけ逆転される第二工程と;
    c)筆記層(8)の4f貢献の磁化が初期工程の方向と比較して180°だけ逆転される第三工程と;
    d)強磁性記憶層(21a)が強磁性記憶層(21a)と筆記層(8)の間の静磁気相互作用による初期工程の方向と比較して180°だけ逆転される第四工程と;
    e)強磁性記憶層(21a)の磁化と筆記層(8)の正味磁化が初期工程のそれぞれの配向に関して180°だけ逆転される最終工程とから成ることを特徴とする筆記方法。
  25. 初期工程内で、接合(2)が準備温度Tであることを特徴とする請求項24に記載の筆記方法。
  26. 第二工程内で、接合(2)が反強磁性記憶層(21b)のブロック温度TBSと筆記層(8)の補償温度TCOMP以上であるが、しかし二つのそれぞれの層のキュリー温度以下の温度Tに加熱されることを特徴とする請求項24或いは25に記載の筆記方法。
  27. 第三工程内で、接合温度が筆記層(8)の補償温度TCOMPより低いが、しかしブロック温度TBSより高い温度Tに下降されることを特徴とする請求項24乃至26のいずれか一項に記載の筆記方法。
  28. 第四工程内で、接合温度がブロック温度TBS以上僅かの温度Tに下降されて、筆記層(8)の磁化貢献が静磁気相互作用を誘導するために十分に大きくなり、強磁性記憶層(21a)の磁化を逆転できることを特徴とする請求項24乃至27のいずれか一項に記載の筆記方法。
  29. 最終工程内で、接合温度がブロック温度TBS以下の温度Tに下降され、強磁性記憶層(21a)の磁化が凍結されることを特徴とする請求項24乃至28のいずれか一項に記載の筆記方法。
  30. 接合(2)が接合電流パルス(31)を接合(2)に通過させることによって加熱されることを特徴とする請求項24乃至29のいずれか一項に記載の筆記方法。
  31. 請求項1乃至23のいずれか一項に定義された複数のメモリセル(1)から成るマトリックスから成ることを特徴とする磁気メモリ。
  32. 各メモリセル(1)の各接合(2)が筆記層(8)の側で接続電流ライン(7)に接続され、反対側で接続電流ライン(7)と垂直に置かれた制御電流ライン(6)と接続されていることを特徴とする請求項31に記載の磁気メモリ。
JP2010537349A 2007-12-13 2008-11-10 熱支援書き込み手順を備える磁気メモリ装置と方法 Expired - Fee Related JP5586473B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07291520.0 2007-12-13
EP07291520 2007-12-13
PCT/EP2008/065198 WO2009074411A1 (en) 2007-12-13 2008-11-10 Magnetic memory with a thermally assisted writing procedure

Publications (3)

Publication Number Publication Date
JP2011507243A true JP2011507243A (ja) 2011-03-03
JP2011507243A5 JP2011507243A5 (ja) 2013-09-12
JP5586473B2 JP5586473B2 (ja) 2014-09-10

Family

ID=40386072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010537349A Expired - Fee Related JP5586473B2 (ja) 2007-12-13 2008-11-10 熱支援書き込み手順を備える磁気メモリ装置と方法

Country Status (5)

Country Link
US (1) US8102701B2 (ja)
EP (1) EP2232495B1 (ja)
JP (1) JP5586473B2 (ja)
TW (1) TW200937415A (ja)
WO (1) WO2009074411A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019214A (ja) * 2010-07-07 2012-01-26 Crocus Technology Sa 熱閉じ込めを最適化した磁気デバイス
JP2012533190A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 静磁場によりアシストされた抵抗性検知素子

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607357B1 (ko) * 2008-12-02 2016-03-29 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 불휘발성 기억장치
FR2965654B1 (fr) 2010-10-01 2012-10-19 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
EP2575136B1 (en) * 2011-09-30 2014-12-24 Crocus Technology S.A. Self-reference magnetic random access memory (MRAM) cell comprising ferromagnetic layers
EP2605246B1 (en) 2011-12-12 2015-02-11 Crocus Technology S.A. Self-referenced magnetic random access memory element comprising a synthetic storage layer
EP2712078B1 (en) * 2012-09-25 2015-06-03 Crocus Technology S.A. Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US8971103B2 (en) 2013-03-13 2015-03-03 International Business Machines Corporation Thermally-assisted MRAM with ferromagnetic layers with temperature dependent magnetization
US9070868B2 (en) 2013-06-04 2015-06-30 International Business Machines Corporation Thermally assisted MRAM with a multilayer encapsulant for low thermal conductivity
US9459835B2 (en) * 2014-01-15 2016-10-04 HGST Netherlands B.V. Random number generator by superparamagnetism
CN106537624B (zh) 2014-04-02 2020-09-25 S·E·格兰维尔 包含稀土氮化物的磁性材料和设备
WO2015152737A2 (en) 2014-04-02 2015-10-08 Natali Franck Doped rare earth nitride materials and devices comprising same
CN104098612B (zh) * 2014-07-01 2016-09-28 天津师范大学 3d-4f异核金属磁性配合物及其制备方法与应用
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072090A (ja) * 2002-06-28 2004-03-04 Internatl Business Mach Corp <Ibm> 磁性トンネル接合
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2007525840A (ja) * 2004-02-23 2007-09-06 セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
JP2008300622A (ja) * 2007-05-31 2008-12-11 Hitachi Maxell Ltd 磁気抵抗効果素子および磁気メモリ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820475C1 (ja) 1988-06-16 1989-12-21 Kernforschungsanlage Juelich Gmbh, 5170 Juelich, De
US5159513A (en) 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5583725A (en) 1994-06-15 1996-12-10 International Business Machines Corporation Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
FR2924851B1 (fr) * 2007-12-05 2009-11-20 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072090A (ja) * 2002-06-28 2004-03-04 Internatl Business Mach Corp <Ibm> 磁性トンネル接合
JP2007525840A (ja) * 2004-02-23 2007-09-06 セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2008300622A (ja) * 2007-05-31 2008-12-11 Hitachi Maxell Ltd 磁気抵抗効果素子および磁気メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533190A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 静磁場によりアシストされた抵抗性検知素子
JP2012019214A (ja) * 2010-07-07 2012-01-26 Crocus Technology Sa 熱閉じ込めを最適化した磁気デバイス

Also Published As

Publication number Publication date
WO2009074411A1 (en) 2009-06-18
EP2232495B1 (en) 2013-01-23
US8102701B2 (en) 2012-01-24
JP5586473B2 (ja) 2014-09-10
US20100246254A1 (en) 2010-09-30
EP2232495A1 (en) 2010-09-29
TW200937415A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
JP5586473B2 (ja) 熱支援書き込み手順を備える磁気メモリ装置と方法
JP2011507243A5 (ja)
US8385107B2 (en) Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
EP2124228B1 (en) Magnetic random access memory with an elliptical junction
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
US8625336B2 (en) Memory devices with series-interconnected magnetic random access memory cells
EP2605246B1 (en) Self-referenced magnetic random access memory element comprising a synthetic storage layer
CN101266831A (zh) 存储元件和存储器
JP4915626B2 (ja) 磁気抵抗効果素子および磁気ランダムアクセスメモリ
KR101397654B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
US8391053B2 (en) Magnetic memory with a thermally assisted writing procedure and reduced writing field
RU2573457C2 (ru) Многобитовая ячейка с синтетическим запоминающим слоем
US9054029B2 (en) Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells
JP2010093091A (ja) 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法
JP2006080241A (ja) 固体メモリ装置
KR20120130737A (ko) 합성 저장층을 갖는 멀티비트 셀
Daughton Magnetoresistive random access memories

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130719

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140722

R150 Certificate of patent or registration of utility model

Ref document number: 5586473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees