JP2015015490A - 熱アシスト磁気書き込みメモリ - Google Patents

Abstract

【課題】メモリ点又はメモリセル（５０）からなる熱アシスト磁気書き込みメモリを提供する。【解決手段】各々が、反強磁性体により形成された層（７０）によって相互に分離された２重磁気トンネル接合（５１，５２）からなり、それらを構成する層の積層順序が相互に反転し、各磁気トンネル接合（５１，５２）は、基準層（５３，５６）と、記憶層（５５，５８）と、当該磁気トンネル接合のトンネルバリアを構成する基準層及び記憶層の間に挿入された絶縁層（５４，５７）とを具備している。層（７０）のブロッキング温度は、対応する磁気トンネル接合の基準層のブロッキング温度よりも低い。２つのトンネルバリア（５４，５７）の抵抗と面積との積ＲＡは異なっている。各メモリ点（５０）は、前記層のブロッキング温度以上の温度に、記憶層を加熱するための手段（１３２〜１３５）を具備している。【選択図】図３

Description

本発明は、磁気メモリの技術分野に関し、特に、本質的に既知の方法で、電子システムにおけるデータの記憶、読み出し及び書き込みを行う不揮発性ランダムアクセスメモリに関する。

また、本発明は、そのようなデバイスにおける熱磁気書き込みのための方法に関する。

本発明は、エレクトロニクス、特に、ＭＲＡＭ（「Magnetic Random Access memory」の頭文字）タイプのメモリのためのメモリ点(memory point)の製造にそのアプリケーションを見出す。

ＭＲＡＭ磁気メモリは、周囲温度で高い磁気抵抗を有する磁気トンネル接合（ＭＴＪ）の開発によって見直されてきた。実際に、これらの磁気ランダムアクセスメモリは多くの利点を有している。
・ＳＲＡＭ（数ナノ秒の書き込み及び読み出し）に近い速度
・ＤＲＡＭに近い密度
・フラッシュメモリのような不揮発性
・読み出し及び書き込み劣化がないこと
・基本トランジスタの寸法の縮小による電離放射線、次第に深刻化する問題による影響がないこと

そうすることで、ＭＲＡＭ磁気メモリは、最良の各特性を組み合わせることによって、より従来技術の多様なメモリの置き換えに適合し、かつ、それによって、一般的なメモリになっている。

１組のメモリ点又はメモリセルからなる、最初に製造された磁気メモリは、各々が、いくつかの磁気及び非磁気金属層を交互に積層することにより形成された「巨大磁気抵抗素子(giant magnetoresistance element)」と呼ばれる素子を具備している。

例えば、このタイプの構造は、基本構造については、特許文献１及び特許文献２に開示され、かつ、その基本構造からのＲＡＭメモリの製造については、特許文献３に開示されている。

そのアーキテクチャの長所によって、この技術は、単純な技術で不揮発性メモリの製造を可能にするが、メモリ容量は限定される。これは、メモリ素子又はメモリ点が各線に沿って直列に接続されていると、メモリ素子又は点の数が増加するにつれて、信号が徐々に弱くなるので、集積の可能性が制限されるという事実のためである。

磁気トンネル接合（ＭＴＪ）メモリ点の開発によって、これらのメモリの性能及び動作モードは顕著に増大している。例えば、そのような磁気トンネル接合メモリは、特許文献４に開示されている。その最も単純な形態では、メモリは、薄い絶縁層によって分離された、飽和保磁力の異なる２つの磁気層を具備している。

このタイプのメモリに対して提案された第１書き込みモードは、２つの直交する磁界の重ね合わせによって、２つの磁気層のうちの１つの磁化を切り替えることに基づいていた。Stoner-Wolfarthタイプの書き込みは、「ＦＩＭＳ（Field Induced Magnetic Switching、即ち、誘導磁界による磁化の切り替え）」ファミリーに使用され、かつ、例えば、特許文献５及び非特許文献１に開示されている。このアーキテクチャによれば、メモリセルは、２つの直交する磁界を生成しなければならない。図１は、そのようなStoner-Wolfarthタイプの書き込みのためのアーキテクチャを図示している。

図から分かるように、各メモリ素子又はメモリ点（１０）は、ＣＭＯＳ技術トランジスタ（１２）及びＭＴＪ磁気トンネル接合（１１）の組み合わせからなっている。前記トンネル接合（１１）は、「記憶層」又は「自由層」と呼ばれる少なくとも１つ磁気層（２０）と、薄い絶縁層（２１）と、「ピン止め層(pinned layer)」と呼ばれ、「基準層」とも呼ばれる磁気層（２２）とを具備している。

限定されない方法だが、２つの磁気層は、３ｄ金属（Ｆｅ、Ｃｏ、Ｎｉ）及びこれらの合金に基づいて形成され、かつ、絶縁層は、従来どおり、アルミナ（Ａｌ_２Ｏ_３）又は酸化マグネシウム（ＭｇＯ）からなることが好ましい。磁気層（２２）は、反強磁性層（２３）（書き込み段階中に、その磁化が切り替わらないように、層（２２）をピン止めする機能を有する）に結合されていることが好ましい。

ピン止め層（２２）は、「合成反強磁性(synthetic antiferromagnetic)」層（ＳＡＦ）と呼ばれる層を構成するため、例えば、特許文献６に開示されたように、それ自体がいくつかの層からなることが好ましい。

これらの磁気セル（各々が磁気トンネル接合からなっている）の動作は、特に、書き込みのため、前記各トンネル接合に設けられた電流線又は導体によって生成された２つのパルス磁界を生成するステップを具備している。

故に、ＦＩＭＳタイプアーキテクチャのコンテクストでは、３つのレベルのアドレス指定線が観察される。したがって、図１では、一般に相互に９０°で配置された２つの線レベル（１４）（ビット線）及び（１５）（デジット線）は、書き込みプロセス中に、自由層（２０）の磁化を切り替えるための磁界パルスを生成することを意図している。これらの磁界パルスは、短い電気パルス（一般に、２乃至５０ナノ秒で、数ミリアンペアの強さを有する）を、電流線（１４）及び（１５）内に循環させることによって生成される。これらのパルス強度及び同期は、これらの２つの電流線の交点に配置されたメモリ点の磁化だけが、切り替えの影響を受けるように調整される。

追加的なアドレス指定線レベル（１６）（「ワード線(word line)」とも呼ばれる）は、読み出しモードで各メモリ素子を個々にアドレス指定するために、チャンネル選択の開閉、又は、各メモリ点に設けられたトランジスタ（１２）の切り替えを命令することを意図している。換言すれば、ＣＭＯＳトランジスタ（１２）はスイッチとして使用される。

当該メモリ点の書き込みモードでは、選択されたトランジスタ（１２）はブロックされているか又はオフモードであり、したがって、トランジスタには電流が流れない。電流パルスＩは、選択されたメモリ点（１０）に応じて、２つの電流線（１４）及び（１５）内に送られる。電流パルスＩの振幅は、線（１４）及び（１５）の交点（２つの線の共同の寄与が、当該メモリ点の層（２０）の磁化を切り替えることができる磁界を生成するのに十分である）を除き、生成された磁界が線（１４）又は（１５）上のメモリ点を切り替えるのに十分ではない。

読み出しモードでは、トランジスタ（１２）は、制御線（１６）を経由して、前記トランジスタのグリッド内に、正の電圧パルスを送ることによって、飽和するか又はオンモードとなる。次いで、計測電流は、電流線（１４）（トランジスタ（１２）が飽和しているか又はオンモードで配置されているメモリ点だけを通過することできる）内に送られる。この電流を用いて、前記選択されたメモリ点（１０）の磁気トンネル接合（１１）の抵抗を測定する。次いで、基準メモリ点（図示せず）との比較によって、メモリ点（１０）の対応する状態「０」又は「１」を決定することができる。

上記から理解されるように、電流線（１４）及び（１５）を通過するパルスの強度、及び、それらの同期は、これらの２つの電流線の交点（選択点）に置かれているメモリ点の磁化だけを、２つの導体によって生成された磁界の効果によって切り替えることができるように調整される。したがって、同じ行又は同じ列上に配置された他のメモリ点（半選択点）は、導体（１４，１５）のうちの１つの磁界だけの影響を受けて、その結果、切り替えられない。

これらのメモリ点の書き込みメカニズムによって、このアーキテクチャの制限を理解することができる。書き込みが誘導磁界によってもたらされる限り、電流強度は、各メモリ点の個々のスイッチング磁場の値の影響を受ける。全てのメモリ点に対するスイッチング磁場の分布関数が広いので（実際に、製造上の制限及び固有の統計的な擾乱のため、それは均一ではない）、選択されたメモリ点上の磁界は、分布の最も高い切り替え点よりも強いことが必要であり、対応する行又は列上に配置された特定のメモリ点を偶発的に切り替える危険性があり、この分布の低い部分に配置されたスイッチング磁場は、行又は列だけで生成された磁界よりも弱い。さらに、そのような外部磁界を用いたメモリの消費電力は、スイッチング磁場分布がより広いので、それに相応してより多い。

さらに、一般に、メモリ点のサイズが小さくなるにつれ、スイッチング磁場の平均値が増加するので、製品の将来的な世代では、より高い電流が相応に期待される傾向がある。その結果、これらのメモリの動作に必要な電力は、より大規模な集積化に伴い、相応に一層増加する。

従来技術のこれらのメモリの他の欠点は、メモリ点のサイズが減るときの熱擾乱に対する自由層の磁化の安定性に関係している。実際に、１つの方向から別の方向にこの層の磁化を切り替えるために交差されるエネルギバリアは、この層の体積に比例している。体積が減少するにつれて、バリアの高さは、熱擾乱に比較することができるようになる。次いで、メモリ内に書き込まれたデータは、もはや格納されない。この困難を克服するには、例えば、より高い異方性を有する材料を選択することによってか、又は、メモリ点の形状の異方性を強調することによって、自由層の磁気的な異方性を増大させる必要がある。しかし、そのようにすると、磁気的な切り替えに必要な磁界は増大して、磁気的な切り替えに必要な磁界を生成するために、より大規模な消費電力を必要とすることにつながる。故に、ＴＡ−ＭＲＡＭ（thermally assisted MRAM）と呼ばれ、自由層自体が反強磁性層によってピン止めされている熱アシスト磁気ランダムアクセスメモリを使用することが提案されている。例えば、この改良は特許文献７に開示されている。

図２は、ＴＡ−ＭＲＡＭタイプのメモリセルを図示している。このセルでは、磁気トンネル接合（３１）の自由層（４１）は、反強磁性層（４０）によってピン止めされている。ＦＩＭＳタイプのセルの場合と同様に、絶縁層（４２）は、磁気自由層（４１）と、「ピン止め層」と呼ばれる磁気層（４３）との間に挟まれている。この構成では、２つの磁気層は、３ｄ遷移材料（Ｆｅ、Ｃｏ、Ｎｉ）及びこれらの合金（特に、ホウ素を用いてトーピングされているか、又は、されていない）から形成されていることが好ましく、かつ、絶縁層は、アルミナ又は酸化マグネシウムにより形成してもよい。好ましいバージョンでは、ピン止め磁気層（４３）は、反強磁性層（４４）（その磁化が書き込み中に切り替えられないように、層（４３）をピン止めする機能を有する）に結合されている。

また、基準層（４３）は、いくつかの層からなっている合成反強磁性層であってもよい。

この構成では、反強磁性層（４０）は、「ブロッキング(blocking)」温度Ｔ_Ｂ（自由層（４１）上に影響を及ぼす「交換(exchange)」磁界と呼ばれる安定化磁界がもはや有効ではない）と呼ばれる特徴的な温度を有している。反強磁性層（４０）を構成している材料及びその厚みは、ブロッキング温度Ｔ_Ｂがメモリの動作温度（静止動作温度）よりも高いように選択されている。同様に、反強磁性層（４０）のブロッキング温度Ｔ_Ｂは、ピン止め層（４３）に隣接した反強磁性層（４４）のブロッキング温度よりも低く、かつ、かなり隔たりがあるように選択されている。

したがって、外部磁界の単純なアプリケーションによって切り替えることが非常に困難であることが分かるように、反強磁性層（４０）のブロッキング温度よりも低い温度で、自由層（４１）は、交換磁界によって安定化される。反強磁性層（４０）のブロッキング温度及びこの温度以上で、交換磁界がゼロなので、後者が所定温度で自由層（４１）の抗電界よりも高い場合、結果的に、外部磁界の手段によって、自由層（４１）の切り替えは非常に容易になる。したがって、自由層（４１）に対して選択された材料は、前記層が弱い抗電界を有することを可能にしなければならない。

また、この特定のアーキテクチャは、３つのアドレス指定線レベルを備えている。この構成では、「デジット線(digit line)」と呼ばれる電流線（３０）は、磁気トンネル接合（３１）の下側に配置されているが、それに接していない。数マイクロアンペアの電流がそれを通過するとき、必要な磁界を生成して、自由記憶層（４１）を切り替えることを意図している。このデジット線（３０）に直交して、ビット線（３２）は、当該メモリ点の磁気トンネル接合（３１）の上側に配置されて、かつ、それに接している。このビット線は、加熱電流を当該トンネル接合内に伝達することを意図している。「ワード線」と呼ばれる第３アドレス指定線（３３）は、選択トランジスタ（３５）をオンモード又はオフモードに切り替える働きをする。ＦＩＭＳと同様に、ワード線は、アプリケーションによってか、又は、そうでなければ、制御電圧によって、その全長にわたって、トランジスタ導体のチャネルの開閉を命令し、各トランジスタは、関係する各メモリ点に対してモードを切り替える動作を行う。

読み出しモードでは、読み出されるメモリ点に設けられたＣＭＯＳトランジスタ（３５）は、ワード線（３３）内の適切な電圧のアプリケーションによって閉じられる。読み出し原理は、ＦＩＭＳタイプのセルに関連して、記載された原理と全く同じである。

書き込みモードでは、読み出されるメモリ点のＣＭＯＳトランジスタ（３５）は、ワード線（３３）内の適切な電圧のアプリケーション手段によって閉じられる。次いで、加熱電流パルスは、ビット線（３２）によって書き込まれるメモリ点内に送られる。トンネル接合（３１）内を流れている電流密度ｊが十分な場合、生成された電力密度Ｐ＝ＲＡ．ｊ^２（ここで、ＲＡは、トンネル接合の抵抗Ｒとその面積Ａの積である）によって、記憶層（４１）に接している反強磁性層（４０）のブロッキング温度Ｔ_Ｂ以上に、前記トンネル接合内の温度を上昇させる。次いで、自由層（４１）を安定化している交換磁界はゼロになり、その結果、後者は、非常に変動的になる。次いで、数ナノ秒に対して数百マイクロアンペアの電気パルスがデジット線（３０）内に送られ、いったんブロッキング温度が達せられ（数ナノ秒以降に）、かつ、正しい方向に（ビット「１」又は「０」の書き込み）、切り替えるのに十分な磁界を生成すると、上記したように、自由層（４１）は、まさにこの瞬間に、弱い固有の飽和保持力を備えて非常に変動的になる。いったん自由層（４１）が書き込まれると、磁気トンネル接合（３１）内の加熱電流は、（ビット線（３２）内の電流を遮断し、かつ、トランジスタ（３５）を開くことによって）中断される。次いで、メモリ点の全体温度は、非常に急速（数ナノ秒）に、反強磁性層（４０）のブロッキング温度以下に低下し（一般に、静止動作温度）、その結果、交換磁界は、その初期値を回復して、自由層（４１）を自動的に安定化する。次いで、デジット線（３０）内の電流は順に遮断される。

上記のＦＩＭＳ及びＴＡ−ＭＲＡＭ、又は、例えば、特許文献８に開示された「トグルスイッチ」メモリのいずれであっても、特に、書き込み磁界が１又は複数の磁力線を使用して生成される場合、消費電力の問題点は、多数の磁気ランダムアクセスメモリにおいて生じる。

反強磁性層に結合された記憶層の使用によって、マルチビットデータの記憶が可能であることは既知である。

実際に、従来技術の磁気トンネル接合によって、メモリ点は、可能性のある２つの状態（平行又は反平行の２つの磁気的な構成に対応している）を有し、後者は、基準層の磁化に関して、記憶層の磁化の各平行及び反平行配列に対応している。

これらの双安定システムは、基準層の磁化に平行の容易な磁化軸を用いて、磁気結晶異方性のオリジン又は形状（例えば、楕円形のメモリ点）を、記憶層に与えることによって取得される。基準層の磁化に対して、平行方向から反平行方向の間の中間的な方向に、記憶層の磁化を向けるため、記憶層及び隣接した反強磁性層は、磁気トンネル接合を介して、電流パルスを送ることによってブロッキング温度以上に加熱され、次いで、記憶層の磁化は、反強磁性層の冷却中に、所望の方向に向けられる。記憶層の磁化を所望の方向に向けるため、局所的な磁界が所望の方向でそこに印加される。このため、磁界の切り替えは、電流パルスを、当該メモリ点の上側及び下側にそれぞれ配置された、直交する電流線内に送ることによって取得される。そうすることで、磁界は、２つの直交する方向に生成することができ、かつ、２つの電流線内を流れる電流の相対的な強さを調整することによって、磁界は、あらゆる平面方向に生成することができ、かつ、０°、７０°、１１０°及び１８０°で、これらの４つの状態間の抵抗の差異を最適化するように、基準層の磁化の方向に関して、各々に向けられた４つの方向に生成することが好ましい。

米国特許第４９４９０３９号明細書 米国特許第５１５９５１３号明細書 米国特許第５３４３４２２号明細書 米国特許出願公開第５６４０３４３号明細書 米国特許出願公開第６０２１０６５号明細書 米国特許出願公開第５５８３７２５号明細書 米国特許第６３８５０８２号明細書 米国特許第６５４９９０６号明細書

Journal of Applied Physics, vol.81, 1997年, 3758ページ

本発明の第１目的は、マルチビットＴＡ−ＭＲＡＭのための新しい熱磁気書き込みモードを提案することである。

本発明の第２目的は、単一の磁力線を使用することによって４つの状態を有するＴＡ−ＭＲＡＭセルを提案することである。したがって、図２に関して説明されたアーキテクチャと全く同じアーキテクチャを用いる。

本発明の第３目的は、単一の磁界の生成のため、消費電力の低いマルチビットＴＡ−ＭＲＡＭセルを提案することである。

本発明の第４目的は、耐久性の改良されたマルチビットＴＡ−ＭＲＡＭセルを提案することである。

本発明の第５目的は、４つの状態を２つの書き込み段階だけで書き込むことができる、単一の磁力線を用いたマルチビットＴＡ−ＭＲＡＭマトリックスアーキテクチャを提案することである。

この熱アシスト磁気書き込みメモリは、メモリ点又はメモリセルからなり、各々が反強磁性体により形成された層によって相互に分離された２重磁気トンネル接合からなり、かつ、それらを構成している層の積層順序は相互に反転し、
各磁気トンネル接合は、
磁化の方向が固定の「ピン止め層」呼ばれる磁気基準層と、
磁化の方向が可変の「自由層」と呼ばれる磁気記憶層と、
基準層と記憶層との間に挿入され、当該磁気トンネル接合のトンネルバリアを構成する絶縁層と
を具備し、
前記磁気記憶層は、層の面内磁化を有する強磁性体により形成された１つの層からなり、反強磁性体により形成されたピン止め層との交換によって磁気的に結合され、かつ、２つの磁気トンネル接合を分離している層からなっている。

本発明によれば、
２つの磁気トンネル接合を分離している反強磁性ピン止め層のブロッキング温度は、対応する磁気トンネル接合の基準層のブロッキング温度よりも低く、
２つのトンネルバリアの積ＲＡ（抵抗×面積）は異なり、
各メモリ点は、前記層のブロッキング温度以上の温度に、記憶層を加熱するための手段を備え、
メモリは、当該基準層の方向を変更することなく、１又は複数の基準層の磁化に関して、各メモリ点の１又は複数の記憶層の磁化の方向を向けるように、磁界を印加するための手段を具備し、
当該磁気トンネル接合の温度は、反強磁性体の前記層のブロッキング温度を超え、かつ、前記メモリに印加された磁界がないか、又は、前記記憶層間の静磁気結合よりもより強度の低い磁界の影響を受けている場合、前記層の磁化が反平行構成で配置されるように、記憶層は、前記記憶層を分離している反強磁性体により形成された層を横断して磁気的に結合されている。

このような方法及びその構造を使用して、一方ではメモリ点の加熱、及び、他方では磁界の方向の２重の組み合わせを変化させて、当該メモリ点の４つの安定した状態を、コンパクトなサイズで取得することができる。

２つのトンネルバリアのうちの１つの積ＲＡは、他の半分に実質的に等しいことが好ましい。そうすることで、当該メモリ点の種々の安定した状態の読み出し分離は最適化される。

本発明の他の特徴によれば、記憶層の磁界の方向を変化させる手段は、当該磁気メモリ点の上側又は下側に配置された単一の導電線からなっている。そうすることで、そのようなメモリ点を使用した磁気メモリのアーキテクチャは単純化される。

実際に、メモリ点は、楕円、又は、好ましくは円形の断面を有している。

実際に、記憶層は、Ｆｅ、Ｃｏ、Ｎｉ（ＣｏＦｅ又はＮｉＦｅ）の合金に基づく材料により形成され、特に、トンネルバリアがＭｇＯにより形成されている場合、ホウ素によってドーピングすることができる。

さらに、２つの記憶層は、それらを分離している反強磁性体のピン止め層を介して、静磁気的に結合されている。この静磁気結合は、システムのエネルギを最小化するために、反平行の方法で、これらの記憶層の磁化の方向を向けることが好ましい。記憶層の磁化を制御するために、前記層の厚みは異なっている。

本発明によれば、記憶及び基準層の各磁化は、前記層の平面に対して実質的に平行である。

実際に、本発明によれば、基準層をピン止めしている反強磁性層は、ＰｔＭｎ合金に基づいて形成され、さらに、２つの磁気トンネル接合を分離している反強磁性層は、ＰｔＭｎ合金よりもブロッキング温度の低いマンガンＭｎを多く含む合金に基づいている。実際に、この反強磁性層は、ＩｒＭｎ又はＦｅＭｎに基づいている。換言すれば、基準層をピン止めしている反強磁性層は、２つの磁気トンネル接合を分離している反強磁性層のブロッキング温度（一般に２００℃より低い）よりも、ブロッキング温度が高い（一般に２５０℃より高い）材料により形成されている。

各基準層は、ルテニウムを含む材料から選択された２つの磁気層と、中間層とを具備する多層からなることが好ましく、この中間層の両側に配置された２つの磁気層は、この前記中間層によって反強磁性的に結合されている。

また、本発明は、磁気メモリのそのようなメモリ点の書き込みを行うための方法に関する。

本発明によれば、各書き込み段階は、当該メモリ点に設けられたトンネル接合を介して導電線内に電流パルスを送ることによって、当該メモリ点の温度上昇を伴う。

本発明による書き込み段階は、次の３つの段階で実行される。
（Ａ）導電線（ビット線）内の電流を循環させることによってメモリ点を加熱し、次いで、当該トンネル接合を介して、２つの記憶層を分離している反強磁性層のブロッキング温度以上、又は、理想的にはネール(Neel)温度以上に温度を上昇させるステップ。
（Ｂ）電流パルスをデジット線内に転送して、トンネルバリアに接している基準層の磁化の配列に対して、平行又は反平行の記憶層の磁化の配列を取得するステップ。記憶層の磁化の方向は、デジット線内の電流の正又は負の極性によって（即ち、１つの方向又は反対の方向に形成された磁界の方向によって）定義される。
（Ｃ）冷却中のメモリ点の状態を定義するステップ：
・デジット線内の電流パルスの終了以前の加熱電流を中断するステップ：デジット線を通過する電流の極性に基づき、状態「００」及び「１１」を定義する。
・デジット線内の電流パルスの終了以降の加熱電流を中断するステップ：２つの記憶層間の静磁気結合の生成によって、前記２つの層のうちの１つの磁化を切り替えさせて、エネルギ的な見地から、より安定している磁化の反平行配列を支持する。状態「０１」及び「１０」は、デジット線内の電流の極性により定義される。

本発明が実行される方法及びその利点は、添付図面に関連して、限定されることなく、情報提供のために提供された以下の代表的な実施例によって、より明らかになる。

図１は、従来技術のＦＩＭＳタイプの磁気メモリのアーキテクチャの概略図である。 図２は、従来技術のＴＡ−ＭＲＡＭタイプの磁気メモリのアーキテクチャの概略図である。 図３は、本発明によるメモリ点の概略図である。 図４は、書き込みに適合した電流線に関連した、本発明のメモリ点概略透視図である。 図５Ａは、当該メモリ点の４つの状態のうちの１つを取得するための本発明による書き込み方法を図示した概略透視図である。 図５Ｂは、当該メモリ点の４つの状態のうちの１つを取得するための本発明による書き込み方法を図示した概略透視図である。 図５Ｃは、当該メモリ点の４つの状態のうちの１つを取得するための本発明による書き込み方法を図示した概略透視図である。 図５Ｄは、当該メモリ点の４つの状態のうちの１つを取得するための本発明による書き込み方法を図示した概略透視図である。 図６は、本発明による書き込み原理を説明するための単純化された図である。 図７Ａは、本発明の他の実施例に基づく、時間の関数として、特定の電流線を通る電流の強さの変化を示した図である。 図７Ｂは、本発明の他の実施例に基づく、時間の関数として、特定の電流線を通る電流の強さの変化を示した図である。

本発明による磁気メモリは、メモリ点又はメモリセルのマトリックスからなっている。

本発明の１特徴によれば、これらのメモリ点（５０）の各々は、反強磁性体により形成された層（７０）によって相互に分離された２つの磁気トンネル接合（５１，５２）からなっている。この場合、ＩｒＭｎ又はＦｅＭｎなどのマンガンを多く含む合金の層である。

これらの磁気トンネル接合（５１，５２）の各々は、記憶層（５５，５８）とトンネルバリア（５４，５７）と基準層（５３，５６）とを具備した層の積層からなっている。

２つの磁気トンネル接合は、相互に反転して設けられている（即ち、上記したように、これらの各記憶層が、反強磁性体ＩｒＭｎの分離層（７０）に直接接して、２つの磁気トンネル接合を分離している）ことが分かる。

２つの磁気トンネル接合の各層（記憶層と基準層のそれぞれ）の磁化は、前記層を含む主な平面内に配置されている。

本発明によれば、記憶層及び基準層の各材料は、記憶層のスイッチング磁場の温度の低下が基準層のスイッチング磁場のそれよりも速くなるように選択されている。

換言すれば、分離層（７０）の材料は、そのブロッキング温度が基準層（５３，５６）に使用された反強磁性体のそれよりも、顕著に低くなるように、記憶層（５５，５８）を分離している反強磁性体から選択されている。

したがって、当該メモリ点の書き込み中、それは、短時間の、温度を上昇させる加熱（一般に２００℃に達し、記憶層（５５，５８）の磁化をピン止めしている反強磁性体の層（７０）のブロッキング温度を上回る効果を有する）を受ける。交換結合がゼロに減少するので、反強磁性層（７０）の温度がそれを構成している材料のネール温度に達するとき、記憶層のスイッチング磁場はその最小値に達し、磁気順序が（短距離であっても）消える温度に一致する。

記憶層は、反強磁性体の単層からなってもよく、一般に、コバルト、ニッケル又は鉄、又は、これら種々の成分の合金からなっている。さらに、これらの合金は、ホウ素によってドーピングしてもよい。

各磁気トンネル接合の基準層（５３，５６）は、非磁性体(amagnetic material)の層（（６３）と（６７）のそれぞれ）によって分離された２つの強磁性層（（６１，６２）と（６５，６６）のそれぞれ）の積層を備えた合成反強磁性層からなっている。例えば、強磁性層（６１，６２）及び（６５，６６）は、Ｆｅ、Ｃｏ及びＮｉ（トンネルバリアに接している層に対してホウ素によって選択的にドーピングされた）に基づく合金により形成されている。一般に、非磁性体の層は、Ｒｕ又は他の「スペーサ」（強い反強磁性体ＲＫＫＹ結合を可能にする）により形成されている。

対応するトンネルバリアとのそれらの接触ゾーンの反対側では、前記基準層は、一般に、ＰｔＭｎ又はブロッキング温度の高い（２８０℃以上）他の合金により形成された反強磁性体（６０，６４）の層に接している。

記憶層を構成している磁気層の厚みは、磁界がなく、記憶層が加熱されるとき、磁化の反平行配列を支持するように、選択されている。

トンネルバリア（５４，５７）は、絶縁又は半導体材料（特にアルミナ又は酸化マグネシウムＭｇＯ）により形成されている。

これらの各積層は、記憶層の磁化の切り替えを支持するように、短期間の温度上昇を受ける傾向がある。この場合には、それが結合されている基準層に関して、平行状態から反平行状態である。

このため、マトリックスの各メモリ点は、ビット線と呼ばれる上部電導線（１３２）と、制御線（１３３）に設けられたスイッチングトランジスタ（１３５）との間に配置されている。上記したように、後者は、当該トランジスタを開閉する。したがって、書き込まれるメモリ点のトランジスタを導電させることによって、及び、対応する上部電導線（１３２）内に電流パルスを送ることによって、この電流パルスは、当該メモリ点を通過して、それを加熱させる。

温度の局所的な上昇に関係するスイッチング磁場の低下は、周囲温度でのスイッチング磁場分布の幅よりも大きい。

したがって、デジット線と呼ばれる下部電導線（１３０）内に電流パルスを送ることによって、磁界（方向が導電線内の前記電流パルスの流れの方向に依存する）を生成して、アドレス指定されたメモリ点の冷却中に、当該接合の記憶層の磁化だけが切り替えられる。

本発明によれば、４つの安定した所望の書き込み状態を取得するために、図５Ａから図５Ｄに図示された種々のステップに基づき、次の手順が使用される。

１．状態「００」の書き込み
電流パルスは、記憶層を分離している反強磁性層の分離層（７０）を、そのブロッキング温度以上に、かつ、好ましくは、そのニール温度以上に加熱するために印加されて、当然、対応する制御トランジスタは導電される。

同時に、トンネルバリアに接している基準層の磁化に対して平行に、記憶層の磁化を配列するために、正の磁界は、適切な電流をデジット線（１３０）に通過させることによって生成される。

本発明のコンテクストでは、「正の磁界」は、記憶層から見た磁界（方向が、トンネルバリアに接している基準層の磁化に対して平行である）を慣例的に意味している。

本発明のコンテクストでは、「負の磁界」は、記憶層から見た磁界（方向が、トンネルバリアに接している基準層の磁化に対して反平行である）を同じく慣例的に意味している。

次いで、加熱電流は停止され、かつ、構造は上記した磁界の影響を受けたままで、冷却される。それによって、トンネルバリアに接している基準層の磁化の方向に対して平行に、記憶層の磁化の方向を確実に維持する（図５Ａ）。

２．状態「０１」に対する書き込み
先の場合のように、トンネル接合は、ビット線（１３２）を介して、電流を循環させることによって加熱される。温度が、記憶層を分離している反強磁性体の分離層（７０）のブロッキング温度を超え、かつ、好ましくはそのニール温度を超えるとき、記憶層の磁化は発散され、かつ、局所的な磁界のアプリケーションによって切り替えてもよい。

加熱以降、トンネルバリアに接している基準層の磁化に対して平行に、記憶層の磁化を配列するために、電流パルスは、デジット線（１３０）内に送られて、（上記した慣例に基づく）正の磁界を生成する。

電流はデジット線内で停止されて、それらの最も低いエネルギの構成（即ち、反平行方向）で、前記記憶層の磁化を弛緩させる。この構成は、反強磁性体（７０）の分離層を介して、２つの反強磁性記憶層間に存在している静磁気結合に起因する。記憶層の強磁性層の厚みの差異から生じる非対称性によって、どの記憶層がその飽和方向に配置されたままで、かつ、どの層が反平行方向に向きを向けられるかを決定することができる。

図５Ｂの実施例では、層（５５）は、層（５８）よりもやや厚い。したがって、それは、その平行に向けられた磁化を保つ層である。

３．状態「１１」の書き込み
方法は、（上記した慣例に基づく）負の磁界の使用を除き、状態「００」の書き込みに関して説明された方法のように行われる。そうすることで、記憶層の磁化の反平行配列は、トンネルバリアに接している基準層のそれに関して生成される。

４．状態「１０」の書き込み
同じ方法は、同じ慣例に基づく、負の磁界の使用を除き、状態「０１」の書き込みに関して説明された方法のように行われる。

磁気メモリでは、トンネル接合の抵抗が、トンネルバリアの両側に配置された磁気層の磁化の相対的な方向によって与えられることは既知である。これらの方向が平行であるとき、抵抗ＲＡｐは低いが、反平行構成（ＲＡａｐ）で抵抗は最大である。

本発明の場合には、種々の状態の抵抗は、次のように定義することができる。
１）状態「００」：Ｒ＝ＲＡ_１ｐ＋ＲＡ_２ｐ
ここで、ＲＡ_１及びＲＡ_２は、２つのトンネルバリアの抵抗と面積との各積である。
２）状態「０１」：Ｒ＝ＲＡ_１ａｐ＋ＲＡ_２ｐ
３）状態「１０」：Ｒ＝ＲＡ_１ｐ＋ＲＡ_２ａｐ
４）状態「１１」：Ｒ＝ＲＡ_１ａｐ＋ＲＡ_２ａｐ

各状態間の抵抗の差異を実質的に一致させるために、第２トンネルバリアの抵抗は、第１の半分になるように選択される。即ち、ＲＡ_２ｐ＝０．５×ＲＡ_１ｐである。

既知の方法では、ＲＡ_１ａｐ＝（１＋ＴＭＲ）ＲＡ_１ｐ（ここで、ＴＭＲはトンネル磁気抵抗である）なので、したがって、各抵抗を取得する。
１）Ｒ_００＝１．５ＲＡ_１ｐ
２）Ｒ_１０＝０．５（３＋ＴＭＲ）ＲＡ_１ｐ
３）Ｒ_０１＝（１．５＋ＴＭＲ）ＲＡ_１ｐ
４）Ｒ_１１＝１．５（１＋ＴＭＲ）ＲＡ_１Ｐ

したがって、この構成では、これらの各状態の間の抵抗における距離は、０．５×ＴＭＲ×ＲＡ_１ｐに等しい。

図６は、この実施例による当該点の書き込みテーブルの形態で、動作モードを示している。

本発明によれば、形状の異方性を最小化して、故に、記憶層の磁化の交換磁界を最小化するため、アスペクト比ＡＲ（ＡＲは楕円の短軸に対する長軸の長さの比である）が１に等しくなるように、磁気トンネル接合の断面は円形であることが好ましい。しかし、状態「００」及び「１０」の書き込み段階中、反平行構成における磁化の弛緩によって、印加された磁界がなくても、２００℃近くに温度が上昇する。そうすることで、システムは、非常に少ないエネルギだけを使用して、時間が経ってもこの安定した構成を維持する。システムの熱的な安定性は、記憶層の体積に基づき、数十ｎｓに対して、数ｎｓだけである。

メモリ点の最小直径は、熱的な安定性が、少なくとも１０ｎｓであるように定義することができ、それによって、反平行構成における弛緩を生じ（その間隔は、３ｎｓ以下である）、かつ、冷却して、磁化のピン止めを確実にする。

したがって、Ｈｋから１５エルステッド、３ｎｍの記憶層の厚み、安定性τ＝１０ｎｍ、記憶層の磁化Ｍｓ＝１０００ｅｍｕ／ｃｃ及び温度Ｔ＝４７３Ｋの結晶磁気異方性の場合には、最小直径は次式によって決定されて、９０ｎｍ以下ではない直径となる。

直径が９０ｎｍよりも小さい場合、記憶層の厚み（その磁化又は異方性のどちらか）は、それを構成する材料のタイプの変化によってか、又は、さらに、１以上の積ＡＲを使用することによって増加しなければならない。

後者の選択は、消費電力を標準的なＭＲＡＭのそれに近いレベルに増大させるので、メモリ動作にとって不利となる。

また、システムは、デジット線を経由して磁界Ｈ（強度が式０＜Ｈ＜Ｈ_ＭＳを満足し、ここで、Ｈ_ＭＳは記憶層間の静磁気結合磁界である）を印加することによって安定化することができる。

本発明の変形例によれば、上記した構造は、メモリ点を加熱するのに必要な電流密度を減少することに関連して、２つの熱伝導性の低い熱バリアタイプの材料（例えば、ＧｅＳｂＴｅ又はＢｉＴｅなど）の間に配置されている。これらの材料は、熱シールドの役割を担い、かつ、トンネル接合内で生成された熱をブロックする。

さらに、図１に示すように、本発明で説明されたマルチビットＴＡ−ＭＲＡＭセルは、マトリックスメモリアーキテクチャ内に配置することができる。この構成では、種々の状態を書き込むための方法は次の通りである。

第１段階では、オンモードで当該列の全てのトランジスタ（１２）を配置するために、ワード線（１６）が開かれる。

次いで、列の全てのメモリ点の書き込みができるように、加熱電流が全てのビット線（１４）内に送られる。

その結果、（上記した慣例に基づく）正の磁界を生成するのに適した電流は、デジット線（１５）内に送られて、トンネルバリアに接している基準層の磁化に対して平行に、記憶層の磁化を向ける。

状態「００」を書き込むために、当該メモリ点内の加熱は、ビット線（１４）内の電流を停止することによって停止される。したがって、前記メモリ点は、デジット線（１５）によって生成された正の磁界の作用で冷却される。

当該列内に状態「００」を書き込むため、冷却の以前、即ち、ビット線（１４）内の電流を中断する以前に、デジット線（１５）によって生成された磁界は、停止されるか、又は、（特に、反強磁性体のピン止め層の両側に配置された２つの記憶層の間の静磁気結合磁界よりも低い値に）減少される。

この実施例によれば、状態「０１」は、デジット線（１５）内の電流のこの中断を待機する必要があるので、状態「００」以降に、必然的に書き込まれる。

図７Ａ及び図７Ｂは、時間の関数としてビット線（１４）及びデジット線（１５）内の電流の変化を図示している。即ち、デジット線（１５）によって生成された磁界をキャンセルすることによって（図７Ａ）か、又は、前記磁界を減少することによって（図７Ｂ）、本発明の２つの変形例では、状態「００」及び「０１」を書き込む。図７Ｂに対応する実施例は、冷却中に安定化磁界を生成するために、メモリ点のサイズが９０ｎｍ以下のとき、特に一層必要とされる。実際に、９０ｎｍ以下では、熱擾乱によって、記憶層の磁化の方向を急速に失う傾向になる。

状態「１１」及び「１０」の書き込みは、上記した方法と同じ方法に従うが、正の磁界の代わりに、（説明された慣例に基づく）負の磁界を生成することによる。

本発明は、以下を含む多数の利点をもたらす。
１）マルチビットＴＡ−ＭＲＡＭセルを書き込むのに単一の磁力線を必要とするが、従来技術のセルは少なくとも２つを必要としている。そうすることで、アーキテクチャは単純化され、かつ、２つの状態を有するＴＡ−ＭＲＡＭセルの従来のアーキテクチャを減らす。したがって、この技術は、そのようなセルを使用して、製品に直接実装可能であり、それによって、格納されたデータ密度を２重にする。

２）１つの磁界だけが生成される限りにおいては、そのようなセルの消費は、従来技術のセルに比べて減少される。磁界が各状態を書き込むために印加されなければならないことを考慮すれば、消費の減少は約２０％に達する。さらに、それを書き込む以前にデータを読み出すことができる場合、消費の減少は４０％に近い。状態間の特定の移行に限っては、磁界なしで実行することができる。実際に、「００」から「０１」及び「１１」から「１０」の移行は、加熱だけを必要とする（磁界は不要）。したがって、可能性のある１２からの２つの場合において、書き込みは磁界なしで実行することができる。

３）セルの故障耐久性は、従来技術のセルに比べて改良されている。実際に、それは、２重トンネルバリアであり、かつ、従来技術のセルのような単一のトンネルバリアではない。そうすることで、本発明の記憶層を分離している反強磁性ピン止め層を加熱するのに必要な電力密度は、単一のトンネルバリアを有するセルに必要な電力密度と全く同じであるが、各バリアから見た電圧は減少されている。実際に、心覚えに、必要な電力は、式Ｐ＝ＲＡ．ｊ^２（ここで、ＲＡは抵抗と面積の積であり、ｊは電流密度である）によって表される。本発明によれば、
Ｐ＝ＲＡ．ｊ^２＝（ＲＡ_１＋ＲＡ_２）．ｊ^２
である。ＲＡ_１＝１／２ＲＡ_２であり、したがって、ＲＡ_１＝２／３ＲＡであることを思い出してもよい。したがって、システムの端末での電圧Ｖは、次のようになる。
Ｖ＝ＲＡ．ｊ＝１／３ＲＡ．ｊ＋２／３ＲＡ．ｊ＝１／３Ｖ＋２／３Ｖ
このような方法で、各トンネルバリア上の電圧は、最大２／３Ｖに低減される。

５０ メモリ点又はメモリセル
５１，５２ 磁気トンネル接合
５３，５６ 基準層
５５，５８ 記憶層
５４，５７ 絶縁層

Claims (13)

1. 反強磁性体により形成された層（７０）によって相互に分離された２重磁気トンネル接合（５１，５２）でそれぞれが構成される、メモリ点又はメモリセル（５０）からなり、
   かつ、前記磁気トンネル接合（５１，５２）を構成する層の積層順序は相互に反転され、
   前記各磁気トンネル接合（５１，５２）は、
   磁化の方向が固定の「ピン止め層」と呼ばれる磁気基準層（５３，５６）と、
   磁化の方向が可変の「自由層」と呼ばれ、かつ、面内磁化を有する強磁性体により形成された少なくとも１つの層からなり、反強磁性体により形成されたピン止め層と交換結合しつつ、前記２つの磁気トンネル接合を分離している層（７０）からなる磁気記憶層（５５，５８）と、
   当該磁気トンネル接合のトンネルバリアを構成する、前記基準層と前記記憶層との間に挿入された絶縁層（５４，５７）と
   を具備する熱アシスト磁気書き込みメモリにおいて、
   前記記憶層（５５，５８）を分離している反強磁性体により形成された前記層（７０）のブロッキング温度は、対応する磁気トンネル接合の前記基準層のブロッキング温度よりも低く、
   前記２つのトンネルバリア（５４，５７）のうちの１つの積ＲＡは他方の半分に実質的に等しく、
   前記各メモリ点（５０）は、前記記憶層のブロッキング温度以上の温度に、前記記憶層を加熱するための手段（１３２−１３５）を備え、
   前記メモリは、前記磁気トンネル接合（５１，５２）の基準層の磁化方向を変更することなく、前記磁気トンネル接合（５１，５２）の前記基準層の磁化に対して平行又は反平行に各メモリ点（５０）の各磁気トンネル接合（５１，５２）の前記記憶層（５５，５８）の磁化を配列するように、磁界を印加するための手段（１３０）を備え、
   当該磁気トンネル接合での温度は、反強磁性体の前記層（７０）のブロッキング温度を超え、
   かつ、前記記憶層（５５，５８）は、前記メモリに印加された磁界がないか、又は、前記記憶層間の静磁気結合よりも強度の低い磁界の影響を受けている場合、前記記憶層の磁化が反平行構成で配置されるように、前記記憶層を分離している反強磁性体により形成された前記層（７０）を横断して静磁気的に結合される
   ことを特徴とする熱アシスト磁気書き込みメモリ。
2. 磁界を印加するための前記手段は、各メモリ点（５０）について前記メモリ点の上側又は下側に配置された単一の導電線（１３０）からなることを特徴とする請求項１に記載の熱アシスト磁気書き込みメモリ。
3. 前記メモリ点（５０）は、楕円又は円形の断面を有することを特徴とする請求項１又は２に記載の熱アシスト磁気書き込みメモリ。
4. 前記記憶層は、Ｆｅ、Ｃｏ、Ｎｉ（ＣｏＦｅ又はＮｉＦｅ）合金に基づく材料により形成されることを特徴とする請求項１乃至３のいずれか１項に記載の熱アシスト磁気書き込みメモリ。
5. 各メモリ点において、前記メモリ点に含まれた複数の記憶層の厚みは異なることを特徴とする請求項１乃至４のいずれか１項に記載の熱アシスト磁気書き込みメモリ。
6. 前記記憶層及び基準層の各磁化は、前記記憶層及び基準層の平面に対して実質的に平行であることを特徴とする請求項１乃至５のいずれか１項に記載の熱アシスト磁気書き込みメモリ。
7. 前記基準層（５３，５６）をピン止めすることを目的としている反強磁性層（６０，６４）は、前記２つの磁気トンネル接合（５１，５２）を分離している前記反強磁性層（７０）のブロッキング温度よりも、ブロッキング温度が高い材料により形成されることを特徴とする請求項１乃至６のいずれか１項に記載の熱アシスト磁気書き込みメモリ。
8. 前記基準層（５３，５６）をピン止めしている前記反強磁性層（６０，６４）は、ブロッキング温度が２５０℃よりも高い材料、特に、ＰｔＭｎにより形成されることを特徴とする請求項７に記載の熱アシスト磁気書き込みメモリ。
9. 前記２つの磁気トンネル接合（５１，５２）を分離している前記反強磁性層（７０）の前記ブロッキング温度は、２００℃よりも低く、
   前記反強磁性層（７０）は、マンガンを多く含む合金を基礎として、形成されることを特徴とする請求項７又は８に記載の熱アシスト磁気書き込みメモリ。
10. 前記各基準層は、ルテニウムを含む材料から選択された２つの磁気層と中間層とを具備する多層からなり、
    この中間層の両側に配置された２つの磁気層は、この中間層によって、反強磁性的に結合されることを特徴とする請求項１乃至９のいずれか１項に記載の熱アシスト磁気書き込みメモリ。
11. 磁気メモリのメモリ点の書き込みを行うための方法において、
    各書き込み段階は当該メモリ点の温度上昇を伴い、
    かつ、実際の書き込みは、
    （Ａ）ビット線（１３２）を介して前記メモリ点（５０）内に加熱電流を循環させることによって前記メモリ点を加熱して、２つの記憶層（５５，５８）を分離している前記反強磁性層（７０）のブロッキング温度よりも高い温度に上昇させるステップと、
    （Ｂ）電流パルスをデジット線（１３０）内に転送し、正又は負の磁界を生成して、前記トンネルバリアに接している基準層の磁化の配列に対して、平行又は反平行に前記記憶層（５５，５８）の磁化を配列するステップと、
    （Ｃ）冷却中の前記メモリ点の状態を定義するステップと
    の３つの段階で行われ、
    段階（Ｃ）に、
    ・前記デジット線を通過する電流の極性に基づき、状態「００」及び「１１」を定義するステップを含む、前記デジット線内の前記電流パルスの終了以前の加熱電流の中断、
    ・又は、前記２つの記憶層（５５，５８）間の静磁気結合の生成によって、前記２つの層のうちの１つの磁化を切り替えさせて、前記デジット線内の電流の極性に基づき、状態「０１」及び「１０」を定義する磁化の反平行配列を支持するステップを含む、前記デジット線内の前記電流パルスの終了以降の加熱電流の中断
    を含む
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の磁気メモリのメモリ点の書き込みを行うための方法。
12. 磁気メモリのメモリ点の書き込みを行うための方法において、
    前記メモリ点は、マトリックスアーキテクチャに組み込まれ、
    各メモリ点には、トランジスタのチャネルの開閉を命令するためのアドレス指定線（１６）（ワード線）によって制御されたスイッチングトランジスタ（１２）が設けられ、
    各書き込み段階は当該メモリ点の温度上昇を伴い、
    かつ、前記メモリ点の書き込みは、
    当該列の全ての前記トランジスタ（１２）をオンモードに設定するために、前記ワード線（１６）が制御される第１段階と、
    加熱電流がビット線（１４）を介して前記列の全てのメモリ点内に循環される第２段階と、
    正又は負の磁界を生成するための電流パルスがデジット線（１５）内に送られて、トンネルバリアに接している前記基準層の磁化に対して、平行又は反平行に前記記憶層の磁化を配列する第３段階と
    の３つの段階で行われ、
    第３段階において、
    ・各状態「００」及び「１１」の書き込みが、前記デジット線（１５）によって生成された正及び負の各磁界を印加する間に前記加熱電流を停止することで、当該メモリ点の加熱を停止することによって行われ、
    ・各状態「０１」及び「１０」の書き込みが、当該メモリ点内の加熱を停止する以前、即ち、前記ビット線（１４）内の電流を中断する以前に、前記デジット線（１５）によって生成された、正及び負の各磁界を停止又は減少することによって行われる、
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の磁気メモリのメモリ点の書き込みを行うための方法。
13. メモリ点の前記状態「０１」及び「１０」の書き込み中に、前記デジット線（１５）によって生成された磁界は、反強磁性体の前記ピン止め層（７０）の両側に配置された前記メモリ点の前記２つの記憶層（５５，５８）の間の静磁気結合磁界よりも、低い値に低下することを特徴とする請求項１２に記載の磁気メモリのメモリ点の書き込みを行うための方法。

Images