JP2007523480A - スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム - Google Patents

スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム Download PDF

Info

Publication number
JP2007523480A
JP2007523480A JP2006553307A JP2006553307A JP2007523480A JP 2007523480 A JP2007523480 A JP 2007523480A JP 2006553307 A JP2006553307 A JP 2006553307A JP 2006553307 A JP2006553307 A JP 2006553307A JP 2007523480 A JP2007523480 A JP 2007523480A
Authority
JP
Japan
Prior art keywords
layer
magnetic element
free
ferromagnetic
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006553307A
Other languages
English (en)
Inventor
ホワイ、イーミン
パカラ、マヘンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of JP2007523480A publication Critical patent/JP2007523480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁気メモリに用い得る磁気素子を提供するための方法及びシステム。磁気素子は、固定層、非磁性スペーサ層、自由層、及び熱支援スイッチング層を含む。スペーサ層は、固定層と自由層との間に存在する。自由層は、スペーサ層と熱支援スイッチング層との間に存在する。熱支援スイッチング層は、自由層が切り替えられていない時に、好適には自由層との交換結合によって、自由層の熱的な安定性を改善する。自由層は、書き込み電流が磁気素子を通過する時、スピン転移を用いて切り替えられる。書き込み電流は、好適には、磁気素子を加熱して、熱支援スイッチング層によって提供された自由層の安定化を低減する。他の態様において、磁気素子は、第２自由層、第２非磁性スペーサ層、及び第２固定層を含む。熱支援スイッチング層は、静磁気的に結合された２つの自由層間に存在する。第２スペーサ層は、第２自由層と第２固定層との間に存在する。

Description

本発明は、磁気メモリシステムに関し、特に、スイッチングにスピン転移効果を採用する磁気素子であって、磁気ランダムアクセスメモリ（“ＭＲＡＭ”）等の磁気メモリに用い得る、更に熱的に安定な磁気素子を提供するための方法及びシステムに関する。
図１Ａ及び１Ｂは、従来の磁気素子１０及び１０´を示す。従来の磁気素子１０は、スピンバルブであり、従来の反強磁性（ＡＦＭ）層１２、従来の固定層１４、従来の非磁性スペーサ層１６及び従来の自由層１８を含む。シード又はキャップ層等の他の層（図示せず）も用い得る。従来の固定層１４及び従来の自由層１８は、強磁性である。従って、従来の自由層１８は、変更可能な磁化１９を有するものとして示される。従来の非磁性スペーサ層１６は、導電性である。ＡＦＭ層１２は、固定層１４の磁化を特定の方向に固定する、即ち、ピン止めするために用いられる。自由層１８の磁化は、通常、外部磁場に応じて自由に回転する。図１Ｂに示す従来の磁気要素１０´は、スピントンネル接合である。従来のスピントンネル接合１０´の複数の部位は、従来のスピンバルブ１０と同様である。従って、従来の磁気要素１０´は、ＡＦＭ層１２´、従来の固定層１４´、従来の絶縁障壁層１６´及び変更可能な磁化１９´を有する従来の自由層１８´を含む。従来の障壁層１６´は、従来のスピントンネル接合１０´において、電子が通り抜けるのに充分な程薄い。
従来の自由層１８／１８´及び従来の固定層１４／１４´の磁化１９／１９´の向きにそれぞれ依存して、従来の磁気要素１０／１０´の抵抗は、それぞれ変化する。従来の自由層１８／１８´の磁化１９／１９´が、従来の固定層１４／１４´の磁化と平行である場合、従来の磁気要素１０／１０´の抵抗は、低い。従来の自由層１８／１８´の磁化１９／１９´が、従来の固定層１４／１４´の磁化に反平行である場合、従来の磁気要素１０／１０´の抵抗は、高い。
従来の磁気要素１０／１０´の抵抗を検出する場合、電流が駆動されて従来の磁気要素１０／１０´に流れる。通常、メモリ用途では、電流は、ＣＰＰ（面垂直電流）構成において、従来の磁気要素１０／１０´の層に対して垂直（図１Ａ又は１Ｂにおいて分かるように上下のｚ方向）に駆動される。
より高い密度のメモリセルを有する磁気メモリに関連する幾つかの問題を克服するために、スピン転移を利用することで、従来の自由層１０／１０´の磁化１９／１９´を切り換え得る。スピン転移を従来の磁気要素１０´に関して説明するが、従来の磁気要素１０にも同様に適用可能である。スピン転移に関する現在の知見は以下の出版物に詳細に記載されている。即ち、スロンチェウスキ（Ｊ．Ｃ．Ｓｌｏｎｃｚｅｗｓｋｉ）による、“磁性多層の電流駆動式励起”、磁気及び磁性材料機関紙、第１５９巻、Ｌ１頁（１９９６年）、バーガー（Ｌ．Ｂｅｒｇｅｒ）による、“電流によって横断される磁性多層によるスピン波放出”、物理論評Ｂ、第５４巻、９３５３頁（１９９６年）、並びにアルバート（Ｆ．Ｊ．Ａｌｂｅｒｔ）、カティン（Ｊ．Ａ．Ｋａｔｉｎｅ）、及びバーマン（Ｒ．Ａ．Ｂｕｈｒｍａｎ）による、“Ｃｏ薄膜ナノ磁石のスピン偏極電流スイッチング”、応用物理書簡、第７７巻、第２３号、３８０９頁（２０００年）に記載されている。従って、スピン転移現象の以下の説明は、現在の知見に基づくものであり、本発明の範囲を限定しようとするものではない。
スピン偏極電流が、ＣＰＰ構成のスピントンネル接合１０´等の磁性多層を横断する場合、強磁性層に入射する電子のスピン角運動量の一部は、強磁性層に転移し得る。特に、従来の自由層１８´に入射する電子は、それらのスピン角運動量の一部を従来の自由層１８´に転移し得る。その結果、電流密度が充分に高く（約１０７〜１０８Ａ／ｃｍ２）、スピントンネル接合の横方向の寸法が小さい（約２００ナノメートルより小さい）場合、スピン偏極電流は、従来の自由層１８´の磁化１９´の方向を切り換え得る。更に、スピン転移が従来の自由層１８´の磁化１９´の方向を切り換え得る場合、従来の自由層１８´は、充分に薄い方が良く、例えば、好適には、Ｃｏの場合、約１０ナノメートルより小さい方が良い。スピン転移に基づく磁化のスイッチングは、他のスイッチングメカニズムより優れており、従来の磁気要素１０／１０´の横方向の寸法が小さく、数百ナノメートルの範囲にある場合、観察可能になる。従って、スピン転移は、より小さい磁気要素１０／１０´を有するより高い密度の磁気メモリに適している。
スピン転移現象は、従来のスピントンネル接合１０´の従来の自由層１８´の磁化方向を切り換えるために外部スイッチング場を用いることに対する他の選択肢又は追加としてＣＰＰ構成に用い得る。例えば、従来の自由層１８´の磁化１９´は、従来の固定層１４´の磁化に反平行な方向から従来の固定層１４´の磁化に平行な方向に切り換え得る。電流は、従来の自由層１８´から従来の固定層１４´に駆動される（伝導電子は、従来の固定層１４´から従来の自由層１８´に移動する）。従来の固定層１４´から移動する多数電子のスピンは、従来の固定層１４´の磁化と同じ方向に偏極される。これらの電子は、それらの充分な量の角運動量を従来の自由層１８´に転移して、従来の自由層１８´の磁化１９´を従来の固定層１４´のそれに平行になるように切り換え得る。他の選択肢として、自由層１８´の磁化は、従来の固定層１４´の磁化に平行な方向から従来の固定層１４´の磁化に反平行に切り換え得る。電流が、従来の固定層１４´から従来の自由層１８´に駆動される（伝導電子が反対方向に移動する）場合、多数電子のスピンは、従来の自由層１８´の磁化の方向に偏極される。これらの多数電子は、従来の固定層１４´を透過する。少数電子は、従来の固定層１４´から反射され、従来の自由層１８´に戻り、それらの充分な量の角運動量を転移して、自由層１８´の磁化１９´を従来の固定層１４´のそれに反平行に切り換え得る。
スピン転移は機能するが、当業者は、それぞれ自由層１８及び１８´の磁化１９及び１９´の熱的安定性は、それぞれ従来の磁気素子１０及び１０´のより小さいサイズ（より小さいビットサイズ）で問題になることを容易に認識し得る。自由層１８又は１８´は、データを記憶する。自由層１８及び１８´の磁化１９及び１９´の方向は、通常、容易軸に沿う２方向のいずれか（即ち、図１Ａ及び１Ｂに示す右又は左）を取り得る。磁化の方向の熱的安定性は、磁化の容易軸に沿った２方向間のエネルギ障壁（Ｅ）に依存する。エネルギ障壁が、系の熱エネルギのゆらぎに匹敵する場合、磁化方向は、意図せずに切り替え得る。従来の自由層１８及び１８´の場合、エネルギ障壁Ｅは、
Ｅ∝ＨｋＶ／２
によって与えられる。上記Ｅの表現において、Ｈｋは、自由層１８又は１８´（記憶層に用いられる磁気薄膜）の面における一軸異方性であり、Ｖは、自由層１８又は１８´の容積である。より小さいビットサイズ（より高密度の記憶）において、自由層１８又は１８´の容積、ひいては、エネルギ障壁は、減少する。その結果、磁化１９又は１９´の方向は、熱的なゆらぎのために、意図せずに更に容易に反転し得る。言い換えると、磁化１９及び１９´は、それぞれ従来の磁気素子１０及び１０´のサイズが小さい程、熱的に不安定である。
従って、スピン転移を用いて切り替え可能であり、また、動作中優れた熱的安定性を有する磁気メモリ要素を提供するためのシステム及び方法が必要とされている。本発明は、そのようなニーズに対処する。
本発明は、磁気メモリに用い得る磁気素子を提供するための方法及びシステムを提供する。
一態様において、本方法及びシステムは、固定層を設けること、スペーサ層を設けること、自由層を設けること、熱支援スイッチング層を設けること、を備える。スペーサ層は、非磁性であり、固定層と自由層との間に存在する。自由層は、スペーサ層と熱支援スイッチング層との間に存在する。熱支援スイッチング層は、自由層が切り替えられていない時、自由層の熱的な安定性を改善するためのものである。このことは、例えば、熱支援スイッチング層及び自由層の交換結合により、自由層の実効一軸異方性を大きくすることによって達成される。更に、磁気素子は、書き込み電流が磁気素子を通過する時、自由層がスピン転移により切り替えられるように構成される。他の態様において、本方法及びシステムは、第２自由層と、第２スペーサ層と、第２固定層と、を設けることを備える。熱支援スイッチング層は、第１自由層と第２自由層との間に存在する。更に、第１自由層及び第２自由層は、静磁気的に結合されている。第２スペーサ層は、非磁性であり、第２自由層と第２固定層との間に存在する。磁気素子は、依然として、書き込み電流が磁気素子を通過する時、自由層がスピン転移により切り替えられるように構成される。
本明細書に開示するシステム及び方法によれば、本発明は、熱的に一層安定で、書き込みに高い電流を用いる必要のない磁気素子を提供する。
本発明は、磁気要素及びＭＲＡＭ等の磁気メモリの改善に関する。以下の説明は、当業者が本発明を実現し用いるために提示されるものであり、特許出願及びその要求事項という観点でなされている。好適な実施形態に対する種々の変更は、当業者には容易に明らかであり、また、本明細書における一般的な原理は、他の実施形態にも適用し得る。従って、本発明は、例示した実施形態に限定することを意図するものではなく、本明細書に説明する原理及び特徴と合致する最も広い範囲に適合するものである。
本発明は、磁気メモリに用い得る磁気素子を提供するための方法及びシステムを提供する。一態様において、本方法及びシステムは、固定層を設けること、スペーサ層を設けること、自由層を設けること、熱支援スイッチング層を設けること、を備える。スペーサ層は、非磁性であり、固定層と自由層との間に存在する。自由層は、スペーサ層と熱支援スイッチング層との間に存在する。熱支援スイッチング層は、自由層が切り替えられていない時、自由層の熱的な安定性を改善するためのものである。更に、磁気素子は、書き込み電流が磁気素子を通過する時、自由層がスピン転移により切り替えられるように構成される。他の態様において、本方法及びシステムは、第２自由層と、第２スペーサ層と、第２固定層と、を設けることを備える。熱支援スイッチング層は、第１自由層と第２自由層との間に存在する。更に、第１自由層及び第２自由層は、静磁気的に結合されている。第２スペーサ層は、非磁性であり、第２自由層と第２固定層との間に存在する。磁気素子は、依然として、書き込み電流が磁気素子を通過する時、自由層がスピン転移により切り替えられるように構成される。
本発明について、特定の磁気メモリ及びある構成要素を有する特定の磁気素子の観点で説明する。しかしながら、当業者は、本方法及びシステムが、異なる及び／又は追加の構成要素を有する他の磁気メモリ要素及び／又は本発明と矛盾しない異なる及び／又は他の特徴を有する他の磁気メモリに対して有効に作用することを容易に認識し得る。また、本発明について、スピン転移現象に関する現在の理解に関して説明する。従って、本方法及びシステムの振る舞いの理論的な説明は、このスピン転移の現在の理解に基づき行われることを当業者は容易に認識し得る。また、本方法及びシステムは、基板との特定の関係を有する構造に関して説明されることを当業者は容易に認識し得る。しかしながら、本方法及びシステムは、他の構造と整合性があることを当業者は容易に認識し得る。更に、本方法及びシステムは、或る層が合成及び／又は単一であることに関して説明される。しかしながら、これらの層は、他の構造を有し得ることを当業者は容易に認識し得る。更に、本発明は、磁気素子が特定の層を有することに関して説明される。しかしながら、当業者は、本発明と整合性のある追加の及び／又は異なる層を有する磁気素子も用い得ることを容易に認識し得る。更に、或る構成要素は、強磁性であると説明される。しかしながら、本明細書に用いる用語“強磁性”は、フェリ磁性又は同様な構造を含み得る。従って、本明細書に用いる用語“強磁性”は、これに限定するものではないが、強磁性体及びフェリ磁性体を含む。また、本発明について、単一の要素に関して説明する。しかしながら、本発明は、多数の要素、ビットライン、及びワードラインを有する磁気メモリの用途と整合性があることを当業者は容易に認識し得る。
次に、本発明に基づく方法及びシステムを更に詳細に示す。図２は、熱支援スイッチングを利用する本発明に基づく磁気素子１００の一部の一実施形態を示す。磁気素子１００は、好適には、ＭＲＡＭ等の磁気メモリに用いられる。従って、磁気素子１００は、絶縁トランジスタ（図示せず）を含むメモリセル、また更に、他の構成の磁気メモリに用い得る。更に、磁気素子１００は、好適には、磁気素子の頂部及び底部付近にある２つの端子（図示せず）を利用する。磁気素子１００は、固定層１１０、スペーサ層１２０、自由層１３０、及び熱支援スイッチング層１４０を含む。磁気素子１００は、一般的に、固定層１１０の磁化１１１をピン止めするために用いられるＡＦＭ層（図示せず）と、シード層（図示せず）と、キャップ層（図示せず）と、も含む。更に、磁気素子１００は、スピン転移を用いて、自由層１３０に書き込み得るように構成される。従って、好適な実施形態において、自由層１３０の幅ｗ等の横方向の寸法は小さく、好適には、２００ナノメートルより小さい。更に、好適には、自由層１３０が確実に特定の容易軸を有するように、何らかの差異が横方向の寸法間に設けられる。
自由層１３０は、強磁性であり、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金を含む。好適な実施形態において、強磁性自由層１３０は、Ｃｏ、ＣｏＦｅ、ＣｏＦｅＢ、又はＮｉＦｅ／ＣｏＦｅ等の二分子層（二分子層の層は、図２には分離して示さない）を含む。更に、自由層１３０は、合成自由層であってよい。例えば、そのような合成自由層１３０は、磁性層が反平行に向くように構成されたＣｏ／Ｒｕ／Ｃｏ又はＣｏＦｅ／Ｒｕ／ＣｏＦｅの三分子層を含み得る。
固定層１１０も強磁性である。後述する好適な実施形態において、固定層１１０は、合成である。そのような実施形態において、固定層１１０は、非磁性層によって分離された強磁性層を含み、強磁性層が反平行に向くように構成される。スペーサ層１２０は、非磁性である。一実施形態において、スペーサ層１２０は、導電性であって、例えば、Ｃｕを含み得る。しかしながら、そのような実施形態では、自由層の２つの異なる磁化方向間の抵抗差が小さくなる。磁気素子１００は、抵抗がより高い絶縁障壁層の代わりに導電性スペーサ層１２０を用いることにより、全体の抵抗が小さくなる。これらの理由により、そのような実施形態の信号は小さくなる。その結果、スペーサ層１２０は、好適には、アルミナ等の絶縁体を含むトンネル障壁層である。そのような実施形態において、障壁層１２０は、電荷キャリアが自由層１３０と固定層１１０との間を通り抜けられるように、２ナノメートルの厚さより小さい。
熱支援スイッチング層１４０は、自由層１３０が切り替えられていない時、自由層１３０の磁化１３１が安定化されるように構成される。好適な実施形態において、熱支援スイッチング層１４０は、自由層１３０に交換結合された反強磁性層である。そのような実施形態において、熱支援スイッチング層１４０は、好適には、約１５０℃の低ブロッキング温度（ｂｌｏｃｋｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ）を有する。ブロッキング温度は、自由層と反強磁性の熱支援スイッチング層１４０との間における交換結合がゼロに低減される温度である。好適な実施形態において、熱支援スイッチング層１４０は、反強磁性のＩｒＸＭｎ１−Ｘ層である。ここで、ｘは、０．２〜０．８の間である。また、好適な実施形態において、ＩｒＭｎ層１４０は、Ｉｒ２０Ｍｎ８０に近い組成を有する。好適には、熱支援スイッチング層１４０の組み立て（組成、厚さ、シード層及び成膜条件）は、ＩｒＭｎが１５０℃のオーダーのブロッキング温度を有するように、調整される。固定層１１０をピン止めするＡＦＭ層（図示せず）は、好適には、高ブロッキング温度（例えば、２００℃を超える）のＰｔＭｎである。
磁気素子１００が休止した（書き込みがなされていない）状態である場合、熱支援スイッチング層１４０は、自由層１３０が書き込まれた方向に、自由層１３０の磁化１３１を安定化する支援を行う。従って、磁気素子１００の熱的安定性は、改善される。本好適な実施形態において、この安定化は、この反強磁性材料が自由層１３０に交換結合されていることから、達成される。以下の説明は、特にＩｒＭｎを含む、熱支援スイッチング層１４０に用いられる反強磁性層に対するものであるが、同様な原理が、同様な効果を有する他の層についても当てはまる。熱支援スイッチング層１４０と自由層１３０との間における交換結合の効果は、自由層１３０の一軸異方性を増大させることである。従って、自由層１３０の２つの容易磁化方向間のエネルギ障壁は、大幅に増加する。従って、自由層１３０の磁化１３１の方向が、例えば、熱的なゆらぎのために、意図せずに切り替えられる可能性は小さい。
書き込みの間、自由層１３０の磁化１３１は、切り替え得る。切替えの間、熱支援スイッチング層１４０は、所望の温度に加熱され、交換結合が失われる。従って、このときには熱支援スイッチング層１４０は、自由層１３０の磁化１３１を安定化しない。好適な本実施形態において、ＩｒＭｎ等の反強磁性層は、熱支援スイッチング層１４０に用いられる。ＩｒＭｎは、その低いブロッキング温度のために、好適な反強磁性材料である。そのような実施形態において、磁気素子１００は、熱支援スイッチング層１４０が、反強磁性層のブロッキング温度に少なくとも近いように、好適には、それより大きいように加熱される。好適には、この加熱は、スピン転移を介して自由層１３０の磁化を切り替えるために用いられる同じ電流により生成される抵抗加熱によって達成される。熱支援スイッチング層１４０は、好適には、用いられる反強磁性材料のブロッキング温度以上であることから、熱支援スイッチング層１４０と自由層１３０との間における交換結合は、ゼロになる。従って、自由層１３０の磁化は、熱支援スイッチング層１４０が存在しない場合と実質的に同じである電流を用いて、切り替え得る。書き込み電流が、好適には段階的にオフに切り替わると、熱支援スイッチング層１４０は、冷却されて、自由層１３０の磁化１３１に基づく配向を有する。熱支援スイッチング層１４０は、従って、新しい方向に自由層１３０の磁化１３１を安定化し得る。
読み出し中、読み出し電流は、駆動され、ＣＰＰ構成の磁気素子１００を流れる。読み出し電流は、好適には、書き込み電流より大幅に小さい。その結果、読み出し電流は、自由層１３０の磁化１３１のスピン転移ベースのスイッチングを誘起するのに充分ではなく、自由層１３０との結合を壊すのに充分な程に熱支援スイッチング層１４０を加熱せず、このため、自由層１３０の磁化を意図せずに切り替えることはない。
具体的には、熱支援スイッチング層１４０は、１５０℃のブロッキング温度を有するように構成されたＩｒＭｎ層であると仮定する。スピン転移駆動式磁化スイッチングための臨界スイッチング電流密度Ｊｃは、以下の式で与え得る。
Ｊｃ∝αＭｓｔ（Ｈｅｆｆ／／＋２πＭ）
上式において、Ｈｅｆｆ／／は、膜面における自由層の容易軸に沿って向いた異方性磁場（Ｈａｎ）、交換磁場（Ｈｅｘ）及び印加磁場（Ｈａｐ）を含む。４πＭ項は、自由層面に垂直に作用する消磁場に対応する。（ＩｒＭｎ熱支援スイッチング層１４０を含む）磁気素子が、ブロッキング温度（この場合、１５０℃）を超える温度に加熱されると、磁化は、より小さいスピン転移電流値で切り替え得るが、これは、Ｈｅｘがこの温度では無視できるからである。
上述したように、熱支援スイッチング層１４０を所望の温度に加熱するために、抵抗加熱を用い得る。熱支援スイッチング層１４０において抵抗加熱によって生成された熱は、５００ミリボルト及び１ミリアンペアの２ナノ秒パルスを仮定して推定し得る。この場合、磁気素子１００等の構成用の抵抗加熱は、次式によって与えられる。
生成される熱＝Ｖ＊Ｉ＊時間＝５００ｍＶ＊１ｍＡ＊２ｎｓｅｃ＝１ｘ１０−１２Ｊ
Ｉｒ２０Ｍｎ８０を含む素子の実効比熱 〜０．４５Ｊ／ｇ．Ｋ
積層容積＝０．０３μｍ＊０．２μｍ＊０．２μｍ＝１．２ｘ１０−１５ｃｍ３
積層上部の実効密度 〜９ｇ／ｃｍ３
温度上昇＝［１ｘ１０−１２］／［（０．４５）＊（１．２ｘ１０−１５）＊（９）］〜２００Ｋ
従って、２００ケルビン又は２００℃の温度上昇を達成し得る。尚、この計算では、磁気素子１００（の側面）周辺の極めて良好な断熱を仮定している。良好な断熱は、標準的な誘電材料を用いて、また、相対的に低い熱伝導率を有する金属膜間に磁気素子１００（頂部及び底部）を封入することによって、達成し得る。隣接のワードライン（図示せず）の抵抗加熱も、熱支援スイッチング層１４０の加熱を行い得る。従って、磁気素子１００は、磁気素子１００が抵抗加熱を受ける時、用いられる電流を大きくすることなく、スピン転移を用いて切り換え得る。自由層１３０の磁化１３１も、磁気素子が書き込まれていない時、安定化される。更に、スペーサ層１２０が障壁層である場合、抵抗、つまりは磁気素子１００用の信号は大きくなる。その結果、磁気素子１００は、書き込まれていない時、更に熱的に安定になり、それでもなお相対的に小さい書き込み電流でスピン転移を用いて書き込むことができ、依然として良好な信号を有する。
図３Ａ及び３Ｂは、熱支援スイッチングを利用する本発明に基づく磁気素子の第２実施形態を示す。図３Ａ及び３Ｂにおいて示す磁気素子１００´では、電流を印加して自由層１３０´を切替え、その磁化が固定層１４０´に対してそれぞれ平行及び反平行になるようにする。磁気素子１００´の部位は、磁気素子１００の部位と同様であり、従って、同様な符号で示す。このため、磁気素子１００´は、固定層１１０´、スペーサ層１２０´、自由層１３０´、及び熱支援スイッチング層１４０´を含む。また、磁気素子１００´は、固定層１１０´の磁化１１１´を所望の方向にピン止めするために用いられるピン止め層１０２を含む。更に、磁気素子１００´も、一般的に、シード層（図示せず）及びキャップ層（図示せず）を含む。更に、磁気素子１００´は、スピン転移を用いて、自由層１３０´の書き込みが可能なように構成される。従って、好適な実施形態において、自由層１３０´の幅ｗ等の横方向の寸法は小さく、好適には、２００ナノメートルより小さい。更に、好適には、自由層１３０´が確実に特定の磁化の容易軸を有するように、何らかの差異が横方向の寸法間に設けられる。
自由層１３０´は、強磁性であり、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金を含む。好適な実施形態において、強磁性自由層１３０´は、Ｃｏ、ＣｏＦｅ、ＣｏＦｅＢ、又はＮｉＦｅ／ＣｏＦｅ等の二分子層（二分子層の層は、図３Ａ及び３Ｂには分離して示さない）を含む。更に、自由層１３０´は、合成自由層であってよい。例えば、そのような合成自由層１３０´は、磁性層が反平行に向くように構成されたＣｏ／Ｒｕ／Ｃｏ又はＣｏＦｅ／Ｒｕ／ＣｏＦｅの三分子層を含み得る。しかしながら、他の一実施形態において、他の同様な構造を用い得る。
固定層１１０´は、合成である。従って、固定層１１０´は、非磁性スペーサ層１１４によって分離された強磁性層１１２及び１１６を含む。非磁性スペーサは、強磁性層の反平行結合を促進する。非磁性スペーサ層１１４は、好適には、Ｒｕである。好適な実施形態において、強磁性層１１２及び１１６は、Ｃｏ、ＣｏＦｅ、又はＣｏＦｅＢを含む。固定層１１０´も、強磁性層１１２及び１１６の磁化が反平行に向くように構成される。
ピン止め層１０２は、好適には、高いブロッキング温度を有する反強磁性層である。好適な実施形態において、ピン止め層１０２は、ＰｔＭｎを含み、また、ブロッキング温度が２００℃を超えるように組み立てられる。
後述する好適な実施形態において、固定層１１０´は、合成である。そのような実施形態において、固定層１１０´は、非磁性層によって分離された強磁性層を含み、また、強磁性層が反平行に向くように構成される。スペーサ層１２０´は、非磁性である。一実施形態において、スペーサ層１２０´は、導電性であってよく、例えば、Ｃｕを含む。しかしながら、そのような実施形態は、抵抗が小さくなり、つまりは信号が小さくなる。その結果、スペーサ層１２０´は、好適には、アルミナ等の絶縁体を含む障壁層である。そのような実施形態において、電荷キャリアが自由層１３０´と固定層１１０´との間を通り抜けられるように、障壁層１２０´は、２ナノメートルの厚さより小さい。
熱支援スイッチング層１４０´は、自由層１３０´が切り替えられていない時、自由層１３０´の磁化１３１´が安定化されるように構成される。好適な実施形態において、熱支援スイッチング層１４０´は、自由層１３０´に交換結合されている反強磁性層である。そのような実施形態において、熱支援スイッチング層１４０´は、好適には、２００℃より低く、好適には、１５０℃のオーダーの低ブロッキング温度を有する。好適な実施形態において、熱支援スイッチング層１４０´は、反強磁性のＩｒＸＭｎ１−Ｘ層である。ここで、ｘは、０．２〜０．８の間である。また、好適な実施形態において、ＩｒＭｎ層１４０´は、Ｉｒ２０Ｍｎ８０に近い組成を有する。好適には、熱支援スイッチング層１４０´の組み立て（組成、厚さ、シード層及び成膜条件）は、ＩｒＭｎが１５０℃のオーダーのブロッキング温度を有するように調整される。
熱支援スイッチング層１４０´は、図２に示して上述した熱支援スイッチング層１４０と実質的に同じように機能する。図３Ａ及び３Ｂを再度参照すると、熱支援スイッチング層１４０´は、自由層１３０´が切り替えられていない時、自由層１３０´が書き込まれた方向に自由層１３０´の磁化１３１´を安定化する支援を行う。従って、磁気素子１００´の熱的安定性は、改善される。しかしながら、自由層１３０´の磁化１３１´のスイッチングの間、熱支援スイッチング層１４０´は、熱支援スイッチング層１４０´が、自由層１３０´の磁化１３１´をもはや安定化しない温度に加熱される。言い換えると、磁気素子１００´は、好適には、熱支援スイッチング層１４０´のブロッキング温度以上に加熱され、熱支援スイッチング層１４０´と自由層１３０´との間の交換結合をゼロにする。更に、好適な実施形態において、ＩｒＭｎ熱支援スイッチング層１４０´のブロッキング温度は、ＰｔＭｎピン止め層１０２のブロッキング温度より大幅に小さい。その結果、固定層１１０´の強磁性層１１２とピン止め層１０２との間の結合は、自由層１３０´の磁化１３１´のスイッチングの間、実質的に低減されない。その結果、磁気素子１００´は、書き込まれていない時、更に熱的に安定であるが、それでもなおスピン転移を用いて、相対的に簡単に書き込むことができる。
例えば、図３Ａは、自由層１３０´の磁化１３１´が切り替えられ、強磁性層１１６に平行になる時の磁気素子１００´を示す。電流は、図３Ａに示すように、下向きに駆動される。その結果、電子は、強磁性層１１６から自由層１３０´に流れる。多数電子は、固定層１１６の磁化１１７の方向にスピン偏極される。これらの多数電子は、充分な角運動量を自由層１３０´に伝達して、自由層１３０´の磁化１３１´を反転して、固定層１１６の磁化１１７に平行にし得る。従って、自由層１３０´の磁化１３１´は、磁化１１７に平行になるように切り替えられる（又は、磁化１３１´及び１１７が以前平行であった場合、そのままである）。
他の選択肢として、図３Ｂは、自由層１３０´の磁化１３１´が切り替えられ、強磁性層１１６に反平行になる時の磁気素子１００´を示す。電流は、図３Ｂに示すように、上方に駆動される。従って、電子は、自由層１３０´から強磁性層１１６に進む。自由層１３０´の磁化１３１´が強磁性層の磁化１１７に以前平行であった場合、多数電子は、強磁性層１１６を透過する。しかしながら、（スピンが自由層１３０´及び強磁性層１１６の磁化に反平行に向いている）少数電子は、反射される。これらの反射された電子は、図３Ｂに示すように、自由層１３１´の磁化を切り替えて、強磁性層１１６の磁化１１７に反平行にするのに充分な角運動量を伝達し得る。従って、自由層１３０´の磁化１３１´は、磁化１１７に反平行になるように、切り替えられる（又は、磁化１３１´及び１１７が以前反平行であった場合、そのままである）。
図４Ａ及び４Ｂは、熱支援スイッチングを利用する本発明に基づく磁気素子２００の一部の第３の好適な実施形態を示す。３つの端子Ａ、Ｂ、及びＣが、磁気素子２００と接続されている。しかしながら、２つの端子等、他の数の端子を用いてもよい。なお、２つの端子バージョンの場合、端子Ｃは、除去される。磁気素子２００は、第１ピン止め層２０２、第１固定層２１０、第１スペーサ層２２０、第１自由層２３０、熱支援スイッチング層２４０、第２自由層２５０、第２スペーサ層２６０、第２固定層２７０、及び第２ピン止め層２８０を含む。従って、磁気素子２００は、各々磁気素子１００に類似し、熱支援スイッチング層２４０を共有する２つの構造を含むと見なし得る。第１自由層２３０及び第２自由層２５０は、好適には、第１自由層２３０の磁化２３１が、第２自由層２５０の磁化２５１に反平行であるように静磁気的に結合されている。磁気素子２００は、また、スピン転移を用いて、少なくとも第１自由層２３０を切り替え得るように構成されている。従って、好適な実施形態において、第１自由層２３０の幅ｗ等の横方向の寸法は小さく、好適には、２００ナノメートルより小さい。更に、好適には、第１自由層２３０が確実に特定の容易軸を有するように、何らかの差異が横方向の寸法間に設けられる。
自由層２３０及び２５０は、強磁性であり、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金を含む。好適な実施形態において、第１自由層２３０及び第２自由層２５０の各々は、Ｃｏ、ＣｏＦｅ、ＣｏＦｅＢ、又はＮｉＦｅ／ＣｏＦｅ等の二分子層（二分子層の層は、図３Ａ及び３Ｂには分離して示さない）を含む。更に、自由層２３０及び／又は自由層２５０は、合成であってよい。例えば、そのような合成自由層２３０及び／又は２５０は、磁性層が反平行に向くように構成されたＣｏ／Ｒｕ／Ｃｏ又はＣｏＦｅ／Ｒｕ／ＣｏＦｅの三分子層を含み得る。しかしながら、他の一実施形態において、他の同様な構造を用い得る。また、好適な実施形態において、自由層２３０及び２５０は、静磁気的に結合され、それらの磁化２３１及び２５１は、それぞれ反平行である。また、好適な実施形態において、自由層２３０及び２５０並びに熱支援スイッチング層２４０は、この静磁気的結合を最適化するように構成される。
固定層２１０及び２７０は、好適には、合成である。従って、固定層は、好適には、強磁性層の反強磁性結合を促進する非磁性スペーサ層（図示せず）によって分離された強磁性層（図示せず）を含む。固定層２１０及び２７０は、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金である。好適な実施形態において、固定層２１０及び２７０各々の組成は、Ｃｏ、ＣｏＦｅ、又はＣｏＦｅＢを含む。
ピン止め層２０２及び２８０は、好適には、反強磁性層２０２及び２８０である。反強磁性層２０２及び２８０は、好適には、ＰｔＭｎ又はＰｔＭｎＣｒである。ピン止め層２０２及び２８０のブロッキング温度は、好適には、２００Ｃより大きい。
スペーサ層２２０及び２６０は、非磁性である。スペーサ層２２０及び２６０は、導電性であってよく、トンネル障壁層を絶縁し、及び／又は強磁性導電性チャネルを有する層を絶縁する。スペーサ層２２０及び２６０は、また、好適には、異なる特性を有する。好適な実施形態において、第１スペーサ層２２０は、導電性であり、例えば、Ｃｕを含む。従って、好適な実施形態において、第１固定層２１０、第１スペーサ層２２０及び第１自由層２３０は、スピンバルブとして機能する。また、好適な実施形態において、第２スペーサ層２６０は、絶縁性であり、あるいは、そうでない場合、読み出し電流が磁気素子２００を通過する時、抵抗が高くなるように構成される。一実施形態において、第２スペーサ層２６０は、アルミナ等の絶縁体を含むトンネル障壁層である。そのような実施形態において、障壁層２６０は、電荷キャリアが第２自由層２５０と第２固定層２７０との間を通り抜けられるように、２ナノメートルの厚さより小さい。本実施形態において、第２自由層２５０、第２スペーサ層２６０、及び第２固定層２７０を含む磁気素子２００の下部は、スピントンネル接合として機能する。他の実施形態において、第２スペーサ層２６０は、弾道磁気抵抗効果（ＢＭＲ）スペーサである。ＢＭＲスペーサ２６０は、好適には、３つの端子Ａ、Ｂ、及びＣが用いられる時だけ用いられる。更に、ＢＭＲスペーサは、一般的に、第２自由層２５０が、固定層２７０からの又はそれによって反射された電子により、スピン転移を用いて、切り替えられないようにする。そのような実施形態において、ＢＭＲスペーサ２６０は、ＳｉＯ２又はＳｉＣの絶縁基材に埋め込まれた元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む強磁性合金を含み、このため、強磁性材料は、第２スペーサ層２６０を長手方向に（図４に示すように、上から下へ）延在する少なくとも１つのチャネル（明示せず）を形成する。チャネル幅は、好適には、１〜３ナノメートルの間であり、また、電子の弾道輸送を可能にするような長さ（スペーサの厚さと同じ）である。チャネルは、また、層のその両端における磁化方向が反平行である場合、急峻な磁壁を特定するためのサイトとして機能する。本実施形態において、第２スペーサ２６０は、最適化されて、高い弾道磁気抵抗効果を得る。
熱支援スイッチング層２４０は、自由層２３０／２５０が切り替えられていない時、それぞれ自由層２３０／２５０の磁化２３１／２５１が安定化されるように構成される。好適な実施形態において、熱支援スイッチング層２４０は、自由層２３０／２５０に交換結合された反強磁性層である。そのような実施形態において、熱支援スイッチング層２４０は、好適には、２００°Ｃ以下のオーダーであり、好適には、約１５０℃の低ブロッキング温度を有する。その結果、熱支援スイッチング層２４０と自由層２３０／２５０との間における交換結合は、相対的に低い温度でゼロに駆動し得る。好適な実施形態において、熱支援スイッチング層２４０は、反強磁性のＩｒＸＭｎ１−Ｘ層である。ここで、ｘは、０．２〜０．８の間である。また、好適な実施形態において、ＩｒＭｎ層２４０は、Ｉｒ２０Ｍｎ８０に近い組成を有する。好適には、熱支援スイッチング層２４０の組み立て（組成、厚さ、シード層及び成膜条件）は、ＩｒＭｎが１５０℃のオーダーのブロッキング温度を有するように調整される。従って、熱支援スイッチング層２４０のブロッキング温度は、好適には、ピン止め層２０２及び２８０のブロッキング温度より小さい。更に、熱支援スイッチング層２４０は、自由層２３０及び２５０が、静磁気的に結合されるように構成される。熱支援スイッチング層２４０の厚さは、好適には、第１自由層２３０と第２自由層２５０との間に大幅な反平行結合を提供するように構成される。熱支援スイッチング層２４０の厚さは、好適には、５ナノメートルと１５ナノメートルとの間であり、どのような場合でも、２ナノメートルより小さいことはない。
好適な実施形態において、磁気素子２００の３端子構成では、書き込み電流は、端子ＡとＣとの間に供給され、他方、読み出し電流は、端子ＣとＢとの間に供給される。２端子構成では、書き込み及び読み出し電流は、双方共、端子ＡとＢとの間に提供される。
磁気素子２００が書き込まれていない場合、熱支援スイッチング層２４０は、第１自由層２３０が書き込まれた方向に第１自由層２３０の磁化２３１を安定化する支援を行う。自由層２３０及び２５０は、静磁気的に強く結合されていることから、第２自由層２５０の磁化２５１も、反平行（磁化２５１が磁化２３１に反平行）な構成で安定化される。従って、磁気素子２００の熱的安定性は、改善される。好適な本実施形態において、この安定化は、熱支援スイッチング層２４０における反強磁性材料が自由層２３０及び２５０に交換結合されていることから、達成される。
書き込みの間、自由層２３０／２５０の磁化２３１／２５０は、切り替え得る。所望の構成は、自由層１３０が、本来、スピン転移によって切り替わる構成である。切替えの間、熱支援スイッチング層２４０は、所望の温度に加熱され、従って、もはや自由層２３０の磁化２３１を安定化しない。好適な本実施形態において、ＩｒＭｎ等の反強磁性層が、熱支援スイッチング層２４０に用いられる。ＩｒＭｎは、その低いブロッキング温度のために、好適な反強磁性材料である。磁気素子２００は、熱支援スイッチング層２４０が、反強磁性層のブロッキング温度に少なくとも近く、好適には、それを超えるように加熱され、これによって、自由層２３０及び２５０との交換結合をゼロにする。好適には、この加熱は、スピン転移を介して自由層２３０の磁化を切り替えるために用いられる同じ電流により生成される抵抗加熱によって達成される。そのような抵抗加熱については、図２に示す磁気素子１００に基づいて上述している。図４を再度参照すると、熱支援スイッチング層２４０は、好適には、熱支援スイッチング層２４０に用いられる反強磁性材料のブロッキング温度以上であることから、熱支援スイッチング層２４０と自由層２３０及び２５０との間の交換結合は、破壊し得る。従って、自由層２３０の磁化２３１は、熱支援スイッチング層２４０が存在しない場合と実質的に同じである電流を用いて、切り替え得る。更に、自由層２３０と２５０との間の静磁気的結合のために、自由層２３０の磁化の方向が変化すると、第２自由層２５０の磁化の方向が変化する。従って、自由層２５０の磁化２５１も、方向が変化し得る。更に、低ブロッキング温度ＩｒＭｎを用いることから、磁気素子２００が加熱された温度は、ピン止め層２０２及び２８０のブロッキング温度より低い。従って、固定層２１０及び２７０は、スイッチングの間、加熱による影響を実質的に受けない。書き込み電流がオフに切り替わると、熱支援スイッチング層２４０は、冷却され、自由層２３０／２５０の磁化２３１／２５１が維持される。そして、熱支援スイッチング層２４０は、自由層２３０の磁化２３１を新しい方向に安定化し得る。
自由層２３０と２５０との間の静磁気的結合のために、自由層２５０の磁化２５１も安定化される。更に、３端子構成が磁気素子２００に用いられる場合、書き込み電流は、端子ＡとＣとの間に駆動される。その結果、好適には絶縁体を含む第２スペーサ２６０は、高い書き込み電流にさらされない。従って、３端子構成において、磁気素子２００は、損傷の可能性が小さい。
読み出し中、読み出し電流は、磁気素子２００内を駆動される。好適な３端子構成において、この読み出し電流は、端子ＢとＣとの間だけで駆動される。双方の構成において、読み出し電流は、好適には、書き込み電流より大幅に小さい。双方の実施形態において、読み出し電流は、充分に小さいため、自由層２３０との結合を壊すのに充分な程に熱支援スイッチング層２４０を加熱せず、また、自由層２３０の磁化を意図せずに切り替えることはない。更に、スペーサ層２２０が障壁層である場合、磁気素子２００の抵抗、つまりは信号は、大きくなる。その結果、磁気素子２００は、書き込まれていない時、更に熱的に安定になり、それでもなお相対的に小さい書き込み電流でスピン転移を用いて書き込むことが可能であり、依然として改善された信号を有する。
図５Ａ及び５Ｂは、熱支援スイッチングを利用する本発明に基づく磁気素子２００´の第４実施形態を示し、ここでは、電流を印加して自由層を切替え、その磁化が、自由層に最も近い固定層部の磁化に平行及び反平行になるようにする。磁気素子２００´の部位は、磁気素子２００と同様であり、従って、同様な符号で示す。尚、３つの端子Ａ、Ｂ及びＣは、磁気素子２００´と接続されているものとして示されている。しかしながら、２つの端子等、他の数の端子を用いてもよい。２つの端子バージョンの場合、端子Ｃは、除去される。磁気素子２００´は、第１ピン止め層２０２´、第１固定層２１０´、第１スペーサ層２２０´、第１自由層２３０´、熱支援スイッチング層２４０´、第２自由層２５０´、第２スペーサ層２６０´、第２固定層２７０´、及び第２ピン止め層２８０´を含む。磁気素子２００´は、少なくとも第１自由層２３０´が、スピン転移を用いて切り替え得るように構成されている。従って、磁気素子２００´は、各々磁気素子１００に類似し、熱支援スイッチング層２４０´を共有する２つの構造を含むと見なし得る。従って、好適な実施形態において、第１自由層２３０´の幅ｗ等の横方向の寸法は小さく、好適には、２００ナノメートルより小さい。更に、好適には、確実に第１自由層２３０´が特定の容易軸を有するように、何らかの差異が横方向の寸法間に設けられる。
自由層２３０´及び２５０´並びに固定層２１０´及び２７０´は、好適には、合成である。その結果、第１固定層２１０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２１４によって分離された強磁性層２１２及び２１６を含む。第２固定層２７０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２７４によって分離された強磁性層２７２及び２７６を含む。第１自由層２３０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２３４によって分離された強磁性層２３２及び２３６を含む。第２自由層２５０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２５４によって分離された強磁性層２５２及び２５６を含む。自由層２３０及び２５０の強磁性層２３２、２３６、２５２、及び２５６は、それぞれ、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金である。好適には、強磁性層２３２、２３６、２５２、及び２５６は、Ｃｏ、ＣｏＦｅ、ＣｏＦｅＢ、又はＮｉＦｅ／ＣｏＦｅ等の二分子層である。
第１自由層２３０´及び第２自由層２５０´は、静磁気的に結合されている。具体的には、強磁性層２３６は、強磁性層２５２に静磁気的に結合されている。従って、強磁性層２３６の磁化２３５は、好適には、強磁性層２５２の磁化２５５に反平行である。強磁性層２３６及び強磁性層２５２の飽和磁化は、また、強磁性層２３２又は強磁性層２５６のいずれかの飽和磁化より大幅に大きい。その結果、強磁性層２５２と２３６との間における静磁気的結合は、ＩｒＭｎ層全体で最適化される。
固定層２１０´及び２７０´は、合成である。従って、固定層２１０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２１４によって分離された強磁性層２１２及び２１６を含む。同様に、固定層２７０´は、反強磁性的に向き、また、好適にはＲｕである非磁性スペーサ層２７４によって分離された強磁性層２７２及び２７６を含む。強磁性層２１２、２１６、２７２、及び２７６は、好適には、元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む磁性合金である。好適な実施形態において、強磁性層２１２、２１６、２７２、及び２７６は、Ｃｏ、ＣｏＦｅ、又はＣｏＦｅＢを含む。固定層２１０´及び２７０´の強磁性層２１２、２１６、２７２及び２７６の厚さは、それぞれ、固定層２１０´の正味磁化及び固定層２７０´の正味磁化がゼロに近くなるような厚さである。
ピン止め層２０２´及び２８０´は、好適には、反強磁性である。反強磁性層２０２´及び２８０´は、好適には、ＰｔＭｎ又はＰｔＭｎＣｒである。ピン止め層２０２´及び２８０´のブロッキング温度は、好適には、２００Ｃより大幅に大きい。
スペーサ層２２０´及び２６０´は、非磁性である。他の実施形態では、スペーサ層２２０´及び２６０´は、他の特性を有し得るが、好適な実施形態では、第１スペーサ層２２０´は、導電性であり、例えば、Ｃｕを含む。また、好適な実施形態において、第２スペーサ層２６０´は、絶縁体であり、好適には、絶縁トンネル障壁層である。第２スペーサ層２６０´は、また、強磁性導電性チャネルを有する絶縁層であってよい。従って、スペーサ層２２０及び２６０は、好適には、異なる特性を有する。従って、第１固定層２１０´、第１スペーサ層２２０´、及び第１自由層２３０´は、好適には、スピンバルブとして機能する。好適な本実施形態において、第２スペーサ層２６０´は、アルミナ等の絶縁体を含む障壁層である。そのような実施形態において、障壁層２６０´は、電荷キャリアが、第２自由層２５０´と第２固定層２７０´との間を通り抜け得るように、２ナノメートルの厚さより小さい。従って、第２自由層２５０´、第２スペーサ層２６０´及び第２固定層２７０´は、スピントンネル接合として機能する。他の一実施形態において、第２スペーサ層２６０´は、ＢＭＲスペーサである。ＢＭＲスペーサ２６０´は、好適には、３つの端子Ａ、Ｂ、及びＣが用いられる時だけ用いられる。更に、一般的に、ＢＭＲスペーサ２６０´を用いると、第２自由層２５０´が、固定層２７０´からの又はそれによって反射された電子により、スピン転移を用いて切り替えられないようになる。そのような実施形態において、ＢＭＲスペーサ２６０´には、ＳｉＯ２又はＳｉＣの絶縁基材に埋め込まれた元素Ｃｏ、Ｆｅ及びＮｉの少なくとも１つを含む強磁性合金を含み、このため、強磁性材料は、第２スペーサ層２６０´を長手方向に（図４に示すように、上から下へ）延在する少なくとも１つのチャネル（明示せず）を形成する。チャネル幅は、好適には、１〜３ナノメートルの間であり、また、電子の弾道輸送を可能にするような長さ（スペーサの厚さと同じ）である。チャネルは、また、チャネル両端において、それぞれ、層２５６及び２７２の磁化２５７及び２７３の方向が反平行である場合、急峻な磁壁を特定するためのサイトとして機能する。そのような実施形態において、第２スペーサ２６０´は、最適化されて高い弾道磁気抵抗効果を得る。
熱支援スイッチング層２４０´は、自由層２３０´が切り替えられていない時、自由層２３０´（２５０´）の磁化２３５（２５５）が安定化されるように構成される。好適な実施形態において、熱支援スイッチング層２４０´は、強磁性層２３６及び２５２に交換結合された反強磁性層である。そのような実施形態において、熱支援スイッチング層２４０´は、好適には、２００℃より小さく、好適には、１５０℃のオーダーの低ブロッキング温度を有する。好適な実施形態において、熱支援スイッチング層２４０´は、反強磁性のＩｒＸＭｎ１−Ｘ層である。ここで、ｘは、０．２〜０．８の間である。また、好適な実施形態において、ＩｒＭｎ層２４０´は、Ｉｒ２０Ｍｎ８０に近い組成を有する。好適には、熱支援スイッチング層２４０´の組み立て（組成、厚さ、シード層及び成膜条件）は、ＩｒＭｎが１５０°Ｃ以下のオーダーのブロッキング温度を有するように調整される。従って、熱支援スイッチング層２４０´のブロッキング温度は、好適には、ピン止め層２０２´及び２８０´のブロッキング温度より小さい。更に、熱支援スイッチング層２４０´は、強磁性層２３６及び２５２が静磁気的に結合されるように構成される。熱支援スイッチング層２４０´の厚さは、好適には、強磁性層２３６と２５２との間に大幅な反平行結合を提供するように構成される。熱支援スイッチング層２４０´の厚さは、好適には、５ナノメートルと１５ナノメートルとの間であり、どのような場合でも、２ナノメートルより小さいことはない。
好適な実施形態において、磁気素子２００の３端子構成では、書き込み電流は、端子ＡとＣとの間に供給され、他方、読み出し電流は、端子ＣとＢとの間に供給される。２端子構成において、書き込み及び読み出し電流双方は、端子ＡとＢとの間に供給される。
磁気素子２００´が書き込まれていない場合、熱支援スイッチング層２４０´は、強磁性層２３６及び２５２の磁化２３５及び２５５を、それらが書き込まれた方向に安定化する支援を行う。従って、磁気素子２００´の熱的安定性は、改善される。好適な本実施形態において、この安定化は、熱支援スイッチング層２４０´における反強磁性材料が強磁性層２３６に交換結合されているために達成される。書き込みの間、強磁性層２３６の磁化２３５は、切り替え得る。切替えの間、熱支援スイッチング層２４０´は、所望の温度に加熱され、従って、もはや強磁性層２３６及び２５２の磁化２３５及び２５５を安定化しない。好適な本実施形態において、ＩｒＭｎを含むような低ブロッキング温度の反強磁性層が、熱支援スイッチング層２４０´に用いられる。そのような実施形態において、磁気素子２００´は、熱支援スイッチング層２４０´が、ブロッキング温度に少なくとも近く、好適には、それを超えるように加熱される。しかしながら、温度は、それでもなおピン止め層２０２´及び２８０´のブロッキング温度より低く、固定層２１０´及び２７０´は、実質的に加熱による影響を受けないままになる。好適には、この加熱は、書き込み電流により生成される抵抗加熱によって達成される。そのような抵抗加熱については、図２に示す磁気素子１００に基づいて上述している。図５Ａ及び５Ｂを再度参照すると、熱支援スイッチング層２４０´は、好適には、熱支援スイッチング層２４０´に用いられる反強磁性材料のブロッキング温度以上であることから、熱支援スイッチング層２４０と強磁性層２３６及び２５２との間における交換結合は、ゼロ近くに低減される。従って、磁化２３５は、熱支援スイッチング層２４０´が存在しない場合と実質的に同じである電流を用いて切り替え得る。更に、強磁性層２３６と２５２との間における静磁気的結合のために、強磁性層２３６の磁化の方向の変化は、強磁性層２５２に反映される。同様に、それぞれ、強磁性層２３２と２３６との間における及び強磁性層２５２と２５６との間における結合のために、それぞれ強磁性層２３２及び２５６の磁化２３３及び２５７は、方向を切り替える。書き込み電流がオフに切り替わると、熱支援スイッチング層２４０´は冷却され、それぞれ自由層２３０´及び２５０´は、強磁性層２３６及び２５２の磁化２３５及び２５５にそれぞれ基づく配向を有する。そして、熱支援スイッチング層２４０´は、新しい方向に強磁性層２３６（２５２）の磁化２３５（２５５）を安定化し得る。強磁性層２３６及び２５２、２３６及び２３２並びに２５２及び２５６間における静磁気的結合のために、磁化２５５、２３３、及び２５７も安定化される。従って、強磁性層２３２、２３６、２５２、及び２５６の磁化は、書き込まれていない時、安定であり、また、熱支援スイッチング層２４０´が存在しない場合とほぼ同じ書き込み電流を用いて書き込み得る。
更に、３端子構成が磁気素子２００´に用いられる場合、書き込み電流は、端子ＡとＣとの間に駆動される。その結果、好適には絶縁体を含む第２スペーサ２６０´は、高い書き込み電流にさらされない。従って、３端子構成では、磁気素子２００´は、損傷の可能性が小さい。
読み出し中、読み出し電流は、磁気素子２００内を駆動される。好適な３端子構成において、この読み出し電流は、端子ＢとＣとの間だけで駆動される。２端子構成では、好適には、書き込み電流より大幅に小さい読み出し電流は、端子ＡとＢとの間で駆動される。双方の実施形態において、読み出し電流は、充分に低いため、自由層２３０´及び２５０´との結合を壊すのに充分な程に熱支援スイッチング層２４０´を加熱せず、また、自由層２３０´又は２５０´の磁化を意図せずに切り替えることはない。更に、スペーサ層２２０´が障壁層又はＢＭＲ層である場合、磁気素子２００´の抵抗、つまりは信号は、大きくなる。その結果、２又は３端子のいずれの場合も、磁気素子２００´は、書き込まれていない時、熱的に安定になり、それでもなお相対的に小さい書き込み電流でスピン転移を用いて書き込むことが可能であり、依然として改善された信号を有する。
図６は、熱支援スイッチングを利用する本発明に基づく磁気素子を組み立てるための本発明に基づく方法３００の一実施形態を示す上位フローチャートである。理解を容易にするために、磁気素子２００に関して方法３００を説明する。しかしながら、方法３００は、磁気素子１００、１００´、及び２００´等の他の磁気素子にも用い得る。更に、方法３００は、単一の磁気素子に関して説明されるが、当業者は、多数の磁気素子をほぼ同時に組み立て得ることを容易に認識し得る。第２ピン止め層２８０が、ステップ３０２によって設けられる。第２固定層２７０が、ステップ３０４によって設けられる。一実施形態において、ステップ３０４は、合成固定層を設けることを含む。第２スペーサ層２６０が、ステップ３０６によって設けられる。第２スペーサ層２６０は、絶縁又は導電性であってよい。第２自由層２５０が、ステップ３０８によって設けられる。ステップ３０８は、合成自由層を設けることを含み得る。熱支援スイッチング層２４０が、ステップ３１０によって設けられる。ステップ３１０は、約１５０℃の低ブロッキング温度を有するように構成されたＩｒＭｎ層を設けることを含み得る。図７は、厚さに基づくＩｒＭｎ層のブロッキング温度のグラフを示す。磁気素子１００又は１００´を形成している場合は、磁気素子自体の組み立てが停止され、端子等の他の構造が形成される。しかしながら、磁気素子２００の場合、第１自由層２３０が、ステップ３１２によって設けられる。ステップ３１２は、合成自由層を設けることを含み得る。スペーサ層２２０が、ステップ３１４によって設けられる。第１スペーサ層２２０は、好適には、導電性である。第１固定層２１０が、ステップ３１６によって設けられる。一実施形態において、ステップ３１６には、合成固定層を設けることを含む。第１ピン止め層２０２が、ステップ３１８によって設けられる。磁気メモリの形成は、ステップ３２０によって継続し得る。
図８は、熱支援スイッチングを利用する本発明に基づく磁気素子を用いるための本発明に基づく方法４００の一実施形態を示す上位フローチャートである。理解を容易にするために、方法４００を磁気素子２００に関して説明する。しかしながら、方法４００は、磁気素子１００、１００´、及び２００´等の他の磁気素子にも用い得る。更に、方法４００は、単一の磁気素子に関して説明されるが、当業者は、多数の磁気素子が、平行して読み出し又は書き込み得ることを容易に認識し得る。磁気素子２００は、ステップ４０２によって、熱支援スイッチングを用いて書き込まれる。磁気メモリ（明示せず）において、ステップ４０２は、多数の磁気素子を書き込むことを含み得る。更に、ステップ４０２は、熱支援スイッチング層２４０を所望の温度に加熱して熱支援スイッチング層２４０と自由層２３０及び２５０との間における結合を壊すこと、磁気素子２００内に電流を駆動してスピン転移を用いて書き込むこと、を含む。更に、ステップ４０２を用いて行われる加熱するステップは、（熱支援スイッチング層２４０以外の）磁気素子２００の残りの部位の特性をほぼそのままにするように構成される。例えば、磁気素子２００´の場合、この加熱により、ピン止め層２０２及び２８０の温度がそれらのブロッキング温度より小さくなり、ピン止め層２０２及び２８０と固定層２１０及び２７０との間における交換結合がゼロにならないことを保証する。好適な実施形態において、ステップ４０２の加熱段階及び電流駆動段階は、所望の時間、書き込み電流を駆動することによって一緒に起こる。言い換えると、ステップ４０２の加熱することは、ステップ４０２において駆動される書き込み電流による抵抗加熱によって達成される。好適な実施形態において、ステップ４０２において駆動される電流は、端子ＡとＣとの間である。しかしながら、２端子装置では、ステップ４０２は、端子ＡとＢとの間に書き込み電流を駆動することを含む。この後、磁気素子２００は、ステップ４０４を介して読み出される。ステップ４０４は、磁気素子２００の所望の部位内に読み出し電流を駆動することを含む。従って、好適な実施形態において、ステップ４０４は、端子ＣとＢとの間に読み出し電流を駆動することを含む。しかしながら、２端子デバイスでは、書き込み電流は、端子ＡとＢとの間に駆動し得る。更に、ステップ４０４において駆動される書き込み電流は、好適には、書き込み電流より大幅に小さい。従って、磁気素子２００は、書き込み及び読み出しを行い得る。
スピン転移に基づく熱支援スイッチングを利用する更に熱的に安定な磁気素子を提供するための方法及びシステムを開示した。本発明を、例示した実施形態に基づいて説明したが、当業者は、実施形態に対する変形が存在し得ること、また、これらの変形は本発明の思想及び範囲内にあることを容易に認識し得る。従って、多くの変形を、添付された特許請求の範囲の思想及び範囲から逸脱することなく当業者によって行い得る。
従来の磁気素子であるスピンバルブを示す図。 他の従来の磁気素子であるスピントンネル接合を示す図。 熱支援スイッチングを利用する本発明に基づく磁気素子の一部の一実施形態を示す図。 熱支援スイッチングを利用し、電流を印加して自由層磁化を切り替える本発明に基づく磁気素子の第２実施形態を示す図。 熱支援スイッチングを利用し、電流を印加して自由層を切替え、自由層の磁化が固定層に反平行になるようにする本発明に基づく磁気素子の第２実施形態を示す図。 熱支援スイッチングを利用する本発明に基づく磁気素子の一部の第３の好適な実施形態示す図。 熱支援スイッチングを利用する本発明に基づく磁気素子の一部の第３の好適な実施形態示す図。 熱支援スイッチングを利用し、電流を印加して自由層を切替え、自由層の磁化が固定層に平行になるようにする本発明に基づく磁気素子の第４実施形態を示す図。 熱支援スイッチングを利用し、電流を印加して自由層を切替え、自由層の磁化が固定層に反平行になるようにする本発明に基づく磁気素子の第４実施形態を示す図。 熱支援スイッチングを利用する本発明に基づく磁気素子を組み立てるための本発明に基づく方法の一実施形態を示す上位フローチャート。 ＩｒＭｎ熱支援スイッチング層の一実施形態のブロッキング温度に対する厚さを示すグラフ。 熱支援スイッチングを利用する本発明に基づく磁気素子を用いるための本発明に基づく方法の一実施形態を示す上位フローチャート。

Claims (32)

  1. 磁気素子であって、
    固定層と、
    非磁性であるスペーサ層と、
    自由層であって、前記スペーサ層が前記固定層と該自由層との間に存在する、該自由層と、
    熱支援スイッチング層であって、前記自由層が前記スペーサ層と該熱支援スイッチング層との間に存在し、前記自由層が切り替えられていない時、前記自由層の熱的な安定性を改善するための該熱支援スイッチング層と、を備え、
    前記磁気素子は、書き込み電流が前記磁気素子を通過する時、前記自由層がスピン転移により切り替えられるように構成されている、磁気素子。
  2. 請求項１に記載の磁気素子において、
    前記熱支援スイッチング層は、前記自由層に交換結合された反強磁性層であり、
    前記反強磁性層は、前記自由層が切り替えられている時、前記反強磁性層の温度以下であるブロッキング温度を有するように構成されている、磁気素子。
  3. 請求項２に記載の磁気素子において、
    前記反強磁性層は、ＩｒＭｎを含む、磁気素子。
  4. 請求項３に記載の磁気素子において、
    前記ブロッキング温度は、２００℃以下である、磁気素子。
  5. 請求項２に記載の磁気素子は更に、
    前記固定層に隣接し反強磁性材料を含むピン止め層であって、前記固定層が該ピン止め層と前記スペーサ層との間に存在し、書き込みの間、前記反強磁性材料が前記磁気素子の温度より高い第２ブロッキング温度を有する該ピン止め層を備える、磁気素子。
  6. 請求項１に記載の磁気素子において、
    前記スペーサ層は更に、障壁層を含む、磁気素子。
  7. 請求項１に記載の磁気素子において、
    前記スペーサ層は更に、導電性非磁性層を含む、磁気素子。
  8. 請求項１に記載の磁気素子において、
    前記固定層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、を含み、
    前記導電性非磁性スペーサ層、前記第１強磁性層、及び前記第２強磁性層は、前記第１強磁性層及び前記第２強磁性層が反強磁性的に結合されるように構成されている、磁気素子。
  9. 請求項１に記載の磁気素子において、
    前記自由層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、を含み、
    前記導電性非磁性スペーサ層、前記第１強磁性層、及び前記第２強磁性層は、前記第１強磁性層及び前記第２強磁性層が反強磁性的に結合されるように構成されている、磁気素子。
  10. 磁気素子であって、
    第１固定層と、
    非磁性である第１スペーサ層と、
    第１自由層であって、前記第１スペーサ層が前記第１固定層と該第１自由層との間に存在する、該第１自由層と、
    熱支援スイッチング層であって、前記第１自由層が前記第１スペーサ層と該熱支援スイッチング層との間に存在し、該熱支援スイッチング層は、前記第１自由層が切り替えられていない時、前記第１自由層の熱的な安定性を改善し、少なくとも２ナノメートルの厚さである、該熱支援スイッチング層と、
    第２自由層であって、前記熱支援スイッチング層が前記第１自由層と該第２自由層との間に存在し、前記第１自由層及び該第２自由層が静磁気的に結合されている、該第２自由層と、
    非磁性である第２スペーサ層と、
    第２固定層であって、前記第２スペーサ層が前記第２自由層と該第２固定層との間に存在する、該第２固定層と、を備え、
    前記磁気素子は、書き込み電流が前記磁気素子を通過する時、前記第１自由層がスピン転移により切り替えられるように構成されている、磁気素子。
  11. 請求項１０に記載の磁気素子において、
    前記第１スペーサ層は、導電性非磁性層である、磁気素子。
  12. 請求項１０に記載の磁気素子において、
    前記第１スペーサ層は、障壁層である、磁気素子。
  13. 請求項１０に記載の磁気素子において、
    前記第２スペーサ層は、障壁層である、磁気素子。
  14. 請求項１０に記載の磁気素子において、
    前記第２スペーサ層は、導電性非磁性層である、磁気素子。
  15. 請求項１０に記載の磁気素子において、
    前記第２スペーサ層は、前記第２自由層と前記第２固定層との間に弾道磁気抵抗効果を起こし得る磁流閉じ込め層である、磁気素子。
  16. 請求項１０に記載の磁気素子において、
    前記熱支援スイッチング層は、前記第１自由層及び前記第２自由層に交換結合された反強磁性層であり、
    前記反強磁性層は、前記第１自由層が切り替えられている時、前記反強磁性層の温度以下であるブロッキング温度を有するように構成されている、磁気素子。
  17. 請求項１６に記載の磁気素子において、
    前記反強磁性層は、ＩｒＭｎを含む、磁気素子。
  18. 請求項１７に記載の磁気素子において、
    前記ブロッキング温度は、２００℃以下である、磁気素子。
  19. 請求項１６に記載の磁気素子は更に、
    前記第１固定層に隣接し反強磁性材料を含む第１ピン止め層であって、前記第１固定層が該第１ピン止め層と前記第１スペーサ層との間に存在し、書き込みの間、前記反強磁性材料が磁気素子の温度より高い第２ブロッキング温度を有する該第１ピン止め層を備える、磁気素子。
  20. 請求項１６に記載の磁気素子は更に、
    前記第２固定層に隣接し反強磁性材料を含む第２ピン止め層であって、前記第２固定層が該第２ピン止め層と前記第２スペーサ層との間に存在し、書き込みの間、前記反強磁性材料が前記磁気素子の温度より高い第２ブロッキング温度を有する該第２ピン止め層を備える、磁気素子。
  21. 請求項１０に記載の磁気素子において、
    前記第１固定層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、
    を含む、磁気素子。
  22. 請求項２１に記載の磁気素子において、
    前記第２固定層は更に、
    第３強磁性層と、
    第１磁化を有する第４強磁性層と、
    前記第３強磁性層と前記第４強磁性層との間に存在する第２導電性非磁性スペーサ層と、を含み、
    前記第２強磁性層は前記第１スペーサ層に隣接し、前記第３強磁性層は前記第２スペーサ層に隣接し、前記第１強磁性層は第１磁化を有し、前記第２強磁性層は前記第１磁化に平行な第２磁化を有する、磁気素子。
  23. 請求項１０に記載の磁気素子において、
    前記第１自由層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、
    を含む、磁気素子。
  24. 請求項１０に記載の磁気素子において、
    前記第２固定層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、
    を含む、磁気素子。
  25. 請求項１０に記載の磁気素子において、
    前記第２自由層は更に、
    第１強磁性層と、
    第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間の導電性非磁性スペーサ層と、
    を含む、磁気素子。
  26. 磁気素子を提供する方法であって、
    （ａ）固定層を設けること、
    （ｂ）非磁性であるスペーサ層を設けること、
    （ｃ）自由層を設けることであって、前記スペーサ層が前記固定層と該自由層との間に存在する、該自由層を設けること、
    （ｄ）熱支援スイッチング層を設けることであって、前記自由層が前記スペーサ層と該熱支援スイッチング層との間に存在し、前記自由層が切り替えられていない時、前記自由層の熱的な安定性を改善するための該熱支援スイッチング層を設けること、を備え、
    前記磁気素子は、書き込み電流が前記磁気素子を通過する時、前記自由層がスピン転移により切り替えられるように構成されている、方法。
  27. 請求項２６に記載の方法において、
    前記熱支援スイッチング層は、前記自由層に交換結合された反強磁性層であり、
    前記反強磁性層は、前記自由層が切り替えられている時、前記反強磁性層の温度以下であるブロッキング温度を有するように構成されている、方法。
  28. 請求項２７に記載の方法において、
    前記反強磁性層は、ＩｒＭｎを含む、方法。
  29. 請求項２８の方法において、
    前記ブロッキング温度は、２００℃以下である、方法。
  30. 磁気素子を提供するための方法であって、
    （ａ）第１固定層を設けること、
    （ｂ）非磁性である第１スペーサ層を設けること、
    （ｃ）第１自由層を設けることであって、前記第１スペーサ層が前記第１固定層と該第１自由層との間に存在する、該第１自由層を設けること、
    （ｄ）熱支援スイッチング層を設けることであって、前記第１自由層が前記第１スペーサ層と該熱支援スイッチング層との間に存在し、前記第１自由層が切り替えられていない時、前記第１自由層の熱的な安定性を改善するための該熱支援スイッチング層を設けること、
    （ｅ）第２自由層を設けることであって、前記熱支援スイッチング層が前記第１自由層と該第２自由層との間に存在し、前記第１自由層及び該第２自由層が静磁気的に結合されている、該第２自由層を設けること、
    （ｆ）非磁性である第２スペーサ層を設けること、
    （ｇ）第２固定層を設けることであって、前記第２スペーサ層が前記第２自由層と該第２固定層との間に存在する、該第２固定層を設けること、を備え、、
    前記磁気素子は、書き込み電流が前記磁気素子を通過する時、前記第１自由層がスピン転移により切り替えられるように構成されている、方法。
  31. 磁気メモリにおいて磁気素子を利用するための方法であって、
    前記磁気素子のスイッチングの間、前記磁気素子の一部を加熱することであって、前記磁気素子が、固定層、スペーサ層、自由層及び熱支援スイッチング層を含み、前記自由層が前記スペーサ層と前記熱支援スイッチング層との間に存在し、前記自由層が切り替えられていない時、前記熱支援スイッチング層は前記自由層の熱的な安定性を改善し、前記スペーサ層は、前記固定層と前記自由層との間に存在する非磁性の層であり、前記一部は、前記熱支援スイッチング層を含み加熱される、前記磁気素子の一部を加熱すること、
    前記磁気素子を読み出すための読み出し電流を印加すること、を備え、
    前記磁気素子は、書き込み電流が前記磁気素子を通過する時、前記自由層がスピン転移により切り替えられるように構成されている、方法。
  32. 請求項３１に記載の方法において、
    前記加熱することは、
    書き込み電流を前記磁気素子に印加することであって、前記磁気素子の前記一部を加熱するために用いられる前記書き込み電流を前記磁気素子に印加することを含む、方法。
JP2006553307A 2004-02-13 2005-02-11 スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム Pending JP2007523480A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/778,735 US7110287B2 (en) 2004-02-13 2004-02-13 Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
PCT/US2005/004557 WO2005079348A2 (en) 2004-02-13 2005-02-11 Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer

Publications (1)

Publication Number Publication Date
JP2007523480A true JP2007523480A (ja) 2007-08-16

Family

ID=34838232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553307A Pending JP2007523480A (ja) 2004-02-13 2005-02-11 スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム

Country Status (6)

Country Link
US (1) US7110287B2 (ja)
EP (1) EP1714289A4 (ja)
JP (1) JP2007523480A (ja)
KR (1) KR100824021B1 (ja)
CN (1) CN1934652A (ja)
WO (1) WO2005079348A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147330A (ja) * 2007-12-05 2009-07-02 Commiss Energ Atom 熱アシスト書き込みを用いる磁気素子
JP2009152594A (ja) * 2007-12-21 2009-07-09 Commiss Energ Atom 熱アシスト磁気書き込みメモリ
JP2010093091A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法
JP2010263220A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP2010263221A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ
JP2012248835A (ja) * 2011-05-23 2012-12-13 Crocus Technology Sa 合成記憶層を有するマルチビットセル

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP2005109239A (ja) * 2003-09-30 2005-04-21 Tdk Corp 磁気抵抗効果素子及び磁気ヘッド
JP2005222669A (ja) * 2004-01-05 2005-08-18 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
US7102921B2 (en) * 2004-05-11 2006-09-05 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7477490B2 (en) * 2004-06-30 2009-01-13 Seagate Technology Llc Single sensor element that is naturally differentiated
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
KR100727486B1 (ko) * 2005-08-16 2007-06-13 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US7457149B2 (en) * 2006-05-05 2008-11-25 Macronix International Co., Ltd. Methods and apparatus for thermally assisted programming of a magnetic memory device
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7539051B2 (en) * 2007-01-05 2009-05-26 International Business Machines Corporation Memory storage devices comprising different ferromagnetic material layers, and methods of making and using the same
US20080273375A1 (en) * 2007-05-02 2008-11-06 Faiz Dahmani Integrated circuit having a magnetic device
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
WO2009074411A1 (en) 2007-12-13 2009-06-18 Crocus Technology Magnetic memory with a thermally assisted writing procedure
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
JP5288293B2 (ja) * 2008-08-25 2013-09-11 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US7916528B2 (en) 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8686520B2 (en) * 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures
JP5321991B2 (ja) * 2009-07-03 2013-10-23 富士電機株式会社 磁気メモリー素子及びその駆動方法
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8514519B2 (en) * 2009-10-21 2013-08-20 HGST Netherlands B.V. Device for generating high frequency magnetic fields in a rest-frame of a magnetic medium
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
CN102270736B (zh) 2010-06-01 2014-02-05 中国科学院物理研究所 一种用于磁敏传感器的磁性纳米多层膜及其制造方法
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8525602B2 (en) * 2011-03-23 2013-09-03 Honeywell International Inc. Magnetic device with weakly exchange coupled antiferromagnetic layer
US8379352B1 (en) 2011-09-08 2013-02-19 HGST Netherlands B.V. Thermagnonic spin-torque oscillator(STO) and sensor utilizing same to detect shifts in the free layer magnetization oscillation frequency
EP2597692A1 (en) * 2011-11-22 2013-05-29 Crocus Technology S.A. Self-referenced MRAM cell with optimized reliability
FR2993387B1 (fr) * 2012-07-11 2014-08-08 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9490000B2 (en) * 2014-04-10 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing thermally assisted magnetic junctions having a multi-phase operation
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
CN104900802B (zh) 2015-04-27 2018-02-13 江苏多维科技有限公司 用于自旋电子器件钉扎层的快速热处理方法和装置
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9953692B1 (en) * 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
WO2020117341A1 (en) * 2018-12-06 2020-06-11 Sandisk Technologies Llc Spin-transfer torque mram with assist layers and methods of operating the same
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11087811B1 (en) * 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability
CN112186094B (zh) * 2020-09-30 2023-02-28 北京航空航天大学 磁性随机存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003043017A2 (fr) * 2001-11-16 2003-05-22 Commissariat A L'energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP2005503670A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 書き込み禁止が選択可能な磁気メモリ及びその書き込み方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6201673B1 (en) * 1999-04-02 2001-03-13 Read-Rite Corporation System for biasing a synthetic free layer in a magnetoresistance sensor
JP2003502876A (ja) * 1999-06-18 2003-01-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 不可逆特性を持つ磁気システムおよびこの種システムを作成し修理し操作する方法
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US6649960B1 (en) * 2001-02-16 2003-11-18 Maxtor Corporation Synthetic free layer structure for MRAM devices
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503670A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 書き込み禁止が選択可能な磁気メモリ及びその書き込み方法
WO2003043017A2 (fr) * 2001-11-16 2003-05-22 Commissariat A L'energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147330A (ja) * 2007-12-05 2009-07-02 Commiss Energ Atom 熱アシスト書き込みを用いる磁気素子
JP2009152594A (ja) * 2007-12-21 2009-07-09 Commiss Energ Atom 熱アシスト磁気書き込みメモリ
JP2015015490A (ja) * 2007-12-21 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 熱アシスト磁気書き込みメモリ
JP2010093091A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法
JP2010263220A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP2010263221A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ
JP2012248835A (ja) * 2011-05-23 2012-12-13 Crocus Technology Sa 合成記憶層を有するマルチビットセル

Also Published As

Publication number Publication date
US20050180202A1 (en) 2005-08-18
CN1934652A (zh) 2007-03-21
US7110287B2 (en) 2006-09-19
EP1714289A4 (en) 2007-11-07
EP1714289A2 (en) 2006-10-25
WO2005079348A3 (en) 2006-03-30
KR100824021B1 (ko) 2008-04-21
WO2005079348A2 (en) 2005-09-01
KR20060109514A (ko) 2006-10-20

Similar Documents

Publication Publication Date Title
US7110287B2 (en) Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7126202B2 (en) Spin scattering and heat assisted switching of a magnetic element
US7161829B2 (en) Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
JP6088167B2 (ja) 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
US6847547B2 (en) Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP5101298B2 (ja) スピン伝送を切り換えるように構成された高スピン偏極層を有するｍｔｊ素子、及び該磁気素子を用いたスピントロニクス・デバイス
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
EP1552526B1 (en) Magnetic element utilizing spin transfer and an mram device using the magnetic element
JP4777613B2 (ja) 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し／書き込み方法
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8698259B2 (en) Method and system for providing a magnetic tunneling junction using thermally assisted switching
KR20140113428A (ko) 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템
KR20140081710A (ko) 조작된 수직 자기 이방성을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템
CN111834521A (zh) 磁性隧道结器件
JP2008523589A (ja) 高度集合組織の磁気抵抗効果素子及び磁気メモリを提供するための方法及びシステム
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
KR20130095753A (ko) 자성 소자，및 상기 자성 소자로부터의 판독과 상기 자성 소자로의 기입 방법
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자
US10374147B2 (en) Perpendicular magnetic tunnel junction having improved reference layer stability

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208