KR101085246B1 - 마그네틱 메모리 및 그 기록하는 방법 - Google Patents

마그네틱 메모리 및 그 기록하는 방법 Download PDF

Info

Publication number
KR101085246B1
KR101085246B1 KR1020067019357A KR20067019357A KR101085246B1 KR 101085246 B1 KR101085246 B1 KR 101085246B1 KR 1020067019357 A KR1020067019357 A KR 1020067019357A KR 20067019357 A KR20067019357 A KR 20067019357A KR 101085246 B1 KR101085246 B1 KR 101085246B1
Authority
KR
South Korea
Prior art keywords
magnetic
memory
layer
layers
memory point
Prior art date
Application number
KR1020067019357A
Other languages
English (en)
Other versions
KR20070027520A (ko
Inventor
장 삐에르 노지에르
버나드 디에니
오리비에 레동
리카르도 수사
이언-루치앙 프레보누
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
상트르 나쇼날 드 라 르세르쒸 시앙티피끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스, 상트르 나쇼날 드 라 르세르쒸 시앙티피끄 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20070027520A publication Critical patent/KR20070027520A/ko
Application granted granted Critical
Publication of KR101085246B1 publication Critical patent/KR101085246B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 열보조 방식으로 기록되는 마그네틱 메모리로써, 그 각 메모리 포인트(40)는 자기 터널 접합에 의해 형성되고, 상기 터널 접합을 형성하는 레이어 평면에 평행한 횡단면은 원 또는 실질적으로 원 형상인 마그네틱 메모리에 있어서,상기 터널 접합은 적어도, 자기화의 방향이 고정되고, 트랩 레이어인 기준 자기 레이어(44), 자기화의 방향이 변동 가능한 자유 레이어인 저장 자기 레이어(42), 상기 저장 자기 레이어(42)와 상기 기준 자기 레이어(44) 사이에 배치된 절연 레이어(43)를 포함하고, 상기 저장 자기 레이어(42)는 자기 비등방성이 감소된 하나 이상의 연자기 레이어와 트래핑 레이어(41)로 형성되며, 상기 연자기 레이어과 상기 트래핑 레이어(41,61)는 접촉에 의해 자기적으로 결합되고, 상기 메모리의 판독 또는 휴지 시 작동 온도는 상기 자유 레이어 및 트랩 레이어 각각의 블로킹 온도 이하에서 선택되는 것을 특징으로 하는 마그네틱 메모리에 관한 것이다.

Description

마그네틱 메모리 및 그 기록하는 방법{MAGNETIC MEMORY WITH A MAGNETIC TUNNEL JUNCTION WRITTEN IN A THERMALLY ASSISTED MANNER, AND METHOD FOR WRITING THE SAME}
본 발명은 마그네틱 메모리 분야에 관한 것으로 특히, 전자 시스템에서 데이터가 저장되고 판독될 수 있도록 하는 비휘발성 RAM에 관한 것이다. 더욱 상세하게, 본 발명은 자기 터널 접합으로 구성된 M-RAM으로 알려진 랜덤 엑세스 메모리에 관한 것이다.
또한, 본 발명은 그러한 메모리에 기록을 위한 열자기(thermomagnetic) 방법에 관한 것이다.
대기 온도에서 높은 자기 저항을 갖는 자기 터널 접합(Magnetic Tunnel Junctions, MTJ)의 발전과 함께 M-RAM 마그네틱 메모리가 새로운 관심을 불러 일으키고 있다. 이러한 RAM 메모리는 속도(기록과 판독에 단지 몇 나노 초(nano seconds)만 소요됨), 비휘발성, 기록과 판독 동안 노화 감소, 이온화 방사에 비민감성과 같은 다양한 이점을 제공한다.
이러하므로, 커패시터(DRAM, SRAM, FLASH)의 충전 상태에 기초한, 종래 기술을 사용하는 메모리를 더욱 대체하게 되고, 그래서 보편적인 메모리가 되었다.
제 1 마그네틱 메모리에서 "자이언트 자기 저항" 소자로 이루어진 메모리 포인트는 자기 및 비자기 금속층이 번갈아 적층되어 구성된다. 이러한 타입의 구조의 자세한 설명은 예를 들면 기본 구조에 대해서는 미국 특허 공보 제4,949,039호 및 미국 특허 공보 제5,159,513호에서 찾을 수 있고, 이러한 기본 구조에서 RAM 메모리의 생산에 대해서는 미국 특허 공보 제5,343,422호에서 찾을 수 있다.
그 설계의 개선점에 의해, 이 기술은 간단한 기술로 비 휘발성 메모리를 만들 수 있도록 하나, 용량(capacity)에 제한이 있다. 메모리 소자가 각 라인을 따라 직렬로 연결된다는 사실은 소자의 수가 증가하면 신호가 점차 약해지기 때문에 집적 가능성을 제한한다.
자기 터널 접합(MTJ) 메모리 포인트의 발전이 이러한 현저하게 증가된 메모리의 동작 수행과 모드를 가능하게 했다. 자기 터널 접합을 가진 이러한 마그네틱 메모리가 예를 들면 미국 특허 공보 제5,640,343호에서 설명된다. 간단한 형태에서 그것들은 얇은 절연 레이어에 의해 분리된 서로 다른 보자력(coercitivity)의 두 개의 자기 레이어를 포함한다.
이러한 자기 터널 접합 MRAMs는 예를 들면 미국 특허 공보 제6,021,065호에 설명되고 "Journal of Applied Physics"-Vol. 81, 1997, Page 3758 및 figure 1에 발표된 바와 같이 개선을 거쳐왔다. 관찰된 바와 같이, 각 메모리 소자(10)는 MTJ 터널 접합(11)과 CMOS 트랜지스터(21)의 결합으로 구성된다. 상기 터널 접합(11)은 하나 이상의 "저장 레이어"라 불리는 자기 레이어(20), 얇은 절연 레이어(21) 및 "기준 레이어"이라 불리는 자기 레이어(22)로 구성된다.
3d 금속(Fe, Co, Ni)과 그 합금으로부터 2개의 자기 레이어를 만드는 것이 선호되나 임의 방식으로 제한하는 것은 아니고, 절연 레이어는 일반적으로 산화알미늄(Al2O3)으로 제작된다. 바람직하게, 그 자성이 변환되지 않거나 외부 자기장의 영향 하에 역전되도록 자기 레이어(22)는 자기 레이어(22)를 트랩하는 기능을 하는 반강자성체 레이어(23)에 결합한다. 바람직하게, 기준 레이어(22)는 그 자체가 예를 들면 미국 특허 공개 공보 제5,583,725호에 게시된 바와 같이 반강자성체 합성 레이어를 형성하기 위한 몇 개의 층으로 구성될 수 있다.
Y. Saito 등의 Journal of Magnetism and Magnetic Materials vol.223(2001) page293에 기재된 바와 같이, 이중 터널 접합으로 단일 터널 접합을 대체하는 것도 가능하다. 이 경우 저장 레이어는 2개의 얇은 절연 레이어 사이에서 상기 절연 레이어의 반대쪽에 위치된 2개의 기준 레이어로 샌드위치 된다.
저장 및 기준 자기 레이어의 자기화가 비평행일 때, 접합의 저항이 높다. 반대로, 자기화가 평행일 경우, 이 저항이 약해진다. 이러한 두 상태 사이의 저항의 상대적 변화는 일반적으로 적층된 레이어를 구성하는 물질의 적절한 선택 및/또는 이러한 물질의 열처리에 의해 40% 얻어질 수 있다. 상술한 바와 같이, 접합(11)은 스위칭 트랜지스터(12)와 높은 전기 전도 라인을 형성하는 전원 라인(14)(워드 라인) 사이에 위치한다. 전원 라인(14)을 통해 흐르는 전류는 제1 자기장을 생성한다. 일반적으로 상기 전원 라인(14)(워드라인)에 직각으로 위치하는 낮은 전기 전도 라인(15)(비트 라인)은 전류가 상기 라인을 통과하여 지나갈 때 제 2 자기장을 형성하도록 한다.
기록 모드에서 트랜지스터(12)는 차단되고, 전류는 트랜지스터를 통과하여 흐르지 못한다. 전류 펄스는 전원 라인(14)를 통과하고, 라인(15)를 통과하여 흐른다. 그러므로 접합(11)은 2개의 직교하는 자기장에 제시된다. 다른 하나가 역 자기장을 일으키기 위하여 그 쉬운 자기화 축에 따라 적용되는 동안 하나는 그것의 역 자기장을 감소시키기 위하여 "자유 레이어"(22)라고도 불리는 저장 레이어의 어려운 자기화 축에 따라 적용되고 그리하여 메모리 포인트에 기록한다.
판독 모드에서 트랜지스터(12)는 상기 트랜지스터의 게이트 전극으로 '+' 전류 펄스를 전송하는 것에 의해, 포화 모드 즉, 이 트랜지스터를 통과하는 전류가 최대에 위치한다. 상기 라인(14)에 전달된 전기 전류는 그 트랜지스터가 포화 모드에 위치하는 메모리 포인트를 통해서만 흐른다. 이 전기 전류는 이 메모리 포인트의 접합의 저항이 측정되는 것을 가능하게 한다. 메모리 포인트의 비교에 의해 저장 레이어(22)의 자기화가 기준 레이어(20)의 자기화와 평행한지 여부를 알게 된다. 그러므로 당해 메모리 포인트의 스테이트가 "0" 또는 "1"인지 결정될 수 있다.
이해되는 바에 따라, 상기 두 라인(14,15)에 의해 생성되는 자기장 펄스는 저장 레이어(20)의 자기화가 기록 프로세스 동안 스위칭 되도록 한다. 이러한 자기장 펄스는 전류 라인(14,15)을 따라 낮은 세기(일반적으로 10mA 미만)의 짧은 전류 펄스(일반적으로 2~5 nano seconds)를 전송하는 것에 의해 생성된다. 이러한 펄스의 세기와 그 동기화는 이 두 전류 라인(선택된 포인트)의 교차점에 위치되는 메모리 포인트의 자기화가 두 전도체에 의해 생성되는 자기장의 영향 하에 스위치될 수 있도록 한다. 같은 라인 또는 같은 칼럼(세미-셀렉티드 포인트)에 위치하는 다른 메모리 포인트는 실제로 전도체(14,15) 중 하나의 자기장에만 지정되고 따라서 역전되지 않는다.
기록 프로세스 중에 이러한 구조가 만족스럽게 기능하도록 강화하기 위하여, 메모리 포인트는 일반적으로 타원, 초승달, 반-타원, 다이아몬드 등의 1.5 이상의 높은 길이 대 폭 비율을 가진 이방형으로 사용할 필요가 있다. 이러한 외형은,
- 첫째, 양-안정 기능, 즉, 스테이트 "1" 및 스테이트 "0" 에 따라 메모리 포인트의 2개의 특정된 스테이트,
- 둘째, 같은 라인 또는 칼럼 상에 위치하는 선택된 메모리 포인트와 세미-셀렉티드 메모리 포인트 사이에서 양호한 기록 선택,
- 양호한 열적, 시간적 안정성이 얻어질 필요가 있다.
이러한 구조의 한계는 이러한 메모리 포인트의 구조적 메커니즘으로부터 분명히 이해될 수 있다.
외부 자기장에 의해 기록이 형성되므로, 각 메모리 포인트의 개별적인 역자기장의 값에 지정된다. 모든 메모리 포인트에 대한 역자기장의 확산 기능이 와이드하면(본질적인 통계적 변동과 제작시의 제한 때문에 일정하지 않음), 선택된 메모리 포인트에서 자기장은, 상응하는 라인 또는 칼럼 상에 위치하는 임의의 메모리 포인트를 우연히 역전할 리스크에서 가장 크게 확산된 역자기장보다 크고, 확산된 역자기장의 하위 부분에 위치된 상기 역자기장은 라인 또는 컬럼 만으로 생성된 자기장보다 약할 필요가 있다. 반대로, 어떠한 메모리 포인트도 하나의 라인 또는 칼럼에 의해 기록되지 않도록 하기 위해서는, 기록 전류는 이러한 메모리 포인트에 대하여 결코 초과하지 않는 방식으로 제한될 필요가 있고, 역자기장이 확산의 상위 부분에 위치된다면 상기 라인 및 상기 컬럼의 교차점에 선택된 메모리 포인트를 기록하지 않는 리스크에서 자기장은 확산된 상위 부분에 상응한다.
바꾸어 말하면, 라인과 칼럼 또는 전도체를 이용한 자기장에 의한 이러한 선택된 구조는 기록 시 용이하게 에러 지정에 이를 수 있다. 메모리 포인트의 역자기장의 확산 기능이 그들의 차원의 감소에 따라 더 넓게 커지는 것이 기대된다는 사실의 관점에서, 역 자기화 메카니즘에 기여하는 메모리 포인트의 외형(형태, 불규칙, 결함)이므로, 이러한 영향은 차세대 상품에 있어 나빠질 뿐이다.
미국 특허 공보 제5,959,800호에 기술된 개선점에 따라, 메모리 포인트의 전망 속도는 시스템의 2개의 안정 상태를 규정하는 저장 레이어를 형성하는 물질의 고유 비등방성(기술분야 당업자에게 자기 결정 비등방성(magnetocrystline anisotropy)로 알려짐)을 이용하는 것에 의해 감소될 수 있다. 그러나, 이러한 접근으로는, 기록 처리와 열적 안정성을 지배하는 것과 같은 물리적인 파라미터이기 때문에 시스템의 시간적, 열적 안정성은 더 이상 보장되지 않는다.
- 자기결정성 비등방성이 높으면, 시스템이 안정적이고(시간 및 온도에 있어), 메모리 포인트의 양 스테이트가 잘 정의된다. 다른 한편, 하나의 안정 스테이트에서 다른 스테이트(기록 영역)로 상기 메모리 포인트의 자기장을 역전시키는 데 필요한 자기장은 상당하고, 그러므로 기록 프로세스 동안 소요되는 전력이 크다.
- 반대로, 자기결정성 비등방성이 낮으면, 기록 시 전력 소모는 낮으나, 열적 시간적 안정성은 더 이상 보장되지 않는다. 게다가, 메모리 포인트 내의 자기구조가 자기장 내의 사이클에 따라 복잡하고 다중적이기 때문에, 메모리 포인트의 2개의 휴지 상태는 잘 정의되지 않는다.
다른 말로 하면, 낮은 전력 소모와 열적 시간적 안정성을 동시에 추구하는 것이 불가능하다.
예를 들어 미국 특허 제6,385,082호에 기술된 개선점에 따르면, 메모리 포인트의 상당한 가열을 감소시킬 목적으로, 트랜지스터(12)의 개시에 의해 기록 프로세스 동안 전류 펄스는 메모리 포인트를 통과하여 전달된다. 메모리 포인트의 가열은 기록에 필요한 자기장 저하를 가져온다. 지정된 포인트의 온도가 다른 메모리 포인트보다 상당히 더 높은 이러한 단계 동안, 전류 펄스는 당해 접합의 저장 레이어의 자기화가 스위칭 되도록 허용하는 2개의 직교하는 자기장을 생성하기 위해 라인(14,15)에 전달된다. 열적으로 보조되는 이러한 기록은 선택된 메모리 포인트만 가열되므로 기록 선정이 개선되는 것을 가능하게 한다; 동일한 라인 또는 동일한 컬럼의 다른 세미-셀렉티드 메모리 포인트는 상온 상태이다. 바꾸어 말하면, 상기 예에서 기술된 개선점은 직교 자기장의 2개의 펄스를 전달하는 것에 의해 기록의 기본 컨셉을 보유하면서 지정된 접합을 가열하는 것에 의해 기록 선택을 증가시키는 것을 목적으로 한다.
또한 메모리 포인트의 온도를 상승시키는 것에 기초하지만 저장 레이어에 스핀 분극된 전류를 주입하여 자기장을 스위칭하거나 단일 자기장을 이용하는, 다른 지정 방법은, 프랑스 특허 공보 제2,829,867호 및 프랑스 특허 공보 제2,829,868호에 기술되어 있다.
선택된 메모리 포인트의 그러한 가열을 수행하는 것은 아래와 같은 다양한 이점이 있다.
- 기록되는 메모리 포인트만 가열되므로 선택 기록에 있어 실질적으로 개선된다. - 상온에서 강한 기록 자기장을 가진 물질을 이용하여 선택 기록에 있어 실질적으로 개선된다. - 상온에서 고 자기 비등방성(고유한 또는 메모리 포인트의 형태에 기인함)을 가진 물질을 이용하여 '0' 자기장(보존)에서 안정성을 개선한다. - 상온에서 고 자기 비등방성을 가진 물질을 이용하여, 안정성 제한에 영향을 미치지 않고 메모리 포인트의 크기를 상당히 감소시키는 것을 가능하도록 한다.
본 발명의 목적은 메모리 포인트의 특정 형태를 선택하고 특히 원 형태를 이행하는 것에 의해 메모리 포인트의 자기화 전도 자기장을 감소시키는 것에 의해 상술한 개선점을 더욱 최적화하는 데 있다. 본 발명의 핵심은, 메모리 포인트의 그러한 원 형상과 관련하여, 역 자기장의 자기화를 증가시키는 메모리 포인트 형상의 비등방성이 '0'이라는 것이다. 그 결과, 메모리 포인트의 기록을 초래하는 데 필요로 하는 전력은 기록시 열보조에 의해 상당히 저하된다. 이 결과, 결정적인 개선점은 특히 이동 가능한 응용에 관한 것과 SOI(silicon on insulator) 기술에 관한 것이다.
이와 관련하여, 본 발명에서 설명된 바와 같이 열보조 기록에 관한 접근과 최적화 둘 다를 사용하지 않고, 미국 특허 공보 제5,959,880호에 언급된 바와 같이, 단순히 원형 형상을 사용하는 것은 불가능하므로 원하는 기능의 제공을 허용하지 않고, 상기 이유 때문에 전력 소비의 감소와 열적 시간적 안정성을 동시에 강화하는 것은 불가능 하다는 것을 강조하는 것은 적절한 것이다.
그러므로, 본 발명은 열보조 방식으로 기록되는 마그네틱 메모리에 관한 것으로서, 그 각 메모리 포인트는 자기 터널 접합에 의해 형성되고, 상기 터널 접합을 형성하는 레이어 평면에 평행한 횡단면은 원 또는 실질적으로 원 형상인 마그네틱 메모리에 있어서,
상기 터널 접합은 적어도:
자기화의 방향이 고정되고, 트랩 레이어인 기준 자기 레이어;
자기화의 방향이 변동 가능한 자유 레이어인 저장 자기 레이어;
상기 저장 자기 레이어와 상기 기준 자기 레이어 사이에 배치된 절연 레이어를 포함하고, 상기 저장 자기 레이어는 자기 비등방성이 감소된 하나 이상의 연자기(soft magnetic) 레이어와 트래핑 레이어로 형성되며, 상기 연자기 레이어와 상기 트래핑 레이어는 접촉에 의해 자기적으로 결합되고, 상기 메모리의 판독 또는 휴지 시 작동 온도는 상기 자유 레이어 및 트랩 레이어 각각의 블로킹 온도 이하에서 선택되며, 상기 연자기 레이어의 상기 자기 비등방성은 10 Oe 이하이고, 바람직하게는 그 범위가 1 Oe 내지 3 Oe 사이인 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 상기 저장 자기 레이어의 상기 연자기 레이어는 니켈계, 코발트계 및 철계 합금에 의해 형성되고, 상기 트래핑 레이어는 철계와 코발트계 합금, 망간계 반강자성체 합금과 아몰퍼스 희토류계와 전이금속계 합금을 포함하는 그룹에서 선택된 물질에 의해 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 기준 자기 레이어 또는 트랩 레이어는 비-자기 레이어에 의해 분리된 2개의 강자성체 레이어를 포함하는 인공 반강자성체 합성 레이어에 의해 형성되고, 상기 2개의 강자성체 레이어의 자기화는 평행하지 않은 것을 특징으로 한다.
당업자에게 알려진 바와 같이, 저장 및 기준 레이어는 터널 장벽 경계 근처에 터널 전자의 분극화를 증가시키기 위한 코발트 또는 코발트가 풍부한 합금을 포함하는 부가 레이어를 부가적으로 포함하여 자기 저항 진폭을 증가시키는 것을 특징으로 한다.
본 발명에 따르면 상기 메모리 포인트는 네트워크를 구성하고, 역 자기장을 생성하고 상기 메모리 포인트의 가열을 유도하는 전도체 라인이 각 메모리 포인트의 피크에 연결되고, 각 메모리 포인트의 베이스에서 선발 트랜지스터가 연결되며, 상기 전도체 라인에 전기 전류 펄스를 동시에 전달하고 전류가 상기 트랜지스터를 개시하는 과정; 및 상기 전도체 라인을 통과하는 상기 전류가 더 이상 메모리 포인트로 흐르지 않되, 상기 메모리 포인트의 냉각 동안 기록 자기장을 생성하도록 하는 트랜지스터 패쇄 명령을 전달하는 과정;에서 당해 메모리 포인트에 관하여 기록이 수행되는 것을 특징으로 한다.
본 발명의 개선점에 따르면 상기 제어 트랜지스터 및 그에 상응하는 제어 라인은 당해 메모리 포인트 아래에 배치되는 것을 특징으로 한다.
본 발명이 수행될 수 있고, 그 결과로서 발생할 수 있는 개선점은 아래의 실시예에 의해 더 분명해지며, 첨부된 도면에 의해 지지되는 상기 실시예는 정보를 전달하는 방식에 의해 제공되고, 발명을 제한하는 효과는 없다.
도 1 은 종래 기술에 의한 자기 터널 접합에 의해 형성되는 종래 마그네틱 메모리의 메모리 포인트를 개략적으로 나타내는 도면이다.
도 2 도 종래 기술에 의한 메모리 포인트의 형상을 개략적으로 나타낸 도면이다.
도 3 은 메모리 포인트를 형성하는 레이어의 자기화 스테이트의 스테이트 "1"과 스테이트 "0"을 각각 나타내는 개략도이다.
도 4A 는 본 발명의 제 1 실시예에 따른 메모리 포인트의 개략도이고, 도 4B는 그 상면을 나타내는 도면이다.
도 5A 는 본 발명의 다른 형태에 따른 메모리 포인트의 개략도이고, 도 5B는 그 상면을 나타내는 도면이다.
도 6A 는 본 발명에 따른 또 다른 형태의 메모리 포인트를 나타낸 개략도이고, 도 6B 는 그 상면을 나타내는 도면이다.
도 7 은 다른 형태 인자 AR=길이/폭 에 대한 메모리 포인트의 길이에 관한 함수로서 타원형의 Ni80Fe20/Co90Fe10 계 메모리 포인트(바람직한 두께는 30Å 및 15Å)에 필요한 기록 필드의 연산된 변화를 나타낸다.
도 3 은 특히 종래의 메모리 포인트를 형성하는 다른 레이어의 자기화 정위(定位)를 나타낸다. 후자에 따르면, 저장 레이어(30)는 하나 이상의 강자성체 레이어(32)와 반강자성체 레이어(31)로 구성된 스택(stack)으로 구성된다. 이러한 두 레이어는 자기 변화 결합이 두 레이어 사이에서 확립되는 그러한 방식으로 적층된다. 완전한 메모리 포인트의 스택 또한 하나 이상의 절연 레이어(33)와 바람직하게 트래핑 레이어(35)와 결합된 기준 레이어(34)를 포함한다. 이 구조는 트랩 저장 레이어라는 용어로 설명된다. 이 구조에 의해 - 메모리 포인트의 안정성 한계의 확장, - 외부 자기장에의 비 민감성, 및 - 다층 저장의 가능성과 같은 많은 개선점이 제공된다.
본 발명에 따르면, 트랩 저장 레이어를 이용한 메모리 포인트는 더 이상 연장되지 않으나 원 형상이고, 보다 자세히 설명하면, 메모리 포인트의 단면은 원형으로 형성된 레이어의 평면에 평행한다. 바꾸어 말하면, 메모리 포인트는 윤곽이 원뿔 또는 원통형이고, 그러므로 회전 대칭이다.
본 발명에 따르면, 메모리 포인트는 가로 세로 비가 1.2(길이와 폭 사이의 차이가 20%) 이하로 유지되면, 비원형으로 형성될 수 있다.
상술한 바와 같이, 메모리 포인트의 비등방성 형상이 최소화되기 때문에, 기록 프로세스에서 메모리 포인트의 역자기장 자기화는 상당하게 감소되며, 그 결과 필요한 전력이 감소된다. 기록 필드의 다른 형상 인자에 대한 의존의 예는 도 7에 주어진다. 메모리 포인트가 원형 형상이 아닐 때, 메모리 포인트의 넓이가 200nm 이하로 감소되고 점점 가파르게 상하 좌우 비(길이를 폭으로 나눈 몫)가 증가할 때 기록 필드(여기서는 자기장을 생성하는 전도체 내의 전류로 표현됨)가 크게 증가하는 것은 도 7에서 관찰될 수 있다. 반대로, 메모리 포인트가 원 형태(상하 좌우 비=1)일 때, 기록 필드는 메모리 포인트의 넓이, 200nm 이하로 단순하게 감소한다.
연재료로 형성되는 저장 레이어(30) 또는 프리 레이어는 그 역자기장(coerctive field)이 매우 약하다는 개선점이 있다. 이 물질은 바람직하게 니켈, 철, 또는 코발트 함유 합금으로, 특히 퍼멀로이 Ni80Fe20, NiFeCo 또는 FeCoB을 포함한다. 이러한 연재료의 사용은 기록에 소요되는 자기장을 감소시킬 수 있으므로 전력을 절약할 수 있다.
트래핑 레이어(31,35)는 반강자성 물질로 형성되는데, 특히, Pt50Mn50, Ir20Mn80 또는 Ni50Mn50 타입의 망간계 합금으로 형성된다. 그들의 블로킹 온도(교환이 강자성체 근처에 결합되는 온도) 또는 응용 가능한 것과 같이 저장 레이어(30) 및 기준 레이어(34)를 적절히 구분하기 위해, 트래핑 레이어(31,35)의 두께, 화학 특성 또는 미세 구조를 상세히 하는 것이 중요하다. 보다 상세하게는, 기록 동안 같은 메모리 포인트의 기준 레이어(34)의 자기화의 방향의 악화 없이 기록하기 위해 저장 레이어(30)의 자기화를 해제하기 위하여, 레이어(31)의 블로킹 온도는 레이어(35) 보다 낮아져야 한다.
두 강자성체 레이어의 자기화는 저장 레이어(30)에 대하여 정적 자기장을 최소화하도록 그들의 자기화의 반-평행 정위로 결합하고 그 방식에서 비자기 레이어에 의해 분리된, 반강자성체 합성 레이어와 니켈, 코발트 및 철계 합금의 두 강자성체 레이어로 구성된 합성 구조가 되는 기준 레이어(34)에 대한 개선점이다.
또한, 기준 저장 레이어는 터널 배리어와의 경계 가까이에 터널 전자의 분극을 증가시키는 경향이 있는 코발트 또는 코발트가 풍부한 합금의 부가 레이어로 구성되므로 자기 저항의 경향을 가진다.
도 4A 및 4B는 본 발명에 따른 메모리 포인트의 구조를 나타낸 개략도이다. 원기둥 형상의 메모리 포인트는 이미 기술된 바와 같이 자기 터널 접합이 적절하고, 지정된 트랜지스터(46)는 저장 레이어(41)의 자기화 경축에 평행한 자기장을 생성하는 것을 허용하는 제어 라인(47) 및 전도체(48)를 갖추게 된다. 자기 레이어의 자기화는 본질적으로 레이어의 평면에 존재한다.
상술한 바와 같이, 단일 터널 배리어의 구조는 2중 터널 배리어 구조로 대체되는 것이 바람직하다. 이 경우 저장 레이어(41)는 2개의 단일 또는 복합 강자성체 레이어(예를 들어, Ni80Fe20/Co90Fe10) 사이에 샌드위치된 반강자성 3중 레이어(예를 들어 Ir20Mn80)로 구성된다. 이러한 저장 "3중 레이어"는 두 터널 배리어 사이에 삽입되고, 반대측은 종래 기술에 설명된 것과 비슷하게 두 기준 레이어가 배치된다.
이러한 구조의 동작은 다음과 같이 설명될 수 있다.
저장 및 기준 레이어의 블로킹 온도는 가열을 포함한 메모리의 동작 온도보다 높아야 하고, 가능한 한 빨리 정보를 안정적으로 저장하기 위해 이러한 동작 온도 보다 더 현저하게 높다. 저장 레이어의 블로킹 온도는 기준 레이어보다 더 낮아야 한다.
그러므로 기록 위상에서 메모리 포인트(40)로 결합된 트랜지스터(46)는 라인(47)의 전압 펄스에 의한 블럭 모드에서 전환된다. 동시에 전압 펄스는 라인(48)을 통해 메모리 포인트(40)에 적용되고, 그런 방식에서 전기 전류는 트랜지스터(46)를 경유하여 터널 접합(40)을 통과하여 흐른다. 전압 레벨은 반강자성체 레이어(42)의 블로킹 온도보다 높고 트래핑 레이어(45)의 블로킹 온도보다 낮은 온도로 터널 접합(40)의 온도가 상승될 수 있도록 접합에 대하여 생성되는 방식으로 정해진다. 이 온도에서, 저장 레이어(41)의 자기화는 더 이상 레이어(42)에 의해 트랩되지 않고 그러므로 기록 자기장의 영향 하에 반전될 수 있다. 다른 한편, 고 자기-결정 비등방성을 갖춘 물질로 구성되고 절연 배리어(43)에 의해 저장 레이어(41)로부터 분리된 기준 레이어(44)의 자기화는 레이어(45)에 의해 트랩된 상태로 남아있고, 기록 자기장의 영향 하에 스위칭되지 않도록 그 블로킹 온도는 레이어(42)보다 높다.
제어 트랜지스터(46)의 크기 제한을 위해 최대 전류량을 10mA/㎛2이라 하고, 단일 및 이중 배리어 접합 각각에 대하여 터널 접합(40)의 제품 R×A(저항×표면적)를 100 및 200Ω/㎛2(종래 기술에서 접근가능한 값)이라할 때, 전압은 1V에서 2 V까지 차례로 적용된다. 이러한 값은 능동 상황(짧은 기간의 전기 펄스)에서 완전하게 허용 가능하다.
메모리 포인트가 반강자성체 레이어(42)의 블로킹 온도 이상으로 가열되면, 가열은 터널 접합(40)을 통과하는 가열 전류를 스위치 오프하기 위하여 트랜지스터(46) 차단에 의해 중지된다. 여기 전도체(48) 내의 전류 펄스는 더이상 터널 접합(40)을 통과하지 않고, 원하는 방향에서 역전되는 저장 레이어(41)의 자기화를 허용하는 사인(sign)과 진폭으로 유지된다. 펄스의 간격과 동기는 메모리 포인트(40)가 반강자성체 레이어(42)의 블로킹 온도보다 낮은 메모리 포인트의 온도까지 냉각하는 동안 저장 레이어(41)의 자기화가 원하는 방향에서 일어나도록 하는 방식으로 조절된다. 그러면 라인(48)에서 전류가 스위칭 오프하는 것이 가능하다. 그리고 나서 메모리 포인트(40)는 비 기록 동작 온도로 다시 떨어지는 것을 종료하고 저장 레이어(41)의 원하는 방향으로 고정된 자기화가 종료한다. 그러면 메모리 포인트가 기록된다.
원통형 메모리 포인트의 실행에서 고유의 이익을 더 잘 이해하기 위해, 본 발명에서 설명한 바와 같이, 메모리 포인트의 "0" 스테이트에서 "1" 스테이트로 이동하기 위해 교차된, 전위 장벽 높이의 에너지를 설명하는 것이 바람직하고, 한편 상기 전위 장벽 높이는 메모리포인트를 기록하기 위해 적용되는 자기장 값에 관련되고, 다른 한편, 기록된 데이터의 열적 시간적 안정성에 관련된다.
저장 레이어가 트래핑 레이어(42)에서 상호 교환에 의해 트랩되지 않는 종래 기술의 경우, 메모리의 열적 안정성은 메모리 포인트의 비등방성 형성에 의해 강화되고, 상기 비등방성은 메모리 포인트의 길이와 넓이 사이의 가로 세로 비율에 직접적으로 관련된다. 단위 부피당 배리어의 에너지는 다음과 같이 쓰여진다.
Figure 112006067836099-pct00001
첫번째 항 K는 자기-결정 비등방성이고 두번째 항은 비등방성의 형태이다. 두번째 항에서 AR은 메모리 포인트의 가로 세로 비율(길이/폭)이고, L은 그 폭이고, t는 저장 레이어(41)의 두께이고, Ms는 그 포화 자기화이다. AR=1.5(종래 기술의 일반적인 값)일때, Eb는 다음과 같이 쓰여진다.
Figure 112006067836099-pct00002
종래 기술의 한계를 즉시 알 수 있다. 실제로 메모리 포인트의 크기가 더욱 감소하면(L 감소, AR은 상수) 배리어 에너지는 더욱 증가하여 에너지 소비가 상당히 증가하게 된다. 가로 세로 비율이 더 작아지면(AR 감소, L은 상수), 배리어 에너지가 더욱 감소하여, 열적 시간적 안정성이 저하되는데, 이는 메모리 포인트의 크기가 감소함에 따라 증가하게 된다. 여기서 하나의 구제책은 메모리 포인트의 재료 채택에 의해 자기-결정 비등방성 K을 증가시키는 것인데, 그러면 전력 소비의 상당한 증가를 가져온다.
본 발명의 경우, 저장 레이어(41)가 레이어(42)와의 교환에 의해 트랩되어, 메모리 포인트의 열적 시간적 안정성을 강화하기 위해 비등방성을 형성하는 것을 이용할 필요가 없다. 원형 또는 거의 원형(AR~1) 형상을 선택하여, 비등방성항이 삭제되도, 배리어 에너지는 다음과 같이 쓰여진다.
Figure 112006067836099-pct00003
두번째 항은 저장 레이어(41)와 트래핑 레이어(42) 사이의 교환 에너지에 상응한다. 그러면 종래 기술을 넘어선 본 발명의 이점이 분명해 진다. - 배리어 에너지는 충분히 열적 시간적 안정성을 허용하는 재료(42(교환 상수 Jex를 통해), 41(두께 t 및 자기화 Ms를 통해))의 선택에 의해 채택된다. - 기록하는 동안, 메모리 포인트를 통과하는 전류는 온도를 레이어(42)의 블로킹 온도(TB)까지 또는 그 이상 상승시키고, 그래서 저장 레이어(41)는 트랩되지 않는다. 바꾸어 말하면, 상기 방정식의 두번째 항은 삭제되고 배리어 에너지는 단순히 Eb=K가 되어 마그네틱 메모리 포인트에 대한 가능한 최소값이 된다. 유리한 저장 레이어(41)의 재료 선택에 의해, 기록 프로세스 동안 필요로 하는 자기장을 최소화하도록 충분히 배리어를 더 낮게(K=0)하는 것이 가능하고, 그리하여 전력소비를 최소화할 수 있다.
저장 기능(열적 시간적 안정성)과 기록 기능(전력 소비의 최소화)을 분리하여 최적화하는 것이 가능하게 되므로 본 발명의 이익은 이 설명에 의해 분명해진다. 이는 두 기능이 혼합되어 어려운 트래이드-오프를 필요로 하는 종래 기술을 넘어선 중요한 개선점이다.
그러므로, 본 발명에 따르면, 종래 기술에 의한 장치와는 반대로 기록 자기장을 생성하는 라인이 단 하나이다. 그러므로 단일 라인은 메모리 포인트(40)로 제어 트랜지스터(46)와 그에 상응하는 제어 라인(47)의 중첩을 가능하게 하고, 그 결과 기본 메모리 셀의 넓이를 최소화하고 집적 가능성을 증가시킨다. 게다가 메모리 포인트의 사각 네트워크는 메모리가 메모리 포인트의 단일 라인으로 형성되므로 아주 단순한 구조를 가지게 되고 이에 따라 제품 프로세스를 더욱 합리적으로 하게 된다.
두 동작을 위한 각각의 전류량을 최적화하기 위하여, 가열 펄스를 생성하기 위해 이용되는 전도체 라인은 자기장 펄스를 생성하는 데 이용되는 전도체 라인으로부터 유리하게 분리된다.
도 6A에 도시되는 바와 같이, 자기장 펄스를 생성을 수행하고 메모리 포인트(60)와 전도체(67)로부터 전기적으로 절연되는 이 부가 전류 라인(69)은 메모리 포인트(60)로 그 제어 라인(67) 상에 중첩되는 제어 트랜지스터(66)를 허용하도록 메모리 포인트(60) 상에 위치시키는 것이 바람직하고, 그리하여 메모리의 컴팩트화를 유지하게 된다.
전도체 라인(68,69)에서 전류 펄스는 전류 진폭의 견지에서 그리고 전류 펄스 지속 시간의 측면에서 그리고 그들의 동기화의 측면에서 독립적으로 제어될 수 있다.
또한, 반강자성체 레이어에 의해 트랩된 저장 레이어의 사용에 의해, 이 기록 기술은 두 자기장 상태보다도 메모리 포인트(40)에서 형성되는 두 자기 상태를 허용한다. 그렇게 하여, 기록 필드를 생성하는 단일 전도체 라인이 아닌 도 5A에도시된 바와 같은 2개의 수직 라인(48,49)을 가질 필요가 있다. 이러한 두 수직장의 조합은 샘플의 평면에 어느 방향이라도 자기장을 만들 수 있도록 한다. 블로킹 온도에 의해 저장 레이어의 냉각동안 원하는 방향에서 이 자기장을 적용하는 것에 의하여, 중간 저항 레벨에 상응하는, 평행 및 비평행 정렬 사이의 다른 중간 자기 특성을 안정화할 수 있다. 이런 방식에서 동시에 메모리 포인트에 몇몇 자기 상태를 얻을 수 있고, 그리하여 이를 소위 "멀티-레벨" 저장이라 하며, 동시에 본 발명에 의해 매우 낮은 전력 소비를 얻을 수 있는 이점을 보유하게 된다.
본 발명의 다른 실시예에 따르면, 스핀 분극 전류의 투입에 의한 자기화 스위칭 현상을 이용하여 메모리 포인트의 냉각 동안 저장 레이어 스위치의 자기화가 가능하게 된다. 이 현상의 물리적 기원은 J.SLONCZEWSKI의, Journal of Magnetism and Magnetic Materials vol.159(1996), Page L1 과, L. Berger의 Physical Review Vol. B54(1996), Page 9353에 설명되어 있다.
이 이론은 터널 전류가 접합을 통과하여 흐르는 것으로 구성된다. 터널 효과에 의해 전자가 기준 레이어에서 저장 레이어로 흐르면, 즉, 전류가 저장 레이어에서 기준 레이어로 흐르면, 저장 레이어의 자기화는 충분히 강한 전류가 제공하는 주입된 스핀의 방향에 평행하게 방향지워질 것이고, 이는 다시 배리어가 낮은 전기적 저항을 가지도록 한다. 반대로, 터널 효과에 의한 전자가 저장 레이어에서 기준 레이어로 흐르면, 저장 레이어의 자기화는 기준 레이어의 자기화에 비평행하게 방향지워질 것이다.
어떠한 자기장 스위칭 모드가 채택되더라도, 판독 프로세스는 종래 기술에서 설명된 것과 동일하다. 판독은 제어 트랜지스터(46)의 오픈에 의해 제어되는 약한 진폭 전류에 의해 메모리 포인트(40)의 저항으로 수행된다. 저항은 일반적으로 도 4 내지 도 6에서 도시되는 기준 셀의 저항과 비교된다.
이러한 구조의 전체 이익은 다음과 같이 이해될 수 있다.
- 기록 프로세스 동안 저장 레이어의 자기화가 더 이상 반강자성체 레이어(42)에 의해 트랩되지 않으므로 저장 레이어(41)의 역자기장이 극도로 작게 되며, 상기 저장 레이어(41)의 본질적인 특성에 의해서만 정해진다. - 상기 저장 레이어(41)에 매우 약한 자기 비등방성을 가진 물질(초연자성체)을 이용하기 때문에, 한편은, 메모리 포인트(소사장의 부족)의 원기둥 형상 때문에, 다른 한편은, 매우 낮은 자기 비등방성을 이끄는 것에 의해, 저장 레이어(41)의 역전은 그러므로 매우 약한 자기장에서 수행될 수 있다. - 메모리 포인트에 기록된 데이터의 열적 시간적 안정성은 저장 레이어(41)와 트래핑 레이어(42) 사이의 결합 때문에 매우 훌륭히 이루어진다. - 메모리 포인트의 원형상으로 인해, 각 메모리 포인트의 역자기장 값에 대한 사이즈 변화의 영향이 없어진다. 그 결과로 기록 프로세스 동안 지정 에러가 크게 감소하고 제조 프로세스가 간략화된다.
이러한 고려의 결과, 선택된 메모리 포인트(40)의 기록 전류를 기록된 데이터의 열적 시간적 안정성의 훼손 없이 종래 기술에 의해 요구되는 그러한 낮은 값으로 낮추는 것이 가능해 진다.
전력 소비의 감소는 메모리 포인트의 면적이 감소하는 만큼 증가한다. 그런데 종래 기술은 기록 동안 메모리 포인트의 크기가 줄어드는 만큼 전력 소비를 증가시키나 반대로, 본 발명은 메모리 포인트의 크기가 감소될 때 전력 소비가 감소되도록 한다. 바꾸어 말하면, 메모리 포인트의 크기 감소한 만큼 본 발명의 경쟁력 있는 개선점은 증가할 것이다.
또한, 기록 선정은 같은 라인 또는 같은 칼럼 상에 위치하는 다른 메모리 포인트가 기록 프로세스동안 가열되지 않으므로 보존되고, 상기 비선정된 메모리 포인트의 상응하는 저장 레이어(41)는 적용된 자기장에 민감하지 않으므로 상응하는 반강자성체 레이어(42)에 결합되어 있다.
더욱이, 멀티-레벨 저장은 모든 공간 방향에서 정적 자기 에너지가 동일하므로 용이하게 된다. 결과적으로, 기록 필드는 기준 방향과 관련하여 자기화에 주어진 방향이 무엇이든지 동일하게 된다. 이러한 구조에 의해 가열은 도 4와 도 5에 도시되지 않은 외부 가열 소자에 의해 이루어질 수 있다는 사실을 또한 지적할 수 있다. 이러한 가열 소자는 상기 레이어(42) 또는 레이어(45) 각각의 위 또는 아래에 배치되는 고전기 저항성 레이어가 된다.
본 발명의 개선점에 따르면, 기준 레이어(44)는 정적 자기장을 감소시킴에 의해 기록 식별을 향상하기 위한 합성 강자성 타입이다.
본 발명의 개선점에 따르면, 메모리 포인트의 저장 레이어는 강자성 아몰퍼스 합금(FAA) 타입의 하나 이상의 강자성체 레이어로 구성될 수 있다. 이경우, 기록 프로세스 동안 획득된 온도는 더이상 반강자성체 레이어(42)의 블로킹 온도가 아니라 FAA에 의해 만들어진 트래핑 레이어(42)의 퀴리(curie) 온도이다. FAA의 그러한 레이어는 특히 코발트와 사마륨(Sm), 테르븀(Tb) 또는 가볼리늄(Gd)와 같은 희토류 합금이며, 이 또한 본 발명의 범위를 제한하지 않는다.
또한 본 발명에 따라 지정된 기술은 몇몇 메모리 포인트의 동시 가열을 선택하여 몇몇 메모리 포인트에 동시 기록이 가능하도록 한다. 이러한 접근은 메모리 전체 기록 속도의 증가를 가능하도록 한다.

Claims (16)

  1. 열보조 방식으로 기록되는 마그네틱 메모리로서, 그 각 메모리 포인트(40,60)는 자기 터널 접합에 의해 형성되고, 상기 터널 접합을 형성하는 레이어 평면에 평행한 횡단면은 원 형상인 마그네틱 메모리에 있어서,
    상기 터널 접합은 적어도:
    자기화의 방향이 고정된, 트랩 레이어인 기준 자기 레이어(44,64);
    자기화의 방향이 변동 가능한 자유 레이어인 저장 자기 레이어(42,62);
    상기 저장 자기 레이어(42,62)와 상기 기준 자기 레이어(44,64) 사이에 배치된 절연 레이어(43,63)를 포함하고,
    상기 저장 자기 레이어(42,62)는 자기 비등방성이 감소된 하나 이상의 연자기(soft magnetic) 레이어와 트래핑 레이어(41,61)로 형성되며, 상기 연자기 레이어과 상기 트래핑 레이어(41,61)는 접촉에 의해 자기적으로 결합되고,
    상기 메모리의 판독 또는 휴지 시 작동 온도는 상기 자유 레이어 및 트랩 레이어 각각의 블로킹 온도 이하에서 선택되는 것을 특징으로 하는 마그네틱 메모리.
  2. 제 1 항에 있어서,
    상기 연자기 레이어의 상기 자기 비등방성은 10 Oe 이하인 것을 특징으로 하는 마그네틱 메모리.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 저장 자기 레이어(42,62)의 상기 연자기 레이어는 니켈계, 코발트계 및 철계 합금에 의해 형성되는 것을 특징으로 하는 마그네틱 메모리.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 트래핑 레이어(41,61)는 철계와 코발트계 합금, 망간계 반강자성체 합금과 아몰퍼스 희토류계와 전이금속계 합금을 포함하는 그룹에서 선택된 물질에 의해 형성되는 것을 특징으로 하는 마그네틱 메모리.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 기준 자기 레이어(44,64)는 비-자기 레이어에 의해 분리된 2개의 강자성체 레이어를 포함하는 인공 반강자성체 합성 레이어에 의해 형성되고, 상기 2개의 강자성체 레이어의 자기화는 평행하지 않은 것을 특징으로 하는 마그네틱 메모리.
  6. 제 1 항에 있어서,
    상기 연자기 레이어의 상기 자기 비등방성은 그 범위가 1 Oe 내지 3 Oe 사이인 것을 특징으로 하는 마그네틱 메모리.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 메모리 포인트(40,60)는 네트워크를 구성하고, 역 자기장을 생성하고 상기 메모리 포인트의 가열을 유도하는 전도체 라인(48,68,69)이 각 메모리 포인트의 피크에 연결되고, 각 메모리 포인트의 베이스에서 제어 트랜지스터(46,66)가 연결되며,
    상기 전도체 라인(48,68,69)에 전기 전류 펄스를 동시에 전달하고 전류가 상기 제어 트랜지스터(46,66)를 개시하는 과정, 및
    상기 전도체 라인(48,68,69)을 통과하는 상기 전류가 더 이상 메모리 포인트(40,60)로 흐르지 않되, 상기 메모리 포인트의 냉각 동안 기록 자기장을 생성하도록 하는 제어 트랜지스터(46,66) 패쇄 명령을 전달하는 과정에서 당해 메모리 포인트에 관하여 기록이 수행되는 것을 특징으로 하는 마그네틱 메모리.
  8. 제 7 항에 있어서,
    상기 제어 트랜지스터(46,66) 및 그에 상응하는 제어 라인(47,67)은 당해 메모리 포인트 아래에 배치되는 것을 특징으로 하는 마그네틱 메모리.
  9. 제 7 항에 있어서,
    상기 전도체 라인은 상기 메모리 포인트(60)를 가열하기 위한 가열 전도체의 기능과, 상기 가열 전도체로부터 전기적으로 절연되면서 역자기장을 생성하는 부가 전도체의 기능의 두 가지 기능을 수행하는 것을 특징으로 하는 마그네틱 메모리.
  10. 제 9 항에 있어서,
    상기 전도체 라인(68, 69)으로의 상기 전기 전류 펄스는 독립적으로 제어되는 것을 특징으로 하는 마그네틱 메모리.
  11. 제 10 항에 있어서,
    상기 전도체 라인(68, 69)으로의 상기 전기 전류 펄스의 전류 진폭 및 전류 펄스 지속시간 중 하나 이상이 동기화되는 것을 특징으로 하는 마그네틱 메모리.
  12. 제 9 항에 있어서,
    상기 부가 전도체는 상기 가열 전도체 상에 중첩되는 것을 특징으로 하는 마그네틱 메모리.
  13. 제 9 항에 있어서,
    상기 메모리 포인트(60), 상기 제어 트랜지스터(66) 및 상기 가열 전도체와 부가 전도체가 중첩되는 것을 특징으로 하는 마그네틱 메모리.
  14. 제 1 항 또는 제 2 항에 따른 마그네틱 메모리로 제조된 랜덤 엑세스 마그네틱 메모리.
  15. 열보조 방식으로 기록되고 메모리 포인트의 네트워크에 의해 형성되는 마그네틱 메모리로서, 그 각 메모리 포인트는 자기 터널 접합(40,60)에 의해 형성되고, 상기 터널 접합을 형성하는 레이어 평면에 평행한 횡단면은 원 형상인, 마그네틱 메모리에 기록하는 방법에 있어서,
    상기 터널 접합은 적어도:
    자기화의 방향이 고정된, 트랩 레이어인 기준 자기 레이어(44,64);
    자기화의 방향이 변동 가능한 자유 레이어인 저장 자기 레이어(42,62);
    상기 저장 자기 레이어(42,62)와 상기 기준 자기 레이어(44,64) 사이에 배치된 절연 레이어(43,63)를 포함하고,
    상기 메모리의 판독 또는 휴지 시 작동 온도는 상기 자유 레이어 및 트랩 레이어 각각의 블로킹 온도 이하로 선택되며,
    상기 방법은,
    상기 저장 자기 레이어(42,62)의 블로킹 온도보다 더 높고 상기 기준 자기 레이어(44,64)의 블로킹 온도보다 더 낮은 온도에 도달할 때까지 상기 메모리 포인트의 가열을 유도할 목적으로, 전기 펄스를 기록될 메모리 포인트로 전도체(48,68)에 의해 전달하는 단계; 및
    상기 가열 후 발생하는 상기 메모리 포인트의 냉각 동안, 상기 저장 자기 레이어(42,62)의 자기화를 수정할 수 있는 역자기장을 생성하기 위해, 상기 전도체(48,68) 또는 상기 전도체(68)로부터 전기적으로 절연된 부가 전도체(69)에 의해 전기 펄스를 전달하는 단계;로 구성되는 것을 특징으로 하는 마그네틱 메모리에 기록하는 방법.
  16. 제 15 항에 있어서,
    복수의 메모리 포인트는 당해 메모리 포인트의 가열에 의해 기록되는 상기 메모리 포인트를 선택하는 것에 의해 동시에 기록되는 것을 특징으로 하는 마그네틱 메모리에 기록하는 방법.
KR1020067019357A 2004-02-23 2005-02-17 마그네틱 메모리 및 그 기록하는 방법 KR101085246B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0401762A FR2866750B1 (fr) 2004-02-23 2004-02-23 Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
FR0401762 2004-02-23
PCT/FR2005/050103 WO2005086171A1 (fr) 2004-02-23 2005-02-17 Memoire magnetique a jonction tunnel magnetique a ecriture assistee thermiquement et procede pour son ecriture

Publications (2)

Publication Number Publication Date
KR20070027520A KR20070027520A (ko) 2007-03-09
KR101085246B1 true KR101085246B1 (ko) 2011-11-22

Family

ID=34833965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019357A KR101085246B1 (ko) 2004-02-23 2005-02-17 마그네틱 메모리 및 그 기록하는 방법

Country Status (8)

Country Link
US (1) US7411817B2 (ko)
EP (1) EP1719135A1 (ko)
JP (1) JP2007525840A (ko)
KR (1) KR101085246B1 (ko)
CN (1) CN1922694A (ko)
CA (1) CA2553577A1 (ko)
FR (1) FR2866750B1 (ko)
WO (1) WO2005086171A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541558B1 (ko) 2004-04-19 2006-01-11 삼성전자주식회사 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
JP5034317B2 (ja) * 2006-05-23 2012-09-26 ソニー株式会社 記憶素子及びメモリ
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
EP2232495B1 (en) * 2007-12-13 2013-01-23 Crocus Technology Magnetic memory with a thermally assisted writing procedure
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
FR2929041B1 (fr) * 2008-03-18 2012-11-30 Crocus Technology Element magnetique a ecriture assistee thermiquement
KR101586271B1 (ko) * 2008-04-03 2016-01-20 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법
ATE538474T1 (de) 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
EP2124228B1 (en) 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
KR100952919B1 (ko) * 2008-05-26 2010-04-16 부산대학교 산학협력단 수직 자화 터널 접합을 이용한 고용량 엠램
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
JP2010093091A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8228703B2 (en) 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
WO2010073790A1 (ja) * 2008-12-22 2010-07-01 富士電機ホールディングス株式会社 磁気抵抗素子およびそれを用いる記憶装置
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
JP5432762B2 (ja) * 2009-02-19 2014-03-05 クロッカス・テクノロジー・ソシエテ・アノニム アクティブストラップ式磁気ランダムアクセスメモリの記憶素子
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
ATE545133T1 (de) * 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und eingeschränktem schreibfeld
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US20100320550A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Spin-Torque Magnetoresistive Structures with Bilayer Free Layer
US8406041B2 (en) * 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
EP2325846B1 (en) 2009-11-12 2015-10-28 Crocus Technology S.A. A magnetic tunnel junction memory with thermally assisted writing
US8064246B2 (en) 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
US8482967B2 (en) 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
CN102478546B (zh) * 2010-11-30 2015-11-18 北京德锐磁星科技有限公司 微机电磁性生物传感器
US8976577B2 (en) 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
US9070456B2 (en) 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
US8472240B2 (en) 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8587079B2 (en) * 2011-08-12 2013-11-19 Crocus Technology Inc. Memory array including magnetic random access memory cells and oblique field lines
US8698259B2 (en) 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using thermally assisted switching
US9093639B2 (en) * 2012-02-21 2015-07-28 Western Digital (Fremont), Llc Methods for manufacturing a magnetoresistive structure utilizing heating and cooling
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
CN104347795A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁隧道结及其形成方法、磁性随机存储器及其形成方法
US9214625B2 (en) 2014-03-18 2015-12-15 International Business Machines Corporation Thermally assisted MRAM with increased breakdown voltage using a double tunnel barrier
US9524765B2 (en) 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
US11004489B2 (en) * 2019-06-19 2021-05-11 Western Digital Technologies, Inc. Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11038097B2 (en) 2019-09-19 2021-06-15 International Business Machines Corporation Magnetic structures with tapered edges
CN114335329B (zh) * 2022-03-16 2022-06-17 波平方科技(杭州)有限公司 一种具有高抗磁场干扰能力的磁性随机存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US20030117839A1 (en) 2001-12-21 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device for writing data of a plurality of bits in parallel
WO2003077257A1 (en) 2002-03-12 2003-09-18 Agency For Science, Technology And Research Multi-stage per cell magnetoresistive random access memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820475C1 (ko) 1988-06-16 1989-12-21 Kernforschungsanlage Juelich Gmbh, 5170 Juelich, De
US5159513A (en) 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US6021065A (en) 1996-09-06 2000-02-01 Nonvolatile Electronics Incorporated Spin dependent tunneling memory
US5583725A (en) 1994-06-15 1996-12-10 International Business Machines Corporation Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5959880A (en) 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US6535416B1 (en) * 1999-06-18 2003-03-18 Nve Corporation Magnetic memory coincident thermal pulse data storage
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP4798895B2 (ja) * 2001-08-21 2011-10-19 キヤノン株式会社 強磁性体メモリとその熱補助駆動方法
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US20030117839A1 (en) 2001-12-21 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device for writing data of a plurality of bits in parallel
WO2003077257A1 (en) 2002-03-12 2003-09-18 Agency For Science, Technology And Research Multi-stage per cell magnetoresistive random access memory

Also Published As

Publication number Publication date
US20060291276A1 (en) 2006-12-28
WO2005086171A1 (fr) 2005-09-15
US7411817B2 (en) 2008-08-12
KR20070027520A (ko) 2007-03-09
CA2553577A1 (fr) 2005-09-15
FR2866750A1 (fr) 2005-08-26
JP2007525840A (ja) 2007-09-06
EP1719135A1 (fr) 2006-11-08
CN1922694A (zh) 2007-02-28
FR2866750B1 (fr) 2006-04-21

Similar Documents

Publication Publication Date Title
KR101085246B1 (ko) 마그네틱 메모리 및 그 기록하는 방법
Durlam et al. A 0.18/spl mu/m 4 Mbit toggling MRAM
USRE42619E1 (en) Magnetic tunnel junction magnetic device, memory and writing and reading methods using said device
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
Engel et al. A 4-Mb toggle MRAM based on a novel bit and switching method
US6269018B1 (en) Magnetic random access memory using current through MTJ write mechanism
US8976577B2 (en) High density magnetic random access memory
CN103069564B (zh) 磁阻效应元件以及磁性随机存取存储器
US8102701B2 (en) Magnetic memory with a thermally assisted writing procedure
US8208295B2 (en) Heat assisted magnetic write element
US7242604B2 (en) Switchable element
US9129692B1 (en) High density magnetic random access memory
US8274820B2 (en) Magnetic memory element, method of driving same, and nonvolatile storage device
TW459226B (en) Method to write/read MRAM arrays
Beech et al. Curie point written magnetoresistive memory
US20100277971A1 (en) Method for reducing current density in a magnetoelectronic device
KR20040035824A (ko) 비결정질의 페리자화된 합금을 이용한 스핀-분극 전류에의하여 입력을 수행하는 자기 메모리 및 그 입력 방법
KR20100089860A (ko) 전류-유도성 스핀-운동량 전달을 기반으로 하는 고속의 저전력 자기 장치
US8750036B2 (en) Unipolar spin-transfer switching memory unit
WO2008154519A1 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
WO2004064073A2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
CN109690675A (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
EP2466586A1 (en) Multibit magnetic random access memory cell with improved read margin
Grynkewich et al. Nonvolatile magnetoresistive random-access memory based on magnetic tunnel junctions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 8