WO2010073790A1 - 磁気抵抗素子およびそれを用いる記憶装置 - Google Patents

磁気抵抗素子およびそれを用いる記憶装置 Download PDF

Info

Publication number
WO2010073790A1
WO2010073790A1 PCT/JP2009/067237 JP2009067237W WO2010073790A1 WO 2010073790 A1 WO2010073790 A1 WO 2010073790A1 JP 2009067237 W JP2009067237 W JP 2009067237W WO 2010073790 A1 WO2010073790 A1 WO 2010073790A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic
layer
memory element
magnetic layer
cobalt
Prior art date
Application number
PCT/JP2009/067237
Other languages
English (en)
French (fr)
Inventor
三千矢 山田
荻本　泰史
Original Assignee
富士電機ホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機ホールディングス株式会社 filed Critical 富士電機ホールディングス株式会社
Priority to KR1020117013958A priority Critical patent/KR101458263B1/ko
Priority to JP2010543953A priority patent/JP5440509B2/ja
Priority to EP09834596.0A priority patent/EP2375464B1/en
Publication of WO2010073790A1 publication Critical patent/WO2010073790A1/ja
Priority to US13/165,782 priority patent/US8456896B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/126—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Definitions

  • the present invention relates to a magnetoresistive element for reading data using the magnetoresistive effect, and a storage device using the magnetoresistive element.
  • Non-volatile semiconductor memory devices represented by flash memory
  • the release of products with a capacity of about 32 GB has been announced.
  • Non-volatile semiconductor memory devices have increased in commercial value, especially as storage for USB memories and mobile phones, and the principle advantages of solid-state memory such as vibration resistance, high reliability, and low power consumption have been attracting attention. It is becoming the mainstream storage device for portable electronic devices, such as portable music player storage for music and images.
  • DRAM Dynamic Random Access Memory
  • the research aims to realize a so-called “instant-on-computer”, a computer that starts up instantly when in use and consumes as much power as possible during standby.
  • the memory element of the non-volatile semiconductor memory element satisfies the requirements that (1) the switching speed is less than 50 ns and (2) the number of rewrites exceeds 1016, which are technical specifications required for DRAM. It is said that it needs to be met.
  • the lower limit (1016) of the number of rewrites listed in the technical specification is a numerical value assumed based on the number of accesses when one access per 30 ns is continued for 10 years.
  • a refresh cycle is not required, and therefore, there is a possibility that it can be used for the same purpose as the current DRAM even with a smaller number of rewrites.
  • MRAM ferroelectric memory
  • MRAM magnetic memory
  • PRAM phase change memory
  • MRAM using a magnetoresistive element as a memory element is considered promising as a candidate for satisfying the above technical specifications and replacing DRAM.
  • a memory element using a magnetoresistive element is referred to as a “magnetic memory element”.
  • MRAM is a prototype level, it has already cleared the rewrite performance of 1012 or more, and its switching speed is less than 10 ns, so it is realized compared with other technologies of nonvolatile memory devices. It is considered to be particularly high.
  • the MRAM with a small capacity of about 4 Mbit, which is currently commercialized, is a current magnetic field rewritable type. If the minimum processing dimension of the manufacturing process is F, the cell area is 20-30 F2 or more and the cell itself is fine. Difficult to make. Further, in the current magnetic field rewritable MRAM, when the cell area is miniaturized, the reversal magnetic field (that is, the minimum value as the external magnetic field for reversing the magnetization) increases, and the cell density is increased. There is a problem in that the current value required for inversion increases as the size of the circuit becomes finer. Because of these problems, it is not practical to replace the DRAM with a current magnetic field rewritable MRAM.
  • Non-patent Document 1 Two breakthrough technologies are changing the situation.
  • One is a method using MTJ (magnetic tunnel junction) using an MgO tunnel insulating film, and a magnetoresistance ratio of 200% or more can be easily obtained (Non-patent Document 1).
  • the other is a current injection magnetization reversal method.
  • the current injection magnetization reversal method there is no principle difficulty for miniaturization such as the increase of the reversal magnetic field accompanying the above-mentioned cell miniaturization, and conversely, when the miniaturization is performed, the reversal current is reduced according to the scaling law. Therefore, it is possible to reduce the writing energy with the miniaturization.
  • Non-patent Document 2 the configuration of the memory cell using one transistor per magnetic tunnel junction (MTJ) is referred to as “one transistor-1MTJ configuration”.
  • MTJ transistor per magnetic tunnel junction
  • Patent Document 1 a configuration of a memory cell using one diode per MTJ (“1 diode-1 MTJ configuration”) has also been proposed (Patent Document 1). .
  • the number of transistors is reduced from two to one by simplifying the circuit by limiting the polarity of the current to only one.
  • Patent Document 2 proposes a proposal to realize a transistor-1MTJ circuit and reduce the cell size equivalent to DRAM.
  • the proposal of the 1-diode-1MTJ configuration disclosed in Patent Document 1 is to perform switching by currents in both the forward bias and the reverse bias through the diode. That is, the switching is performed by the current in the forward bias (forward current) and the leakage current in the reverse bias, and the principle of switching by the polarity of the current remains unchanged.
  • the diode is originally formed to perform MTJ selection without disturbing (crosstalk) in writing, erasing, and reading operations, and the leakage current flows not only in the reverse direction but also in the forward direction.
  • the proposal disclosed in Patent Document 2 that is, the proposal of a one-transistor-1MTJ configuration using an element provided with a driving layer in which the magnetization direction is substantially fixed in the stacking direction, is a spin from the driving layer to the free layer.
  • This is a method of inducing spin precession (precession) by injection and switching. In principle, switching is possible with only one polarity of current.
  • the magnetization arrangement indicates whether the magnetization directions of the free layer (memory layer) and the pinned layer (magnetization pinned layer) are parallel or antiparallel.
  • the present invention has been made in view of the above problems, and is a magnetic memory element for a 1-diode-1MTJ configuration in which switching is performed with only one polarity of current, which has been difficult to realize so far, that is, a single memory device. Further miniaturization of storage device in nonvolatile semiconductor memory device by providing magnetic memory element capable of realizing memory cell of 1 diode-1MTJ configuration capable of switching operation by electric pulse of polarity, and memory device using the same This contributes to increasing the capacity and increasing the upper limit of the number of rewrites.
  • the inventors of the present application went back to the basic characteristics of magnetization of the magnetic material used in the MRAM, examined the above problems, and reconsidered the requirements for operating as a memory element.
  • the inventors of the present application first made the magnetic material used as the storage layer an alloy of a rare earth and a transition metal (“rare earth-transition metal alloy”), thereby changing the magnetic characteristics of the recording layer to an N-type ferrimagnetic material. I thought about making it magnetic.
  • an N-type ferrimagnetic material a phenomenon is observed in which, at a certain temperature, the magnetization of the transition metal element contained therein and the magnetization of the rare earth metal cancel each other, and the net magnetization becomes zero. The temperature at which this net magnetization is zero is called the compensation temperature.
  • each memory cell can have a 1 diode-1 MTJ configuration.
  • the above operating principle will be further described in detail in the first embodiment.
  • the inventors of the present application have made a specific study for making the magnetic characteristics of the recording layer N-type ferrimagnetic, thereby leading to the following inventions of magnetic memory elements and nonvolatile memory devices.
  • a magnetic memory element includes first to fourth magnetic layers and an intermediate layer, the third magnetic layer is provided on the first magnetic layer, and the third magnetic layer is provided.
  • the intermediate layer is made of an insulator or a non-magnetic material, and the second magnetic layer is made of gadolinium, iron and cobalt ternary alloy thin film, gadolinium and cobalt binary alloy thin film, and terbium and cobalt binary. Selected from the group of thin films consisting of alloy thin films.
  • the second magnetic layer is used as the storage layer.
  • the magnetic material used as the recording layer is a rare earth-transition metal alloy, and its magnetic characteristics are N-type ferrimagnetism. Therefore, the net magnetization direction of the storage layer is reversed by the temperature of the magnetic memory element. Due to this phenomenon, the magnetization direction of the storage layer is controlled by a current of the same polarity (single polarity current, monopolar current) regardless of whether the write operation is directed in the same direction or in the opposite direction to the first magnetic layer (pinned layer).
  • Each memory cell can have a 1 diode-1 MTJ configuration.
  • the first magnetic layer is a ternary alloy thin film of terbium, iron, and cobalt, and the composition ratio of terbium in the ternary alloy of the first magnetic layer is 13. ⁇ 22 at. % Is preferred.
  • the first magnetic layer becomes a perpendicular magnetization film, and the composition ratio of Tb becomes sufficiently low at the compensation temperature, for example, below the temperature at which the memory device is operated. In the magnetic layer, it is possible to prevent the magnetization from decreasing due to an increase in element temperature during writing.
  • “at.%” Is the same as atomic% and mol%, and the total composition ratio of all components is 100 at. % Represents the atomic ratio or molar ratio of each component.
  • the first magnetic layer is a terbium and cobalt binary alloy thin film, and the composition ratio of terbium in the binary alloy of the first magnetic layer is 13 to 22 at. % Is preferred.
  • the first magnetic layer is a perpendicular magnetization film, and the composition ratio of Tb is made smaller than the compensation composition ratio at the temperature at which the memory device is operated, that is, the binary alloy of the first magnetic layer.
  • This compensation temperature can be lower than the temperature at which the memory device is operated. Then, even if the element temperature rises at the time of writing, the temperature of the first magnetic layer does not approach the compensation temperature Tcomp but rather moves away. Therefore, the composition ratio of terbium is 13 to 22 at. By setting the ratio to%, it is possible to suppress a decrease in magnetization in the pinned layer (first magnetic layer).
  • the compensation composition ratio refers to the minimum value of the composition ratio of the rare earth element in the alloy composition in which the magnetic moment of the rare earth element exceeds the magnetic moment of the transition metal element, and is a value determined at each temperature.
  • binary alloys of terbium and cobalt are more resistant to oxidation than ternary alloys of terbium, iron and cobalt. Thereby, it is possible to improve the characteristic deterioration of the magnetic memory element.
  • the second magnetic layer is a gadolinium-cobalt binary alloy thin film, and the gadolinium composition ratio in the binary alloy of the second magnetic layer is 23 to 28 at. % Is preferred.
  • the compensation temperature of the storage layer (second magnetic layer) is in the range of 100 to 180 ° C. Therefore, as will be described later, the temperature of the storage layer is increased by the Joule heat due to the write current.
  • the direction of magnetization of the storage layer can be controlled by temperature by controlling so as to be lower.
  • the second magnetic layer is a binary alloy thin film of terbium and cobalt, and the composition ratio of terbium in the binary alloy of the second magnetic layer is 22 to 26 at. % Is preferred.
  • the compensation temperature of the storage layer (second magnetic layer) is in the range of 100 to 180 ° C.
  • the temperature of the storage layer is controlled to be above or below the compensation temperature by Joule heat due to the write current.
  • the direction of magnetization of the storage layer can be controlled by temperature.
  • the inventors of the present application can control the magnetization direction of the recording layer by utilizing the change in the magnetic characteristics of the pinned layer by examining the above problems and making the magnetic characteristics of the pinned layer N-type ferrimagnetic. I found out. That is, it is noted that the net magnetization direction of the pinned layer can be reversed by the element temperature, and the magnetization of the pinned layer before and after the reversal is transferred to the magnetization direction of the storage layer by a single polarity current. As a result, a write operation in which the magnetization of the recording layer is directed in the same direction or in the opposite direction to the pinned layer can be performed, and each element can be configured as one diode-1MTJ. The above operating principle will be further described in detail in the fourth embodiment. As another aspect of the present application, the inventors of the present application conducted a specific study to make the magnetic characteristics of the pinned layer N-type ferrimagnetism. Invented.
  • a magnetic memory element includes first to fourth magnetic layers and an intermediate layer, the third magnetic layer is provided on the first magnetic layer, and the third magnetic layer is provided.
  • a magnetic memory element comprising: an intermediate layer provided on a layer; the fourth magnetic layer provided on the intermediate layer; and the second magnetic layer provided on the fourth magnetic layer.
  • the intermediate layer is made of an insulator or a non-magnetic material
  • the first magnetic layer is made of a ternary alloy thin film of terbium, cobalt, and iron, and a thin film group made of a binary alloy thin film of terbium and cobalt. Selected.
  • the first magnetic layer is a ternary alloy of terbium, iron, and cobalt, and the composition ratio of terbium in the ternary alloy of the first magnetic layer is 25 at. % To 29 at. % Is preferred.
  • the compensation temperature in the first magnetic layer (pinned layer) is in the range of 100 to 180 ° C. Therefore, as will be described later, the temperature of the storage layer is increased by the Joule heat due to the write current.
  • the direction of magnetization of the pinned layer can be controlled by temperature by controlling so as to be lower.
  • the second magnetic layer is a thin film of an alloy made of gadolinium and cobalt.
  • GdCo has a smaller magnetic anisotropy energy than TbFeCo, and the magnetization Ms tends to be smaller than TbFeCo. If this is used as a recording layer, the write current can be reduced more easily.
  • the second magnetic layer is a ternary alloy thin film further containing iron in addition to gadolinium and cobalt, and the composition ratio of gadolinium in the ternary alloy of the second magnetic layer is 10 at. % To 17 at. % Or 23 at. % To 40 at. % Is more preferable.
  • Patent Document 3 discloses Tc (Curie temperature) and Tcomp (compensation) for an alloy GdxCo1-x composed of gadolinium and cobalt, and a ternary alloy Gdx (Fe0.82Co0.18) 1-x of gadolinium, iron, and cobalt. Temperature) is shown for each gadolinium composition ratio. These are reproduced in FIGS. 9a and b.
  • both GdxCo1-x and Gdx (Fe0.82Co0.18) 1-x have a sufficiently high Tc at the composition ratio in which Tcomp is present, that is, the composition ratio at which an N-type ferrimagnetic material is formed. Therefore, when these alloys are used for the second magnetic layer, the writing operation can be appropriately performed.
  • the gadolinium composition ratio is 20 at.
  • the value of Tcomp for each value of the gadolinium composition ratio is larger than that in the case where the second magnetic film is GdxCo1-x.
  • the value of Tcomp for x 0.25 (the composition ratio of gadolinium is 25 at.%) Is about 160 ° C. for GdxCo1-x, but about 260 for Gdx (Fe0.82Co0.18) 1-x. It is °C.
  • the second magnetic film becomes gadolinium and cobalt.
  • the temperature range until the compensation temperature of the second magnetic film itself is reached is larger than when the second magnetic film is GdxCo1-x. .
  • the ternary containing the iron in addition to gadolinium and cobalt in addition to gadolinium and cobalt even if the arrival temperature of each magnetic memory element in the case of manufacturing the memory device in which the magnetic memory element is integrated is considered.
  • the second magnetic film is GdxCo1-x.
  • the range in which such an effect can be obtained by using the second magnetic film as the original alloy thin film has a gadolinium composition ratio of 23 at. % To 40 at. %.
  • the composition of the ternary alloy shown here is only Gdx (Fe0.82Co0.18) 1-x. However, by adjusting the relative ratio of iron and cobalt, gadolinium can be obtained with the above effect.
  • the upper limit of the composition ratio is 40 at. %.
  • each value of the gadolinium composition ratio is obtained when the second magnetic film is the original alloy thin film. It has been found that the value of Tcomp is smaller than that in the case where the second magnetic film is GdxCo1-x. Then, also in this case, the temperature range from the lower limit value of the temperature of the second magnetic film when the magnetic memory element operates to Tcomp is ternary including iron in addition to gadolinium and cobalt. In the case of an alloy thin film, the second magnetic film is larger than that in the case of GdxCo1-x.
  • the second magnetic film when the second magnetic film is a ternary alloy containing iron in addition to gadolinium and cobalt, the second magnetic film is GdxCo1-x. Compared to a certain case, stable operation can be expected from the storage device.
  • the range of the composition ratio of gadolinium in which such an effect can be obtained is 10 at. % To 17 at. %.
  • the composition ratio of gadolinium is 10 at. % To 17 at. % Or 23 at. % To 40 at. %, Even if the temperature of the first magnetic layer (pinned layer) changes between the operating temperature ranges of the memory device, only the first magnetic layer straddles the compensation temperature, The magnetic layer 2 can be operated so as not to cross the compensation temperature, and a polar operation described later can be realized.
  • the first magnetic layer is a terbium and cobalt binary alloy thin film, and the composition ratio of terbium in the binary alloy of the first magnetic layer is 22 to 26 at. % Is preferred.
  • the compensation temperature in the first magnetic layer (pinned layer) is in the range of 100 to 180 ° C. Therefore, as will be described later, the temperature of the storage layer is increased above the compensation temperature by Joule heat caused by the write current. By controlling to be below, the magnetization direction of the pinned layer can be controlled by temperature.
  • the second magnetic layer is a gadolinium and cobalt binary alloy thin film, and the gadolinium composition ratio in the binary alloy of the second magnetic layer is 27 to 39 at. % Is preferred.
  • the second magnetic layer does not straddle the compensation temperature, so that only the first magnetic layer (memory layer) straddles the compensation temperature.
  • the magnetization can be reversed.
  • the second magnetic layer is a terbium and cobalt binary alloy thin film, and the composition ratio of terbium in the binary alloy of the second magnetic layer is 27 to 32 at. % Is preferred.
  • the second magnetic layer does not straddle the compensation temperature, so only the first magnetic layer (memory layer) straddles the compensation temperature.
  • the magnetization can be reversed.
  • the molar ratio of each composition of iron and cobalt in the first magnetic layer is 7: 3.
  • the magnetization of the transition metal (iron and cobalt) portion of the magnetization of the first magnetic layer (pinned layer) is maximized, and the net magnetization of the pinned layer is also increased. To do.
  • the magnetization of the pinned layer is less likely to be disturbed by the current magnetization reversal operation (or spin transfer magnetization reversal, STT), and a stable operation is possible.
  • the third and fourth magnetic layers are used as the spin polarization layer, but the present invention is not limited to this example.
  • a nonvolatile memory device is provided as an aspect thereof. That is, the information rewriting means comprising the magnetoresistive element according to any one of the present invention and a rectifying element connected in series thereto, and writing and erasing by passing a current through the magnetoresistive element, and the magnetoresistive element There is provided a non-volatile memory device comprising reading means for reading information stored from the amount of flowing current.
  • nonvolatile memory device having the above characteristics, switching can be performed by a single polarity electric pulse, so that a memory cell composed of one diode and 1MTJ can be realized, and a cell area of about 4F2 equivalent to a flash memory is realized. It becomes possible.
  • magnetic memory elements having high-speed operation and high rewrite performance can be densely integrated on a substrate such as a silicon wafer. Can be offered at.
  • the magnetic memory element and the memory device of the present invention can perform a reliable switching operation with a single polarity electric pulse, it is possible to realize a 4F2 size memory cell of 1 diode and 1 MTJ configuration. As a result, a highly integrated and non-volatile storage device can be realized at low cost.
  • FIG. 7 is a cross-sectional view showing a structure of a magnetic memory element according to first to seventh embodiments of the present invention.
  • FIG. It is a temperature characteristic figure showing the relationship between magnetization of N type ferrimagnetic material, and temperature.
  • FIG. 5 is a schematic diagram of the operation principle of the magnetic memory element according to the first to third embodiments of the present invention.
  • FIG. 9 is a schematic diagram of the operating principle of a magnetic memory element according to fourth to seventh embodiments of the present invention. It is a graph which shows the relationship of the compensation temperature with respect to the composition ratio of TbFeCo Tb. It is a graph which shows the relationship of the compensation temperature with respect to the composition ratio of TbCo of Tb.
  • FIG. 1 is a block diagram of a circuit configuration of a cross-point type memory cell array which is an embodiment of a nonvolatile memory device according to the present invention. It is a graph which shows the gadolinium dependence of the Curie temperature and compensation temperature in the alloy of gadolinium and iron and the alloy of gadolinium, iron and cobalt.
  • FIG. 1 is an enlarged cross-sectional view showing a portion including a magnetic memory element of a storage device 10 including a magnetic memory element 100.
  • the magnetic memory element 100 has a magnetic tunnel junction (MTJ) portion 13, and the MTJ portion 13 is sandwiched between the lower electrode 14 and the upper electrode 12.
  • the MTJ portion 13 has a pinned layer 22 (first magnetic layer), a first spin-polarized layer 27 (third magnetic layer), an insulating layer 21, and a second spin-polarized layer 26 (from the lower electrode 14 side).
  • a fourth magnetic layer) and a storage layer 20 (second magnetic layer) in this order, and the pinned layer 22 and the storage layer 20 are a rare earth-transition metal which is a kind of N-type ferrimagnetic material. It is an alloy.
  • the lower electrode 14 is formed on a P-type region 24 formed in the substrate 15, and an N-type region 25 is formed in the substrate 15 so as to be in contact with the P-type region 24.
  • the combination of the P-type region 24 and the N-type region 25 forms a diode (rectifier element).
  • a contact portion 17 and a word line 18 are stacked in this order on the N-type region 25.
  • One upper electrode 12 is connected to the bit line 11.
  • the word line 18 and the bit line 11 are insulated by an interlayer insulating film 23 and connected to a control circuit (not shown).
  • the storage device 10 includes a number of magnetic memory elements 100, and reads information stored in the target magnetic memory element and writes information in the magnetic memory element 100 according to the memory address.
  • the pinned layer 22 is made of a thin film made of a TbFeCo alloy
  • the memory layer 20 is made of a thin film made of a GdCo alloy
  • the compensation temperatures thereof are made to be 0 ° C. or lower and around 150 ° C., respectively.
  • the magnetic memory element 100 in which the magnetization arrangement is parallel is in a state where the resistance between the pinned layer 22 and the storage layer 20 shows a low resistance value (low resistance state).
  • FIG. 2 is an example of a temperature characteristic diagram of magnetization in an N-type ferrimagnetic material. Here, it is assumed that the temperature characteristic diagram of the storage layer 20 is shown.
  • a magnetization curve 201 of an N-type ferrimagnetic material is shown, and a magnetic material 202 with an arrow indicating the direction of the magnetization 203 is schematically shown therein.
  • the write operation is performed by utilizing this phenomenon that the magnetization direction of the storage layer 20 is reversed when the temperature is equal to or higher than the compensation temperature. Further, a write operation of the magnetic memory element 100 using this phenomenon will be described with reference to FIG.
  • the magnetization of the storage layer 20 and the magnetization of the pinned layer 22 are in the same direction at the start of the operation (FIG. 3A).
  • the storage layer 20 is heated to a temperature equal to or higher than the compensation temperature Tcomp, the magnetization direction of the storage layer 20 is reversed due to the above-described phenomenon (FIG. 3B).
  • a tunnel current is passed from the storage layer 20 to the pinned layer 22 while maintaining this magnetization arrangement, spin-polarized electrons flow from the pinned layer 22 to the storage layer 20.
  • the magnetization of the memory layer 20 is reversed by receiving torque from these electrons so that the magnetization direction is the same as that of the pinned layer 22 (FIG. 3C).
  • the magnetization arrangement is antiparallel (FIG. 3 (d)).
  • the magnetic memory element 100 whose magnetization arrangement is antiparallel is in a state where the resistance between the pinned layer 22 and the storage layer 20 shows a high resistance value (high resistance state).
  • Joule heat by a write current is used for heating the storage layer 20.
  • a current (write current) is passed from the storage layer 20 to the pinned layer 22 during writing, and the magnetic memory element 100 is heated by this write current.
  • the temperature rise due to this heating is calculated to be about +70 K to +150 K.
  • the ultimate temperature is approximately 100 ° C. to 180 ° C.
  • the temperature reached by this temperature rise can be controlled to be an arbitrary temperature within the above temperature range by changing the pulse width of the write current in a range of 10 nsec to 1 msec, for example. Therefore, for example, if the compensation temperature of the storage layer 20 exists in the controllable temperature range (100 ° C. to 180 ° C.) by adjusting the compensation temperature of the storage layer 20 to around 150 ° C. The net magnetization direction can be reversed by controlling the pulse width of the current.
  • the direction of the current for obtaining the parallel magnetization arrangement and the direction of the current for obtaining the antiparallel magnetization arrangement are the current directions shown in FIG. Only the temperature difference.
  • the magnetic memory element 100 according to the first embodiment changes the magnetization direction of the storage layer 20 with respect to the pinned layer by changing the pulse width even when a single polarity current is used. Writing can be done either parallel or antiparallel.
  • composition of pinned layer As the TbFeCo of the pinned layer, the composition ratio of Tb is 13 to 22 at. % Is preferred. TbFeCo has a Tb composition of approximately 13 to 32 at. % Becomes a perpendicular magnetization film. However, when the Tb composition ratio exceeds the compensation composition ratio at room temperature, for example, the Tb composition ratio is 23 to 32 at. In the case of%, the temperature of the pinned layer approaches the compensation temperature due to the temperature rise due to the write current, and the magnetization of the pinned layer decreases. In the STT operation, the magnetization of the pinned layer must be sufficiently large with respect to the storage layer, and this decrease in magnetization may cause the STT operation to become unstable.
  • the composition ratio of Tb of the pinned layer is such that the compensation temperature is lower than the temperature at which the memory device operates.
  • Such a composition ratio of Tb is 13 to 22 at. %.
  • the composition ratio is 13 at%, which is the limit of the perpendicular magnetization film, the net magnetization is maximized and is ideal.
  • a thin film having a uniform composition over the entire film forming region is not possible. 1 to 2 at. %, That is, the composition ratio of Tb is 15 at. % Is most preferable.
  • composition of memory layer In order to realize the above-described operation in the present embodiment, it is preferable to set the compensation temperature of the storage layer 20 in the range of the temperature reached by the recording layer 20, that is, in the range of 100 to 180 ° C.
  • the composition of the GdCo alloy having the compensation temperature in this range has a Gd composition ratio of 23 to 28 at. In this embodiment, GdCo within this range is used. Of these, the Gd composition ratio is particularly 26 at. %, Co composition ratio is 74 at. %,
  • the compensation temperature is most preferably the center of the range of the reached temperature (150 ° C.), and temperature control becomes easy.
  • the spin-polarized film means a magnetic film in which the spin is completely polarized with respect to the ⁇ 1 band, such as Fe, FeCo, and FeCoB.
  • an insulating layer intermediate layer
  • MgO insulating layer
  • a manufacturing method of the magnetic memory element manufactured according to the first embodiment will be described. Refer to FIG. 1 again. First, a P-type region 24 and an N-type region 25 are formed on a Si substrate (silicon wafer) 15 by a CMOS process. Thereafter, Al (5 nm) is formed by magnetron sputtering, and the lower electrode 14 is formed on the P-type region 24 and the contact 17 is formed on the N-type region 25 by a photolithography process.
  • an interlayer insulating film (SiN) is formed to a thickness of about 5 nm by a plasma CVD (chemical vapor deposition) process, and this resist film is made of acetone. Or NMP (N-methyl-2-pyrrolidone) as a solvent. Then, the SiN film on the lower electrode 14 and the contact 17 is lifted off (washed away) together with the resist film, so that the surfaces of the lower electrode 14 and the contact 17 are exposed. Further, Cu (10 nm) is formed by magnetron sputtering, and a word line 18 is formed on the contact 17 by photolithography.
  • TbFeCo (5 nm), FeCo (1 nm), MgO (1 nm), FeCo (1 nm), GdCo (2 nm), Ta (5 nm), Ru (5 nm), Ta (3 nm) are stacked in this order by magnetron sputtering.
  • the laminated film is finely processed into a circular element having a diameter of 50 to 100 nm by a photolithography process. This circular element becomes the pinned layer 22, the first spin polarization layer 27, the insulating layer 21, the second spin polarization layer 26, the memory layer 20, and the upper electrode 12 from below.
  • an interlayer insulating film (SiN) is formed by a plasma CVD process so as to have a film thickness of about 60 nm, and the resist film used in the photolithography process is acetone or NMP as a solvent. Wash away. This lifts off the interlayer insulating film (SiN) deposited on the upper electrode 12 together with the resist film, and the surface of the upper electrode 12 is exposed.
  • Ta (10 nm), Cu (500 nm), and Ta (10 nm) are stacked in this order by magnetron sputtering, and the Ta / Cu / Ta stacked portion is processed into a bit line shape by photolithography.
  • the magnetic memory element of this embodiment can be manufactured.
  • the pinned layer is TbFeCo, and the composition ratio of terbium (Tb) is 15 ( ⁇ 1) at. It was stated that the elemental composition ratio of iron (Fe) and cobalt (Co) is preferably 7: 3.
  • a thin film is produced by magnetron sputtering using an alloy target of Tb15Fe60Co25, and if the composition of the thin film does not match the above composition, the composition is finely adjusted by placing Tb pieces and Co pieces on the target.
  • Tb originally has a lower sputtering rate than Fe, the composition ratio of Tb is 2 to 3 at.
  • GdCo of the memory layer is also made of Gd26Co74 alloy target or Gd of 2 to 3 at. Magnetron sputtering may be performed using an alloy target containing about%.
  • Gd26Co74 used as the storage layer 20 has a compensation temperature in the vicinity of 150 ° C., which is near the center of the temperature range in which the temperature can be controlled by the pulse width of the STT write current. That is, the polarity of the STT write current is not changed, and the ultimate temperature of the storage layer 20 can be controlled to be lower or higher than the compensation temperature simply by changing the pulse width. Therefore, the magnetization direction of the storage layer 20 Can be controlled in the same direction (parallel) or in the opposite direction (anti-parallel) to the pinned layer 22. For this reason, it is possible to realize a 4F2 size memory cell having one diode and one MTJ configuration by the above operation.
  • Tb15Fe59Co26 used as the pinned layer is a perpendicular magnetization film, and the compensation temperature is lower than the lower limit of the temperature at which the memory device operates. Therefore, the decrease in magnetization is about ⁇ 20% even when the element temperature rises due to the write current. It is moderate. For this reason, the magnetization of the pinned layer is excessively reduced during the write operation, and reliability is not impaired.
  • Gd26Co74 used for the storage layer operates at a temperature close to the compensation temperature in both parallel and anti-parallel states due to the temperature rise by the write current. In particular, when the accuracy of temperature control is increased, writing can be performed so that the magnitude of magnetization is parallel or anti-parallel at a temperature close to zero. For this reason, a small magnetization of the storage layer leads to a reduction in the write current, which is preferable from the viewpoint of increasing the density and reducing the power consumption.
  • the second embodiment is an embodiment using TbCo in the pinned layer in the first embodiment.
  • TbCo has better oxidation resistance than TbFeCo, and if the magnetic memory element in this embodiment is used for a storage device, the life of the storage device can be improved.
  • the magnetization of TbCo is smaller than that of TbFeCo, the shape anisotropy energy is decreased, and the perpendicular magnetic anisotropy energy Ku can be expected to increase.
  • An increase in the perpendicular magnetic isotropic energy Ku leads to an improvement in thermal stability.
  • the thermal stability of the pinned layer is low, the magnetization direction is disturbed when the magnetic memory element is overheated, and the magnetic memory element does not operate normally. Therefore, the reliability of the memory device can be improved by improving the thermal stability using TbCo for the pinned layer.
  • the manufacturing method of the magnetic memory element according to the present embodiment is substantially the same as the manufacturing method of the first embodiment except that the pinned layer is a TbCo alloy thin film instead of the TbFeCo alloy thin film, and thus the description thereof is omitted.
  • the Tb composition ratio of the TbCo alloy thin film used for the pinned layer is preferably in the range of 13 to 22 at%, and the Tb composition ratio is particularly 15 ⁇ 1 at. % Is most preferable.
  • the third embodiment is an embodiment in which TbCo is used for the storage layer in the first embodiment or the second embodiment. Since TbCo has a magnetic anisotropy energy that is an order of magnitude higher than that of GdCo, the storage characteristics of stored data can be improved by using TbCo for the storage layer. Conventionally, there has been a problem that when the magnetic anisotropy energy of the storage layer is increased, the write current increases. However, in this embodiment, the temperature of the storage layer approaches the compensation temperature and the magnetization Becomes very small and the increase in the write current is suppressed, so that the above problem is alleviated.
  • the composition ratio of Tb is 22 to 26 at. % Range is preferred. This is because the compensation temperature of the storage layer is in the range of 100 to 180 ° C., as in the case of the first embodiment. In particular, the composition ratio of Tb is 24 at. By setting the ratio to%, the compensation temperature of the memory layer becomes the center (150 ° C.) of the temperature control range of the memory layer, which is most preferable because the allowable temperature range to be controlled is expanded.
  • TbFeCo or TbCo is used for the pinned layer (first magnetic layer).
  • first to third embodiments are possible even when a perpendicular magnetization film such as FePt, CoCrPt, or CoCrPt—SiO2 is used for the pinned layer. It is possible to produce a magnetic memory element having a structure similar to that of the embodiment. In particular, since these perpendicular magnetization films exhibit high magnetic anisotropy energy, a more reliable magnetic memory element can be manufactured.
  • a fourth embodiment of the present invention will be described.
  • the temperature of the pinned layer is controlled so as to be above or below the compensation temperature instead of the memory layer during the write operation.
  • An operation of writing is performed so that the magnetization direction is the same direction (parallel) or opposite direction (antiparallel) to the magnetization direction of the pinned layer when there is no temperature rise.
  • the temperature of the MTJ portion 13 of the magnetic memory element 10 is increased by Joule heat by flowing a write current in the direction from the storage layer 20 to the pinned layer 22 and reaches a temperature of about 170 ° C.
  • the ultimate temperature of the pinned layer 22 exceeds the compensation temperature Tcomp, so the direction of magnetization of the pinned layer 22 is in the opposite direction (FIG. 4B).
  • the temperature of the storage layer 20 does not reach the compensation temperature Tcomp, the magnetization direction of the storage layer 20 remains the same.
  • the torque is applied from the polarized electrons so that the magnetization of the storage layer 20 is directed in the same direction as the magnetization of the pinned layer 22.
  • the magnetization is reversed (FIG. 4C). If the current is interrupted after the magnetization reversal, the pinned layer 22 is naturally cooled, and the net magnetization is reversed when the element temperature falls below the compensation temperature Tcomp of the pinned layer 22. Thus, the magnetization direction of the pinned layer 22 is opposite to the magnetization direction of the storage layer 20 (FIG. 4D). As described above, the write operation in which the magnetization of the storage layer 20 is directed in the direction opposite to the magnetization of the pinned layer 22 is realized.
  • the compensation temperature Tcomp of the pinned layer 22 be in the temperature range of 100 ° C. to 180 ° C.
  • the composition ratio of Tb is 25 at. % To 29 at. % TbFeCo may be used. This is because the compensation temperature Tcomp of the TbFeCo alloy changes as shown in FIG. 5 depending on the composition ratio of Tb, and the compensation temperature is included in the temperature range of 100 ° C. to 180 ° C. within the range of the composition ratio of Tb. It is. In particular, the composition ratio of Tb in the TbFeCo alloy of the pinned layer 22 is 28 at.
  • the compensation temperature is around 150 ° C., and temperature control with a write current is easy.
  • the molar ratio of each composition of Fe and Co is further preferably 7: 3 in this embodiment. That is, it can be said that the most suitable material for the pinned layer 22 in this embodiment is Tb28Fe50Co22.
  • composition of memory layer On the other hand, with respect to the memory layer 20, if the compensation temperature of the memory layer 20 is within the range of the reached temperature (about 25 to 200 ° C.), the above writing operation cannot be realized. Therefore, any magnetic film having a compensation temperature of 200 ° C. or more or 25 ° C. or less is suitable for the storage layer 20, and is not limited to the storage layer 20 described in the first to third embodiments. .
  • the composition ratio of Gd is 23 at. % To 40 at. %, Or 10 at. % To 17 at. % GdFeCo is preferred. In particular, the composition ratio of Gd is 17 at. % Or 23 at. % Is preferable because the magnetization of the storage layer 20 can be reduced.
  • the magnetization direction of the storage layer can be controlled in the same direction as the pinned layer or in the opposite direction only by changing the pulse width with a single polarity for the write current. Therefore, similarly to the first to third embodiments, in the fourth embodiment, a 4F2 size memory cell having a 1-diode-1MTJ configuration can be manufactured.
  • the fifth embodiment uses TbCo for the pinned layer in the fourth embodiment.
  • the composition ratio of Tb of the pinned layer is set to 22 to 26 at. % Range may be used. This is because the compensation temperature Tcomp of the TbCo alloy changes as shown in FIG. 6 depending on the composition ratio of Tb. Since a switching operation by a single polarity current pulse is possible, it becomes possible to manufacture a 4F2 size memory cell having a 1 diode-1 MTJ configuration.
  • the composition ratio of Tb of the pinned layer is 24 at. % Is preferable because the compensation temperature of the pinned layer 22 is about 150 ° C. and temperature control becomes easier.
  • GdCo for the memory layer 20 in the fourth embodiment.
  • GdCo is considered to be more resistant to oxidation than GdFeCo, and can improve performance degradation of the magnetic memory element.
  • the operation principle in the present embodiment is substantially the same as that in the fourth embodiment, and therefore will be omitted.
  • the Gd composition ratio is set to 27 at. % Or more, provided that the composition ratio of Gd is 40 at. If it exceeds%, the Curie temperature becomes 200 ° C. or lower, and it becomes difficult to realize the above-described write operation. Therefore, the composition ratio of Gd is 27 to 39 at. % Range is necessary.
  • GdCo is used for the memory layer 20
  • a memory cell of 4F2 size having a 1 diode-1 MTJ configuration can be manufactured as in the fourth embodiment.
  • Gd is 27 at. % Or 39a If it is set to%, since the element temperature at the time of writing approaches the compensation temperature or the Curie temperature, the magnetization becomes close to 0, and the necessary write current can be reduced, which is more preferable.
  • TbCo can be used for the storage layer in the fourth embodiment.
  • the composition ratio of Tb is 27 to 32 at. %
  • the perpendicular magnetization film has a compensation temperature of 200 ° C., so that the same operation as the above (fourth embodiment) can be realized, and a 4F2 size memory cell having a 1 diode-1 MTJ configuration can be manufactured. it can.
  • Tb is set to 27 at. If it is%, the compensation temperature is about 200 ° C., and the element is heated by the write current. Since the magnetization of the storage layer approaches O, the write current is preferably reduced. Further, since TbCo has a higher magnetic anisotropy energy than GdFeCo, it is possible to improve the retention characteristics of stored data by using the magnetic memory element of this embodiment.
  • GdCo, GdFeCo, TbCo or the like is used as the free layer material.
  • a perpendicular magnetization film such as FePt, CoCrPt, or CoCrPt—Si02 is used, it is equivalent to the above embodiment.
  • a 4F2 size ⁇ memory cell having a 1 diode-1 MTJ configuration can be manufactured.
  • FIG. 7 schematically shows an electrical configuration of a memory cell including a magnetic memory element and a rectifying element constituting a cross-point type memory cell array which is an embodiment of a nonvolatile memory device according to the present invention. That is, as already described, in the magnetic memory element and the storage device of the embodiment of the present invention, switching with a single polarity electric pulse is possible. Therefore, a storage device having a cross-point type memory is formed by connecting rectifying elements (herein, diodes are illustrated) in series as element selection switches and forming upper and lower electrodes in a matrix of rows and columns. It is formed. For example, it is possible to previously form a diode on a Si substrate and form the magnetic memory element according to the embodiment of the present invention on the top thereof. Switching can be performed efficiently by applying a positive electric pulse from the free layer side.
  • rectifying elements herein, diodes are illustrated
  • the maximum process temperature required for manufacturing the magnetic memory element of the present invention is about 350 ° C. required for annealing, and is formed for the electric pulse supply transistor and cell selection switch formed below. It does not impair the performance of the diode.
  • the wiring can withstand the above-described temperature of the annealing treatment, the memory capacity can be increased by adopting a structure in which the magnetic memory elements according to the present invention are three-dimensionally stacked.
  • FIG. 8 is a block diagram showing the structure of the memory array of the nonvolatile memory device 100 in which the memory cell using the magnetic memory element and the rectifying element of FIG. 7 is driven by the word line and the bit line.
  • the word line of an unaccessed word is maintained at a high voltage and accessed to prevent current from flowing to the magnetic memory element 8 by the action of the diode 9, and only the word line of the accessed word is connected to GND. .
  • a signal that realizes a set operation or a reset operation according to necessary data is transmitted to the bit line.
  • the difference in signal between the set operation and the reset operation can be any difference that controls the ultimate temperature of the MTJ portion of the magnetic memory element, but preferably, as described above, a single pulse having a different pulse width is used. It can be a pulse of polarity.
  • a current detection unit included in the bit line decoder 120 and provided corresponding to each bit line is selected by a word line decoder that operates in the same manner as in writing.
  • the current flowing through each bit line with respect to the word line is detected, and the voltage value corresponding to the resistance of the magnetic memory element 8 corresponding to each bit line is detected in the word line where the word to be accessed is present. Read the status.
  • the present invention is not limited to the above-described embodiments, and various modifications, changes and combinations can be made based on the technical idea of the present invention.
  • each embodiment has been described with respect to the case where the intermediate layer is an insulator.
  • the intermediate layer is a non-magnetic material
  • the temperature control of the magnetic memory element as shown in the above embodiments can be performed.
  • the intermediate layer can be implemented as a nonmagnetic material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

　クロスポイント型メモリーを実現する４Ｆ２サイズのメモリーセルを有する磁気メモリー素子を提供する。　第１の磁性層２２、第３の磁性層（スピン偏極層）２７、中間層２１、第４の磁性層（スピン偏極層）２６、第２の磁性層２０の順に積層されている磁気メモリー素子１００である。中間層２１は絶縁体または非磁性体からなり、第２の磁性層２０が、ガドリニウム、鉄、およびコバルトの３元合金、ガドリニウムおよびコバルトの２元合金、もしくは、テルビウムおよびコバルトの２元合金からなるか、または、第１の磁性層２２が、テルビウム、鉄、およびコバルトの３元合金、もしくは、テルビウムおよびコバルトの２元合金からなる。

Description

磁気抵抗素子およびそれを用いる記憶装置
　本発明は磁気抵抗効果を用いてデータを読み出すための磁気抵抗素子、およびその磁気抵抗素子を用いる記憶装置に関する。
　近年、フラッシュメモリーに代表される不揮発性半導体記憶装置の大容量化が著しく、３２Ｇバイト程度の容量の製品のリリースがアナウンスされるに至っている。不揮発性半導体記憶装置は、特にＵＳＢメモリーや携帯電話用のストレージとして商品価値が増しており、耐振動性、高信頼性、低消費電力といった固体素子メモリーならではの原理的な優位性が注目されて、音楽および画像用の携帯音楽プレイヤー用ストレージなどの可搬型電子機器用の主流のストレージデバイスとなりつつある。
　一方、上記のストレージデバイス向けの応用とは別に、不揮発性半導体記憶装置に情報機器のメインメモリーとして現在使用されているＤＲＡＭ（ダイナミックランダムアクセスメモリー）と同様の性能をも実現することを目指した研究も精力的に行われている。その研究は、使用時には瞬時に起動し、待機時には消費電力を限りなく零とするコンピュータ、いわゆる「インスタント・オン・コンピュータ」の実現を目標としている。このための不揮発性半導体記憶素子のメモリー素子は、ＤＲＡＭに要求される技術仕様である（１）スイッチング速度が５０ｎｓ未満であること、および、（２）書換え回数が１０１６を超えること、という要件を満たす必要があると言われている。なお、上記技術仕様に挙げた書換え回数の下限（１０１６）は、３０ｎｓあたり１回のアクセスを１０年間続ける場合のアクセス回数に基づいて想定されている数値である。不揮発性記憶装置をメインメモリーとして用いる場合にはリフレッシュサイクルが不要となるため、これよりも少ない書換え回数でも現在のＤＲＡＭと同様の用途に利用できる可能性がある。
　このような次世代不揮発性半導体記憶装置の候補として強誘電体メモリー（ＦｅＲＡＭ）、磁気メモリー（ＭＲＡＭ）、相変化メモリー（ＰＲＡＭ）等の各種の原理に基づく不揮発性メモリー素子の研究開発が行われている。しかしながら、上述の技術仕様を満たしＤＲＡＭを代替するための候補としては、磁気抵抗素子をメモリー素子として用いるＭＲＡＭが有望と見られている。以下、磁気抵抗素子を用いるメモリー素子を「磁気メモリー素子」という。ＭＲＡＭは、試作レベルではあるものの、１０１２以上の書換え回数性能を既にクリアしており、そのスイッチング速度も１０ｎｓ未満と高速であることから、不揮発性記憶装置のうちの他の技術と比較して実現性がとりわけ高いと見られている。
　このＭＲＡＭの一番の問題点は、メモリーセル１つの占める面積（セル面積）が大きいことと、それに伴ってビットコストが高いことである。具体的には、現在商品化されている４Ｍｂｉｔ程度の小容量のＭＲＡＭは、電流磁場書換型であり、製造プロセスの最小加工寸法をＦとすると、セル面積が２０～３０Ｆ２以上となりセル自体の微細化が難しい。また、電流磁場書換型のＭＲＡＭでは、セル面積を微細化する場合に、反転磁場（すなわち、磁化を反転させるための外部磁場としての最小の値）が増大してしまい、集積度を上げてセルを微細化するにつれて反転のために必要な電流値が増大するという問題がある。これらの問題のため、電流磁場書換型のＭＲＡＭによってＤＲＡＭを置換えることは現実的とはいえない。
　この状況に対して、２つのブレークスルーとなる技術が状況を変えつつある。一つはＭｇＯトンネル絶縁膜を用いたＭＴＪ（磁気トンネル接合）を用いる方式であり、２００％以上の磁気抵抗比が容易に得られる（非特許文献１）。もう一つは電流注入磁化反転方式である。特に、電流注入磁化反転方式では、上述のセルの微細化に伴う反転磁場の増大のような微細化に対する原理的困難はなく、逆に、微細化すると、スケーリング則に従う反転電流の低減がみられるため、微細化に伴って書込みエネルギーの低減が可能となる。この電流磁化反転方式により、１つの磁気トンネル接合（ＭＴＪ）あたり１つのトランジスタを用いるメモリーセルの構成とすることが可能となるため、セル面積は、理想的には６～８Ｆ２、つまり、ＤＲＡＭ並みのセル面積にすることができると予測されている（非特許文献２）。以下、１つの磁気トンネル接合（ＭＴＪ）あたり１つのトランジスタを用いるメモリーセルの構成を、「１トランジスタ－１ＭＴＪ構成」と記載する。また、フラッシュメモリーなみに小さいセル面積（～４Ｆ２）を目指して、１つのＭＴＪあたり１つのダイオードを用いるメモリーセルの構成（「１ダイオード－１ＭＴＪ構成」）の提案もなされている（特許文献１）。さらに、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子では、電流の極性を一方のみとすることによってトランジスタを２種類から１種類に減らして回路の簡素化を図り、１トランジスタ－１ＭＴＪの回路を実現してＤＲＡＭと同等のセルサイズの縮小を行うという提案もある（特許文献２）。
特開２００４－１７９４８３号公報 特開２００６－１２８５７９号公報 特開平６－３０２０３１号公報
Ｄ．　Ｄ．　Ｄｊａｙａｐｒａｗｉｒａ　ｅｔ　ａｌ．、"２３０％　ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ　ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ　ｉｎ　ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌ　ｊｕｎｃｔｉｏｎｓ"，　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ，　Ｖｏｌ．８６，　０９２５０２，　２００５年 Ｊ．　Ｈａｙａｋａｗａ　ｅｔ　ａｌ．、"Ｃｕｒｒｅｎｔ－ｉｎｄｕｃｅｄ　ｍａｇｎｅｔｉｚａｔｉｏｎ　ｓｗｉｔｃｈｉｎｇ　ｉｎ　ＭｇＯ　ｂａｒｒｉｅｒ　ｂａｓｅｄ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌ　ｊｕｎｃｔｉｏｎｓ　ｗｉｔｈ　ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ　ｓｙｎｔｈｅｔｉｃ　ｆｅｒｒｉｍａｇｎｅｔｉｃ　ｆｒｅｅ　ｌａｙｅｒ"，　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，　Ｖｏ１．４５，　Ｌ１０５７－Ｌ１０６０，　２００６年 Ｄ．　Ｈ．　Ｌｅｅ他、"Ｉｎｃｒｅａｓｅ　ｏｆ　ｔｅｍｐｅｒａｔｕｒｅ　ｄｕｅ　ｔｏ　Ｊｏｕｌｅ　ｈｅａｔｉｎｇ　ｄｕｒｉｎｇ　ｃｕｒｒｅｎｔ－ｉｎｄｕｃｅｄ　ｍａｇｎｅｔｉｚａｔｉｏｎ　ｓｗｉｔｃｈｉｎｇ　ｏｆ　ａｎ　ＭｇＯ－ｂａｓｅｄ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌ　ｊｕｎｃｔｉｏｎ"，　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ，　Ｖｏｌ．９２，　２３３５０２，　２００８年
　しかしながら特許文献１に開示される上記１ダイオード－１ＭＴＪ構成の提案は、ダイオードを介した順方向バイアスと逆方向バイアスの両方向の電流によりスイッチングを行うものである。すなわち、順方向バイアスにおける電流（順方向電流）と逆方向バイアスにおけるリーク電流とによりスイッチングを行うものであり、電流の極性によりスイッチングを行うという原理に変わりはない。ここで、本来、ダイオードは、書き込み、消去、読み出し動作においてＭＴＪの選択をディスターブ（クロストーク）なしに行うために形成するものであり、リーク電流は逆方向のみならず順方向にも流れる。逆方向バイアスにおけるリーク電流によってスイッチングが生じることを動作原理としている上記提案に従えば、そのスイッチングに用いられるのに十分な値の電流が順方向バイアスの際の低電圧時においても流れてしまう。そのため、上記動作原理では、ディスターブを防止する効果が不十分となる。つまり、逆バイアスのリーク電流によってスイッチングすることができるような場合には、順方向バイアスにおける低電圧時にも電流が流れ、素子選択スイッチのない単純マトリクス型メモリーと同様のディスターブの問題が避けられず、そのため、高集積化素子は実現不可能となる。このように、最小のセル面積４Ｆ２を有する１ダイオード－１ＭＴＪ構成によるクロスポイント型メモリーの実現には、電流の極性によるスイッチングを動作原理とするこれまでの電流注入磁化反転方式を採用することはできない。
　また、特許文献２に開示される提案、すなわち、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子を用いる１トランジスタ－１ＭＴＪ構成の提案は、駆動層からフリー層へのスピン注入によりスピンプリセッション（歳差運動）を誘起しスイッチングを行う方式である。この方式によって、原理的には電流の極性が一方のみでスイッチングが可能となる。しかしながら、駆動層からのスピン注入によりスピンプリセッションを誘起する動作原理では、フリー層（記憶層）とピン層（磁化固定層）の磁化の向きが平行あるいは反平行であるかという磁化配置（磁化の方向の組み合わせ）が、平行または反平行のどちらか一方に偏りやすくなってしまうという問題がある。また、その提案では、ピン層（磁化固定層）の磁化の向きが変わるといった懸念もあり、ＤＲＡＭ並みの書き換え回数を実現する上でも信頼性が低下するという問題が生じる。
　本発明は、上記問題点に鑑みてなされたものであり、これまで実現が困難であった電流の極性が一方のみでスイッチングを行う１ダイオード－１ＭＴＪ構成のための磁気メモリー素子、すなわち、単一極性の電気パルスによりスイッチング動作を行える１ダイオード－１ＭＴＪ構成のメモリーセルを実現し得る磁気メモリー素子、およびそれを用いる記憶装置を提供することにより、不揮発性半導体記憶装置におけるストレージデバイスの更なる小型化、大容量化、書換え回数の上限の増大に寄与するものである。
　本願の発明者らは、ＭＲＡＭに用いられる磁性材料の磁化の基本的な特性に立ち返って上記課題を吟味し、メモリー素子として動作するための要件を再検討した。そのために、本願の発明者らは、まず、記憶層として用いる磁性体を希土類と遷移金属との合金（「希土類－遷移金属合金」）とすることによって、その記録層の磁気特性をＮ型フェリ磁性とすることを考えた。Ｎ型フェリ磁性体においては、ある温度において、そこに含まれる遷移金属元素の磁化と希土類金属の磁化が互いに打ち消しあい、正味の磁化が０となる現象が観察される。この正味の磁化が０となるその温度は、補償温度と呼ばれる。そして、本願の発明者らは、このような記録層をもつメモリー素子において記録層の正味の磁化方向を素子温度によって逆転させることが可能となることに注目した。すなわち、このような記録層を用いれば、上記の現象を記憶層の磁化の向きのスイッチングに利用して、単一極性の電流によって、記録層の磁化をピン層と同方向または逆方向のどちらに向ける書き込み動作も行うことができることとなり、各メモリーセルを１ダイオード－１ＭＴＪ構成とすることが可能となる。なお上記の動作原理については、第１の実施形態においてさらに詳述する。こうして、本願の発明者らは、記録層の磁気特性をＮ型フェリ磁性とするための具体的な検討を行うことにより、以下に示す磁気メモリー素子と不揮発記憶装置の発明に至った。
　すなわち、本発明のある態様の磁気メモリー素子は、第１～第４の磁性層と中間層とを備え、該第１の磁性層に該第３の磁性層を設け、該第３の磁性層の上に該中間層を設け、該中間層の上に該第４の磁性層を設け、該第４の磁性層の上に該第２の磁性層を設けてなる磁気メモリー素子であって、該中間層は絶縁体または非磁性体からなり、該第２の磁性層は、ガドリニウム、鉄、およびコバルトの３元合金薄膜、ガドリニウムおよびコバルトの２元合金薄膜、ならびに、テルビウムおよびコバルトの２元合金薄膜からなる薄膜の群から選択される。
　上記態様においては、第２の磁性層を記憶層として用いる。その記録層として用いる磁性体は希土類－遷移金属合金であり、その磁気特性はＮ型フェリ磁性となるため、記憶層の正味の磁化方向は、磁気メモリー素子の温度によって逆転する。この現象によって、記憶層の磁化の向きを、第１の磁性層（ピン層）と同方向または逆方向どちらに向ける書き込み動作にしても同じ極性の電流（単一極性電流、モノポーラ電流）によって制御することができるようになり、各メモリーセルは１ダイオード－１ＭＴＪ構成とすることができる。
　本発明の上記態様においては、好ましくは、前記第１の磁性層がテルビウム、鉄、およびコバルトの３元合金薄膜であり、前記第１の磁性層の該３元合金におけるテルビウムの組成比が１３～２２ａｔ．％であること好適である。
　テルビウムの組成比を１３～２２ａｔ．％とすることで、第１の磁性層（ピン層）が垂直磁化膜となり、かつＴｂの組成比が補償温度は十分に低くなり、例えば、記憶装置を動作させる温度以下となるから、第１の磁性層において、書き込み時の素子温度上昇によって磁化が減少するのを防止することができる。なお、本願の記載中、「ａｔ．％」は原子％およびモル％と同じであり、全成分の組成比の合計を１００ａｔ．％となるようにして各成分の原子数比またはモル比を表現するものである。
　本発明の上記態様においては、好ましくは、前記第１の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第１の磁性層の該２元合金におけるテルビウムの組成比が１３～２２ａｔ．％であると好適である。
　テルビウムの組成比を１３～２２ａｔ．％とすることで、第１の磁性層を垂直磁化膜とし、かつＴｂの組成比を、記憶装置を動作させる温度における補償組成比より少なくすること、すなわち、第１の磁性層の２元合金の補償温度を、記憶装置を動作させる温度よりも低くすることができる。そうすると、書き込み時に素子温度がたとえ上昇しても、第１の磁性層の温度は、補償温度Ｔｃｏｍｐに近づくのではなくむしろ遠ざかることとなる。よって、テルビウムの組成比を１３～２２ａｔ．％とすることによって、ピン層（第１の磁性層）における磁化の減少を抑えることが可能となる。ここで、補償組成比とは、希土類元素の磁気モーメントが遷移金属元素の磁気モーメントを超える合金の組成における希土類元素の組成比の最小値をいい、各温度において定まる値である。加えてテルビウムとコバルトの２元合金は、テルビウムと鉄とコバルトの３元合金よりも酸化に強くなる。これによって磁気メモリー素子の特性劣化を改善することが可能である。
　本発明の上記態様においては、前記第２の磁性層がガドリニウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるガドリニウムの組成比が２３～２８ａｔ．％であると好適である。
　これにより、記憶層（第２の磁性層）の補償温度は１００～１８０℃の範囲に存在するようになるので、後述するように、書き込み電流によるジュール熱によって記憶層の温度を補償温度の上または下となるように制御することにより、記憶層の磁化の方向を温度で制御することが可能になる。
　本発明の上記態様においては、前記第２の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるテルビウムの組成比が２２～２６ａｔ．％であること好適である。
　これにより、記憶層（第２の磁性層）の補償温度は１００～１８０℃の範囲後述するように書き込み電流によるジュール熱で記憶層の温度を、補償温度の上または下となるように制御することによって、記憶層の磁化の方向を温度で制御することが可能になる。
　また、本願発明者らは、上記課題を吟味し、ピン層の磁気特性をＮ型フェリ磁性とすることによっても、ピン層の磁気特性の変化を利用して記録層の磁化方向を制御しうることを見出した。つまり、素子温度によってピン層の正味の磁化方向を逆転させることが可能となることに注目し、その逆転する前後のピン層の磁化を単一極性の電流によって記憶層の磁化の向きに転写することにより、記録層の磁化をピン層と同方向または逆方向のどちらに向ける書き込み動作も行うことができ、各素子を１ダイオード－１ＭＴＪの構成とすることが可能となる。なお上記の動作原理については、第４の実施形態においてさらに詳述する。そして、本願の発明者らは、本願の他の態様として、ピン層の磁気特性をＮ型フェリ磁性とするための具体的な検討を行うことにより、以下に示す磁気メモリー素子と不揮発記憶装置の発明に至った。
　すなわち、本発明の他の態様の磁気メモリー素子は、第１～第４の磁性層と中間層とを備え、該第１の磁性層に該第３の磁性層を設け、該第３の磁性層の上に該中間層を設け、該中間層の上に該第４の磁性層を設け、該第４の磁性層の上に該第２の磁性層を設けてなる磁気メモリー素子であって、該中間層は絶縁体または非磁性体からなり、該第１の磁性層は、テルビウム、コバルト、および鉄の３元合金薄膜、ならびに、テルビウムおよびコバルトの２元合金薄膜からなる薄膜の群から選択される。
　本発明の上記他の態様においては、前記第１の磁性層がテルビウム、鉄、コバルトの３元合金であり、前記第１の磁性層の該３元合金におけるテルビウムの組成比が２５ａｔ．％～２９ａｔ．％であると好適である。
　これにより、第１の磁性層（ピン層）における補償温度は１００～１８０℃の範囲に存在するようになるので、後述するように書き込み電流によるジュール熱で記憶層の温度を、補償温度の上または下となるように制御することによって、ピン層の磁化の方向を温度で制御することが可能になる。
　本発明の上記他の態様においては、さらに、前記第２の磁性層がガドリニウムおよびコバルトからなる合金の薄膜であると好適である。ＴｂＦｅＣｏに比べＧｄＣｏは磁気異方性エネルギーが小さく、さらに磁化ＭｓもＴｂＦｅＣｏより小さくなる傾向があり、これを記録層として用いれば、より書込み電流を減少させやすい。この場合において、前記第２の磁性層が、ガドリニウムおよびコバルトに加え鉄をさらに含む３元合金薄膜であり、前記第２の磁性層の該３元合金におけるガドリニウムの組成比が１０ａｔ．％～１７ａｔ．％または２３ａｔ．％～４０ａｔ．％であるとさらに好適である。
　上記構成の効果は、ガドリニウムおよびコバルトからなる合金、あるいは、それに加えて鉄を含む３元合金の性質から理解される。特許文献３には、ガドリニウムおよびコバルトからなる合金ＧｄｘＣｏ１－ｘ、ならびに、ガドリニウム、鉄、およびコバルトの３元合金Ｇｄｘ（Ｆｅ０．８２Ｃｏ０．１８）１－ｘについてのＴｃ（キュリー温度）とＴｃｏｍｐ（補償温度）が、各ガドリニウム組成比に対して示されている。図９ａおよびｂにこれらを再現している。当該開示によれば、ＧｄｘＣｏ１－ｘおよびＧｄｘ（Ｆｅ０．８２Ｃｏ０．１８）１－ｘのいずれも、Ｔｃｏｍｐが存在する組成比、すなわち、Ｎ型フェリ磁性体となる組成比において十分に高いＴｃが得られており、第２の磁性層にこれらの合金を用いると、適切に書き込み動作を行うことができるようになる。
　特に、第２の磁性膜がガドリニウムおよびコバルトに加え鉄を含む３元合金薄膜では、図示されているように、ガドリニウム組成比が２０ａｔ．％以上の場合には、ガドリニウム組成比の各値に対するＴｃｏｍｐの値は、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて大きくなる。例えば、ｘ＝０．２５（ガドリニウムの組成比が２５ａｔ．％）に対するＴｃｏｍｐの値は、ＧｄｘＣｏ１－ｘでは約１６０℃であるのに対し、Ｇｄｘ（Ｆｅ０．８２Ｃｏ０．１８）１－ｘでは約２６０℃となっている。このため、第１の磁性膜がそれ自体の補償温度（例えば１５０℃）を超える温度に到達する際に、同じ温度にある第２の磁性膜にとっては、第２の磁性膜がガドリニウムおよびコバルトに加えて鉄を含む３元合金である場合には、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて、第２の磁性膜それ自体の補償温度に到達するまでの温度幅が大きくなる。このため、磁気メモリー素子を集積している記憶装置を作製した場合の磁気メモリー素子ごとの到達温度がばらつきを考慮しても、第２の磁性膜がガドリニウムおよびコバルトに加えて鉄を含む３元合金である場合には、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて、当該記憶装置に安定した動作を期待することができる。第２の磁性膜を上記の元合金薄膜としてこのような効果が得られる範囲は、ガドリニウムの組成比が２３ａｔ．％～４０ａｔ．％の場合となる。なお、ここで図示した３元合金の組成はＧｄｘ（Ｆｅ０．８２Ｃｏ０．１８）１－ｘのみであるが、鉄とコバルトの相対的な比率を調整することにより、上記の効果が得られるガドリニウムの組成比の上限値が４０ａｔ．％であることを確認している。
　また、ガドリニウム組成比が０．２程度以下の範囲（図示していない）では、上記の関係とは逆に、第２の磁性膜が上記元合金薄膜である場合は、ガドリニウム組成比の各値に対するＴｃｏｍｐの値が、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて小さくなることが分かっている。そうすると、この場合にも、磁気メモリー素子が動作する際の第２の磁性膜が温度の下限値からみたＴｃｏｍｐまでの温度幅は、第２の磁性膜がガドリニウムおよびコバルトに加え鉄を含む３元合金薄膜である場合には、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて大きくなる。従って、上述のような温度のばらつきを考慮した場合には、第２の磁性膜がガドリニウムおよびコバルトに加えて鉄を含む３元合金である場合には、第２の磁性膜がＧｄｘＣｏ１－ｘである場合に比べて、当該記憶装置に安定した動作を期待することができる。このような効果が得られるガドリニウムの組成比の範囲は、１０ａｔ．％～１７ａｔ．％である。
　このように、第２の磁性膜がガドリニウムおよびコバルトに加えて鉄を含む３元合金である場合に、ガドリニウムの組成比を、１０ａｔ．％～１７ａｔ．％または２３ａｔ．％～４０ａｔ．％の範囲のいずれかにすることにより、第１の磁性層（ピン層）の温度が記憶装置の動作温度範囲の間で変化しても、第１の磁性層のみが補償温度を跨ぎ、第２の磁性層は補償温度を跨がないように動作させて、後述するものポーラ動作を実現することができる。
　本発明の上記他の態様においては、前記第１の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第１の磁性層の該２元合金におけるテルビウムの組成比が２２～２６ａｔ．％であると好適である。
　これにより、第１の磁性層（ピン層）における補償温度は１００～１８０℃の範囲に存在するようになるので、後述するように書き込み電流によるジュール熱によって記憶層の温度を補償温度の上または下となるように制御することによって、ピン層の磁化の方向を温度で制御することが可能になる。
　本発明の上記他の態様においては、前記第２の磁性層がガドリニウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるガドリニウムの組成比が２７～３９ａｔ．％であると好適である。
　これにより、書き込み電流によるジュール熱による温度上昇があっても、第２の磁性層（記憶層）は補償温度を跨がなくなるので、第１の磁性層（記憶層）のみ補償温度を跨がせて、磁化を逆転させることが可能となる。
　本発明の上記他の態様においては、前記第２の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるテルビウムの組成比が２７～３２ａｔ．％であると好適である。
　これにより、書き込み電流によるジュール熱による温度上昇があっても、第２の磁性層（記憶層）は補償温度を跨がなくなるので、第１の磁性層（記億層）のみ補償温度を跨がせて、磁化を逆転させることが可能となる。
　さらに、本発明の上記いずれかの態様において、前記第１の磁性層における鉄とコバルトとの各組成のモル比が７：３であると好適である。
　これにより、Ｆｅ：Ｃｏ＝７：３とすることで、第１の磁性層（ピン層）の磁化のうち遷移金属（鉄とコバルト）部分の磁化は最大となり、ピン層の正味の磁化も増加する。ピン層の磁化を大きくすることで、電流磁化反転動作（または、スピン注入磁化反転、Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ：ＳＴＴ）によりピン層の磁化が乱されにくくなり、安定した動作が可能となる。
　また、典型的には、本発明のいずれの態様においても、第３および第４の磁性層をスピン偏極層として用いるが本発明がこの例に限定されるものではない
　本発明においては、その態様として、不揮発性記憶装置が提供される。すなわち、本発明のいずれかに記載の磁気抵抗素子とそれに直列に接続した整流素子とを備え、該磁気抵抗素子に電流を流すことで書き込みおよび消去を行う情報書換手段と、該磁気抵抗素子を流れる電流量から記憶された情報を読出す読み出し手段とを備えてなることを特徴とする不揮発記憶装置が提供される。
　上記特徴の不揮発記憶装置によれば、単一極性の電気パルスによりスイッチングが可能となるため１ダイオードと１ＭＴＪからなるメモリーセルを実現することができ、フラッシュメモリーと同等の４Ｆ２程度のセル面積が実現可能となる。このように、本発明によれば、高速動作、高い書換え回数性能を備えた磁気メモリー素子をシリコンウエハーなどの基板上に高密度に集積することができるため、高性能な不揮発記憶装置を低コストで提供することができる。
　本発明の磁気メモリー素子および記憶装置は、単一極性の電気パルスにより、確実なスイッチング動作を行えるため、１ダイオードと１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを実現することができる。これにより、低コストで高集積、不揮発な記憶装置が実現可能となる。
本発明の第１～第７の実施形態による磁気メモリー素子の構造を示す断面図である。 Ｎ型フェリ磁性体の磁化と温度の関係を表す温度特性図である。 本発明の第１～３の実施形態による磁気メモリー素子の動作原理の模式図である。 本発明の第４～７の実施形態による磁気メモリー素子の動作原理の模式図である。 ＴｂＦｅＣｏのＴｂの組成比に対する補償温度の関係を示すグラフである。 ＴｂＣｏのＴｂの組成比に対する補償温度の関係を示すグラフである。 本発明に係る不揮発記憶装置のある実施形態であるクロスポイント型メモリーセルアレイを構成する磁気メモリー素子と整流素子を模式的に示す図である。 本発明に係る不揮発記憶装置のある実施形態であるクロスポイント型メモリーセルアレイの回路構成のブロックダイアグラムである。 ガドリニウムと鉄の合金、ガドリニウムと鉄とコバルトの合金におけるキュリー温度および補償温度のガドリニウム依存性を示すグラフである。
　以下、本発明に係る磁気メモリー素子および記憶装置についての実施形態を図面に基づいて説明する。
＜第１の実施形態＞
　本発明の第１の実施形態では、図１～図３に基づいて本発明の実施形態におけるメモリー素子の構造を書込み動作の原理とともに説明し、その作製方法および技術的効果について説明する。
　［磁気メモリー素子の構造］ 
　図１は磁気メモリー素子１００を含む記憶装置１０の磁気メモリー素子を含む部分を示す拡大断面図である。磁気メモリー素子１００は、磁気トンネル接合（ＭＴＪ）部１３を有しており、このＭＴＪ部１３を下部電極１４と上部電極１２とによって挟むようにされている。ＭＴＪ部１３は下部電極１４側から、ピン層２２（第１の磁性層）、第１のスピン偏極層２７（第３の磁性層）、絶縁層２１、第２のスピン偏極層２６（第４の磁性層）、記憶層２０（第２の磁性層）の順に積層された構造を有していて、ピン層２２および記憶層２０はＮ型フェリ磁性体の一種である希土類―遷移金属合金である。下部電極１４は、基板１５中に作られたＰ型領域２４上に製膜され、さらに基板１５中には、そのＰ型領域２４と接するようにＮ型領域２５が形成される。Ｐ型領域２４とＮ型領域２５との組み合わせはダイオード（整流素子）をなしている。さらに、Ｎ型領域２５の上には、コンタクト部１７とワード線１８とがこの順に積層されている。一方の上部電極１２は、ビット線１１に接続されている。ワード線１８とビット線１１とは、層間絶縁膜２３によって絶縁されてそれぞれが制御回路（図示しない）に接続されている。記憶装置１０には多数の磁気メモリー素子１００が含まれており、メモリーアドレスに応じて目的の磁気メモリー素子に記憶した情報を読み取り、また磁気メモリー素子１００に情報を書き込む。本実施形態において、ピン層２２はＴｂＦｅＣｏ合金による薄膜からなり、記憶層２０はＧｄＣｏ合金による薄膜からなり、それらの補償温度は、それぞれ、０℃以下、１５０℃付近になるように作製する。
　［磁気メモリー素子の書込み動作：平行］
　次に、このように作製された磁気メモリー素子１００によって、単一極性電気パルスによる書き込み動作が可能になる原理について説明する。記憶層２０の磁化方向をピン層２２の磁化方向と同じ方向に向ける書き込み動作については従来の磁気メモリー素子と同じ電流注入磁化反転（ＳＴＴ）動作を行う。すなわち、記憶層２０から中間層２１を介してピン層２２にトンネル電流を流す。この際、ピン層２２から記憶層２０に流れ込む電子のスピンは偏極しており、電流が流れている期間に記憶層２０の磁化はこれらの偏極スピン電子よりトルクを受ける。このトルクは記憶層２０の磁化方向をピン層２２の磁化方向と同じ方向に向けるように作用するため、記憶層２０とピン層２２の磁化は同じ方向を向いて平行となる。磁化配置が平行である磁気メモリー素子１００は、ピン層２２と記憶層２０の間の抵抗が低い抵抗値を示す状態（低抵抗状態）となる。
　［磁気メモリー素子の書込み動作：反平行］
　次に、記憶層２０の磁化方向をピン層２２の磁化方向と逆方向に向ける書き込み動作について説明する。ここに説明する動作原理は、本願発明者らの理解に基づくものであり、説明の目的にのみ用いられるべきである。図２は、Ｎ型フェリ磁性体における磁化の温度特性図の一例であり、ここでは記憶層２０の温度特性図であるとする。図２において、Ｎ型フェリ磁性体の磁化曲線２０１が示され、そこに磁化２０３の向きを示す矢印を記載した磁性体２０２が模式的に記載されている。記憶層２０の磁性体２０２は、その温度を上昇させると、正味の磁化を磁化曲線２０１に従って減少させ、補償温度Ｔｃｏｍｐにおいて０となる。引き続き温度を上昇させると、正味の磁化の向きが元の向きからみて逆向きとなる。本発明においては、記憶層２０の磁化の向きが補償温度以上で逆向きになるこの現象を利用して書き込み動作を行う。さらに図３を用いて、この現象を利用する磁気メモリー素子１００の書き込み動作について説明する。
　動作開始時において、記憶層２０の磁化とピン層２２の磁化が同方向であるとする（図３（ａ））。このとき、記憶層２０を加熱して補償温度Ｔｃｏｍｐ以上の温度にすると、上述の現象により、記憶層２０の磁化の向きは逆方向を向く（図３（ｂ））。この磁化配置を保ったまま、記憶層２０からピン層２２にトンネル電流を流すと、ピン層２２から記憶層２０にスピン偏極した電子が流れる。この際、記憶層２０の磁化はそれらの電子から、磁化方向をピン層２２と同じ方向に向けるようにトルクを受けて反転する（図３（ｃ））。磁化反転後、記憶層２０を十分に、例えば記憶装置の動作時の通常の温度まで冷却すると、温度上昇の時と同様に補償温度Ｔｃｏｍｐを挟んで正味の磁化は逆向きになるので、記憶層２０の磁化はピン層２２の磁化とは逆になる。すなわち、磁化配置は反平行となる（図３（ｄ））。磁化配置が反平行である磁気メモリー素子１００は、ピン層２２と記憶層２０の間の抵抗が高い抵抗値を示す状態（高抵抗状態）となる。
　次に、本発明の実施形態において反平行にするための温度上昇を実現するための記憶層２０の加熱方法について説明する。本発明の実施形態においては、記憶層２０の加熱には書き込み電流によるジュール熱を利用する。本実施形態の磁気メモリー素子１００は、書き込みの際に、記憶層２０からピン層２２へ電流（書き込み電流）を流すが、この書き込み電流によって磁気メモリー素子１００が加熱される。この加熱による温度上昇は、非特許文献３によればおよそ＋７０Ｋ～＋１５０Ｋ程度と計算されており、磁気メモリー素子１００のＭＴＪ部１３の温度上昇前の温度を３０℃とした場合、ＭＴＪ部１３の到達温度は、概ね１００℃～１８０℃となる。ここで、この温度上昇による到達温度は、書き込み電流のパルス幅を例えば１０ｎｓｅｃ～１ｍｓｅｃの範囲で変化させることによって、上記温度範囲内の任意の温度になるように制御することができる。従って、例えば、記憶層２０の補償温度を１５０℃付近にするなどの調整によって、制御できる到達温度の範囲（１００℃～１８０℃）に記憶層２０の補償温度が存在するようにすれば、書き込み電流のパルス幅の制御によって正味の磁化方向を逆転させることができるようになる。
　上述の平行の磁化配置を得るための電流の向きと、反平行の磁化配置を得るための電流の向きは、いずれも図３に示した電流の向きであり、両者の違いは記録層２０の温度の違いのみである。以上のようにして、第１の実施形態における磁気メモリー素子１００は、単一極性の電流を用いる場合であっても、パルス幅を変化させることによって、記憶層２０の磁化方向をピン層に対し平行とするようにも、また、反平行とするようにも書き込むことができる。
　［ピン層の組成］
　ピン層のＴｂＦｅＣｏとしてはＴｂの組成比が１３～２２ａｔ．％であることが好ましい。ＴｂＦｅＣｏはＴｂ組成が概ね１３～３２ａｔ．％の範囲で垂直磁化膜になる。ただし、Ｔｂの組成比を室温における補償組成比を超える組成比にしてしまう場合、例えば、Ｔｂの組成比を２３～３２ａｔ．％とする場合には、書き込み電流による温度上昇によってピン層の温度が補償温度に近づいて、ピン層の磁化が減少してしまう。ＳＴＴ動作においてピン層の磁化は記憶層に対し十分に大きくなくてはならず、この磁化の減少はＳＴＴ動作を不安定にさせるおそれがある。よって、ピン層のＴｂの組成比としては、補償温度が記憶装置が動作する温度よりも低くなるような組成比とすることが望ましい。そのようなＴｂの組成比は１３～２２ａｔ．％である。特に、垂直磁化膜となる限界の組成比である１３ａｔ％とすると正味の磁化は最大となり理想的ではあるものの、実際のスパッタ法では製膜領域全域に渡って均一組成の薄膜を作製することは困難であるため、１～２ａｔ．％程度の余裕をみる必要があり、つまりＴｂの組成比を１５ａｔ．％とすることが最も好ましいと言える。
　またピン層のＴｂＦｅＣｏにおいて、ＦｅとＣｏの組成比は７：３とすることが好ましい。これは、ＴｂＦｅのＦｅの一部をＣｏで置換することで、遷移金属（Ｆｅ，Ｃｏ）部の磁化が増大し、Ｆｅ：Ｃｏ＝７：３の点で最大となるからである。ＳＴＴにおいて、書き込み中に乱されないためにも、ピン層の磁化はフリー層の磁化に比べ十分に大きいことが好ましい。よって、ピン層の磁化を大きくするＦｅ：Ｃｏ＝７：３の相対的な組成比が好ましい。
　［記憶層の組成］ 
　本実施形態における上記動作を実現するためには、記憶層２０の補償温度を、記録層２０の到達温度の範囲、すなわち、１００～１８０℃の範囲に設定することが好ましい。この範囲に補償温度を持つＧｄＣｏ合金の組成は、Ｇｄの組成比を２３～２８ａｔ．％とすることが好ましく、本実施形態においてはこの範囲のＧｄＣｏを用いる。このうち、特に、Ｇｄの組成比を２６ａｔ．％、Ｃｏの組成比を７４ａｔ．％とすると、補償温度は到達温度の範囲の概ね中心（１５０℃）となり、温度制御が容易になるために最も好ましい。
　［スピン偏極膜、中間層］
　また、本実施形態の磁気メモリー素子１００の第１のスピン偏極膜（第３の磁性層）、第２のスピン偏極膜（第４の磁性層）について説明する。スピン偏極膜とは例えばＦｅ、ＦｅＣｏ、ＦｅＣｏＢのように△１バンドに関してスピンが完全に偏極している磁性膜を意味している。この偏極層を、ＭｇＯのような、積層方向に対して４回対称性を有する絶縁層（中間層）と組み合わせてスピントンネル接合を実現することにより、実効的なスピン偏極率を高めることができる。このような構造においては、条件を最適化することにより、１０００％程度の磁気抵抗比が得られることが、理論的にも実験的にも明らかにされている。
　［作製方法］
　以下、第１の実施形態によって作製される磁気メモリー素子について、その作製方法を説明する。再び図１を参照する。まず、ＣＭＯＳプロセスによってＳｉ基板（シリコンウェハー）１５上にＰ型領域２４、Ｎ型領域２５を形成する。その後、マグネトロンスパッタ法によりＡｌ（５ｎｍ）を製膜し、フォトリソグラフィ工程によってＰ型領域２４上に下部電極１４を、Ｎ型領域２５上にコンタクト１７を形成する。またこのフォトリソグラフィの時に使ったレジスト膜を残した状態で、プラズマＣＶＤ（化学気相成長）プロセスによって層間絶縁膜（ＳｉＮ）を膜厚が５ｎｍ程度となるように形成し、このレジスト膜をアセトンかＮＭＰ（Ｎ一メチルー２一ピロリドン）を溶媒として洗い流す。そうすると下部電極１４とコンタクト１７上についたＳｉＮ膜はレジスト膜と共にリフトオフされる（洗い流される）ので、下部電極１４とコンタクト１７の表面が露出する状態となる。さらにマグネトロンスパッタ法によってＣｕ（１０ｎｍ）を製膜し、フォトリソグラフィによって、コンタクト１７上にワード線１８を形成する。
　次に、マグネトロンスパッタ法によって、ＴｂＦｅＣｏ（５ｎｍ）、ＦｅＣｏ（１ｎｍ）、ＭｇＯ（１ｎｍ）、ＦｅＣｏ（１ｎｍ）、ＧｄＣｏ（２ｎｍ）、Ｔａ（５ｎｍ）、Ｒｕ（５ｎｍ）、Ｔａ（３ｎｍ）の順に積層し、フォトリソグラフィ工程によって、上記積層膜を直径５０～１００ｎｍの円形素子に微細加工する。この円形素子が下から、ピン層２２、第１スピン偏極層２７、絶縁層２１、第２スピン偏極層２６、記憶層２０と上部電極１２となる。この時、レジスト膜を残したまま、プラズマＣＶＤプロセスにより層間絶縁膜（ＳｉＮ）を膜厚が６０ｎｍ程度となるように製膜し、先ほどフォトリソグラフィ工程に用いたレジスト膜をアセトンかＮＭＰを溶媒として洗い流す。こうすると、レジスト膜とともに上部電極１２上に付着した層間絶縁膜（ＳｉＮ）がリフトオフされ、上部電極１２の表面が露出する。次に、マグネトロンスパッタによりＴａ（１０ｎｍ）、Ｃｕ（５００ｎｍ）、Ｔａ（１０ｎｍ）の順に積層し、フォトリソグラフィによってＴａ／Ｃｕ／Ｔａ積層部をビット線の形状に加工する。以上のようにして、本実施形態の磁気メモリー素子を作製することができる。
　本実施形態において、ピン層はＴｂＦｅＣｏであり、その組成としてテルビウム（Ｔｂ）の組成比を１５（±１）ａｔ．％とし、鉄（Ｆｅ）とコバルト（Ｃｏ）の元素組成比率を７：３とすることが好ましいことを述べた。その方法としては、Ｔｂ１５Ｆｅ６０Ｃｏ２５の合金ターゲットを用いてマグネトロンスパッタで薄膜を作製し、もし薄膜の組成が上記の組成と一致しないならば、Ｔｂ小片とＣｏ小片をターゲット上にのせて組成を微調整することで上記組成のピン層用薄膜を作製可能である。但し、元々ＴｂはＦｅに比べてスパッタ率が低いので、Ｔｂの組成比を２～３ａｔ．％程度大きくした合金ターゲットを用いると、より簡単に上記組成のピン層用薄膜を作製可能である。また、記憶層のＧｄＣｏについてもピン層と同様にＧｄ２６Ｃｏ７４合金ターゲット、あるいはＧｄを２～３ａｔ．％程度多く含む合金ターゲットを用いてマグネトロンスパッタを行えばよい。
　［第１の実施形態の技術的効果］
　次に第１の実施形態の磁気メモリー素子またはそれを用いる記憶装置が奏する技術的効果について説明する。前述したとおり、記憶層２０として用いたＧｄ２６Ｃｏ７４は補償温度を１５０℃付近に持ち、これはＳＴＴ書き込み電流のパルス幅によって温度制御できる温度範囲の中心付近となる。つまりＳＴＴ書き込み電流の極性は変えず、パルス幅を変化させるだけで記憶層２０の到達温度を補償温度よりも低くしたり高くしたりするように制御することができ、従って記憶層２０の磁化方向をピン層２２と同方向（平行）または逆方向（反平行）のどちらにも制御できる。このため、上記の動作によって、１ダイオードと１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを実現することが可能となる。
　さらに、ピン層として用いたＴｂ１５Ｆｅ５９Ｃｏ２６は垂直磁化膜で、かつ補償温度が記憶装置が動作する温度の下限未満であるため、書き込み電流により素子温度が上昇しても磁化の減少は－２０％程度と緩やかである。このため、書き込み動作の際にピン層の磁化が減少しすぎて信頼性を損ねることがない。一方で、記憶層に用いたＧｄ２６Ｃｏ７４は、書き込み電流による昇温によって、平行にする場合にも反平行にする場合にも補償温度に近い温度で動作することになる。特に、温度制御の精度を高めると、磁化の大きさが０に近い温度で平行となるように書き込んだり反平行になるように書き込むことができる。このため、記憶層の磁化が小さいことは書き込み電流の低減につながり、高密度化や消費電力低減の点から好ましい。
　＜第２の実施形態＞
　本発明における第２の実施形態について説明する。第２の実施形態は第１の実施形態においてピン層にＴｂＣｏを用いた実施形態である。ＴｂＣｏはＴｂＦｅＣｏよりも耐酸化性に優れ、本実施形態における磁気メモリー素子を記憶装置に用いれば、記憶装置の寿命を向上させることができる。また、ＴｂＣｏの磁化はＴｂＦｅＣｏより小さくなることから、形状異方性エネルギーが減少し、垂直方向の磁気異方性エネルギーＫｕの増大が見込める。垂直磁気方性エネルギーＫｕの増大は熱安定性の向上に繋がる。ピン層の熱安定性が低い場合には、磁気メモリー素子が過熱した際に磁化方向が乱れてしまい、磁気メモリー素子は正常に動作しなくなる。よって、ピン層にＴｂＣｏを用いて熱安定性を向上させることによって記憶装置の信頼性を向上させることができる。
　本実施形態による磁気メモリー素子の作製方法は、ピン層をＴｂＦｅＣｏ合金薄膜の代りにＴｂＣｏ合金薄膜とする点を除き、第１の実施形態の作製方法とほぼ同様であるので省略する。また、ピン層に用いるＴｂＣｏ合金薄膜のＴｂの組成比としては１３～２２ａｔ％の範囲とすることが好ましく、特にＴｂの組成比を１５±１ａｔ．％とすることが最も好ましい。以上の構造によって、第１の実施形態と同様の動作を実現でき、１ダイオード－１ＭＴＪ構成の４Ｆ２サイズのメモリーセルが構成可能となり、その磁気メモリー素子を用いて信頼性を向上させた記憶装置が実現することができる。
　＜第３の実施形態＞
　本発明における第３の実施形態について説明する。第３の実施形態は、第１の実施形態あるいは第２の実施形態において記憶層にＴｂＣｏを用いる場合の実施形態である。ＴｂＣｏはＧｄＣｏに比べて磁気異方性エネルギーが一桁大きいため、記憶層にＴｂＣｏに用いることにより記憶データの保持特性を向上させることができる。なお、従来においては記憶層の磁気異方性エネルギーを増大させると、書き込み電流が増大してしまう問題があったが、本実施形態においては書き込み時の記憶層の温度が補償温度に近づき、磁化が非常に小さくなって書き込み電流の増加が抑えられるため、前記問題は軽減される。
　なお、本実施形態における記憶層のＴｂＣｏとしては、Ｔｂの組成比は２２～２６ａｔ．％の範囲が好ましい。これは第１の実施形態の場合と同様に、記憶層の補償温度が１００～１８０℃の範囲に存在するためである。特に、Ｔｂの組成比を２４ａｔ．％とすることにより、記憶層の補償温度が記憶層の温度制御範囲の概ね中心（１５０℃）となり、制御される温度の許容範囲が拡大するために最も好ましい。
　なお、上記実施形態において、ピン層（第１の磁性層）にＴｂＦｅＣｏやＴｂＣｏを用いたが、ピン層としてＦｅＰｔやＣｏＣｒＰｔ、ＣｏＣｒＰｔ－ＳｉＯ２などの垂直磁化膜を用いても第１～３の実施形態と同様の構造の磁気メモリー素子を作製することが可能である。特に、これらの垂直磁化膜は、高い磁気異方性エネルギーを示すため、より信頼性の高い磁気メモリー素子を作製することができる。
　＜第４の実施形態＞
　本発明における第４の実施形態について説明する。第４の実施形態は、第１の実施形態とは異なり、書き込み動作時に、記憶層の代りにピン層の温度を、その補償温度の上または下となるように制御することにより、記憶層の磁化の方向を、温度上昇が無いときのピン層の磁化の方向と同方向（平行）または逆方向（反平行）となるように書き込む動作を行う。
　［動作原理］
　まず、第４の実施形態における書き込み動作の原理について説明する。記憶層２０とピン層２２の磁化方向を同じ方向に向ける書き込み動作については、第１の実施形態と全く同等であるので説明は省略する。
　次に、記憶層２０の磁化方向をピン層２２と逆方向に向ける書き込み動作について図４を用いて説明する。ここに記載する動作原理も、本願発明者らの理解に基づくものであって、説明の目的にのみに用いられるべきものである。本実施形態において、以下、記憶層２０の補償温度Ｔｃｏｍｐは２００℃以上とし、ピン層２２の補償温度Ｔｃｏｍｐは１５０℃付近にあるものとする。まず、動作開始時において、記憶層２０の磁化とピン層２２の磁化は同方向（平行）であるとする（図４（ａ））。書き込み電流を記憶層２０からピン層２２の方向に流すことにより、ジュール熱によって磁気メモリー素子１０のＭＴＪ部１３の温度が上昇し、１７０℃程度の温度に到達したとする。このとき、ピン層２２の到達温度は、その補償温度Ｔｃｏｍｐを超えるので、ピン層２２の磁化の向きは逆方向を向く（図４（ｂ））。一方、記憶層２０の温度は、その補償温度Ｔｃｏｍｐには到達していないので、記憶層２０の磁化の向きはそのままである。このとき、スピン偏極した電子はピン層２２から記憶層２０に向かって流れるので、それらの偏極電子から記憶層２０の磁化がピン層２２の磁化と同じ方向に向くようにトルクを受け、磁化反転する（図４（ｃ））。磁化反転後、電流を遮断すればピン層２２は自然に冷却され、素子温度がピン層２２の補償温度Ｔｃｏｍｐを下回った時点で正味の磁化は逆転する。こうして、ピン層２２の磁化方向は記憶層２０の磁化とは逆方向を向く（図４（ｄ））。以上のようにして、記憶層２０の磁化をピン層２２の磁化と逆方向に向ける書き込み動作が実現される。
　［ピン層の組成］
　以上の書き込み動作を実現するために、ピン層２２の補償温度Ｔｃｏｍｐを１００℃～１８０℃の温度範囲とすることが望ましいが、そのような材料としては、Ｔｂの組成比を２５ａｔ．％～２９ａｔ．％としたＴｂＦｅＣｏを用いればよい。これは、Ｔｂの組成比によってＴｂＦｅＣｏ合金の補償温度Ｔｃｏｍｐが図５に示したように変化し、上記のＴｂの組成比の範囲において、補償温度が１００℃～１８０℃の温度範囲に含まれるためである。特に、ピン層２２のＴｂＦｅＣｏ合金におけるＴｂの組成比を２８ａｔ．％とすると、補償温度が１５０℃付近となり、書き込み電流での温度制御が容易になるために好ましい。また、第１の実施形態のときと同様の理由により、本実施形態においてもＦｅとＣｏの各組成のモル比を７：３とすることがさらに好ましい。すなわち、本実施形態においてピン層２２として最も適する材料はＴｂ２８Ｆｅ５０Ｃｏ２２であると言える。
　［記憶層の組成］
　一方、記憶層２０については、記憶層２０の補償温度が到達温度の範囲（２５～２００℃程度）にあると、上記書き込み動作を実現できなくなる。よって、記憶層２０の補償温度は２００℃以上か、または２５度以下である任意の磁化膜が適しており、第１～第３の実施形態に記載の記憶層２０に限定されるものではない。垂直磁化膜としてこの条件を満たす例としては、Ｇｄの組成比を２３ａｔ．％～４０ａｔ．％、または１０ａｔ．％～１７ａｔ．％としたＧｄＦｅＣｏが好ましい。特に、Ｇｄの組成比を１７ａｔ．％または、２３ａｔ．％とすることが、記憶層２０の磁化を小さくすることができるために好ましい。
　［第４の実施形態の技術的効果］
　次に第４の実施形態の磁気メモリー素子またはそれを用いる記憶装置の奏する技術的効果について説明する。この実施形態によっても、書き込み電流は、単一極性としパルス幅を変化させるだけで、記憶層の磁化方向をピン層と同方向または逆方向のどちらにも制御することができる。このため、第１～３の実施形態と同様に、第４の実施形態においても、１ダイオード－１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを作製することができる。
　＜第５の実施形態＞
　本発明における第５の実施形態について説明する。第５の実施形態は第４の実施形態においてピン層にＴｂＣｏを用いるものである。この場合、第４の実施形態と同等の動作を実現させるため、ピン層のＴｂＣｏの補償温度を１００～１８０℃とするには、ピン層のＴｂの組成比を２２～２６ａｔ．％の範囲とすればよい。これは、ＴｂＣｏ合金の補償温度ＴｃｏｍｐがＴｂの組成比によって図６に示す様に変化するためである。単一極性電流パルスによるスイッチング動作が可能となるので、１ダイオード－１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを作製することが可能となる。特に、ピン層のＴｂの組成比を２４ａｔ．％とすると、ピン層２２の補償温度が約１５０℃となり、温度制御がより容易になるために好ましい。
　＜第６の実施形態＞
　本発明における第６の実施形態について説明する。本実施形態は第４の実施形態において、記憶層２０にＧｄＣｏを用いるものである。ＧｄＣｏはＧｄＦｅＣｏと比較して酸化に強いとされており、磁気メモリー素子の性能劣化を改善することが可能である。本実施形態における動作原理は第４の実施形態の時とほぼ同様であるので省略する。本実施形態において、記憶層２０の補償温度を２００℃以上とするにはＧｄの組成比を２７ａｔ．％以上とすればよい、但し、Ｇｄの組成比が４０ａｔ．％以上になると、キュリー温度が２００℃以下になり、前述の書き込み動作を実現することが難しくなる。よってＧｄの組成比は２７～３９ａｔ．％の範囲とすることが必要である。以上によって、記憶層２０にＧｄＣｏを用いる場合でも、第４の実施形態と同様に１ダイオード－１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを作製することができる。特にＧｄを２７ａｔ．％または３９ａ七．％とすれば、書き込み時における素子加熱によって、補償温度またはキュリー温度に近づくため、磁化は０近くまで小さくなり、必要な書き込み電流を減少させることができるので、より好適である。
　＜第７の実施形態＞
　本発明における第７の実施形態について説明する。第７の実施形態は第４の実施形態において、記憶層にＴｂＣｏを用いることができる。この場合にはＴｂの組成比を２７～３２ａｔ．％の範囲とすれば垂直磁化膜かつ補償温度２００℃となるので、上記（第４の実施形態）と同等の動作を実現でき、１ダイオード－１ＭＴＪ構成の４Ｆ２サイズのメモリーセルを作製することができる。特に、Ｔｂを２７ａｔ．％とすれば、補償温度は２００℃程度となり、書き込み電流による素子加熱で、記憶層の磁化はＯに近づくために、書き込み電流が小さくなり好適である。また、ＴｂＣｏはＧｄＦｅＣｏよりも磁気異方性エネルギーが高いため、本実施形態の磁気メモリー素子を用いることにより、記憶データの保持特性を向上させることが可能である。
　尚、第４～第７の実施形態において、フリー層材料としてＧｄＣｏ，ＧｄＦｅＣｏ，ＴｂＣｏなどを用いたが、ＦｅＰｔやＣｏＣｒＰｔ、ＣｏＣｒＰｔ－Ｓｉ０２などの垂直磁化膜を用いても、上記実施形態と同等の動作により１ダイオード－１ＭＴＪ構成の４Ｆ２サイズφメモリーセルを作製することができる。
　＜第８の実施形態＞
　次に、本発明のさらに他の実施形態の磁気メモリー素子とダイオードを使用した不揮発記憶装置の実施形態について図７および図８を用いて説明する。
　図７は本発明に係る不揮発記憶装置の実施形態であるクロスポイント型メモリーセルアレイを構成する磁気メモリー素子と整流素子によるメモリーセルの電気的構成を模式的に示している。すなわち、既に説明したように本発明の実施形態の磁気メモリー素子および記憶装置では、単一極性の電気パルスでのスイッチングが可能となる。そこで、素子の選択スイッチとして整流素子（ここではダイオードを例示した）を直列に接続し、上部電極および下部電極を行と列のマトリックスア状に形成することによりクロスポイント型メモリーを有する記憶装置が形成される。例えば、あらかじめＳｉ基板上にダイオードを形成しその上部に本発明の実施形態の磁気メモリー素子を形成することが可能である。正極性の電気パルスをフリー層側から印加することで効率的にスイッチングを行うことが可能である。
　また、本発明の磁気メモリー素子作製に必要なプロセス温度の最高値は、アニール処理のために必要な高々３５０℃程度であり、下部に形成する電気パルス供給用のトランジスタやセル選択スイッチ用に形成するダイオードの性能を損なうことはない。また、配線もアニール処理の上記温度には耐えることができるため、本発明による磁気メモリ素子を３次元的に積み重ねた構造とすることで、メモリー容量を増加させることも可能である。
　そして、図８は、図７の磁気メモリー素子と整流素子とを用いたメモリーセルをワード線とビット線とによって駆動する不揮発性記憶装置１００のメモリーアレイの構造を示すブロックダイアグラムである。メモリーの内容が書き込まれる際には、ワードラインデコーダ１１０によって、ワードラインＷＬｉ（ｉ＝１～ｎ）のうちのアクセスされるワードに対応するラインが選択される。選択されたワードラインに接続されたメモリーセルの行に対しては、書き込むべきデータに対応する信号がビットラインデコーダ１２０からビットラインＢＬｊ（ｊ＝１～ｍ）を通じて対応するメモリーセルに対して印加される。例えば、アクセスされないワードのワードラインは高い電圧に維持されてアクセスされてダイオード９の作用によって電流が磁気メモリー素子８に流れないようにされ、アクセスされるワードのワードラインのみがＧＮＤに接続される。そして、ビットラインの電圧との差を取ると、アクセスされるワードラインに接続されたメモリーセルのそれぞれに対して、必要なデータに応じてセット動作またはリセット動作が実現するような信号がビットラインデコーダ１２０から印加される。セット動作とリセット動作の信号の違いは、磁気メモリー素子のＭＴＪ部の到達温度を制御するような任意の違いとすることができるが、好ましくは、上述のように、パルス幅が互いに異なる単一極性のパルスとすることができる。
　メモリーの内容が読み出される際には、ビットラインデコーダ１２０に含まれ、各ビットラインに対応して設けられる電流検出部（図示しない）が、書き込み時と同様に動作するワードラインデコーダによって選択されるワードラインに対して各ビットラインが流す電流を検出し、アクセスされるワードのあるワードラインにおいて各ビットラインに対応する磁気メモリー素子８の抵抗に応じた電圧値を検出して、磁気メモリー素子８の状態を読み出す。
　以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合せが可能である。例えば、各実施形態は中間層が絶縁体である場合について説明したが、中間層が非磁性体である場合であっても上記各実施形態に示したような磁気メモリ素子の温度制御が行えるため、本発明は、中間層を非磁性体として実施することもできる。
　１００　磁気メモリー素子
　１０　記憶装置
　１１　ビット線
　１２　上部電極
　１３　ＭＴＪ部
　１４　下部電極
　１５　基板
　１７　コンタクト部
　１８　ワード線
　２０　記録層（第２の磁性層）
　２１　絶縁層
　２２　固定層（第１の磁性層）
　２３　層間絶縁膜
　２４　Ｐ型領域
　２５　Ｎ型領域 
　１０２、１０２Ａ　磁化の向きを示す矢印
　８　磁気メモリー素子
　９　整流素子
　１００　不揮発性記憶装置
　１１０　ワードラインデコーダ
　１２０　ビットラインデコーダ 

Claims (16)

  1. 　第１～第４の磁性層と中間層とを有しており、各層が、第１の磁性層、第３の磁性層、中間層、第４の磁性層、第２の磁性層の順に互いに直接または少なくとも一の他の層を介して積層されている磁気メモリー素子であって、
    　前記中間層は絶縁体または非磁性体からなり、
    　前記第２の磁性層は、ガドリニウム、鉄、およびコバルトの３元合金、ガドリニウムおよびコバルトの２元合金、ならびに、テルビウムおよびコバルトの２元合金からなる合金の群から選択される一の合金の薄膜である、
    ことを特徴とする磁気メモリー素子。
  2. 　前記第２の磁性層は、２０℃以上の磁気補償温度を有するＮ型フェリ磁性体を含むことを特徴とする請求項１に記載の磁気メモリー素子。
  3. 　前記第１の磁性層がテルビウム、鉄、およびコバルトの３元合金薄膜であり、前記第１の磁性層の該３元合金におけるテルビウムの組成比が１３～２２ａｔ．％であることを特徴とする請求項１に記載の磁気メモリー素子。
  4. 　前記第１の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第１の磁性層の該２元合金におけるテルビウムの組成比が１３～２２ａｔ．％であることを特徴とする請求項１に記載の磁気メモリー素子。
  5. 　前記第２の磁性層がガドリニウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるガドリニウムの組成比が２３～２８ａｔ．％であることを特徴とする請求項１に記載の磁気メモリー素子。
  6. 　前記第２の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるテルビウムの組成比が２２～２６ａｔ．％であることを特徴とする請求項１に記載の磁気メモリー素子。
  7. 　第１～第４の磁性層と中間層とを有しており、各層が、第１の磁性層、第３の磁性層、中間層、第４の磁性層、第２の磁性層の順に互いに直接または少なくとも一の他の層を介して積層されている磁気メモリー素子であって、
    　前記中間層は絶縁体または非磁性体からなり、
    　前記第１の磁性層は、テルビウム、鉄、およびコバルトの３元合金、ならびに、テルビウムおよびコバルトの２元合金からなる合金の群から選択される一の合金の薄膜である、
    ことを特徴とする磁気メモリー素子。
  8. 　前記第１の磁性層は、２０℃以上の磁気補償温度を有するＮ型フェリ磁性体を含むことを特徴とする請求項７に記載の磁気メモリー素子。
  9. 　前記第１の磁性層がテルビウム、鉄、コバルトの３元合金であり、前記第１の磁性層の該３元合金におけるテルビウムの組成比が２５ａｔ．％～２９ａｔ．％であることを特徴とする請求項７に記載の磁気メモリー素子。
  10. 　前記第２の磁性層がガドリニウムおよびコバルトからなる合金の薄膜であることを特徴とする請求項７に記載の磁気メモリー素子。
  11. 　前記第２の磁性層が、ガドリニウムおよびコバルトに加え鉄をさらに含む３元合金薄膜であり、前記第２の磁性層の該３元合金におけるガドリニウムの組成比が１０ａｔ．％～１７ａｔ．％または２３ａｔ．％～４０ａｔ．％であることを特徴とする請求項１０に記載の磁気メモリー素子。
  12. 　前記第１の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第１の磁性層の該２元合金におけるテルビウムの組成比が２２～２６ａｔ．％であることを特徴とする請求項７に記載の磁気メモリー素子。
  13. 　前記第２の磁性層がガドリニウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるガドリニウムの組成比が２７～３９ａｔ．％であることを特徴とする請求項７に記載の磁気メモリー素子。
  14. 　前記第２の磁性層がテルビウムおよびコバルトの２元合金薄膜であり、前記第２の磁性層の該２元合金におけるテルビウムの組成比が２７～３２ａｔ．％であることを特徴とする請求項７に記載の磁気メモリー素子。
  15. 　前記第１の磁性層における鉄とコバルトとの各組成のモル比が７：３であることを特徴とする請求項３または９に記載の磁気メモリー素子。
  16. 　請求項１～１５のいずれかに記載の磁気メモリー素子と、該磁気メモリー素子に直列に接続された整流素子とを有するメモリーセルと、
    　前記メモリーセルに電気的に接続され、単一極性の電気パルスを流すことで書き込みおよび消去を行う情報書換手段と、
    　前記メモリーセルに電気的に接続され、前記磁気メモリー素子を流れる電流量から記憶された情報を読出す読み出し手段と、
    を備えてなることを特徴とする不揮発記憶装置。
PCT/JP2009/067237 2008-12-22 2009-10-02 磁気抵抗素子およびそれを用いる記憶装置 WO2010073790A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020117013958A KR101458263B1 (ko) 2008-12-22 2009-10-02 자기 저항 소자 및 그것을 이용하는 기억 장치
JP2010543953A JP5440509B2 (ja) 2008-12-22 2009-10-02 不揮発記憶装置
EP09834596.0A EP2375464B1 (en) 2008-12-22 2009-10-02 Magnetoresistive element and memory device using same
US13/165,782 US8456896B2 (en) 2008-12-22 2011-06-21 Magnetoresistance element and storage device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-325640 2008-12-22
JP2008325640 2008-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/165,782 Continuation US8456896B2 (en) 2008-12-22 2011-06-21 Magnetoresistance element and storage device using the same

Publications (1)

Publication Number Publication Date
WO2010073790A1 true WO2010073790A1 (ja) 2010-07-01

Family

ID=42287417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067237 WO2010073790A1 (ja) 2008-12-22 2009-10-02 磁気抵抗素子およびそれを用いる記憶装置

Country Status (5)

Country Link
US (1) US8456896B2 (ja)
EP (1) EP2375464B1 (ja)
JP (2) JP5440509B2 (ja)
KR (1) KR101458263B1 (ja)
WO (1) WO2010073790A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064903A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2013080920A (ja) * 2011-09-30 2013-05-02 Crocus Technology Sa 強磁性層を有する自己参照磁気ランダムアクセスメモリ（ｍｒａｍ）セル
WO2017208653A1 (ja) * 2016-05-31 2017-12-07 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
JP2018133474A (ja) * 2017-02-16 2018-08-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気抵抗メモリ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149614B2 (en) * 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2015213125A (ja) * 2014-05-02 2015-11-26 日本放送協会 スピン注入磁化反転素子
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302031A (ja) 1993-02-22 1994-10-28 Sharp Corp 光磁気記録媒体および光磁気記録装置
JP2001257395A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2005503669A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ
JP2006269866A (ja) * 2005-03-25 2006-10-05 Sharp Corp 磁気抵抗効果素子、磁気センサー、再生ヘッド、複合ヘッド、磁気情報再生装置、磁気情報記録再生装置、および、磁気情報の再生方法
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274386A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 磁電変換素子
JPH10312594A (ja) * 1997-05-12 1998-11-24 Tdk Corp 光磁気記録媒体
JP4666775B2 (ja) * 2001-01-11 2011-04-06 キヤノン株式会社 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録方法
JP4666774B2 (ja) * 2001-01-11 2011-04-06 キヤノン株式会社 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録再生方法
JP3854836B2 (ja) * 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
JP2005183826A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
JP4250644B2 (ja) * 2006-08-21 2009-04-08 株式会社東芝 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
JP2008192916A (ja) 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302031A (ja) 1993-02-22 1994-10-28 Sharp Corp 光磁気記録媒体および光磁気記録装置
JP2001257395A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2005503669A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ
JP2006269866A (ja) * 2005-03-25 2006-10-05 Sharp Corp 磁気抵抗効果素子、磁気センサー、再生ヘッド、複合ヘッド、磁気情報再生装置、磁気情報記録再生装置、および、磁気情報の再生方法
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
D.D. DJAYAPRAWIRE ET AL.: "230% room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", APPLIED PHYSICS LETTERS, vol. 86, 2005, pages 092502
D.H. LEE ET AL.: "Increase of temperature due to Joule heating during current-induced magnetization switching of an MgO-based magnetic. tunnel junction", APPLIED PHYSICS LETTERS, vol. 92, 2008, pages 233502
J. HAYAKAWA ET AL.: "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctions with .CoFeB/Ru/CoFeB synthetic ferrimagnetic free layer", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 45, 2006, pages 1057 - 1060
See also references of EP2375464A4
SENJI SHIMANUKI ET AL.: "2 Jigen Doji Magnetron Sputter-ho ni yori Sakusei shita TbCo-maku no Jiki Oyobi Jiki Kogaku Tokusei", JOURNAL OF MAGNETICS SOCIETY OF JAPAN, vol. 10, no. 2, 31 March 1986 (1986-03-31), pages 179 - 182 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064903A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8502331B2 (en) 2010-09-17 2013-08-06 Kabushiki Kaisha Toshiba Magnetoresistive effect element, magnetic memory
JP2013080920A (ja) * 2011-09-30 2013-05-02 Crocus Technology Sa 強磁性層を有する自己参照磁気ランダムアクセスメモリ（ｍｒａｍ）セル
WO2017208653A1 (ja) * 2016-05-31 2017-12-07 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
JPWO2017208653A1 (ja) * 2016-05-31 2019-03-28 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
US10706903B2 (en) 2016-05-31 2020-07-07 Sony Corporation Nonvolatile memory cell, memory cell unit, and information writing method, and electronic apparatus
JP2018133474A (ja) * 2017-02-16 2018-08-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気抵抗メモリ

Also Published As

Publication number Publication date
EP2375464A4 (en) 2013-07-03
EP2375464A1 (en) 2011-10-12
KR20110112295A (ko) 2011-10-12
JP5709329B2 (ja) 2015-04-30
EP2375464B1 (en) 2014-09-10
JP5440509B2 (ja) 2014-03-12
US20110310660A1 (en) 2011-12-22
US8456896B2 (en) 2013-06-04
JPWO2010073790A1 (ja) 2012-06-14
KR101458263B1 (ko) 2014-11-04
JP2013219375A (ja) 2013-10-24

Similar Documents

Publication Publication Date Title
US10756261B2 (en) Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5709329B2 (ja) 不揮発記憶装置
EP2242097B1 (en) Magnetic memory element, method for driving same, and nonvolatile storage
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
US8565013B2 (en) Storage element and storage device
JP2006073930A (ja) 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP5316967B2 (ja) 磁気メモリー素子及び不揮発性記憶装置
US8709617B2 (en) Magnetic memory element, driving method for same, and nonvolatile storage device
JP5591888B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
Kim et al. Switching and reliability issues of magnetic tunnel junctions for high-density memory device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09834596

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010543953

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20117013958

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009834596

Country of ref document: EP