JP6134611B2 - 磁気抵抗素子の製造方法 - Google Patents

磁気抵抗素子の製造方法 Download PDF

Info

Publication number
JP6134611B2
JP6134611B2 JP2013177683A JP2013177683A JP6134611B2 JP 6134611 B2 JP6134611 B2 JP 6134611B2 JP 2013177683 A JP2013177683 A JP 2013177683A JP 2013177683 A JP2013177683 A JP 2013177683A JP 6134611 B2 JP6134611 B2 JP 6134611B2
Authority
JP
Japan
Prior art keywords
etching
layer
film
magnetoresistive element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013177683A
Other languages
English (en)
Other versions
JP2015046528A (ja
Inventor
直志 山本
直志 山本
大野 英男
英男 大野
正二 池田
正二 池田
佐藤 英夫
英夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Ulvac Inc
Original Assignee
Tohoku University NUC
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Ulvac Inc filed Critical Tohoku University NUC
Priority to JP2013177683A priority Critical patent/JP6134611B2/ja
Publication of JP2015046528A publication Critical patent/JP2015046528A/ja
Application granted granted Critical
Publication of JP6134611B2 publication Critical patent/JP6134611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • ing And Chemical Polishing (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗効果を利用した磁気抵抗素子の製造方法に関する。
近年、磁気メモリ(MRAM:Magnetic Random Access Memory)、磁気ヘッド、磁気センサなど、磁気抵抗効果を利用した磁気抵抗素子が種々開発されている。特に、磁気メモリの分野においては、素子に電流を流すことにより、電子の持つスピンで磁化を書き換えるスピン注入型MRAM(STT(Spin-Transfer Torque)−MRAM)が提案されている。
磁気抵抗素子は、典型的には、磁化方向が固定された参照層(ピン層)と、磁化方向が可変な記憶層(フリー層)と、これらの間に配置されたAl23、MgO等の非磁性絶縁材料からなる障壁層(トンネル接合層)とを有する。障壁層を挟み込む参照層及び記憶層各々の界面は、Fe系材料又はCoFe系材料からなる強磁性膜で構成される。そして、この種の磁気抵抗素子は、参照層、障壁層及び記憶層の形成後、これらをエッチング加工することで、個々のメモリセル(MTJ:Magnetic Tunnel Junction)を形成するようにしている。
メモリセルの形成に必要な強磁性膜のエッチング方法として、RIE(Reactive Ion Etching)法を用いることが知られている。例えば特許文献1には、Taマスクを介してアルコールあるいはCO+NH3のカルボニル系ガスで強磁性膜をエッチングする方法が記載されている。
特開2005−42143号公報
特許文献1に記載の方法は、プラズマ中で解離された酸素によって素子の側壁が酸化するという問題がある。
以上のような事情に鑑み、本発明の目的は、素子の酸化を防止しつつ高精度にエッチングすることができる磁気抵抗素子の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る磁気抵抗素子の製造方法は、基板上に、第1の強磁性膜を含む参照層と、第2の強磁性膜を含む記憶層と、前記第1の強磁性膜と前記第2の強磁性膜との間に配置されたMgOからなる障壁層と、を有する積層体を形成することを含む。
前記積層体の上に、W膜からなるマスクが形成される。
塩素系ガスのプラズマを形成することで、前記マスクを介して前記記憶層がエッチングされる。
本発明の一実施形態に係る磁気抵抗素子の概略構成を示す側断面図である。 上記磁気抵抗素子の各層の構成例を示す概略断面図である。 上記磁気抵抗素子の製造装置を概略的に示す平面図である。 上記磁気抵抗素子を製造するエッチング装置の概略構成図である。 上記磁気抵抗素子の製造方法を説明する図であって、積層体の作製工程を示す概略断面図である。 上記磁気抵抗素子の製造方法を説明する図であって、マスクパターンの形成工程を示す概略断面図である。 上記磁気抵抗素子の製造方法を説明する図であって、上部電極及び記憶層のエッチング工程を示す概略断面図である。 上記磁気抵抗素子の製造方法を説明する図であって、障壁層及び参照層のエッチング工程を示す概略断面図である。 上記磁気抵抗素子の構成の変形例を示す側断面図である。
本発明の一実施形態に係る磁気抵抗素子の製造方法は、基板上に、第1の強磁性膜を含む参照層と、第2の強磁性膜を含む記憶層と、前記第1の強磁性膜と前記第2の強磁性膜との間に配置されたMgOからなる障壁層と、を有する積層体を形成することを含む。
前記積層体の上に、W膜からなるマスクが形成される。
塩素系ガスのプラズマを形成することで、前記マスクを介して前記記憶層がエッチングされる。
上記磁気抵抗素子の製造方法においては、塩素系ガスのプラズマを用いた反応性イオンエッチング(RIE)によって、障壁層上の第2の強磁性膜(記憶層)を化学的にエッチングする。エッチングガスに酸素が含まれていないため記憶層の酸化を防止でき、これにより記憶層の高精度な加工が実現可能となる。
塩素系ガスは特に限定されず、Cl2、BCl3、SiCl4の何れか一種又はこれらの混合ガスを用いることができる。
上記積層体は、参照層と記憶層との間に障壁層が挟み込まれた構成であれば積層順序は特に限定されず、参照層が基板側に配置されてもよいし、記憶層が基板側に配置されてもよい。
前記記憶層をエッチングする工程では、さらに、前記基板にバイアス電圧が印加されてもよい。
これにより塩素系ガスの反応生成物の堆積を防止しつつ、記録層を精度よくエッチングすることができる。
上記磁気抵抗素子の製造方法は、さらに、前記基板にバイアス電圧を印加し、アルゴンと塩素系ガスとの混合ガスのプラズマを形成することで、前記マスクを介して前記障壁層と前記参照層とをエッチングしてもよい。
リアクティブ性のガスとして塩素系のガスを用い、スパッタ性のガスとしてアルゴンを用いることで、中間的なエッチングを実現し、これにより障壁層及び参照層を高精度にエッチングすることが可能となる。
前記障壁層をエッチングする工程は、アルゴンイオンによるスパッタイオンエッチングで前記障壁層をエッチングしてもよい。
MgOからなる障壁層は、リアクティブにエッチングすることが困難であるため、スパッタ的なエッチングが有効である。また、Wマスクに対するMgOのエッチング選択比は高くはないが、MgOの膜厚が1nm程度であるため、Wマスクの消耗量を低く抑えることができる。
前記参照層は、少なくとも前記第1の強磁性膜と貴金属膜を含む場合、前記参照層をエッチングする工程は、塩素系ガスによる反応性イオンエッチングで前記第1の強磁性膜をエッチングする工程と、アルゴンイオンによるスパッタイオンエッチングで前記貴金属膜をエッチングする工程とを含んでもよい。
エッチングガスに酸素を含まないため、参照層の側壁を酸化させることなく参照層をエッチングすることができる。
前記磁気抵抗素子の製造方法は、さらに、前記積層体の上に、Taからなる電極層を形成することを含んでもよい。この場合、前記マスクを形成する工程は、前記電極層の上にW膜を形成し、前記W膜の上にレジストマスクを形成し、フッ素系ガスのプラズマを形成することで、前記レジストマスクを介して前記W膜をエッチングする。
Wはフッ素を含むガスでエッチングが可能であり、Taはフッ素を含むガスではエッチング速度が極端に遅くなるため、Taに対する選択比を大きくしてWを加工することができ、これによりWマスクを高精度に形成することが可能になる。なおTaは、塩素系ガスのプラズマを形成することでエッチングすることができる。
フッ素系ガスとしては、例えば、SF6、CHF3等の単ガスあるいはこれらの混合ガスを用いることができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
[磁気抵抗素子の構成]
図1は、本発明の一実施形態に係る磁気抵抗素子の概略構成を示す断面図である。本実施形態に係る磁気抵抗素子10は、基板11上に、下部電極12、参照層(ピン層)13、障壁層(非磁性絶縁層)14、記憶層(フリー層)15、上部電極16が順に積層された構成を有している。
なお理解容易のため、各層の構成は誇張して示されており、各層間の厚みの比率は必ずしも実際の厚みに対応するものではない。
磁気抵抗素子10は、障壁層14をトンネル接合層とするMTJ(Magnetic Tunnel Junction)を構成し、例えば、STT−MRAM、磁気ヘッド、磁気センサ等の各種磁気デバイスとして用いられる。
基板11は、シリコン(Si)基板等の半導体基板で構成されるが、これに限られず、セラミック基板やガラス基板等であってもよい。下部電極12は、非磁性金属の単層、多層、あるいは合金膜である。参照層13は、磁化方向が固定された強磁性材料層で構成されている。障壁層は、参照層13と記憶層15との間を接合するトンネルバリア層であり、酸化マグネシウム(MgO)で構成される。記憶層15は、磁化方向が変化可能な強磁性材料層で構成されている。上部電極16は、タンタル(Ta)等で構成された金属導体層である。
磁気抵抗素子10は、参照層13の磁化方向と記憶層15の磁化方向との相違による抵抗値の変化を利用して、情報の記録あるいは読み出しを可能とする。例えば、各層の磁化方向が相互に同一方向(平行)の場合の抵抗値は最も小さく、各層の磁化方向が相互に逆方向(反平行)の場合の抵抗値は最も大きい。そこで、前者の磁化態様を「0」、後者の磁化態様を「1」と各データを規定することによって、当該素子によるデジタル情報の記録あるいは読み出しが可能となる。情報の記録(書き込み)及び読み出しは、STT−MRAMの場合、下部電極12及び上部電極16を通じての記憶層15に対する電流の供給制御によって行われる。なお、ここでは磁気抵抗素子の詳細な動作原理の説明は省略する。
参照層13及び記憶層15は各種の材料で構成された単層構造あるいは積層構造を有する。各層を構成する材料としては、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、イリジウム(Ir)、白金(Pt)、マンガン(Mn)、ルテニウム(Ru)、タンタル(Ta)等から選択することができる。また、これらの材料にシリコン(Si)、ホウ素(B)、リン(P)などの半金属元素や、テルビウム(Tb)などの希土類元素が含まれてもよい。
図2に、磁気抵抗素子を構成する各層の構成材料の一例を示す。本実施形態において、下部電極12はTa/Pt多層膜で構成される。参照層13および記憶層15はCoFeB膜を含む。
参照層13および記憶層15はCoFeB膜の単層構造に限られず、MgO/CoFeB/MgO構造や、CoFeB/非磁性金属(TaやTaを少なくとも一つ含む合金)/CoFeB/MgO構造、ならびに他の磁性材料からなる単層構造あるいは他の材料層との積層構造であってもよい。例えば、Co/Pt人工格子、L1規則合金(FePt、CoPt、FePd)、L1規則合金(CoPt)、相分離系合金(CoCrPt、CoCrPt−SiO)、ホイスラー合金(CoMnSi)、アモルファス希土類(TbFeCo)などが挙げられる。
障壁層14と接合される参照層13及び記憶層15各々の界面は、Fe系、Co系またはCoFe系強磁性材料膜で構成されており、特に本実施形態では、CoFeB膜で構成されている。以後の説明では、参照層13側のCoFeB膜を第1のCoFeB膜(第1の強磁性層)ともいい、記憶層15側のCoFeB膜を第2のCoFeB膜(第2の強磁性膜)ともいう。
MRAM等の磁気メモリ素子は、共通の基板11上に複数のメモリセルが形成された形態を有する場合が多い。各メモリセル(磁気抵抗素子10)は、基板11上に、下部電極12、参照層13、障壁層14、記憶層15及び上部電極16を順に積層した積層体が形成された後、上部電極16、記憶層15、障壁層14及び参照層13をセル単位で順にエッチングすることで分離形成される。より具体的には、後述するように、上部電極16の上に形成されたW(タングステン)マスクを介して、上部電極16、記憶層15、障壁層14及び参照層13の各層がパターニングされる。
[磁気抵抗素子の製造装置]
図3は、磁気抵抗素子の製造装置を概略的に示す平面図である。図示する製造装置100は、搬送室101と、その周囲に配置されたロード室101、アンロード室102、第1のエッチング室104、第2のエッチング室105およびアッシング室106を有するマルチチャンバ式の真空処理装置で構成される。
搬送室101には、各室へ基板を搬送する搬送ロボットが配置されている。第1のエッチング室104および第2のエッチング室105はそれぞれ同様な構成のエッチング装置で構成されており、本実施形態では、第1のエッチング室104は高温エッチング用のエッチング装置で構成され、第2のエッチング室105は常温エッチング用のエッチング装置で構成される。
図4は、上記エッチング装置の概略構成図である。図示するエッチング装置20は、有磁場誘導結合プラズマエッチング装置として構成されているが、勿論これに限られない。
エッチング装置20は、真空排気可能なチャンバ21を備える。チャンバ21の内部には、基板を支持するステージ25が設置されている。ステージ25の上面には、ステージ25上に載置された基板を保持する静電チャックが配置されており、チャック後基板裏面にHeを導入して均熱を図る機構となっている。エッチング装置20は、ステージ25の上面又はステージ25の内部において熱媒体を温度管理しながら循環させるチラー循環ユニット26を備えている。チラー循環ユニット26は、ステージ25を所定温度に保持することが可能である。高温エッチング用のエッチング装置の場合、ステージ25にヒータを内蔵し、加熱温度を制御可能に構成される。
ステージ25の周囲には、プラズマ形成空間22を区画する防着板23が設置されている。エッチング装置20は、プラズマ形成空間22に導入された反応性ガス(エッチャント)のプラズマを形成し、当該反応性ガスのラジカルを生成する。反応性ガスの種類は、エッチングすべき材料膜の種類に応じて設定あるいは切り替えられ、例えば、Wマスクのパターニング時にはフッ素系ガスが、上部電極及び記憶層のパターニング時には塩素系ガスが、そして障壁層及び参照層のパターニング時には、アルゴンと塩素系ガスとの混合ガスが導入可能に構成される。
上記フッ素系ガスには、例えば、SF6、CHF3等の単ガスあるいはこれらの混合ガスが用いられる。フッ素ラジカルは、Wと化学反応し蒸気圧の高いWF6を生成することでW膜を選択的にエッチングする。塩素系ガスとしては、Cl2が用いられるが、これ以外にも、BCl3、SiCl4等が適用可能である。塩素ラジカルは、強磁性膜と化学反応し蒸気圧の高いCo又はFeの塩素化合物を生成することで、強磁性層を選択的にエッチングする。
プラズマの発生機構として、エッチング装置20は、アンテナ28と、高周波電源29と、マグネットユニット30と、ガス導入ライン等を備える。アンテナ28は、プラズマ形成空間22の上部を閉塞する蓋体24の上部に配置されており、高周波電源29に接続されることで、プラズマ形成空間22に高周波誘導電場を形成する。マグネットユニット30は、蓋体24の上部に設置されており、プラズマ形成空間22に固定磁場を形成する。ガス導入系を介してプラズマ形成空間22へ導入された反応性ガスは、アンテナ28による誘導電場の作用とマグネットユニット30による固定磁場の作用とを受けてプラズマ化する。エッチング装置20は、プラズマ中のイオンをステージ25側へ引き付けるバイアス電源27を備える。バイアス電源27は、高周波電源で構成することができる。
Wマスクの形成から参照層のエッチングにわたる各工程には、工程毎に異なるエッチング装置が用いられてもよいし、一台のエッチング装置で各工程を連続的に行うことも可能である。
[磁気抵抗素子の製造方法]
次に、本実施形態の磁気抵抗素子10の製造方法について説明する。図5〜図8は、磁気抵抗素子10の製造方法を説明する工程断面図である。
(積層体作製工程)
図5に示すように、基板11上に、下部電極12、参照層13、障壁層14、記憶層15及び上部電極16を順に成膜した積層体Lを作製する。各層は、スパッタリング法、CVD法等の薄膜形成方法によって所定厚みにそれぞれ形成される。
(マスクパターン形成工程)
続いて、積層体Lをセル単位に加工するためのエッチングマスクが形成される。本実施形態では、マスク材として、W膜17が上部電極16の上に形成される(図5)。W膜17の厚みは特に限定されないが、後述するMTJのエッチング工程において最後までマスクとして機能し得る厚さに形成される。本実施形態では、W膜17が30nmの厚さで形成される。
次に、W膜17の上に電子線描画対応のフォトレジスト膜が形成され、電子線描画、現像処理等を経て、図5に示すレジストパターン19が形成される。パターンサイズは特に限定されず、素子サイズの大きさに応じて適宜設定され、例えば、30〜100nmφの大きさに形成される。なおフォトレジストパターンに代えて、SiN膜、SiO2膜、SiNとSiO2の積層膜等で構成されてもよい。
次に、図6に示すように、例えば第2のエッチング室105において、レジストパターン19を介してW膜17がエッチングされる。エッチングガスにはSF6とCHF3の混合ガスが用いられ、RIEによってWF6を生成し、これによりW膜17がエッチングされる。以上のようにして、上部電極16上にWマスク17Mが形成される。
その後、レジストパターン19は、アッシング室106においてアッシング処理により除去される。なおレジストパターン19は、以後のエッチング工程により自然に除去されるため、SiNマスク18Mの上に残留させてもよい。
CHF3に対するSF6の流量比は特に限定されないが、SF6が少ないほどレジストパターン19との選択性が向上し、SF6が多いほどW膜を垂直に加工できる傾向がある。このような観点からCHF3に対するSF6の流量比は、例えば、5[at%]以上30[at%]以下とすることができる。
エッチング時の圧力は0.1Pa以上3Pa以下、アンテナパワーは300W以上1000W以下、基板バイアスは0W〜100W(0.32W/cm2)の範囲で設定可能である。基板バイアスの印加によりCHF3の反応生成物の堆積を防止することができる。またバイアスパワーが高すぎると、下地であるTa膜(上部電極16)のエッチング速度が上昇する傾向にある。本実施形態では、圧力を0.3[Pa]、アンテナパワーを800[W]、バイアスパワーを10[W]とした。
W膜17のエッチングガスにフッ素系ガスを用いることにより、レジストパターン19及びTa膜(上部電極16)に対して高い選択比を確保でき、Wマスク17を高精度に形成することができる。
W膜17は、上部電極として用いることも可能である。この場合、W膜17のエッチングガスに酸素を含まないため、下地であるFeCoB膜(記憶層15)の酸化を防止することができる。
続いて、上部電極16以下のMTJ多層膜がセルサイズに加工される。この工程は、上部電極16及び記憶層15を加工する第1のエッチング工程と、障壁層14及び参照層13を加工する第2のエッチング工程とを有する。
(第1のエッチング工程)
図7に示すように、第1のエッチング工程では、第1のエッチング室104において、Wマスク17Mを介して、上部電極16(Ta膜)及び記憶層15(CoFeB膜)が順にエッチングされる。本実施形態では、塩素ガスのプラズマを形成することで、上部電極16及び記憶層15がリアクティブにエッチングされる。
エッチング条件は特に限定されず、例えば、基板温度を180℃、ガス圧力を0.5[Pa]、アンテナ入力パワーを2000[W]、バイアス入力パワーを0.14[W/cm2]とした。
第1のエッチング工程では、エッチングガスに酸素を含まないため、記憶層15(FeCoB膜)の側壁の酸化を防止することができる。また、Wマスク17Mは、塩素系ガスではほとんどエッチングされないため、高いエッチング選択比を確保することができる。さらに、障壁層14(MgO膜)は、塩素系ガスではエッチングされないため、エッチングストッパ層として有効に機能する。これにより、上部電極16及び記憶層15を高精度に形成することが可能となる。
(第2のエッチング工程)
第2のエッチング工程では、第1のエッチング室104において、図8に示すように、Wマスク17Mを介して、障壁層14(MgO)及び参照層13が順にエッチングされる。本実施形態では、基板11にバイアス電力を印加し、かつ、アルゴンと塩素ガスの混合ガスのプラズマを形成することで、障壁層14(MgO)及び参照層13が順にエッチングされる。
参照層13は、貴金属膜(Pt,Pd等)と強磁性膜(Co,Fe等)を含む多層膜や合金膜で構成され、各々の総膜厚は、10〜20nm程度である。Pt等の貴金属膜やMgO膜は、強磁性膜と異なり、ハロゲン系をはじめとしたエッチングガスでリアクティブにエッチングできない。Wは、PtやMgOと同様に塩素系ではリアクティブにエッチングできない材料であるため、マスクとして十分に機能し得る。障壁層は、通常、1nm程度と薄いため、スパッタ的にエッチングしてもWマスク17Mとの選択比は大きな問題とならない。Ru,Pt,Pd,Wのスパッタ収量は、Wが最も低い。すなわちWは、スパッタ的なエッチングでも貴金属膜に対して大きな選択比を確保できるため、微細な素子の加工が可能となる。
表1に、Arイオン(Ar)の加速エネルギーが100[eV]、300[eV]及び600[eV]におけるW、Co、Fe、Pt、Pd及びRuのスパッタ収量(atoms/ion)を示す。
Figure 0006134611
そこで本実施形態においては、リアクティブ性のガスとして塩素系のガスを用い、スパッタ性のガスとしてアルゴンを用いることで、中間的なエッチングを実現し、これにより障壁層14及び参照層13を高精度にエッチングすることを可能とした。
すなわち、障壁層14は、アルゴンイオンによりスパッタ的にエッチング(スパッタイオンエッチング)される。参照層13に関しては、貴金属膜は、アルゴンイオンによりスパッタ的にエッチングされ、強磁性膜は、塩素ガスによりリアクティブにエッチングされる。
エッチング条件は、基板温度を180℃、アルゴン/塩素系ガス比を90/10パーセント、基板バイアスを1.0[W/cm2]としたが、勿論これに限られない。
例えば、アルゴンガスと塩素ガスの流量比は上記に限られず、アルゴンガスに対する塩素ガスの量は、例えば、5[at%]以上20[at%]以下とすることができる。塩素ガスが5[at%]未満では、アルゴンガスによるスパッタイオンエッチングが傾向的に強くなる結果、サブトレンチを誘発し、参照層13の高精度なエッチングが困難となる。一方、塩素ガスが20[at%]を超えると、アルゴンの存在比率が少なくなる結果、貴金属膜を適切にエッチングすることが困難となる。
基板11に印加するバイアス電圧は、例えば、0.5[W/cm2]以上2.6[W/cm2]以下とすることができる。バイアス電圧が0.5[W/cm2]未満では、アルゴンイオンによるスパッタエッチング作用が低下し、貴金属膜を適切にエッチングすることが困難となる。一方、バイアス電圧が2.6[W/cm2]を超えると、Wマスク17Mの耐久性が低下するおそれがある。
以上のように、本実施形態によれば、参照層13を高精度にエッチングすることができる。これにより、微細なメモリセルを高精度に作製することが可能となる。
また本実施形態によれば、参照層13のエッチングに酸素を含まないエッチングガスを用いているため、参照層13(強磁性膜)の側壁の酸化が防止され、所期の磁気抵抗効果を有するMTJを高精度に形成することが可能となる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば以上の実施形態では、磁気抵抗素子の構成例として、図2に示した構成例を例に挙げて説明したが、勿論これに限られず、MgO層とこれを挟む一対の強磁性層を除く他の層の構成は適宜変更することが可能である。
また以上の実施形態では、磁気抵抗素子の構成として、参照層13が記憶層15よりも基板11側に配置された例を説明したが、これに限られず、図9に示すように記憶層15が参照層13よりも基板11側に配置されてもよい。図10に示す磁気抵抗素子30は、基板11上に、下部電極12、記憶層15、障壁層14、参照層13および上部電極16の順で積層される。そしてWマスク17Mを介して、上部電極16、参照層13、障壁層14および記憶層15が順次エッチングされることでセル化される。この場合、参照層13および障壁層14のエッチングについては上記第2のエッチング工程と同様なエッチング条件を採用することができ、記憶層15のエッチングについては上記第1のエッチング工程と同様なエッチング条件を採用することができる。
また以上の実施形態では、上部電極16及び記憶層15のエッチング工程(第1のエッチング工程)と、障壁層14及び参照層13のエッチング工程(第2のエッチング工程)とが別々に行われたが、これに代えて、一回のエッチング工程で各層のエッチングが行われてもよい。
この場合、上部電極16及び記憶層15のエッチングガスには、アルゴンと塩素系ガスとの混合ガスを用い、基板温度は180℃、圧力は0.3[Pa]以上3[Pa]以下、基板バイアスは0.5[W/cm2]以上2.6[W/cm2]以下とすればよい。圧力が低いとスパッタ性が強くサブトレンチが入る傾向にあり、圧力が高いと形状がなだらかになる傾向があった。塩素系ガスの混合比は、アンテナパワーや圧力にもよるが、塩素系ガスの流量比が多いほどリアクティブにエッチングできる材料の選択比が上がり、形状が垂直になる傾向にあった。これらの条件を適宜最適化することで、リアクティブにエッチングが可能な材料と、スパッタ的にエッチングが可能な材料との中間的な条件を選択することができる。
さらに以上の実施形態では、上部電極16がTa膜で構成されたが、これに代えて、W膜で構成されてもよい。この場合、当該W膜を、記憶層、障壁層及び参照層のエッチングマスクとして使用することができる。
10…磁気抵抗素子
11…基板
12…下部電極
13…参照層
14…障壁層
15…記憶層
16…上部電極
17M…Wマスク

Claims (7)

  1. 基板上に、第1の強磁性膜を含む参照層と、第2の強磁性膜を含む記憶層と、前記第1の強磁性膜と前記第2の強磁性膜との間に配置されたMgOからなる障壁層と、を有する積層体を形成し、
    前記積層体の上に、W膜からなるマスクを形成し、
    塩素系ガスのプラズマを形成することで、前記マスクを介して前記記憶層をエッチングする
    磁気抵抗素子の製造方法。
  2. 請求項1に記載の磁気抵抗素子の製造方法であって、
    前記塩素系ガスとして、Cl2、BCl3、SiCl4の何れか一種又はこれらの混合ガスを用いる
    磁気抵抗素子の製造方法。
  3. 請求項1又は2に記載の磁気抵抗素子の製造方法であって、
    前記記憶層をエッチングする工程は、さらに、前記基板にバイアス電圧を印加する
    磁気抵抗素子の製造方法。
  4. 請求項1〜3のいずれか1つに記載の磁気抵抗素子の製造方法であって、さらに、
    前記基板にバイアス電圧を印加し、アルゴンと塩素系ガスとの混合ガスのプラズマを形成することで、前記マスクを介して前記障壁層と前記参照層とをエッチングする
    磁気抵抗素子の製造方法。
  5. 請求項4に記載の磁気抵抗素子の製造方法であって、
    前記障壁層をエッチングする工程は、アルゴンイオンによるスパッタイオンエッチングで前記障壁層をエッチングする
    磁気抵抗素子の製造方法。
  6. 請求項4又は5に記載の磁気抵抗素子の製造方法であって、
    前記参照層は、前記第1の強磁性膜と貴金属膜とを少なくとも含み、
    前記参照層をエッチングする工程は、
    塩素系ガスによる反応性イオンエッチングで前記第1の強磁性膜をエッチングする工程と、
    アルゴンイオンによるスパッタイオンエッチングで前記貴金属膜をエッチングする工程とを含む
    磁気抵抗素子の製造方法。
  7. 請求項1〜5のいずれか1つに記載の磁気抵抗素子の製造方法であって、さらに、
    前記積層体の上に、Taからなる電極層を形成し、
    前記マスクを形成する工程は、
    前記電極層の上にW膜を形成し、
    前記W膜の上にレジストマスクを形成し、
    フッ素系ガスのプラズマを形成することで、前記レジストマスクを介して前記W膜をエッチングする
    磁気抵抗素子の製造方法。
JP2013177683A 2013-08-29 2013-08-29 磁気抵抗素子の製造方法 Active JP6134611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013177683A JP6134611B2 (ja) 2013-08-29 2013-08-29 磁気抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013177683A JP6134611B2 (ja) 2013-08-29 2013-08-29 磁気抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015046528A JP2015046528A (ja) 2015-03-12
JP6134611B2 true JP6134611B2 (ja) 2017-05-24

Family

ID=52671816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013177683A Active JP6134611B2 (ja) 2013-08-29 2013-08-29 磁気抵抗素子の製造方法

Country Status (1)

Country Link
JP (1) JP6134611B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201608737QA (en) * 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US10446741B2 (en) * 2017-10-23 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple hard mask patterning to fabricate 20nm and below MRAM devices
CN110098320B (zh) * 2018-01-30 2023-04-28 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结导电硬掩模的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2006004969A (ja) * 2004-06-15 2006-01-05 Sony Corp 金属系膜のエッチング加工方法および磁気記憶装置の製造方法
WO2007109117A2 (en) * 2006-03-16 2007-09-27 Tegal Corporation Dry etch stop process for eliminating electrical shorting in mram device structures
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
JP2010199182A (ja) * 2009-02-24 2010-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP5411281B2 (ja) * 2009-09-09 2014-02-12 株式会社アルバック 磁気抵抗素子の製造方法
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
JP5720681B2 (ja) * 2010-05-28 2015-05-20 日本電気株式会社 薄膜磁気デバイス及びその製造方法
JP2012222093A (ja) * 2011-04-07 2012-11-12 Ulvac Japan Ltd 磁気抵抗素子の製造方法及び製造装置

Also Published As

Publication number Publication date
JP2015046528A (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5411281B2 (ja) 磁気抵抗素子の製造方法
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
JP5647351B2 (ja) 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
US8274811B2 (en) Assisting FGL oscillations with perpendicular anisotropy for MAMR
KR102099879B1 (ko) 자기 소자
US8860156B2 (en) Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
JP5774568B2 (ja) 半導体装置の製造方法
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
TWI538050B (zh) 磁性元件及其製造方法
CN103545443A (zh) 磁性器件及其制造方法
JP2006080116A (ja) 磁気抵抗効果素子およびその製造方法
US20160163974A1 (en) Electric field assisted perpendicular stt-mram
CN108242502B (zh) 一种制备磁性隧道结的方法
KR20150134994A (ko) 자기 소자
US20160020386A1 (en) Method of manufacturing magnetic device
JP2012069607A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP6134611B2 (ja) 磁気抵抗素子の製造方法
CN108075037B (zh) 一种制备磁性隧道结的方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
US11222676B2 (en) Narrow etched gaps or features in multi-period thin-film structures
JP6134612B2 (ja) 磁気抵抗素子の製造方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
US9425388B2 (en) Magnetic element and method of manufacturing the same
CN109935684B (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法
US20160072054A1 (en) Method to make mram with small cell size

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6134611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250