KR100995464B1 - 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법 - Google Patents

자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR100995464B1
KR100995464B1 KR1020030039673A KR20030039673A KR100995464B1 KR 100995464 B1 KR100995464 B1 KR 100995464B1 KR 1020030039673 A KR1020030039673 A KR 1020030039673A KR 20030039673 A KR20030039673 A KR 20030039673A KR 100995464 B1 KR100995464 B1 KR 100995464B1
Authority
KR
South Korea
Prior art keywords
magnetic field
heat treatment
layer
ferromagnetic material
magnetoresistive element
Prior art date
Application number
KR1020030039673A
Other languages
English (en)
Other versions
KR20030097688A (ko
Inventor
미즈구찌데쯔야
호소미마사노리
오바가즈히로
베스호가즈히로
히고유따까
야마모또데쯔야
소네다께유끼
가노히로시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20030097688A publication Critical patent/KR20030097688A/ko
Application granted granted Critical
Publication of KR100995464B1 publication Critical patent/KR100995464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49034—Treating to affect magnetic properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기 저항 효과 소자는 한 쌍의 강자성 재료층(자화 고정층(5)과 자화 자유층(7))이 중간층(6)을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻으며, 강자성 재료층이 회전 자장 중 열 처리와 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되는 자기 메모리 장치는, 자기 저항 효과 소자(1) 및 이 자기 저항 효과 소자(1)를 두께 방향으로 협지하는 비트선 및 워드선을 구비한다. 상기 자기 저항 효과 소자(1) 및 상기 자기 메모리 장치를 제조할 때에, 강자성 재료층(5, 7)은, 회전 자장 중 열 처리 및 그 후 정자장 중 열 처리에 의해 열 처리된다. 강자성 재료층의 자기 이방성을 제어함으로써 양호한 자기 특성을 얻을 수 있는 자기 저항 효과 소자, 및 이 자기 저항 효과 소자를 구비하여 우수한 기입 특성을 갖는 자기 메모리 장치, 및 이들 자기 저항 효과 소자 및 자기 메모리 장치의 제조 방법을 제공한다.
자기 이방성, 정자장, 회전 자장, 자기 메모리 장치, 자기 저항 효과

Description

자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항 효과 소자 및 자기 메모리 장치의 제조 방법{MAGNETORESISTIVE EFFECT ELEMENT, MAGNETIC MEMORY DEVICE, AND MANUFACTURING METHOD OF MAGNETORESISTIVE EFFECT ELEMENT AND MAGNETIC MEMORY DEVICE}
도 1은 본 발명의 일 실시예에 따른 TMR 소자의 개략 구성도.
도 2는 TMR 소자에 대해 회전 자장 중 열 처리를 실시한 경우와 회전 자장 중 열 처리를 실시하지 않은 경우에 얻어지는 저항-외부 자장 곡선의 비교 결과를 보여주는 도면.
도 3은 회전 자장 중 열 처리에 이용하는 열 처리로의 일 형태를 보여주는 도면.
도 4는 적층형 페리 구조를 갖는 TMR 소자의 개략 구성도.
도 5는 본 발명의 TMR 소자를 메모리 셀로서 갖는, 크로스 포인트형 MRAM 어레이의 주요부를 도시하는 개략 구성도.
도 6은 도 5에 도시하는 메모리 셀의 확대 단면도.
도 7a 및 7b는 본 발명에 의해 MRAM을 제조하는 경우의 프로세스 흐름의 예를 나타낸 도면.
도 8은 TMR 소자를 평가할 때 사용되는 TEG(평가용 소자군)의 평면도.
도 9는 도 8의 9A-9A선을 따라 절취한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 10, 22 : 터널 자기 저항 효과 소자(TMR 소자)
2, 21 : 기판
3 : 기초층
4 : 반강자성 재료층
5 : 자화 고정층
5a : 제1 자화 고정층
5b : 제2 자화 고정층(참조층)
5c : 비자성 도전체층
6 : 터널 배리어층
7 : 자화 자유층
9 : 강자성 터널 접합
11 : 메모리 셀
23, 24 : 패드
30 : 웨이퍼
32 : 히터
33 : 마그네트
36 : 웨이퍼 회전축
WL, WL1, WL2 : 워드선
BL : 비트선
본 발명은 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 효과 변화를 얻는 구성의 자기 저항 효과 소자 및 자기 저항 효과 소자를 구비하는 자기 메모리 장치에 관한 것이다. 또한, 본 발명은 자기 저항 효과 소자의 제조 방법 및 자기 메모리 장치의 제조 방법에 관한 것이다.
정보 통신 기기, 특히 휴대 단말기 등의 개인용 소형 정보 통신 장치의 비약적인 보급에 따라, 이들 통신 장치 또는 휴대용 단말 장치를 포함하는 메모리나 로직 등의 장치에는 고집적화, 고속화, 저전력화 등의 고성능화가 요청되고 있다. 특히 불휘발성 메모리를 고밀도화 및 대용량화할 수 있는 기술은, 가동 부분의 존재에 의해 본질적으로 소형화가 불가능한 하드디스크 및 광 디스크를 불휘발성 메모리로 대체하는 기술로서, 점점 더 중요하게 되었다.
불휘발성 메모리로서는, 반도체를 이용한 플래시 메모리나, 강유전체 재료를 이용한 FRAM(Ferroelectric Random Access Memory) 등을 들 수 있다.
그러나, 플래시 메모리는 기입 속도가 ㎲ 정도로 느리다고 하는 결점이 있다. 한편, FRAM은 여러번 재기입될 수 없다는 문제가 지적되어 왔다.
이러한 결점을 극복할 수 있는 불휘발성 메모리로서 주목받고 있는 것이, 예를 들면 「Wang et al., IEEE Trans. Magn. 33(1997), 4498」에 기재되어 있는, MRAM(Magnetic Random Access Memory)이라고 불리는 자기 메모리 장치이다. 이 MRAM은 구조가 단순하기 때문에 고집적화가 용이하고, 또한 자기 모멘트의 회전에 의해 기록을 행하기 때문에 수차례 재기입가능하다. 또한, MRAM은 액세스 시간이 매우 고속인 것으로 예상되고, 이미 ㎱대의 속도로 동작 가능한 것이 확인되었다.
이 MRAM에 이용되는, 자기 저항 효과 소자, 특히 강자성 터널 접합(MJJ자성 터널 접합)은, 기본적으로 강자성 재료층, 터널 배리어층 및 강자성 재료층의 적층으로 이루어지는 강자성 터널 접합으로 구성된다. 이 소자에서는 강자성 재료층간에 일정한 전류를 흘린 상태에서 강자성 재료층간에 외부 자장을 인가한 경우, 양 자성층의 자화의 상대 각도에 따라 자기 저항 효과가 나타난다. 양 강자성 재료층의 자화의 방향이 반평행한 경우에는 저항값이 최대가 된다. 양 장자성 재료층의 자화 방향이 서로 평행한 경우에는 저항값이 최소가 된다. 메모리 소자의 기능은 외부 자장에 의해 자기 방향이 반평행 및 평행 상태를 만들어냄으로써 얻어질 수 있다.
특히, 스핀 밸브형의 TMR 소자에 있어서는, 한쪽의 강자성 재료층이 인접하는 반강자성 재료층과 반강자성적으로 결합됨으로써 자화의 방향이 항상 일정한 자화 고정층으로 형성된다. 다른 쪽의 강자성 재료층은 외부 자장 등에 의해 용이하게 자화 방향이 반전되는 자화 자유층으로 형성된다. 그리고, 이러한 자화 자유층이 자기 메모리에 있어서의 정보 기록층으로 기능한다.
스핀 밸브형 구조의 TMR 소자에 있어서, TMR 소자의 저항값의 변화율은 각각 의 강자성 재료층의 스핀 분극율을 P1, P2로 하면, 하기의 수학식으로 표시된다.
Figure 112003021839123-pat00001
이와 같이 각각의 스핀 분극율이 클수록, 저항값의 변화율이 커진다.
기본적으로, MRAM은, 예를 들면 일본 특개평10-116490호 공보에 개시되어 있는 바와 같이 복수의 비트 기입선(소위 비트선)과, 복수의 워드 기입선(소위 워드선)과, 이들 비트 기입선과 워드 기입선과의 교점에 자기 메모리 소자로서 배치된 TMR 소자를 포함한다. 그리고, 이러한 MRAM에 정보를 기록할 때에는 아스테로이드(asteroid) 특성을 이용하여 TMR 소자에 선택적으로 정보가 기입된다.
MRAM에서 TMR 소자의 자기 특성이 소자마다 변동되거나, 동일 소자를 반복해서 사용할 때 자기 특성이 변동하면, 아스테로이드 특성을 사용하여 정보를 선택적으로 기입하는 것이 곤란하게 된다고 하는 문제점이 있다.
따라서, TMR 소자에는 이상적인 아스테로이드형 곡선을 그릴 수 있는 자기 특성도 요구된다.
이상적인 아스테로이드형 곡선을 그리기 위해서는, TMR 소자의 자기 특성을 측정할 때의 R-H(저항-자장) 루프에 있어서 바르크하우젠 노이즈(Barkhausen noise) 등의 노이즈가 없는 것, 파형의 각특성이 양호한 것, 자화 상태가 안정되어 보자력 Hc의 변동이 거의 없을 것이 필요하다.
바르크하우젠 노이즈나 각특성의 열화, 보자력의 변동은, 주로 그 재료의 자기 이방성에 기인하고 있다. 층면 내에서 자기 이방성의 방향이나 강도가 분산되 어 있으면, 이들 문제가 발생하기 때문에, 자기 이방성의 방향 제어는 매우 중요하다.
본 발명의 목적은 강자성 재료층의 자기 이방성을 제어함으로써 양호한 자기 특성을 얻을 수 있는 자기 저항 효과 소자를 제공하는 것이다.
본 발명의 다른 목적은 양호한 자기 특성을 얻을 수 있는 자기 저항 효과 소자를 구비하는 자기 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 자기 저항 효과 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 자기 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자가 제공된다. 강자성 재료층은 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리된다.
본 발명의 다른 특징에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 구성의 자기 저항 효과 소자와, 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선을 구비하고, 강자성 재료층이 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되는 자기 메모리 장치가 제공된다.
본 발명의 다른 특징에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자의 제조 방법이 제공된다. 이 경우, 자기 저항 효과 소자를 제조할 때에, 강자성 재료층은 회전 자장 중 열 처리 및, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리된다.
본 발명의 다른 특징에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자와, 이 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선을 구비한 자기 메모리 장치의 제조 방법이 제공된다. 이 경우,자기 메모리 장치를 제조할 때에, 강자성 재료층은 회전 자장 중 열 처리 및, 그 후의 정자장 중 열 처리에 의해 열 처리된다.
본 발명의 자기 저항 효과 소자의 구성에 따르면, 강자성 재료층이 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되기 때문에, 회전 자장 중 열 처리에 의해 강자성 재료층의 자기 이방성이 분산된다. 또한 그 후의 정자장 중 열 처리에 의해 강자성 재료층에 일축 이방성이 부여되고, 강자성 재료층의 자기 이방성이 제어된다. 따라서, 자기 저항 효과 소자의 저항-외부 자장 곡선의 각특성을 개선하고, 보자력의 변동을 개선할 수 있게 된다.
본 발명의 자기 메모리 장치의 구성에 따르면, 자기 저항 효과 소자와, 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선을 구비하고, 자기 저항 효과 소자가 본 발명의 자기 저항 효과 소자의 구성을 가지므로, 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 강자성 재료층의 자기 이방성이 제어된다. 따라서, 자기 저항 효과 소자의 저항-외부 자장 곡선의 각특성을 개선하여, 보자력의 변동을 개선할 수 있게 된다. 따라서, 자기 저항 효과 소자의 아스테로이드형 곡선의 형상이 개선되고, 자기 메모리 장치에서의 정보의 선택 기입을 용이하게 안정적으로 행할 수 있게 된다.
또한, 상술한 본 발명의 자기 저항 효과 소자의 제조 방법에 따르면, 강자성 재료이 회전 자장 중 열 처리 및, 그 후의 정자장 중 열 처리에 의해 열 처리되므로, 회전 자장 중 열 처리에 의해 강자성 재료층의 자기 이방성이 분산된다. 또한 그 후의 정자장 중 열 처리에 의해 강자성 재료층에 일축 이방성을 부여하여, 강자성 재료층의 자기 이방성이 제어된다. 따라서, 자기 저항 효과 소자의 저항-외부 자장 곡선의 각특성이나 보자력의 변동이 개선될 수 있는 자기 저항 효과 소자를 제조할 수 있게 된다.
또한, 본 발명의 자기 메모리 장치의 제조 방법에 따르면, 강자성 재료층이 회전 자장 중 열 처리 및, 그 후의 정자장 중 열 처리에 의해 열 처리되므로, 강자성 재료층의 자기 이방성을 제어하여, 자기 저항 효과 소자의 저항-외부 자장 곡선의 각특성이나 보자력의 변동이 개선될 수 있으며, 정보의 선택 기입을 용이하게 안정적으로 행할 수 있는 자기 메모리 장치를 제조할 수 있게 된다.
〈양호한 실시예〉
이제, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
본 발명의 실시예를 설명하기에 앞서, 본 발명을 요액하면 다음과 같다.
본 발명에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 구성의 자기 저항 효과 소자가 제공된다. 이러한 자기 저항 효과 소자에서는, 강자성 재료층은 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리된다.
또한, 본 발명에 따르면, 자기 저항 효과 소자에 있어서, 강자성 재료층 중 적어도 한쪽이 비정질 또는 미세 결정 재료로 이루어지는 구성으로 한다.
또한, 본 발명에 따르면, 자기 저항 효과 소자에 있어서, 중간층으로서 절연체 재료 또는 반도체 재료로 이루어지는 터널 배리어층을 이용한 터널 자기 저항 효과 소자이다.
또한, 본 발명에 따르면, 자기 저항 효과 소자는, 적층형 페리 구조를 갖는다.
본 발명에 따르면, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 구성의 자기 저항 효과 소자와, 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선을 구비하고, 강자성 재료층이 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되는 자기 메모리 장치가 제공된다.
또한, 본 발명에 따르면, 자기 메모리 장치에 있어서, 강자성 재료층들 중 적어도 하나는 비정질 또는 미세 결정 재료로 이루어진다.
또한, 본 발명에 따르면, 상기 자기 메모리 장치에 있어서, 자기 저항 효과 소자가 중간층으로서 절연체 또는 반도체 재료로 이루어지는 터널 배리어층을 이용한 터널 자기 저항 효과 소자이다.
또한, 본 발명에 따르면, 상기 자기 메모리 장치에 있어서, 자기 저항 효과 소자가 적층형 페리 구조를 갖는다.
도 1은, 본 발명에 따른 자기 저항 효과 소자의 일 실시예의 개략 구성도이다. 도 1에 도시하는 실시의 형태는 본 발명을 터널 자기 저항 효과 소자(이하, "TMR 소자"라고 함)에 적용한 경우를 나타내고 있다.
이 TMR 소자(1)는 실리콘 등의 적절한 재료로 이루어지는 기판(2) 상에, 기초층(3)과, 반강자성 재료층(4)과, 강자성 재료층인 자화 고정층(5)과, 터널 배리어층(6)과, 강자성 재료층인 자화 자유층(7)과, 톱코트층(8)이 순서대로 적층되어 구성되어 있다.
특히, TMR 소자를 강자성 재료층들 중 하나가 자화 고정층(5)으로 되고, 다른 강자성 재료층이 자화 자유층(7)으로 되는, 소위 스핀 밸브형 소자이다. 한 쌍의 강자성 재료층인 자화 고정층(5)과 자화 자유층(7)으로 터널 배리어층(6)을 협지함으로써, 강자성 터널 접합(9)을 형성하고 있다.
그리고, 자기 메모리 장치 등에 이 TMR 소자(1)를 적용한 경우에는 자화 자유층(7)이 정보 기록층이 되어, 정보가 기록될 수 있다.
반강자성 재료층(4)은 강자성 재료층들 중 하나인 자화 고정층(5)과 반강자성적으로 결합함으로써, 기입을 위한 전류 자계를 인가하여 자화 고정층(5)의 자화를 반전시키지 않고, 자화 고정층(5)의 자화의 방향을 항상 일정하게 할 수 있는 층이다. 즉, 도 1에 도시하는 TMR 소자(1)에 있어서는 다른 쪽의 강자성 재료층인 자화 자유층(7)만을 외부 자장 등을 인가하여 자화 반전시킨다. 자화 자유층(7)은 TMR 소자(1)를, 예를 들면 자기 메모리 장치 등의 적절한 장치에 적용한 경우에 정보가 기록되는 층이 되므로, "정보 기록층"이라고도 한다.
반강자성 재료층(4)을 포함하는 재료로는, Fe, Ni, Pt, Ir, Rh 등을 포함하는 Mn 합금, Co 산화물, Ni 산화물 등이 사용될 수 있다.
도 1에 도시되는 스핀 밸브형의 TMR 소자(1)에 있어서 자화 고정층(5)은 반강자성 재료층(4)과 반강자성적으로 결합함으로써 자화의 방향을 일정하게 한다. 이 때문에, 정보 기입 시의 전류 자계를 인가하여 자화 고정층(5)의 자화 방향은 반전되지 않는다.
터널 배리어층(6)은 자화 고정층(5)과 자화 자유층(7)을 자기적으로 분리함과 함께, 터널 전류를 흘릴 수 있는 층이다.
터널 배리어층(6)을 구성하는 재료로는, 예를 들면 Al, Mg, Si, Li, Ca 등의 산화물, 질화물, 할로겐화물 등의 절연 재료를 사용할 수 있다.
이러한 터널 배리어층(6)은 스퍼터링법이나 증착법 등의 적절한 방법으로 성막된 금속막을 산화 또는 질화함으로써 얻을 수 있다.
또한, 유기 금속과, 산소, 오존, 질소, 할로겐, 할로겐화 가스 등을 이용하는 CVD법에 의해서도 얻을 수 있다.
본 실시의 형태에서는, 특히 강자성 재료층인 자화 고정층(5) 및 자화 자유층(7)을 포함하는 강자성 터널 접합(9)이 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리된다.
이러한 구성에 따르면, R-H 곡선의 각특성이 향상될 수 있으며, 보자력의 변동이 저감될 수 있다.
여기서, 자화 자유층(7)이 Co72Fe8B20(원자%)의 조성의 비정질 강자성 재료로 이루어지는 구성의 스핀 밸브형 TMR 소자는, 회전 자장 중 열 처리가 실시된 후에 다음의 정자장 중 열 처리를 실시하거나, 회전 자장 중 열 처리를 실시하지 않고 정자장 중 열 처리만을 실시하여 제조되었다. 이들에 대하여 저항-외부 자장 곡선을 측정한 결과를 도 2에 도시한다. 도 2에서 실선은 회전 자장 중 열 처리를 실시한 경우이고, 도 2에서 파선은 회전 자장 중 열 처리를 실시하지 않은 경우의 TMR 소자의 저항-외부 자장 곡선의 측정 결과이다. 또한, 종축은 저항값 대신에, TMR(터널 자기 저항 효과)에 의한 저항 변화의 비율(%)을 나타내고 있다.
도 2에서 분명한 바와 같이, 회전 자장 중 열 처리에 의해 열 처리된 TMR 소자에서는 회전 자장 중 열 처리에 의해 열 처리되지 않은 TMR 소자에 비하여, R-H 곡선의 각특성이 향상될 수 있으며 바르크하우젠 노이즈도 저감될 수 있다. 따라서, 본 발명에 따르면, 아스테로이드형 곡선의 형상도 개선되어 기입 특성이 향상될 수 있다. 따라서, 기입 에러의 저감을 도모할 수 있게 된다.
그 이유는 다음과 같이 생각될 수 있다. 강자성막을 성막한 직후에 생긴 자기 이방성은 층면 내에서 국소적으로 방향이나 강도가 분산된다. 따라서, 회전 자장 중 열 처리에 의해 열 처리될 때, 자기 이방성이 분산되면, 그 후의 일축 이방 성을 부여할 수 있는 정자장 중 열 처리의 조건에 의해, 층면 내의 자기 이방성이 결정된다. 따라서 TMR 소자의 특성이 균일해질 수 있다.
강자성 재료층은, 보다 바람직하게는 Fe, Co, Ni 중 어느 하나, 또는 이들 복수 이상의 성분을 주성분으로 한 비정질 또는 미세 결정 재료로 이루어져야 한다.
마찬가지로 Fe, Co, Ni를 주성분으로 한 결정질의 합금의, 두께가 3㎚ 미만이면, 비정질에 가까운 상태가 되기 때문에, 상술한 회전 자장 중 열 처리의 효과가 얻어진다. 그러나, 이 합금에는 결정 자기 이방성이 존재하며, 이 결정 자기 이방성은 열 처리에 의한 제어가 곤란하기 때문에, 비정질 재료에 비하면 효과가 작아진다.
회전 자장 중 열 처리를 행할 수 있는 열 처리로(annealing furnace)는, 예를 들면 도 3에 도시하는 구성을 갖는다.
이 열 처리로에서는 도 3에 도시된 바와 같이, 진공 챔버(31)의 외측에 히터(32)를 배치하고, 또한 히터(32)의 외측에 마그네트(33)를 배치하여 이루어진다.
또한, 진공 챔버(31) 내에는 웨이퍼(30)를 수납하는 랙(34)이 설치된다. 이 랙(34)은 진공 챔버(31)의 외부로까지 연장된 웨이퍼 회전축(36)에 부착되어 있다. 웨이퍼 회전축(36)은 도 3에서 화살표로 도시한 바와 같이 축의 주위로 회전할 수 있다. 그리고, 이 웨이퍼 회전축(36)의 회전에 의해, 래크(34) 및 웨이퍼(30)가 축의 주위로 회전된다.
이 열 처리로에서, TMR 소자는 회전 자장 중 열 처리에 의해 열 처리된다.
우선, TMR 소자가 형성되는 웨이퍼(30)를 진공 챔버(31) 내의 래크(34)에, 마그네트(33)에 의해 생성되는 자장(35)의 방향에 대해 웨이퍼(30)의 주면(30A)이 평행하게 되도록 장착한다.
그리고, 웨이퍼 회전축(36)을 회전시키면서, 히터(32)로 가열함과 함께, 마그네트(33)에 의해 웨이퍼(30)에 자장을 인가함으로써, 웨이퍼(30)의 TMR 소자가 회전 자장 중 열 처리에 의해 열 처리될 수 있다.
또, 이 구성의 열 처리로를 사용하여, 회전 자장 중 열 처리의 후에 정자장 중 열 처리에 의해 열 처리하는 경우, 웨이퍼 회전축(36)의 회전이 정지되어 TMR 소자가 히터(32)에 의한 열 처리에 의해 열 처리될 수 있다.
또한, 회전 자장 중 열 처리의 온도의 상한은, 강자성 재료층에 비정질 또는 미세 결정의 재료를 이용한 경우에는 그 재료의 결정화 온도에 의해 결정되지만, 또한 TMR 소자의 내열성과의 균형의 관점에서, 높아도 400℃ 이하가 되도록 선택될 수 있다.
한편, 회전 자장 중 열 처리의 온도의 하한은, TMR 소자를 포함하는 각층의 재료에 따라 다르지만, TMR 소자의 제조 공정에서 요구되는 온도 이상이어야 한다는 관점에서, 낮아도 150℃ 이상이 된다. 이러한 관계는 회전 자장 중 열 처리 후의 정자장 중 열 처리의 온도에 대해서도 적용된다.
또, 회전 자장 중 열 처리에 있어서의, 자장의 회전 속도는 특별히 한정되지 않는다. 충분한 회전 횟수가 얻어지도록 자장의 회전을 행하면 된다.
회전 자장 중 열 처리는 강자성 재료층의 자화 반전 특성을 개선할 목적에서 행하고 있기 때문에, 적어도 자화 자유층(7)에, 보다 바람직하게는 자화 자유층(7) 및 자화 고정층(5)의 양방에 처리를 실시함으로써, 자기 특성의 개선을 도모하는 효과를 보다 현저히 얻을 수 있다.
또한, 예를 들면 상술한 열 처리를 보다 효과적인 것으로 하기 위해서는, 자화 자유층(7)에 이용하는 비정질 또는 미세 결정의 재료의 막 두께를 1㎚ 이상, 15㎚ 이하로 선택하는 것이 바람직하다. 막 두께가 이 범위 내에 있으면 양호한 자기 특성을 확보할 수 있다. 자화 자유층(7)의 막 두께가 1㎚ 미만인 경우에는 열에 의한 상호 확산에 의해 자기 특성이 상당히 손상된다. 반대로 자화 자유층(7)의 막 두께가 15㎚를 상회하는 경우에는 TMR 소자(1)의 보자력이 지나치게 높아지므로 TMR 소자가 실용상 부적당하게 될 우려가 있다.
또한, 마찬가지로, 자화 고정층(5)이 비정질 또는 미세 결정의 재료로 이루어진 경우에, 상술한 열 처리를 보다 효과적인 것으로 하기 위해서는 자화 고정층(5)에 이용하는 비정질 또는 미세 결정의 재료의 막 두께를 0.5㎚ 이상, 6㎚ 이하로 하는 것이 바람직하다. 막 두께가 이 범위 내에 있으면 양호한 자기 특성을 확보할 수 있다. 자화 고정층(5)의 막 두께가 0.5㎚ 미만인 경우에는 열에 의한 상호 확산에 의해 자기 특성이 상당히 손상된다. 반대로 자화 고정층(5)의 막 두께가 6㎚를 상회하는 경우에는 반강자성 재료층(4)과의 교환 결합 자계를 충분히 얻을 수 없게 될 우려가 있다.
상술한 본 실시의 형태의 TMR 소자(1)에 따르면, TMR 소자(1)가 회전 자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되면, 강자성 재료층(5, 7)의 자기 이방성을 제어하여, R-H 곡선의 각특성을 향상시켜, 바르크하우젠 노이즈를 저감시킬 수 있다. 또한, 보자력 Hc의 변동을 제어하여, TMR 소자(1)의 아스테로이드형 곡선의 형상을 개선시킬 수 있다.
이러한 구성에 따르면, 예를 들면 다수의 TMR 소자를 포함하는 자기 메모리 장치에 TMR 소자(1)를 적용한 경우에, TMR 소자(1)의 아스테로이드형 곡선의 형상을 개선하여, 기입 특성을 향상시킴으로써, 기입 에러를 저감시킬 수 있다.
또, TMR 소자를 포함하는 자기 헤드나 자기 센서에 본 발명을 적용한 경우에는 반전 자계의 설계값으로부터의 차이를 억제하여, 제조 수율을 향상시키고 동작 불량을 방지하게 된다.
또, 본 발명에서는 도 1에 도시한 바와 같은 자화 고정층(5) 및 자화 자유층(7)의 각각이 단층으로 구성된 TMR 소자(1)에 한정되지 않는다.
예를 들면, 도 4에 도시한 바와 같이 자화 고정층(5)이 제1 자화 고정층(5a)과 제2 자화 고정층(5b)에 비자성 도전체층(5c)을 협지하는 적층형 페리 구조를 갖는 경우에도, 본 발명의 효과를 얻을 수 있다.
도 4에 도시하는 TMR 소자(10)에서는 제1 자화 고정층(5a)이 반강자성 재료층(4)과 결합되어 있으며, 이들 층에 작용하는 교환 상호 작용에 의해, 제1 자화 고정층(5a)은 강한 일방향의 자기 이방성을 갖는다. 또한, 제2 자화 고정층(5b)은 터널 배리어층(6)을 사이에 두고 자화 자유층(7)과 대향하며, 스핀의 방향이 자화 자유층(7)과 비교하여 직접 MR비와 직접 연관되는 강자성 재료층이 되기 때문에, 참조층이라고도 한다.
적층형 페리 구조의 비자성 도전체층(5c)에 이용되는 재료로는, 예를 들면 Ru, Rh, Ir, Cu, Cr, Au, Ag 등을 들 수 있다. 도 4의 TMR 소자(10)에 있어서, 그 밖의 층은 도 1에 도시한 TMR 소자(1)와 거의 마찬가지의 구성이므로, 도 1과 동일한 부호를 붙여 상세한 설명을 생략한다.
이 적층형 페리 구조를 갖는 TMR 소자(10)에 있어서도, 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리에 의해 열 처리되면, 도 1에 도시한 TMR 소자(1)와 마찬가지로, R-H 곡선의 각특성을 향상시켜, 바르크하우젠 노이즈를 저감시킬 수 있다. 또한, 보자력 Hc의 변동을 억제하여, TMR 소자(10)의 아스테로이드형 곡선의 형상을 개선시킬 수 있다.
또, 상술한 실시예에서는 자기 저항 효과 소자로서 TMR 소자(터널 자기 저항 효과 소자)(1, 10)를 이용하였지만, 이에 한정되지 않고, 본 발명은 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘려 자기 저항 변화를 얻는 구성을 갖는 그 밖의 자기 저항 효과 소자에도 적용할 수 있다.
예를 들면, 본 발명은 중간층으로서 Cu 등의 비자성 도전층을 이용한 거대 자기 저항 효과 소자(GMR 소자)에, 층면에 대하여 수직 방향으로 전류를 흘려 자기 저항 효과를 얻는 구성, 즉 소위 CPP형의 GMR 소자에도 적용될 수 있다.
또한, 자화 고정층 및 반강자성체의 재료, 자화 고정층측에서의 적층형 페리 구조의 유무 등은 본 발명의 본질을 손상시키지 않는 한, 다양한 변형이 가능하다.
또, 회전 자장 중 열 처리에서의 자장의 강도는, 자화 자유층이 포화되는, 즉 자화 자유층 중의 자화가 전부 동일 방향으로 배향되어야 하는 자계 이상이면 된다.
통상의 연자성 재료이면, 그 이방성 자계 이상이 되도록 선택될 수 있으며, 100 Oe 정도일 수 있다. 그러므로, 자장의 강도의 상한은 특별히 없다. 그러나, 이것은 자성막의 층면 방향의 치수(x, y)가 막 두께(z)보다 충분히 큰 경우이다. 그러나, 예를 들어 자성막이 막에 반자계가 가해지는 치수를 갖는 경우, 이 반자계의 크기를 상쇄하기 위한 자장이 필요하게 되므로, 보다 큰 200∼500 Oe 정도를 걸 필요가 있다.
또한, 예를 들면 회전 자장 중 열 처리의 후에 행하는 정자장 중 열 처리에 있어서의 자장의 강도의 범위는, 상술한 실시예에 따른 TMR 소자(1)와 같이 자화 자유층(7)이 자화 고정층(5)보다 상층에 있는 구성(소위, 버텀 스핀형)에서는 정자장 중 열 처리가 반강자성 재료층(4)으로부터 자화 고정층(5)에 걸리는 바이어스를 결정하는 열 처리로 작용하므로, 자화 고정층(5)의 구조, 막 두께, 특성에 따라 서로 다르다.
예를 들면, 자화 고정층(5)이 막 두께 2㎚의 CoFe막(단층)만으로 이루어지고, 반강자성 재료층(4)의 재료가 FeMn이나 RhMn, IrMn 등인 경우에는 1kOe 정도의 자장이면 충분하다.
이 자화 고정층(5)이 막 두께 2㎚의 CoFe막(단층)만으로 이루어진 구성에서, 반강자성 재료층(4)의 재료가 PtMn 등인 경우에는 3k Oe 정도의 자장이 필요하게 된다.
또한, 도 4에 도시한 TMR 소자(10) 등과 같이, 자화 고정층(5)이 적층형 페리 구조를 가짐으로써, 강고한 반강자성 결합이 형성되는 경우에는, 이 반강자성 결합을 형성하고 있는 복수의 자성층 전부가 동일한 방향의 자화를 갖도록 할 필요가 있다. 예를 들면, 자화 고정층이 CoFe(2㎚)/Ru(0.8㎚)/CoFe(2㎚)의 구조를 갖는 자화 고정층(5)인 경우에는 10kOe 정도의 자장이 필요하게 된다.
한편, 회전 자장 중 열 처리 및 정자장 중 열 처리에서, 자장의 크기의 상한은 특별히 없지만, 자장을 크게 하기 위해서는 자계 인가 수단을 대형화할 필요가 있으며, 자장의 크기가 적절한 크기로 설정된다.
상술한 TMR 소자(1, 10) 등의 자기 저항 효과 소자는, 예를 들면 MRAM 등의 자기 메모리 장치에 이용되기에 적합하다. 이하, 본 발명의 TMR 소자를 이용한 MRAM에 대하여, 도면을 참조하면서 설명한다.
본 발명의 TMR 소자를 갖는 크로스 포인트형의 MRAM 어레이를 도 5에 도시한다. 이 MRAM 어레이는 복수의 워드선 WL과, 이들 워드선 WL과 직교하는 복수의 비트선 BL을 갖고, 워드선 WL과 비트선 BL과의 교점에 본 발명의 TMR 소자가 배치되어 이루어지는 메모리 셀(11)을 갖는다. 따라서, 이 MRAM 어레이에서는 3×3의 메모리 셀이 XY 매트릭스 형상으로 배치된다.
또, MRAM 어레이에 이용되는 TMR 소자로서는 도 1에 도시한 TMR 소자(1)에 한정되지 않고, 적층형 페리 구조를 갖는 도 4에 도시하는 TMR 소자(10) 등의, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 구성의 자기 저항 효과 소자에 있어서 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리에 의해 열 처리되는 구성이면 어떠한 구성의 자기 저항 효과 소자이어도 된다.
또한, 메모리 소자에 포함되는 다수의 메모리 셀로부터 1개의 메모리 셀을 추출하여, 그 단면 구조를 도 6에 도시한다.
도 6에 도시한 바와 같이, 각 메모리 셀(11)부에서 예를 들면 실리콘 기판(12) 상에, 게이트 전극(13), 소스 영역(14) 및 드레인 영역(15)으로 이루어지는 트랜지스터(16)가 배치된다. 게이트 전극(13)은 판독용 워드선 WL1을 구성하고 있다. 게이트 전극(13) 상에는 절연층을 사이에 두고 기입용 워드선(상술한 워드 기입선에 상당함) WL2가 형성되어 있다. 트랜지스터(16)의 드레인 영역(15)에는 컨택트 메탈(17)이 접속된다. 또한 컨택트 메탈(17)에는 기초층(18)이 접속되어 있다. 이 기초층(18) 상의 기입용 워드선 WL2에 대해 상측으로 대향하는 위치에, 본 발명의 TMR 소자(1)가 형성되어 있다. 이 TMR 소자(1) 상에, 워드선 WL1 및 WL2와 직교하는 비트선(상술한 비트 기입선에 상당함) BL이 형성되어 있다. 또, 기초막(18)은 평면 상에서의 위치가 다른 TMR 소자(1)와 드레인 영역(15)과의 전기적 접속을 하는 데 사용되므로, "바이패스"라고도 한다.
또한, 각 워드선 WL1, WL2와 TMR 소자(1)를 절연하기 위한 층간 절연막(19) 및 절연막(20)과, MRAM 전체를 보호하는 패시베이션막(도시 생략) 등을 포함한다.
이 MRAM은 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 포함하는 열 처리에 의해 자화 자유층(7)의 자기 이방성이 제어된 TMR 소자(1)를 포함하기 때문에, R-H 곡선에 있어서 노이즈가 저감되어, 아스테로이드 특성이 향상되므로, 기입 에러의 저감을 도모할 수 있다.
여기서, 본 발명의 제조 방법에 의해 MRAM을 제조하는 경우의 프로세스 흐름의 형태를 도 7a 및 도 7b에 각각 도시한다.
기판에 CMOS 회로(예를 들면, 도 6의 트랜지스터(16))를 형성한 후, 워드선(예를 들면, 도 6의 W2)을 형성하고, 워드선의 매립을 행하여, 평탄화에 의해 표면을 평탄화한 후, TMR막을 성막할 때까지의 필요한 공정은 도 7a 및 도 7b에서 공통된다.
도 7a에 도시하는 프로세스 흐름에서는 TMR막을 성막한 직후, 회전 자장 중 열 처리, 그 후의 정자장 중 열 처리에 의해 TMR 막을 열 처리한다. 그 후 바이패스 형성 공정, 즉 도 6의 기초층(18)의 패터닝, 소자부 형성 공정, 즉 TMR 소자(1)의 패터닝, 소자의 매립 공정, 즉 TMR 소자(1)를 절연막으로 매립하는 공정, 비트선 형성 공정 및 비트선의 매립 공정의 각 공정이 수행된다.
또한, 도 7b에 도시하는 프로세스 흐름에서는 TMR막을 성막한다. 그 후 바이패스 형성 공정, 소자부 형성 공정, 소자의 매립 공정, 비트선 형성 공정, 비트선의 매립 공정을 행한 후, 회전 자장 중 열 처리, 그 후의 정자장 중 열 처리에 의해 TMR 소자를 열 처리한다.
TMR막을 성막한 후에 회전 자장 중 열 처리와, 그 후의 정자장 중 열 처리를 실시하는 것이 바람직하지만, TMR 소자는 적어도 TMR막 중 자화 자유층(7)을 성막한 후에 회전 자장 중 열 처리 및 그 후의 정자장 중 열 처리되어야 한다.
또, 예를 들면 자화 고정층 및 자화 자유층의 배치가 상술한 실시예의 구성( 소위, 버텀 스핀형)과는 반대의 구성, 즉 자화 자유층을 기판 측에, 자화 고정층 및 반강자성 재료층을 자화 자유층보다 상층에 형성하는 구성(소위, 톱 스핀형)인 경우에는, 자화 자유층의 강자성막을 성막하고 나서 회전 자장 중 열 처리에 의해 TMR 막을 열 처리한 후, 자화 고정층 및 반강자성 재료층을 성막한다. 그 후 자화 자유층의 자기 이방성을 제어할 목적과 반강자성 재료층을 규칙화하는(상술한 바이어스를 결정하는) 목적으로 정자장 중 열 처리에 의해 TMR 소자를 열 처리한다.
즉, 회전 자장 중 열 처리 및 그 후의 정자장 중 열 처리에 의해 TMR 소자를 열 처리하기만 하면, 이들 2개의 열 처리 사이에 다른 공정을 행할 수도 있다.
특히, 도 7a에 도시한 바와 같이 소자부 형성 공정, 즉 TMR 소자(1)의 패터닝 이전에, 회전 자장 중 열 처리 및 정자장 중 열 처리에 의해 TMR 소자를 열 처리하면, 이들의 열 처리 공정에 의한 효과를 최대화할 수 있다. 이것은 TMR 소자(1)를 패터닝한 후에는 미소 패턴의 단부의 형상이나 패턴 형상에 따라, 충분한 자장을 인가해도 효과를 충분히 얻을 수도 없기 때문이다.
또한, 회전 자장 중 열 처리 및 정자장 중 열 처리에 의해 TMR 소자(1)를 열 처리한 후, 이들의 열 처리의 온도에 극히 가까운 온도가 되는 공정이 있는 경우에는, 정렬된 자화가 손실될 가능성도 있다. 따라서, 상술된 공정 후에 정자장 중 열 처리에 의해 TMR 소자(1)를 열 처리해야 한다.
(실시예)
이하, 본 발명을 적용한 구체적인 실시예에 대하여, 실험 결과에 기초하여 설명한다.
또, 도 6에 도시한 바와 같이 MRAM은 TMR 소자(1) 이외에 스위칭용 트랜지스터(16)를 포함하지만, 본 실시예에서는 TMR 특성을 조사하기 위해서, 도 8 및 도 9에 도시한 바와 같이, 강자성 터널 접합만을 형성한 웨이퍼의 특성을 측정하였다.
우선, 강자성 터널 접합의 자화 자유층에 다양한 재료를 이용한 경우의, 회전 자장 중 열 처리(RFA)를 실시한 효과에 대하여 조사하였다.
<샘플 1>
도 8은 평면도, 도 9는 도 8의 9A-9A 선을 따라 절취한 단면도이다. 도 8 및 도 9에 도시된 바와 같이 특성 평가용 소자 TEG(Test Element Group)로서, 기판(21) 상에 워드선 WL과 비트선 BL이 직교하여 배치되고, 이들 워드선 WL과 비트선 BL과의 교차하는 부분에 TMR 소자(22)가 형성된 구조를 제작하였다. 이 TEG는 TMR 소자(22)가 단축 0.5 nm길이축 1.0 nm 타원 형상으로, 워드선 WL 및 비트선 BL의 양단에 각각 단자 패드(23, 24)가 형성되고, 워드선 WL과 비트선 BL을 Al2O3로 이루어지는 절연막(25, 26)에 의해 상호 전기적으로 절연한 구성으로 되어 있다.
구체적으로는, 다음과 같이 하여 도 8 및 도 9에 도시하는 TEG를 제작하였다.
우선, 표면에 열 산화막(두께 2 nm)이 형성된 두께 0.6㎜의 실리콘으로 이루어지는 기판(21)을 준비하였다.
다음으로, 실리콘 기판(21) 상에 워드선의 재료를 성막하여, 실리콘 기판(21) 상에 성막된 워드선 재료를 포토리소그래피에 의해 마스크한 후에 워드선 이외의 부분을 Ar 이온 플라즈마에 의해 선택적으로 에칭하여, 워드선 WL을 형성하였다. 이 때, 워드선 WL 이외의 영역은 실리콘 기판(21)의 깊이 5㎚까지 에칭하였다.
그 후, 워드선 WL을 덮도록 절연막(26)을 형성하고, 그 표면을 평탄화하였다.
계속해서, 하기의 층 구성(1)을 갖는 TMR 소자(22)를 공지의 리소그래피법 및 에칭에 의해 제작하였다. 층 구성(1)은 /의 좌측이 기판측으로 되어 있으며, ( ) 안의 수치는 막 두께를 나타낸다.
Ta(3㎚)/Cu(100㎚)/PtMn(20㎚)/CoFe(3㎚)/Ru(0.8㎚)/CoFe(2.5㎚)/Al(1㎚)-Ox/자화 자유층(tnm)/Ta(5㎚) -(1)
또한, 상기한 층 구성(1)에서, 자화 자유층의 조성을 Co72Fe8B20(원자%)로 하고, 자화 자유층의 막 두께 t를 4㎚로 선택하였다.
또한, 각 CoFe막의 조성을 Co75Fe25(원자%)로 선택하였다.
터널 배리어층(6)의 Al-Ox막은, 우선 금속 Al막을 DC 스퍼터링법에 의해 1㎚ 두께로 퇴적시켜, 그 후 산소/아르곤의 유량비를 1:1로 하고, 챔버 가스압을 0.1 mTorr로 하여, ICP(유도 결합 플라즈마)로부터 생성된 플라즈마 이온 레이저에 의해 금속 Al막을 산화시킴으로써 형성하였다. 산화 시간은 ICP 플라즈마 출력에 의존하지만, 본 실시예에서는 30초로 선택하였다.
또한, 터널 배리어층(6)의 Al-Ox막 이외의 막은, DC 마그네트론 스퍼터링법으로 성막하였다.
다음으로, 이러한 최종 샘플은 자장 중 열 처리로 내에서, 200 Oe의 자계 중, 300℃에서 1시간의 조건으로 회전 자장 중 열 처리에 의해 열 처리했다. 회전 자장 중 열 처리로의 구성은 도 3에 도시한 열 처리로와 거의 동일하며, 회전축의 회전 수는 10rpm으로 하였다.
다음으로, 회전 자장 중 열 처리로에서, 회전축의 회전을 정지하고, 또한 10 kOe의 자계 중, 280℃에서, 10시간의 열 처리(정자장 중 열 처리)를 행한다. 그 후, 반강자성 재료층인 PtMn층이 규칙화되도록 열 처리를 행하여, 강자성 터널 접합(9)을 형성하였다.
계속해서, TMR 소자(22) 및 TMR 소자(22) 아래에 형성된 절연막(26)을 패터닝하여, 도 8에 도시하는 평면 패턴을 갖는 TMR 소자(22)를 형성하였다.
또한, Al2O3를 스퍼터링함으로써, 두께 100㎚ 정도의 절연층(25)을 성막하고, 또한 포토리소그래피에 의해 비트선 BL 및 단자 패드(24)를 형성하여, 도 8 및 도 9에 도시한 TEG를 얻었다.
<샘플 2>
자화 자유층(7)의 조성을 Co70.5Fe4.5Si15B10(원자%)으로 하고, 자화 자유층(7)의 막 두께를 4㎚로 한 것 외에는, 샘플 1과 유사한 방식으로 TEG를 얻었다.
<샘플 3>
자화 자유층(7)의 조성을 Co81Zr4Nb12Ta3(원자%)으로 하고, 자화 자유층(7)의 막 두께를 4㎚로 한 것 외에는, 샘플 1과 유사한 방식으로 TEG를 얻었다.
<샘플 4>
자화 자유층(7)의 조성을 Co75Fe25(원자%)로 하고, 자화 자유층(7)의 막 두께를 2㎚로 한 것 외에는, 샘플 1과 유사한 방식으로 TEG를 얻었다.
<샘플 5>
자화 자유층(7)의 조성을 Co90Fe10(원자%)으로 하고, 자화 자유층(7)의 막 두께를 2㎚로 한 것 외에는, 샘플 1과 유사한 방식으로 TEG를 얻었다.
그 후, 얻어진 각 샘플 1∼샘플 5의 TEG에 대하여, 하기와 같이 R-H 곡선의 측정을 행하고, 또한 R-H 곡선으로부터 보자력의 변동과 각형비를 구하였다.
(R-H 곡선의 측정)
통상의 MRAM 등의 자기 메모리 장치에서는 전류 자계를 인가하여 자기 저항 효과 소자의 자화 방향을 반전시켜 정보를 기입할 수 있다. 본 실시예에서는 외부 자계에 의해 자기 저항 효과 소자를 자화시킴으로써, 저항값의 측정을 행하였다. 즉, 우선, TMR 소자(22)의 자화 자유층의 자화 방향을 반전시키기 위한 외부 자계를 자화 자유층의 자화 용이축에 대하여 평행하게 되도록 인가하였다. 측정을 위한 외부 자계의 크기는 500 Oe로 하였다.
다음으로, 자화 자유층의 자화 용이축의 한측으로부터 볼 때 -500 Oe 내지 +500 Oe까지 자화 자유층을 소인함과 동시에, 워드선 WL의 단자 패드(23)와 비트선 BL의 단자 패드(24)에 걸리는 바이어스 전압이 100㎷가 되도록 조절하여, 강자성 터널 접합에 터널 전류를 흘리었다. 이 때, 그 때의 각 외부 자계에 대한 저항값을 측정하여 R-H 곡선을 얻었다.
(보자력 Hc의 변동)
상기한 측정 방법에 의해 R-H 곡선을 측정한다. 그 후, R-H 곡선으로부터, 자화 고정층과 자화 자유층의 자화가 반평행의 상태이고 저항이 높은 상태에서의 저항값과, 자화 고정층과 자화 자유층의 자화가 평행의 상태이고 저항이 낮은 상태에서의 저항값과의 평균값을 구하여, 이 평균값의 저항값이 얻어질 때의 외부 자계의 값을 보자력 Hc로 하였다. 이 보자력 Hc를, 마찬가지로 제작된 소자(TEG) 500개에 대하여 행하여, 이들의 표준 편차 ΔHc를 구하였다. 그리고, ΔHc/(Hc의 평균값)를 보자력 Hc의 변동의 값으로 하였다.
또, 기입 특성의 향상을 도모한다는 관점에서, 보자력 Hc의 변동은 바람직하게는 6% 이하, 보다 바람직하게는 4% 이하로 억제한다.
(각형비)
R-H 곡선으로부터, 파형의 각형비를 구하였다. 즉, 측정 시의 -500 Oe 내지 +500 Oe까지의 자장 범위에서 얻어진 R-H 곡선의 R1max-R1min과 제로 자장(H=0)에서의 R2max-R2min과의 비, (R2max-R2min)/(R1max-R1min)의 비를 계산하여, 이것을 각형비로 하였다.
또, 기입 특성의 향상을 도모한다는 관점에서, 각형비는 0.9 이상인 것이 바람직하다.
각 샘플 1∼샘플 5에 대하여, 자화 자유층(7)의 조성 및 막 두께를 다음의 표 1에 나타내고, 보자력 Hc의 변동 및 각형비를 표 2에 나타낸다.
샘플 No. 층 구성 자화 자유층의 조성(원자%) 막 두께(nm)
1 1 Co72Fe8B20 4
2 1 Co70.5Fe4.5Si15B10 4
3 1 Co81Zr4Nb12Ta3 4
4 1 Co75Fe25 2
5 1 Co90Fe10 2
샘플 No. 층 구성 RFA 보자력 Hc의 변동 각형비
1 1 RFA에 의해 열 처리되지 않음 5.0 0.85
RFA에 의해 열 처리됨 3.9 0.90
2 1 RFA에 의해 열 처리되지 않음 4.3 0.88
RFA에 의해 열 처리됨 3.5 8.91
3 1 RFA에 의해 열 처리되지 않음 5.3 0.80
RFA에 의해 열 처리됨 4.1 0.86
4 1 RFA에 의해 열 처리되지 않음 6.0 0.80
RFA에 의해 열 처리됨 5.7 0.81
5 1 RFA에 의해 열 처리되지 않음 7.5 0.60
RFA에 의해 열 처리됨 7.3 0.60
표 2에서 분명한 바와 같이, 샘플 1∼샘플 3에서와 같이 비정질 재료를 자화 자유층(7)에 이용하여, 회전 자장 중 열 처리에 의해 열 처리함으로써, 보자력 Hc의 변동을 억제할 수 있는 것을 알 수 있다.
이로써, 비정질 재료를 자화 자유층(7)에 이용하여, 회전 자장 중 열 처리에 의해 열 처리함으로써, TMR 소자의 보자력 Hc의 변동을 억제하여, MRAM의 기입 특성을 개선하는 효과가 얻어지는 것을 알 수 있다.
또, 샘플 4 및 샘플 5에서와 같이 통상 결정질이 되는 합금이라도 막 두께를 3㎚ 미만으로 하면, 회전 자장 중 열 처리와 그 후의 정자장 중 열 처리함에 따라 결정질 합금으로 된 자화 자유층(7)을 열 처리함으로써, 보자력 Hc의 변동을 약간 저감시킬 수 있다는 것을 알 수 있다.
또, 본 발명의 자기 저항 효과 소자(TMR 소자 등)는 상술한 자기 메모리 장치에 제한되지 않고, 자기 헤드 및 이 자기 헤드를 탑재한 하드디스크 드라이브나 자기 센서, 집적 회로 칩, 퍼스널 컴퓨터, 휴대 단말기, 휴대 전화를 비롯한 각종 전자 기기, 전자 기기 등에 적용할 수 있다.
첨부된 도면을 참조하여 본발명의 양호한 실시예를 설명하였지만, 본 발명은 상술한 실시예에 한정되지 않고, 첨부된 청구범위에서 정의된, 본 발명의 범위를 벗어나지 않는 범위에서 기타 여러가지 변형 및 변경을 취할 수 있다.
본 발명의 자기 저항 효과 소자 및 그 제조 방법에 따르면, R-H 곡선의 각특성의 개선, 보자력의 변동의 개선을 도모할 수 있다.
이에 의해, 자기 저항 효과 소자를 자기 메모리 장치에 적용한 경우에, 기입 에러를 저감시킬 수 있어, 우수한 기입 특성을 얻을 수 있다.
또한, 본 발명의 자기 메모리 장치 및 그 제조 방법에 따르면, 우수한 기입 특성을 실현할 수 있다.

Claims (10)

  1. 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자에 있어서,
    상기 강자성 재료층이 300℃의 회전 자장 중 열 처리와, 그 후의 280℃의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되는 것을 특징으로 하는 자기 저항 효과 소자.
  2. 제1항에 있어서,
    상기 강자성 재료층 중 적어도 하나는 비정질 또는 미세 결정 재료로 이루어지는 것을 특징으로 하는 자기 저항 효과 소자.
  3. 제1항에 있어서,
    상기 자기 저항 효과 소자는 상기 중간층으로서 절연체 또는 반도체 재료로 이루어지는 터널 배리어층을 이용한 터널 자기 저항 효과 소자인 것을 특징으로 하는 자기 저항 효과 소자.
  4. 제1항에 있어서,
    상기 자기 저항 효과 소자는 적층형 페리 구조를 갖는 것을 특징으로 하는 자기 저항 효과 소자.
  5. 자기 메모리 장치에 있어서, 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 구성의 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선
    을 구비하고, 상기 강자성 재료층이 300℃의 회전 자장 중 열 처리와, 그 후의 280℃의 정자장 중 열 처리를 포함하는 열 처리에 의해 열 처리되는 것을 특징으로 하는 자기 메모리 장치.
  6. 제5항에 있어서,
    상기 강자성 재료층 중 적어도 하나는 비정질 또는 미세 결정 재료로 이루어지는 것을 특징으로 하는 자기 메모리 장치.
  7. 제5항에 있어서,
    상기 자기 저항 효과 소자는 상기 중간층으로서 절연체 또는 반도체로 이루어지는 터널 배리어층을 이용한 터널 자기 저항 효과 소자인 것을 특징으로 하는 자기 메모리 장치.
  8. 제5항에 있어서,
    상기 자기 저항 효과 소자는 적층형 페리 구조를 갖는 것을 특징으로 하는 자기 메모리 장치.
  9. 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자를 제조하는 방법에 있어서,
    상기 강자성 재료층을 300℃에서 회전 자장 중 열 처리에 의해 열 처리하는 공정과,
    상기 강자성 재료층을 280℃에서 정자장 중 열 처리에 의해 열 처리하는 공정을 포함하는 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  10. 한 쌍의 강자성 재료층이 중간층을 사이에 두고 대향되고, 층면에 대하여 수직 방향으로 전류를 흘림으로써 자기 저항 변화를 얻는 자기 저항 효과 소자와, 상기 자기 저항 효과 소자를 두께 방향으로 협지하는 워드선 및 비트선을 구비한 자기 메모리 장치를 제조하는 방법에 있어서,
    상기 자기 저항 효과 소자의 상기 강자성 재료층을 300℃에서 회전 자장 중 열 처리에 의해 열 처리하는 공정과,
    상기 강자성 재료층을 280℃에서 정자장 중 열 처리에 의해 열 처리하는 공정을 포함하는 것을 특징으로 하는 자기 메모리 장치의 제조 방법.
KR1020030039673A 2002-06-20 2003-06-19 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법 KR100995464B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002180255A JP3678213B2 (ja) 2002-06-20 2002-06-20 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JPJP-P-2002-00180255 2002-06-20

Publications (2)

Publication Number Publication Date
KR20030097688A KR20030097688A (ko) 2003-12-31
KR100995464B1 true KR100995464B1 (ko) 2010-11-18

Family

ID=31177437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039673A KR100995464B1 (ko) 2002-06-20 2003-06-19 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법

Country Status (3)

Country Link
US (2) US7026671B2 (ko)
JP (1) JP3678213B2 (ko)
KR (1) KR100995464B1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7083988B2 (en) * 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7369376B2 (en) * 2005-03-15 2008-05-06 Headway Technologies, Inc. Amorphous layers in a magnetic tunnel junction device
JP4008478B2 (ja) 2005-07-13 2007-11-14 Ｔｄｋ株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
JP2007052886A (ja) * 2005-08-19 2007-03-01 Alps Electric Co Ltd 垂直磁気記録ヘッド
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP2007095750A (ja) * 2005-09-27 2007-04-12 Canon Anelva Corp 磁気抵抗効果素子
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
JP4834834B2 (ja) * 2006-05-08 2011-12-14 国立大学法人東北大学 トンネル磁気抵抗素子、不揮発性磁気メモリ、発光素子および３端子素子
US7710687B1 (en) * 2006-09-13 2010-05-04 Hutchinson Technology Incorporated High conductivity ground planes for integrated lead suspensions
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
WO2011149274A2 (ko) * 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
JP2012069694A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 磁気メモリ
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
US9147409B1 (en) * 2014-05-30 2015-09-29 Seagate Technology Llc Magnetic sensor annealing using a rocking field
US9768378B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
EP3276365B1 (en) * 2016-07-26 2020-02-12 Melexis Technologies SA A sensor device with a soft magnetic alloy having reduced coercivity, and method for making same
KR20210011638A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254116A (ja) * 1994-03-16 1995-10-03 Fuji Electric Co Ltd 薄膜磁気ヘッドの熱処理方法
JP2000101164A (ja) * 1998-09-18 2000-04-07 Nec Corp 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用した装置
JP2002158381A (ja) * 2000-09-11 2002-05-31 Toshiba Corp 強磁性トンネル接合素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780176A (en) * 1992-10-30 1998-07-14 Kabushiki Kaisha Toshiba Magnetoresistance effect element
KR100225179B1 (ko) * 1992-11-30 1999-10-15 니시무로 타이죠 박막 자기 헤드 및 자기 저항 효과형 헤드
US5991125A (en) * 1994-09-16 1999-11-23 Kabushiki Kaisha Toshiba Magnetic head
US6472868B1 (en) * 1998-08-05 2002-10-29 Minebea Co., Ltd. Magnetic impedance element having at least two thin film-magnetic cores
JP3836294B2 (ja) * 2000-03-27 2006-10-25 株式会社日立グローバルストレージテクノロジーズ 磁気ヘッド、及びこれを用いた磁気記録再生装置
JP3437834B2 (ja) * 2001-01-19 2003-08-18 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法ならびに薄膜磁気ヘッドにおける薄膜パターンの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254116A (ja) * 1994-03-16 1995-10-03 Fuji Electric Co Ltd 薄膜磁気ヘッドの熱処理方法
JP2000101164A (ja) * 1998-09-18 2000-04-07 Nec Corp 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用した装置
JP2002158381A (ja) * 2000-09-11 2002-05-31 Toshiba Corp 強磁性トンネル接合素子およびその製造方法

Also Published As

Publication number Publication date
KR20030097688A (ko) 2003-12-31
US7026671B2 (en) 2006-04-11
US20040042129A1 (en) 2004-03-04
JP3678213B2 (ja) 2005-08-03
US20060187703A1 (en) 2006-08-24
JP2004023070A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100995464B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법
KR101055595B1 (ko) 자기저항 소자 및 자기 메모리 장치
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
US6831314B2 (en) Magnetoresistive effect element and magnetic memory device
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US20060125034A1 (en) Magnetoresistant device and magnetic memory device further comments
KR101053333B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP2006190838A (ja) 記憶素子及びメモリ
US20050162904A1 (en) Magnetoresistive effect element and magnetic memory device
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2012074716A (ja) 記憶素子及びメモリ
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4352659B2 (ja) 磁気抵抗効果素子の製造方法
JP2006108316A (ja) 記憶素子及びメモリ
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004039757A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4674433B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2006165264A (ja) メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 9