JP2001067862A - 磁気メモリ素子 - Google Patents

磁気メモリ素子

Info

Publication number
JP2001067862A
JP2001067862A JP24767899A JP24767899A JP2001067862A JP 2001067862 A JP2001067862 A JP 2001067862A JP 24767899 A JP24767899 A JP 24767899A JP 24767899 A JP24767899 A JP 24767899A JP 2001067862 A JP2001067862 A JP 2001067862A
Authority
JP
Japan
Prior art keywords
magnetic
layer
line
flux
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24767899A
Other languages
English (en)
Inventor
Toshio Tanuma
俊雄 田沼
Hideki Yoshikawa
秀樹 吉川
Satoru Oikawa
悟 及川
Koichi Yoshioka
功一 吉岡
Seiichiro Takahashi
誠一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24767899A priority Critical patent/JP2001067862A/ja
Publication of JP2001067862A publication Critical patent/JP2001067862A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 相対的に保持力の大きい磁性材料からなるハ
ード層３と、相対的に保持力の小さい磁性材料からなる
ソフト層１とを非磁性層２を介して積層した磁気抵抗効
果膜からなるメモリセルを、互いに直交する第１の電流
線６と第２の電流線４の交差部分に配置した磁気メモリ
素子において、メモリセルに対する書き込み及び読み出
しの際の動作電流を低減する。 【解決手段】 ソフト層１またはハード層３と磁気交換
結合するようにソフト層１またはハード層３の近傍に配
置され、かつ磁気交換結合するソフト層１またはハード
層３の磁化容易軸方向において、ソフト層１またはハー
ド層３の長さよりも長いストライプ状の磁性材料層５が
設けられていることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果膜を
用いた磁気メモリ素子に関するものである。
【０００２】
【従来の技術】近年、高密度性、速応性、不揮発性を備
えた固体記憶素子として、磁気抵抗効果を利用したラン
ダム・アクセス・メモリ（ＲＡＭ）が注目されている。
このような磁気メモリ素子によれば、磁性層の磁化方向
によって情報を記録することができ、記録情報を半永久
的に保持する不揮発性メモリとすることができる。この
ため、例えば携帯端末やカードの情報記録素子等の各種
の記録素子としての利用が期待されている。特に、巨大
磁気抵抗効果（ＧＭＲ）を用いた磁気メモリ素子は、Ｇ
ＭＲの高い出力特性を利用することができ、高速読み出
しが可能であるため期待されている。
【０００３】このような磁気メモリ素子においては、磁
気抵抗効果膜からなるメモリセルをマトリックス状に配
置し、各メモリセルに磁気抵抗変化を検出するセンス電
流を流すことにより各メモリセルの情報を読み出してい
る。通常、ＧＭＲ膜は、保磁力の大きい磁性材料からな
るハード層と、保磁力の小さい磁性材料からなるソフト
層とを非磁性層を介して積層した構造を有している。非
磁性層がＣｕなどの導電層から形成される場合は、通常
積層膜の面方向に沿ってセンス電流を流すことにより磁
気抵抗変化が検出される。特開平６−３０２１８４号公
報には、このようなメモリセルを用いた磁気メモリ素子
の構造が開示されている。
【０００４】また、非磁性層がＡｌ2 Ｏ3 などのような
絶縁層から形成されている磁気トンネル接合型の磁気抵
抗効果膜をメモリセルとして用いた磁気メモリ素子にお
いては、磁気抵抗効果膜の厚み方向にセンス電流を流す
ことにより磁気抵抗変化を検出している。米国特許５６
４０３４３号には、このような磁気メモリ素子の素子構
造が開示されている。
【０００５】
【発明が解決しようとする課題】ところで、このような
磁気メモリ素子においても、半導体メモリ素子と同様
に、高密度化が望まれており、このためメモリセルを微
細化することが検討されている。通常、磁気抵抗効果膜
においては、磁性層の磁化方向が平行または反平行のい
ずれかの状態をとるように、一方向に長く、かつこれと
垂直な方向に短くなるような形状異方性を付与すること
により、磁化方向に異方性を持たせている。しかしなが
ら、メモリセルが微細化すると、メモリセルの長軸／短
軸の比が次第に１に近づき、反磁界の影響が強くなる。
このため、メモリセルの磁化方向を反転させるのに必要
な磁界強度が増大し、メモリセルに対する書き込み及び
読み出しの際の動作電流が高くなるという問題を生じ
る。
【０００６】本発明の目的は、メモリセルに対する書き
込み及び読み出しの際の動作電流を低減することができ
る磁気メモリ素子の新規な構造を提供することにある。
【０００７】
【課題を解決するための手段】本発明に従う第１の局面
の磁気メモリ素子は、相対的に保磁力の大きい磁性材料
からなるハード層と、相対的に保磁力の小さい磁性材料
からなるソフト層とを非磁性層を介して積層した磁気抵
抗効果膜からなるメモリを、互いに直交する第１の電流
線と第２の電流線の交差部分に配置した磁気メモリ素子
であり、ハード層またはソフト層と磁気交換結合するよ
うにハード層またはソフト層の近傍に配置され、かつ磁
気交換するハード層またはソフト層の磁化容易軸方向に
おいてハード層またはソフト層の長さよりも長いストラ
イプ状の磁性材料層が設けられていることを特徴として
いる。
【０００８】本発明の第１の局面において、磁性材料層
と磁気交換結合する磁気抵抗効果膜の磁性層は、ソフト
層であってもよいし、ハード層であってもよい。また、
ソフト層と磁気交換結合する磁性材料層と、ハード層と
磁気交換結合する磁性材料層とをそれぞれ別個に設けて
もよい。
【０００９】メモリセルに書き込みまたは読み出しを行
う際、ハード層またはソフト層の磁化容易軸方向に直交
する方向に設けられる第１の電流線または第２の電流線
から発生した誘導磁界がメモリセルのソフト層またはハ
ード層に印加される。ソフト層またはハード層の近傍に
設けられているストライプ状の磁性材料層には、この誘
導磁界が効率的に収束され、磁性材料層において磁化領
域が形成される。そしてこの磁化領域との磁気交換結合
により、メモリセルのソフト層またはハード層が磁化さ
れる。このため、誘導磁界によるメモリセルのソフト層
またはハード層の磁化反転が効率的に行われ、このとき
の動作電流を低減することができる。
【００１０】また、メモリセルの磁性層の端部には三角
磁壁が発生し易く、この磁壁は磁化が反転する際に不連
続に移動するため、メモリセルの抵抗が不連続に変化
し、検出出力のノイズとなることが知られている。本発
明の第１の局面によれば、磁化容易軸方向において磁性
層の長さよりも長いストライプ状の磁性材料層が磁性層
と磁気交換結合しているので、磁化反転時におけるメモ
リセルの磁性層での磁壁の不連続な移動を抑制すること
ができ、ノイズの低減を図ることができる。
【００１１】本発明の第１の局面においては、メモリセ
ルのソフト層またはハード層と磁性材料層との磁気交換
結合が強磁性結合であることが好ましい。また、磁性材
料層は、保磁力が低く、かつ透磁率が高い磁性材料から
形成されていることが好ましい。このような磁性材料と
しては、ＣｏＺｒＮｂ、ＣｏＺｒＴａ、ＮｉＦｅ及びＮ
ｉＦｅＣｒなどが挙げられる。
【００１２】本発明の第１の局面において、メモリセル
を構成する磁気抵抗効果膜の非磁性層は、Ｃｕなどの導
電層であってもよいし、Ａｌ2 Ｏ3 などの絶縁物層であ
ってもよい。非磁性層が導電層から構成される場合は、
第１の電流線及び第２の電流線の一方をセンス線として
用い、磁気抵抗効果膜の両端にこのセンス線を接続し
て、磁気抵抗効果膜の面方向に沿ってセンス電流を流す
ことができる。また、他方の電流線はワード線として用
いることができる。
【００１３】非磁性層が絶縁物層である磁気トンネル接
合型の磁気抵抗効果膜である場合は、第１の電流線と第
２の電流線の交差部分において、第１の電流線と第２の
電流線の間にメモリセルを配置し、磁気抵抗効果膜の厚
み方向にセンス電流を流すことができる。
【００１４】また、本発明の第１の局面において、磁気
抵抗効果膜は、保磁力差型磁気抵抗効果膜であってもよ
いし、スピンバルブ型磁気抵抗効果膜であってもよい。
スピンバルブ型磁気抵抗効果膜の場合は、反強磁性層を
積層することによりピン留めされた強磁性層がハード層
として用いられる。
【００１５】本発明の第２の局面に従う磁気メモリ素子
は、相対的に保磁力の大きい磁性材料からなるハード層
と、相対的に保磁力の小さい磁性材料からなるソフト層
とを非磁性層を介して積層した磁気抵抗効果膜からなる
メモリセルをマトリックス状に配置した磁気メモリ素子
であり、各メモリセルに磁束を流すためのフラックスラ
インと、フラックスラインに流す磁束を発生するための
磁束発生手段とを備えることを特徴としている。
【００１６】本発明の第２の局面によれば、フラックス
ラインに流す磁束によりメモリセルに磁界を印加するこ
とができる。従って、ワード線やセンス線などの電流線
からの誘導磁界に、このフラックスラインからの磁界を
合成することができ、電流線からの誘導磁界を補うこと
ができる。従って、メモリセルに対する書き込み及び読
み出しの際の動作電流を低減することができる。
【００１７】フラックスラインは、メモリセルのマトリ
ックスの一方向に延び、該方向に配列した各メモリセル
に対し共通となる第１のフラックスラインとすることが
できる。さらには、メモリセルのマトリックスの一方向
と直交する方向に延び、該方向に配列した各メモリセル
に対し共通となる第２のフラックスラインを設けてもよ
い。このような場合、第１のフラックスラインと第２の
フラックスラインが交差する部分に各メモリセルが配置
することができる。
【００１８】また、メモリセルに対し印加される誘導磁
界を発生する第１の電流線及び第２の電流線は、第１の
電流線がメモリセルのマトリックスの一方向と直交する
方向に延び、該方向に配列した各メモリセルに対し共通
となるように設けることができ、第２の電流線がメモリ
セルのマトリックスの一方向に延び、該方向に配列した
各メモリセルに対し共通となるように設けることができ
る。このような場合、第１のフラックスラインまたは第
２のフラックスラインは、第２の電流線または第１の電
流線の上方もしくは下方に積層して設けることができ
る。
【００１９】本発明の第２の局面において、磁束発生手
段は、例えばフラックスラインに巻き付けられた導体コ
イルまたはフラックスラインに直交するように設けられ
た導体線により構成することができる。
【００２０】本発明の第２の局面においてメモリセルを
構成する磁気抵抗効果膜の非磁性層は、第１の局面と同
様に、導電層であってもよいし、絶縁層であってもよ
い。また、磁気抵抗効果膜は、保磁力差型のものであっ
てもよいし、スピンバルブ型のものであってもよい。
【００２１】本発明の第３の局面に従う磁気メモリ素子
は、相対的に保磁力の大きい磁性材料からなるハード層
と、相対的に保磁力の小さい磁性材料からなるソフト層
とを非磁性層を介して積層した磁気抵抗効果膜からなる
メモリセルを、互いに直交する第１の電流線と第２の電
流線の交差部分に配置した磁気メモリ素子であり、ソフ
ト層の磁化容易軸方向の長さをハード層の磁化容易軸方
向の長さよりも長くしたことを特徴としている。
【００２２】本発明の第３の局面においては、ソフト層
の磁化容易軸方向の長さが、ハード層の磁化容易軸方向
の長さよりも長く設定されているので、ソフト層に磁化
容易軸方向の誘導磁界が印加された際、反磁界の影響を
低減することができ、ソフト層における磁化反転を効率
的に行うことができる。従って、書き込み及び読み出し
の際の動作電流を低減することができる。さらには、第
１の局面と同様に、磁化反転の際の出力のノイズを低減
することができる。
【００２３】
【発明の実施の形態】先ず、本発明の第１の局面に従う
実施例について説明する。図１は、本発明の第１の局面
に従う一実施例を示す断面図である。Ｃｕなどからなる
第１の電流線６の上には、ＮｉＦｅなどからなるストラ
イプ状の磁性材料層５が設けられている。磁性材料層５
の上には、ソフト層１とハード層３とを非磁性層２を介
して積層した磁気抵抗効果膜からなるメモリセルが設け
られている。ハード層３の上にはＣｕなどからなる第２
の電流線４が、第１の電流線６と直交する方向に延びる
ように設けられている。ソフト層１及びハード層３の磁
化容易軸方向は、図面の左右方向となるように設定され
ている。従って、ストライプ状の磁性材料層５は、ソフ
ト層１及びハード層３の磁化容易軸方向に延びるように
設けられており、ソフト層１及びハード層３の磁化容易
軸方向の長さよりも長いストライプ状に形成されてい
る。
【００２４】メモリセルに対して情報の書き込みまたは
読み出しを行う際には、第１の電流線６からの誘導磁界
と第２の電流線４からの誘導磁界がメモリセルに印加さ
れる。第１の電流線６からの誘導磁界は、磁化容易軸方
向と垂直な磁化困難軸方向に印加され、第２の電流線４
からの誘導磁界は、磁化容易軸方向に印加される。本実
施例では、メモリセルとして保磁力差型磁気抵抗効果膜
が用いられており、ハード層３はソフト層１よりも保磁
力の大きい磁性材料から形成されており、ソフト層１は
ハード層３よりも保磁力の小さい磁性材料から形成され
ている。また、非磁性層２はＡｌ2 Ｏ3 などの絶縁物層
から形成されている。従って、本実施例の磁気抵抗効果
膜は、磁気トンネル接合型の磁気抵抗効果膜である。情
報の書き込みの際には、ハード層３及びソフト層１の磁
化方向を反転することができる相対的に強い誘導磁界が
印加される。また、メモリセルに情報を書き込む際に
は、ソフト層１の磁化方向のみを反転することができる
相対的に弱い誘導磁界が印加される。これらの誘導磁界
は、第１の電流線６からの磁化困難軸方向の誘導磁界と
第２の電流線４の磁化容易軸方向の誘導磁界の合成磁界
により与えられる。
【００２５】ここでは、ソフト層１の磁化方向のみを反
転する情報の読み出しの際の動作について説明する。な
お、保磁力差型磁気抵抗効果膜をメモリセルに用いた場
合の情報の書き込み及び読み出しの動作については後に
詳細に説明する。
【００２６】情報を読み出すためソフト層１の磁化方向
を反転するに際して、ソフト層１には第１の電流線６か
らの磁化困難軸方向の誘導磁界と、第２の電流線４から
の磁化容易軸方向の磁界７が印加される。磁化容易軸方
向には、この方向に延びるストライプ状の磁性材料層５
が設けられているので、磁化容易軸方向の誘導磁界７の
磁束は、この磁性材料層５に集められ、磁化領域Ａが形
成される。図２（平面図）に示すように、磁性材料層５
は磁化容易軸方向に延びるストライプ状に形成されてい
るので、反磁界の影響を受けることなく、誘導磁界によ
って容易に磁化され磁化領域Ａが形成される。磁性材料
層５とソフト層１は強磁性結合しているので、誘導磁界
７のみならず、磁性材料層５の磁化領域Ａによっても磁
化される。従って、ソフト層１の磁化反転をより効率的
に行うことができる。このため小さな動作電流でも磁化
反転が可能となり、動作電流を低減することができる。
【００２７】また、ソフト層１内での磁化反転の際の磁
壁の不連続な移動を抑制することができるので、メモリ
セルの磁気抵抗効果の不連続な変化を抑制することがで
き、出力のノイズを低減することができる。
【００２８】上記の説明では、メモリセルからの情報を
読み出す際について説明したが、メモリセルに情報を書
き込む際にも同様に、ソフト層１は、磁性材料層５に形
成された磁化領域Ａにより容易に磁化することができ、
書き込みの際の動作電流も低減することができる。
【００２９】図３〜図５は、保磁力差型磁気抵抗効果膜
を用いたメモリセルに対し情報の書き込み及び読み出し
を行う際の動作を説明するための模式的断面図である。
保磁力差型磁気抵抗効果膜では、一般に保磁力の大きい
ハード層３に情報が書き込まれる。すなわち、ハード層
３の磁化方向である" ← "及び" → "を、それぞれ情報
の" ０ "及び" １ "に対応させる。図３に示す実施例で
は、ハード層３の磁化方向は" ← "である。また、ソフ
ト層１の磁化方向も" ← "である。
【００３０】図４は、メモリセルから情報を読み出す際
の動作を示している。情報の読み出しに際しては、ワー
ド線である第２の電流線４に相対的に弱い電流を流し、
ソフト層１の磁化方向のみを反転できるような相対的に
弱い誘導磁界７を発生させる。ソフト層１は誘導磁界７
が印加されることにより、磁化方向が反転し、" → "の
方向に磁化方向が設定される。これにより、ソフト層１
の磁化方向は、ハード層３の磁化方向と反平行状態とな
る。従って、メモリセルの磁気抵抗が高くなるように変
化するので、この磁気抵抗変化を検出することにより、
ハード層３に記録された情報を読み出すことができる。
ハード層３の磁化方向が、図３及び図４に示す磁化方向
と逆方向、すなわち" → "である場合には、ハード層３
とソフト層１の磁化方向が反平行から平行に変化するの
で、磁気抵抗が低くなるように変化する。従って、同様
にメモリセルの磁気抵抗変化を検出することにより、ハ
ード層３に記録された情報を読み出すことができる。
【００３１】図５は、ハード層３に情報を記録する際の
動作を示している。情報を記録するに際しては、ハード
層３の磁化方向を反転することができるような相対的に
大きな電流を第２の電流線４に流し、相対的に大きな誘
導磁界８を発生させる。ハード層３は、この誘導磁界８
が印加されることにより、その磁化方向を設定すること
ができる。なお、この際、ソフト層１の磁化方向も同じ
方向に設定される。また、ハード層３の磁化方向を逆方
向に設定する場合には、第２の電流線４に流す電流の方
向を逆方向とすることにより、逆方向の誘導磁界が発生
するので、この誘導磁界がハード層３に印加されること
により、ハード層３の磁化方向が逆方向に設定される。
【００３２】図６〜図１４は、本発明の第１の局面に従
う他の実施例の磁気メモリ素子を製造する工程を説明す
るための図である。先ず、図６の断面図に示すように、
図示されない基板の上にＣｕ薄膜（膜厚２００ｎｍ）か
らなる第１の電流線１６を形成する。第１の電流線１６
の上に、ＣｏＺｒＮｂ薄膜（膜厚５０ｎｍ）からなる磁
性材料層１５を形成する。磁性材料層１５の上に、Ｎｉ
Ｆｅ薄膜（膜厚４ｎｍ）からなるソフト層１１を形成す
る。ソフト層１１の上に、Ａｌ2 Ｏ3 薄膜（膜厚１．５
ｎｍ）からなる非磁性層１２を形成する。非磁性層１２
の上に、Ｃｏ薄膜（膜厚４ｎｍ）からなるハード層１３
を形成する。ハード層１３の上に、Ｔａ薄膜（膜厚５ｎ
ｍ）からなる保護膜１４を形成する。
【００３３】保護膜１４を形成した後、第１の電流線１
６から保護膜１４までの積層薄膜を、フォトリソグラフ
ィー法により、幅２μｍ、長さ２０μｍのストライプ状
に形成する。ストライプ状に加工する際、磁性材料層１
５、ソフト層１１及びハード層１３の磁化容易軸方向が
ストライプの長手方向と一致するように磁界を印加し
て、それぞれに磁気異方性を付与する。次に、メモリセ
ルを形成する領域の保護膜１４の上にレジスト膜１７を
形成する。
【００３４】図７の断面図に示すように、次に、レジス
ト膜１７をマスクとして、レジスト膜１７以外の領域の
ソフト層１１、非磁性層１２、ハード層１３及び保護膜
１４をエッチング除去し、２μｍ×２μｍの矩形状にメ
モリセルを加工する。
【００３５】図８は、図７に示すレジスト膜１７を除去
した後の状態を示す斜視図である。図９の断面図に示す
ように、次に、メモリセルの保護膜１４の上にレジスト
膜１８を形成すると共に、電極接合部を形成する磁性材
料層１５の両端の領域の上にそれぞれレジスト膜１９及
び２０を形成する。
【００３６】図１０の断面図に示すように、次に、全面
に酸化アルミナ膜（膜厚３０ｎｍ）からなる絶縁物層２
１を形成する。図１１の断面図に示すように、次に、レ
ジスト膜１８、１９及び２０を取り除くことにより、こ
の上に形成された絶縁物層２１を除去する。これによ
り、図１１に示すように、メモリセルの保護膜１４の表
面が露出すると共に、磁性材料層１５の両端部が露出さ
れ、電極接合部１５ａ，１５ｂが形成される。
【００３７】図１２は、図１１に示す状態のメモリセル
を示す模式的斜視図である。図１２に示すように、メモ
リセルの保護膜１４及び磁性材料層１５の電極接合部１
５ａ，１５ｂのみが露出された状態で、素子全体は絶縁
層２１により覆われている。
【００３８】次に、図１３に示すように、メモリセルの
最上層の保護膜１４と電気的に接続されるように第２の
電流線２２が形成される。第２の電流線２２は、第１の
電流線１６と直交する方向に延びるように形成される。
第２の電流線２２は、Ｃｕ薄膜（膜厚２００ｎｍ）から
形成され、幅２μｍ、長さ２０μｍのストライプ状とな
るように形成される。
【００３９】次に、図１４に示すように、第２の電流線
２２の両端部に電極接合部２２ａ，２２ｂを形成する。
以上のようにして作製した磁気メモリ素子を用いて、読
み出し及び書き込みの際の動作電流を測定した。また、
比較として、第１の電流線１６の上に磁性材料層１５を
設けずに、直接メモリセルを形成した比較例の磁気メモ
リ素子を作製した。
【００４０】〔読み出しの際の動作電流の測定〕電極接
合部１５ａと１５ｂの間に電流を流すことにより、第１
の電流線１６に電流を流すと共に、電極接合部２２ａと
２２ｂの間に電流を流すことにより、第２の電流線２２
に電流を流した状態としておき、電極接合部２２ａと２
２ｂの極性を変えて第２の電流線２２を流れる電流の方
向を反転させ、このときに認められるメモリセルの電圧
の変化からメモリセルに書き込まれた情報を読み出し
た。第１の電流線１６に流れる電流値を一定にしてお
き、第２の電流線２２に流す電流を変化させ、情報の読
み出しが可能な、すなわちメモリセルに電圧の変化が生
じ得る最小の電流値Ｉｍｉｎを求めた。
【００４１】この結果、実施例のメモリセルでは最小電
流値が５ｍＡであったのに対し、比較例のメモリセルで
は最小電流値が１０ｍＡであった。従って、本発明によ
れば読み出しの際の動作電流を低減できることがわか
る。
【００４２】〔書き込みの際の動作電流の測定〕基本的
には、上記読み出しの際の動作電流の測定と同様にして
書き込みの際の動作電流を測定した。但し、初期状態に
おいてソフト層１１とハード層１３の磁化方向を反平行
状態にしておき、ハード層１３の磁化方向の反転により
ソフト層１１とハード層１３の磁化方向が平行状態とな
るように設定した。ハード層１３の磁化方向の反転が生
じる最小電流値Ｉｍｉｎを求めた。
【００４３】この結果、実施例のメモリセルは最小電流
値が１０ｍＡであったのに対し、比較例のメモリセルで
は２０ｍＡであった。従って、本発明によれば、書き込
みの際の動作電流も低減できることがわかる。
【００４４】〔読み出しの際のノイズの測定〕上記読み
出しの際の動作電流の測定において、メモリセルの電圧
変化が認められる十分な電流を第２の電流線２２に流し
た状態とし、メモリセルの電圧変化におけるノイズ成分
（信号出力で規格化）を測定した。
【００４５】この結果、実施例のメモリセルは、比較例
のメモリセルと比較し、ノイズ成分が１／２以下に低減
できることがわかった。上記の実施例では、読み出し及
び書き込みの際の動作電流を測定するため、１つのメモ
リセルを作製しているが、このようなメモリセルはマト
リックス状に配列することができるものである。この場
合において、第１の電流線及び第２の電流線は、それぞ
れが延びる方向に配列しているメモリセルに共通となる
ように設けられ、第１の電流線と第２の電流線の交差部
分に各メモリセルが配置される。また、磁性材料層は、
第１の電流線に沿って連続したストライプ状に形成して
もよいし、メモリセル毎にストライプ状を保った状態で
分割されていてもよい。
【００４６】図１５及び図１６は、本発明の第１の局面
に従うさらに他の実施例を示す図であり、図１５は断面
図、図１６は平面図である。本実施例では、ハード層１
３と磁気交換結合する第２の磁性材料層２３が設けられ
ている。また、図１６に示すように、第２の電流線２２
は、この第２の磁性材料層２３と直交する方向に延びる
ように設けられている。このようなハード層１３と強磁
性結合するストライプ状の第２の磁性材料層２３を設け
ることにより、ハード層１３の磁化方向の反転も容易と
なるので、さらに書き込み及び読み出しの際の動作電流
を低減することができる。
【００４７】次に、本発明の第３の局面に従う実施例に
ついて説明する。図１７は、本発明の第３の局面に従う
一実施例を示す模式的断面図である。第１の電流線２８
の上には、ソフト層２４が設けられており、ソフト層２
４の上には、非磁性層２５を介してハード層２６が設け
られている。ハード層２６の上には第１の電流線２８と
直交する方向に延びる第２の電流線２７が設けられてい
る。ソフト層２４及びハード層２６の磁化容易軸方向
は、第１の電流線２８が延びる方向に設定されている。
ソフト層２４は、その磁化容易軸方向の長さが、ハード
層２６の磁化容易軸方向の長さよりも長くなるようにス
トライプ状に形成されている。従って、ソフト層２４に
おいては反磁界の影響が少なく、第２の電流線２７から
の誘導磁界により磁化され易い状態となっている。この
ため、ソフト層２４の磁化容易軸方向の長さがハード層
のそれと同じであるメモリセルに比べ、読み出し及び書
き込みの際の動作電流を低減することができる。また、
読み出しの際のノイズを低減することができる。
【００４８】次に、本発明の第２の局面に従う実施例に
ついて説明する。図１８は、本発明の第２の局面に従う
一実施例を示す斜視図である。また、図１９は、図１８
に示す実施例の模式的断面図である。図１８及び図１９
に示すように、メモリセル３３の両端部には、センス線
となる第２の電流線３１が接続されている。メモリセル
３３は、例えばＣｕなどの非磁性導電層を介して積層さ
れたハード層及びソフト層からなる磁気抵抗効果膜から
形成されている。第２の電流線３１の上には、第１のフ
ラックスライン３２が設けられている。第１のフラック
スライン３２は、ＮｉＦｅ、Ｆｅ−Ａｌ−Ｓｉ、Ｃｏ系
アモルファス等の軟磁性材料から形成されている。メモ
リセル３３、第２の電流線３１及び第１のフラックスラ
イン３２は、図１８に点線で示すように酸化アルミニウ
ム膜などの絶縁層３５により覆われている。メモリセル
３３の上方には、ワード線となる第１の電流線３４が設
けられている。
【００４９】第１のフラックスライン３２には、第１の
フラックスラインの端部に設けられた導体コイルまたは
導体線などの磁束発生手段（図示せず）により発生した
磁束が流されている。この磁束は、図１９に点線で示す
ように、メモリセル３３内を漏れ磁束として通る。メモ
リセルに対する情報の書き込み及び読み出しの際には、
ワード線である第１の電流線３４及びこれと直交するセ
ンス線である第２の電流線３１に電流が流される。第１
の電流線３４に電流が流れることによりメモリセル３３
の磁化容易軸方向に誘導磁界が発生する。また、第２の
電流線３１に電流が流されることにより、メモリセルの
磁化容易軸方向と垂直な方向、すなわち磁化困難軸方向
に誘導磁界が発生する。さらに、メモリセル３３には、
第１のフラックスライン３２からの磁束が流れるので、
磁化容易軸方向にはさらにこの磁界が印加される。
【００５０】図２０は、メモリセル３３に印加される磁
界を示す模式図である。図２０に示すように、メモリセ
ル３３の磁化容易軸方向には、ワード線３４からの磁界
Ｈｗと、第１のフラックスライン３２からの磁界Ｈｆが
印加され、磁化困難軸方向にはセンス線３１からの磁界
Ｈｓが印加される。従って、メモリセル３３には、これ
らの合成磁界Ｈ0 が印加される。このように、第１のフ
ラックスライン３２を設けることにより、より大きな合
成磁界Ｈ0 を印加することができるので、ワード線３４
またはセンス線３１に流す動作電流を低減することがで
きる。
【００５１】図２１は、本発明の第２の局面に従う他の
実施例を示す模式的断面図である。図２１に示す実施例
では、ワード線３４に代えて、第２のフラックスライン
３６が設けられている。第２のフラックスライン３６
は、第１のフラックスライン３２及びセンス線３１と直
交する方向に延びるように設けられている。また、第２
のフラックスライン３６を通る磁束からの漏れ磁束がメ
モリセル３３内を通る。
【００５２】図２２は、図２１に示す実施例においてメ
モリセル３３に印加される磁界を示す模式図である。図
２２に示すように、メモリセル３３の磁化容易軸方向に
は、第１のフラックスライン３２からの磁界Ｈｆ1 が印
加され、磁化困難軸方向には、センス電流３１からの磁
界Ｈｓ及び第２のフラックスライン３６からの磁界Ｈｆ
2 が印加される。そして、メモリセル３３には、これら
の磁界の合成磁界Ｈ0が印加される。本実施例では、ワ
ード線が設けられておらず、従ってメモリセルに対する
情報の書き込み及び読み出しの際の動作電流を低減する
ことができる。
【００５３】図２３は、本発明の第２の局面に従うさら
に他の実施例を示す模式的断面図である。本実施例で
は、メモリセル３３の両端部に、第１のフラックスライ
ン３２が接続されており、第１のフラックスライン３２
の上にセンス線３１が設けられている。また、第１のフ
ラックスライン３２及びセンス線３１と直交する方向の
メモリセル３３の上方には、ワード線３４と第２のフラ
ックスライン３６が積層して設けられている。本実施例
では、第２のフラックスライン３６がワード線３４の下
方に位置するように積層されている。
【００５４】図２３に矢印で示すように、センス線３１
を流れるセンス電流は、メモリセル３３の端部の近傍で
第１のフラックスライン３２を通りメモリセル３３内を
流れる。
【００５５】図２４は、図２３に示す実施例においてメ
モリセルに印加される磁界を示す模式図である。図２４
に示すように、メモリセル３３の磁化容易軸方向には、
ワード線３４からの磁界Ｈｗと第１のフラックスライン
３１からの磁界Ｈｆ1 が印加される。また、磁化困難軸
方向には、センス電流３１からの磁界Ｈｓと第２のフラ
ックスライン３６からの磁界Ｈｆ2 が印加される。従っ
て、メモリセル３３には、これらの合成磁界Ｈ0 が印加
される。このように、メモリセル３３には、磁化容易軸
方向に第１のフラックスラインからの磁界Ｈｆ1 が印加
され、磁化困難軸方向に第２のフラックスライン３６か
らの磁界Ｈｆ2 が印加されるので、ワード線３４または
センス線３１に流す動作電流を低減することができる。
【００５６】図２５は、本発明の第２の局面に従うさら
に他の実施例を示す斜視図である。メモリセル３３の両
端部にはセンス線３１が接続されている。また、メモリ
セル３３の両端のセンス線３１の上方に端部３７ａ及び
端部３７ｂが位置するように、リングコア状のフラック
スライン３７が設けられている。このフラックスライン
３７には、導体コイル３８が巻き付けられている。この
導体コイル３８に電流を流すことにより磁束を発生さ
せ、この磁束をフラックスライン３７に流すことができ
る。従って、メモリセル３３には、フラックスライン３
７からの漏れ磁束が通る。このように、本発明において
は、必ずしもフラックスラインを直線状に形成しなくて
もよい。
【００５７】図２６は、マトリックス状に配置したメモ
リセルに対する第１のフラックスライン及び第２のフラ
ックスラインの配置状態を説明するための平面図であ
る。図２６に示すように、メモリセル４３は縦方向及び
横方向のマトリックス状となるように配置されている。
第１のフラックスライン４１は、横方向に配列したメモ
リセル４３に共通となるように横方向に設けられてい
る。また、第２のフラックスライン４２は縦方向に配列
したメモリセル４３に共通となるように縦方向に設けら
れている。従って、第１のフラックスライン４１と第２
のフラックスライン４２は直交した状態となるように設
けられている。
【００５８】第１のフラックスライン４１の端部には、
第１のフラックスライン４１に通す磁束を発生するため
の磁束発生手段となる導体コイル４４が巻き付けられて
いる。第２のフラックスライン４２の端部には、第２の
フラックスライン４２を通す磁束を発生するための磁束
発生手段となる導体コイル４５が巻き付けられている。
ワード線及びセンス線は、第１のフラックスライン４１
及び第２のフラックスライン４２の上方もしくは下方に
積層して設けることができる。
【００５９】図２６においては、磁束発生手段として導
体コイルを示したが、フラックスラインに直交するよう
に導体線を設け、この導体線を磁束発生手段としてもよ
い。また、本発明の第１の局面に従う実施例において、
磁性材料層の端部に磁束発生手段を設け、この磁束発生
手段からの磁束を通すことにより、これらの実施例は第
３の局面に従う実施例とすることができる。
【００６０】
【発明の効果】本発明によれば、メモリセルに対する書
き込み及び読み出しの際の動作電流を低減することがで
きる。従って、メモリセルを微細化することが可能とな
り、磁気メモリ素子の高密度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の局面に従う一実施例を示す模式
的断面図。
【図２】図１に示す実施例における磁性材料層の磁化状
態とソフト層の磁化状態を示す平面図。
【図３】保磁力差型磁気抵抗効果膜からなるメモリセル
への情報の書き込み及び読み出しの際の動作を説明する
ための模式的断面図。
【図４】保磁力差型磁気抵抗効果膜からなるメモリセル
への情報の書き込み及び読み出しの際の動作を説明する
ための模式的断面図。
【図５】保磁力差型磁気抵抗効果膜からなるメモリセル
への情報の書き込み及び読み出しの際の動作を説明する
ための模式的断面図。
【図６】本発明の第１の局面に従う他の実施例を製造す
る工程を示す断面図。
【図７】本発明の第１の局面に従う他の実施例を製造す
る工程を示す断面図。
【図８】本発明の第１の局面に従う他の実施例を製造す
る工程を示す斜視図。
【図９】本発明の第１の局面に従う他の実施例を製造す
る工程を示す断面図。
【図１０】本発明の第１の局面に従う他の実施例を製造
する工程を示す断面図。
【図１１】本発明の第１の局面に従う他の実施例を製造
する工程を示す断面図。
【図１２】本発明の第１の局面に従う他の実施例を製造
する工程を示す斜視図。
【図１３】本発明の第１の局面に従う他の実施例を製造
する工程を示す斜視図。
【図１４】本発明の第１の局面に従う他の実施例を製造
する工程を示す斜視図。
【図１５】本発明の第１の局面に従うさらに他の実施例
を示す断面図。
【図１６】図１５に示す実施例の平面図。
【図１７】本発明の第３の局面に従う一実施例を示す模
式的断面図。
【図１８】本発明の第２の局面に従う一実施例を示す斜
視図。
【図１９】本発明の第２の局面に従う一実施例を示す模
式的断面図。
【図２０】図１８及び図１９に示す実施例においてメモ
リに印加される磁界を示す模式図。
【図２１】本発明の第２の局面に従う他の実施例を示す
模式的断面図。
【図２２】図２１に示す実施例においてメモリセルに印
加される磁界を示す模式図。
【図２３】本発明の第２の局面に従うさらに他の実施例
を示す模式的断面図。
【図２４】図２３に示す実施例においてメモリセルに印
加される磁界を示す模式図。
【図２５】本発明の第２の局面に従うさらに他の実施例
を示す斜視図。
【図２６】本発明の第２の局面に従うさらに他の実施例
を示す平面図。
【符号の説明】
１…ソフト層 ２…非磁性層 ３…ハード層 ４…第２の電流線 ５…磁性材料層 ６…第１の電流線 ７，８…第２の電流線からの誘導磁界 １１…ソフト層 １２…非磁性層 １３…ハード層 １４…保護膜 １５…磁性材料層 １６…第１の電流線 ２２…第２の電流線 ２３…第２の磁性材料層 ２４…ソフト層 ２５…非磁性層 ２６…ハード層 ２７…第２の電流線 ２８…第１の電流線 ３１…センス線 ３２…第１のフラックスライン ３３…メモリセル ３４…ワード線 ３５…絶縁層 ３６…第２のフラックスライン ３７…フラックスライン ３８…導体コイル ４１…第１のフラックスライン ４２…第２のフラックスライン ４３…メモリセル ４４，４５…導体コイル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 及川 悟 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 吉岡 功一 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 誠一郎 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5E049 AA01 AA04 AA07 AA09 AC00 AC05 BA12 BA16 BA30

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 相対的に保磁力の大きい磁性材料からな
    るハード層と、相対的に保磁力の小さい磁性材料からな
    るソフト層とを非磁性層を介して積層した磁気抵抗効果
    膜からなるメモリセルを、互いに直交する第１の電流線
    と第２の電流線の交差部分に配置した磁気メモリ素子で
    あって、 前記ソフト層または前記ハード層と磁気交換結合するよ
    うに前記ソフト層または前記ハード層の近傍に配置さ
    れ、かつ磁気交換結合する前記ソフト層または前記ハー
    ド層の磁化容易軸方向において前記ソフト層または前記
    ハード層の長さよりも長いストライプ状の磁性材料層が
    設けられていることを特徴とする磁気メモリ素子。
  2. 【請求項２】 磁気交換結合が強磁性結合であることを
    特徴とする請求項１に記載の磁気メモリ素子。
  3. 【請求項３】 前記磁性材料層が、保磁力が低く、かつ
    透磁率が高い磁性材料から形成されていることを特徴と
    する請求項１または２に記載の磁気メモリ素子。
  4. 【請求項４】 前記磁気抵抗効果膜が、非磁性絶縁物層
    を介してハード層とソフト層とを積層した磁気トンネル
    接合型の磁気抵抗効果膜であることを特徴とする請求項
    １〜３のいずれか１項に記載の磁気メモリ素子。
  5. 【請求項５】 前記磁気抵抗効果膜が、前記第１の電流
    線と前記第２の電流線の間に配置され、前記磁気抵抗効
    果膜の厚み方向に磁気抵抗変化を検出するためのセンス
    電流が流されることを特徴とする請求項４に記載の磁気
    メモリ素子。
  6. 【請求項６】 相対的に保磁力の大きい磁性材料からな
    るハード層と、相対的に保磁力の小さい磁性材料からな
    るソフト層とを非磁性層を介して積層した磁気抵抗効果
    膜からなるメモリセルをマトリックス状に配置した磁気
    メモリ素子であって、 各メモリセルに磁束を流すためのフラックスラインと、
    前記フラックスラインに流す磁束を発生するための磁束
    発生手段とを備えることを特徴とする磁気メモリ素子。
  7. 【請求項７】 前記フラックスラインが、前記マトリッ
    クスの一方向に延び、該方向に配列した各メモリセルに
    対し共通となる第１のフラックスラインであることを特
    徴とする請求項６に記載の磁気メモリ素子。
  8. 【請求項８】 前記マトリックスの一方向と直交する方
    向に延び、該方向に配列した各メモリセルに対し共通と
    なる第２のフラックスラインがさらに設けられているこ
    とを特徴とする請求項７に記載の磁気メモリ素子。
  9. 【請求項９】 前記マトリックスの一方向と直交する方
    向に延び、該方向に配列した各メモリセルに対し共通と
    なる第１の電流線、及び前記マトリックスの一方向に延
    び、該方向に配列した各メモリセルに対し共通となる第
    ２の電流線のうちの少なくとも一方が設けられているこ
    とを特徴とする請求項７または請求項８に記載の磁気メ
    モリ素子。
  10. 【請求項１０】 前記第１のフラックスラインまたは前
    記第２のフラックスラインが、前記第２の電流線または
    前記第１の電流線の上方もしくは下方に積層して設けら
    れていることを特徴とする請求項９に記載の磁気メモリ
    素子。
  11. 【請求項１１】 前記磁束発生手段が、前記フラックス
    ラインに巻き付けられる導体コイルまたは前記フラック
    スラインに直交するように設けられる導体線であること
    を特徴とする請求項６〜１０のいずれか１項に記載の磁
    気メモリ素子。
  12. 【請求項１２】 相対的に保磁力の大きい磁性材料から
    なるハード層と、相対的に保磁力の小さい磁性材料から
    なるソフト層とを非磁性層を介して積層した磁気抵抗効
    果膜からなるメモリセルを、互いに直交する第１の電流
    線と第２の電流線の交差部分に配置した磁気メモリ素子
    であって、 前記ソフト層の磁化容易軸方向の長さを、前記ハード層
    の磁化容易軸方向の長さよりも長くしたことを特徴とす
    る磁気メモリ素子。
JP24767899A 1999-09-01 1999-09-01 磁気メモリ素子 Withdrawn JP2001067862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24767899A JP2001067862A (ja) 1999-09-01 1999-09-01 磁気メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24767899A JP2001067862A (ja) 1999-09-01 1999-09-01 磁気メモリ素子

Publications (1)

Publication Number Publication Date
JP2001067862A true JP2001067862A (ja) 2001-03-16

Family

ID=17167034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24767899A Withdrawn JP2001067862A (ja) 1999-09-01 1999-09-01 磁気メモリ素子

Country Status (1)

Country Link
JP (1) JP2001067862A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179192A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気ランダムアクセスメモリ
JP2005183825A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
US7151691B2 (en) 2001-11-30 2006-12-19 Kabushiki Kaisha Toshiba Magnetic random access memory
KR100756771B1 (ko) * 2001-06-30 2007-09-07 주식회사 하이닉스반도체 마그네틱 램
JP2008059746A (ja) * 2001-09-25 2008-03-13 Samsung Electronics Co Ltd 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
KR100878478B1 (ko) * 2001-06-22 2009-01-14 삼성전자주식회사 데이터 저장 장치
JP2010263229A (ja) * 2004-09-09 2010-11-18 Hokkaido Univ 磁気記録装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878478B1 (ko) * 2001-06-22 2009-01-14 삼성전자주식회사 데이터 저장 장치
KR100756771B1 (ko) * 2001-06-30 2007-09-07 주식회사 하이닉스반도체 마그네틱 램
JP2008059746A (ja) * 2001-09-25 2008-03-13 Samsung Electronics Co Ltd 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
JP4658102B2 (ja) * 2001-09-25 2011-03-23 三星電子株式会社 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US7151691B2 (en) 2001-11-30 2006-12-19 Kabushiki Kaisha Toshiba Magnetic random access memory
US7405962B2 (en) 2001-11-30 2008-07-29 Kabushiki Kaisha Toshiba Magnetic random access memory
JP2004179192A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気ランダムアクセスメモリ
JP2005183825A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
JP4581394B2 (ja) * 2003-12-22 2010-11-17 ソニー株式会社 磁気メモリ
JP2010263229A (ja) * 2004-09-09 2010-11-18 Hokkaido Univ 磁気記録装置
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자

Similar Documents

Publication Publication Date Title
JP3293437B2 (ja) 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子
JP3891540B2 (ja) 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6118624A (en) Magneto-resistance effect element having a magnetic biasing film
KR100344030B1 (ko) 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템.
US6018443A (en) Thin film magnetic head having hard films for magnetizing a shield layer in a single domain state
JP2000090658A (ja) 磁気メモリ素子
JP2003526913A (ja) バイアス磁性層構造を有する磁気素子
JP2001331913A (ja) 磁気トンネル接合型読み取りヘッド、その製造方法および磁場検出装置
US20090080125A1 (en) Magnetic head
JP3691898B2 (ja) 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子
JP3977576B2 (ja) 磁気メモリ装置
JPH0877519A (ja) 磁気抵抗効果型トランスジューサ
JP2001067862A (ja) 磁気メモリ素子
JPH0991629A (ja) 薄膜磁気ヘッド
JP2001134910A (ja) 磁気抵抗センサ及び薄膜磁気ヘッド
JP2001076479A (ja) 磁気メモリ素子
KR19990045422A (ko) 자기 저항 효과 자기 헤드
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP3190193B2 (ja) 薄膜磁気ヘッドの使用方法
JP2001229515A (ja) 磁気抵抗効果型磁気ヘッド及びこれを用いた磁気再生装置
JP2005203535A (ja) 磁気メモリ
JP2002111095A (ja) 磁気抵抗効果型素子
JP3243092B2 (ja) 薄膜磁気ヘッド
JP3631449B2 (ja) 薄膜磁気ヘッド
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070727