JPH11273338A - 磁気記憶装置及びその駆動方法 - Google Patents
磁気記憶装置及びその駆動方法Info
- Publication number
- JPH11273338A JPH11273338A JP10074577A JP7457798A JPH11273338A JP H11273338 A JPH11273338 A JP H11273338A JP 10074577 A JP10074577 A JP 10074577A JP 7457798 A JP7457798 A JP 7457798A JP H11273338 A JPH11273338 A JP H11273338A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- data
- film
- data transfer
- data selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
おけるデータ選択線に流れる電流の方向を一定にする。 【解決手段】強磁性体膜11上に、導電性の非磁性体膜
12を介して、強磁性体膜11より保磁力が小さい軟磁
性体膜13が形成されている。軟磁性体膜13上に凸部
を有するバリアメタル層14が形成されている。バリア
メタル層14の凸部の天頂上に金属導電層15が形成さ
れている。そして、全面に層間絶縁膜21が形成されて
いる。金属導電層15が形成されていない領域を中心と
してデータ選択線22が形成されている。
Description
信号が大きく高集積化が容易な磁気記憶装置及びその駆
動方法に関する。
の情報格納として用い、その抵抗変化を用いた磁気記憶
装置が、例えば、特願平8−306014号及び特願平
5−101641号に提案されている。
来技術1)に記載されている磁気記憶装置の問題点を説
明する。図28は、従来技術1に記されているメモリセ
ルの構成を示す図である。図28(a)は平面図、図2
8(b)は同図(a)のA−A’部の断面図を、図28
(c)は同図(a)のB−B’部の断面図を示してい
る。図28において、92はデータ選択線、81及び8
3は、例えば20Oe以上の保磁力を有しほぼ同じ保磁
力を有する強磁性体膜である。強磁性体膜81及び83
は非磁性導電膜82を挟んで互いに磁気的に結合をして
いる。そして、強磁性体膜81/非磁性導電膜82/強
磁性体膜83は、磁気状態によって抵抗変化を生ずる磁
気記憶部16を形成している。
2とが交差する部位で磁気状態を記憶するメモリセルと
なっている。すなわち、図28においては、隣接する2
本のデータ選択線92にそれぞれ、1つのメモリセルが
形成されている。さらに、第1の導電層84,第2導電
層85は、隣接するメモリセルの接続部の抵抗を減少さ
せており、データ選択線92と直交する方向に延在し
て、強磁性体薄膜81/非磁性導電膜82/強磁性体膜
83/第1導電層84/第2導電層85でデータ転送線
80を形成している。
線92とデータ転送線80との電気的分離が行われてい
る。これらデータ転送線80とデータ選択線92は直交
する方向に形成され、互いに直交する方向に磁場を形成
する。
向がデータ選択線92の長手方向(以下データ選択線の
方向)に対して平行に形成されている。そして、強磁性
体膜81,83の磁化の向きを、それぞれの膜で全体と
して磁化容易方向に沿って1つの向き又は逆の向きに記
憶することによって、2つの状態、つまり1ビットの論
理情報を記憶している。
化の向きは、強磁性体膜83の磁化の向きとほぼ反平行
となるように形成されている。そこで、強磁性体膜8
1,83において、その縁部から遠い場合には、異方性
磁化の影響により強磁性体膜81,83の磁化の方向は
反平行の場合に最も安定である。
強磁性体膜81,83の磁化の方向が垂直である時、デ
ータ転送線の抵抗が低く、電流の方向と磁化の方向が平
行の場合にはデータ転送線の抵抗が高くなる。
80に一定の直流電流IBLをAからA’方向へ流した場
合の、データ転送線80の抵抗RBLのデータ選択線92
の電流IWL依存性を図29に示す。また、図30に、図
28(a)の平面図に配置状態に対応する強磁性体膜8
1の磁化状態を矢印で示す。なお、強磁性体膜83の磁
化状態は、強磁性体膜81の磁化状態を上下に反転した
ものとなる。ここで、図30(a)は、図29の状態
D、図30(b)は図29の状態Cを示している。
磁磁場による異方性が大きく、データ転送線80の縁部
の近くに、縁部に沿うような磁化が形成される。データ
転送線80の縁部から遠い中心部では、強磁性体膜8
1,83の磁化容易方向がデータ選択線92の方向に平
行に形成されているため、磁化もデータ選択線92に平
行な方向に変化する。
向への電流を流すことによって、強磁性体膜81にはデ
ータ選択線80に平行且つ上向きの磁場が、また強磁性
体膜83には下向きの磁場が形成される。状態C(図3
0(b))にこのような磁場を印加すると、状態D(図
30(a))の場合よりも状態C(図30(b))の場
合の方が、より強磁性体膜81と強磁性体膜83との磁
化ベクトルと電流方向とのなす角度が小さくなり、より
電流方向と平行状態に近く配向するため、より抵抗が高
くなる。
択線92の電流によってデータ転送線80に平行且つ右
向きの磁場が形成され、データ転送線に流れる電流によ
って形成される磁場との合成磁場は強磁性体膜81に対
しては右上向きの磁場となる。よって、データ選択線電
流がさらに正に増大すると、強磁性体膜11の磁化ベク
トルが下向きから上向きに変化し、状態C(図30
(b))のデータ状態から状態D(図30(a))のデ
ータ状態に転移する。
ータ転送線に電流を流していない場合に磁化ベクトルを
データ転送線と平行にするのに必要なデータ選択線の電
流よりも小さくなる。
読み出し方法について説明する。従来技術1の非破壊読
み出し法は、データ選択線92に負の電流IWLを流すこ
とによって行われる。
平行且つ左向きの磁場が形成され、データ転送線80に
流れる電流IBLによって形成される磁場HBLとの合成磁
場は、強磁性体膜81に対して左上向きの磁場となる。
そこで、データ選択線92に負の電流IWLを流すことに
よって、右上向きの磁化状態(図30(a))から左上
向きの磁化状態(図30(c))に転移させる場合、デ
ータ転送線80端部の磁化ベクトルと180度反転する
ベクトルを有する磁化を強磁性体膜81内部に形成する
ことなく転移することができる。
流すことによって、右下向きベクトルの磁化状態(図3
0(b))から左上向きの磁化状態(図30(c))へ
転移させる場合、データ転送線92の端部の磁化ベクト
ルと180度反転する磁化を強磁性体膜81の内部に形
成する必要がある。
流を十分負にすることによって、データ転送線80に沿
って、データ転送線80端部の磁化ベクトルと180度
方向の異なる磁壁(Neel Wall)が形成され
(図30(d))る。そして、磁壁の形成に伴いデータ
転送線80の抵抗RBLが急上昇する(図29:状態
A)。この抵抗上昇は、正の電流をデータ選択線92に
加えた場合と異なり、データ選択線92の電流を上昇さ
せてもデータの破壊を伴わないので、非破壊読み出しが
可能となる。
ータ転送線80の端部の磁化ベクトルと180度方向の
異なる磁壁を強磁性体膜81中に形成する必要がある。
磁壁の形成のために必要な磁場の大きさは、データ転送
線80の端部の磁化ベクトルの方向に強磁性体膜81の
磁化を向けるのに必要な磁場の大きさより必ず大きい。
の方向と逆方向に強磁性体膜81の中心部の磁化を向け
る必要があるため、縁部分の磁化と中心部の磁化との交
換相互作用のため、より大きな磁場が必要となるためで
ある。
件では、非破壊読み出しに必要なデータ選択線の電流
は、書き込みに必要なデータ選択線の電流の下限以上と
なり、読み出し時にデータ選択線に大きな電流を流す必
要がある。
上昇によるエレクトロ・マイグレーションが起こりやす
くなり信頼性の低下が生じやすい。また、データ選択線
から発生する熱によって、抵抗変化率が減少、又は局所
的変化が生じる。また、読み出し回数によって、温度上
昇の程度が異なるため、読み出しの履歴に依存した抵抗
変化が生じてしまう。
したり、近隣のメモリセルの抵抗値が変化する。そのた
め、高集積化を図ると、アレイノイズが上昇して読み出
しが困難になるという問題があった。
技術2)の問題点について説明する。図31は、従来技
術2の磁気記憶装置の構成を示す図である。図31
(a)は平面図、図31(b)は同図(a)のA−A’
部の断面図、図31(c)は同図(a)のB−B’部の
断面図を示している。なお、図31において、図28と
同一なものには、同一符号をつけて詳しい説明は省略す
る。
に、強磁性体膜81よりも保磁力の小さい、例えば20
Oe以下の保磁力を有する軟磁性体膜101が形成され
ている。強磁性体膜81と軟磁性体膜101は、非磁性
導電膜82を挟んで互いに磁気的に結合されており、強
磁性体膜81/非磁性導電膜82/軟磁性体膜101
は、積層構造で磁気状態によって抵抗変化を生ずる磁気
記憶部16を形成している。これらは、データ選択線9
2と積層して形成された場所で磁気状態を記憶するメモ
リセルとなっており、図31では1つのメモリセルが形
成されている。
性体膜101の磁化容易方向がデータ転送線80と平行
に形成されており、強磁性体膜81の磁化の向きを磁化
容易方向に沿って1つの向き及び逆の向きに記憶するこ
とによって、1ビット(二つ)の論理情報を記憶してい
る。
中の伝導キャリアの自由行程よりも小さい場合には、強
磁性体膜81及び軟磁性体膜101の磁化が平行の場合
にデータ転送線の抵抗が低く、二つの膜81,101の
磁化が反平行な場合にはデータ転送線の抵抗が最も高く
なる。
タ選択線92とがメモリセル上で平行となる。図32
は、従来技術2のメモリセルでマトリクスを形成した例
である。図32では、データ選択線101を点線で示し
ている。
めに、データ転送線80とデータ選択線92との各交点
にメモリセルを配置しようとすると、従来技術2では、
データ選択線92を折り曲げて、データ転送線80とデ
ータ選択線92とが直交する方向に変化させるか、逆に
データ転送線80を折り曲げる必要がある。
曲がり部を形成すると、折り曲がり部では電流がデータ
転送線に対して平行に流れないため、情報を記憶する部
分としては有効に機能しない。そこで、メモリセルのデ
ータ転送線80の長手方向の長さとしては、情報を記憶
する部分の長さxに加え、データ選択線92の折り曲が
り部の長さyの二倍が必要となり、高集積化の妨げとな
る。
ータ選択線92は、直線形状のデータ選択線のパターン
に比較して、パターンの間隔が一定でなくリソグラフィ
やエッチング余裕を必要とするため、高集積化は困難と
なる。また、データ選択線92とデータ転送線80を平
行に積層して形成する必要があり、データ選択線92と
データ転送線80を直交して形成する場合に比べて、そ
のデータ転送線に垂直方向の合わせずれに対する余裕は
小さくなる。
014号)には、データ選択線92とデータ転送線80
とで形成される合成磁場の方向に、強磁性体膜11の磁
化容易方向を一致させたメモリセルも開示されている。
送線80に複数個のメモリセルが接続され、且つデータ
選択線92に対して複数個のデータ転送線が形成されて
いる場合、強磁性体膜11の磁化容易方向に沿った2つ
の方向の磁化を情報記憶として用い、任意の情報を書き
込む場合には、データ転送線80だけでなく、データ選
択線92の電流を書き込み情報に合わせて少なくとも2
値に変化させる必要がある。
選択線92で選択した特定のメモリセルに、データ転送
線92の作る磁場によって与えられた2値の情報
“0”、“1”を書き込むことを考える。
に対応してデータ転送線が作る磁化容易方向の磁場をそ
れぞれビット情報“0”及び“1”に対応させてHBL0
及びHBL1 とする。さらに、選択されたデータ選択線に
接続された選択メモリセルに対して、選択したデータ選
択線が形成する磁化容易方向の磁場をHWLSEL とする。
また、選択されていないデータ選択線に接続された非選
択メモリセルに対して、前記選択されていないデータ選
択線が形成する磁場をHWLUNSEL とする。
81の保磁力の大きさをHK 、バイアス磁場をH0 と
し、磁化容易方向に沿った磁化の正負の向きを情報
“0”及び“1”に対応させるとする。ここで、選択し
たメモリセルに“0”の情報を書き込む条件は、次によ
うになる。
同一のデータ転送線に接続され、選択されていないデー
タ選択線が接続されたメモリセルで、誤って“0”が書
き込まれないための条件は、次のようになる。
が得られる。
件は、“0”と反対向きの磁化を与える必要から次のよ
うになる。
同一のデータ転送線に接続され、選択されていないデー
タ選択線に接続されたメモリセルで、誤って“1”が書
き込まれないための条件は、次のようになる。
より次式が得られる。
WLUNSEL では満足することができない。つまり、従来技
術2のメモリセル構成法では、“0”及び“1”を書き
込む条件によって、それぞれデータ選択線に流す電流を
変化させる必要があることがわかる。
リセルが接続され、それらにランダムデータを書き込む
場合には、前記データ選択線の電流の大きさを、“0”
及び“1”書き込みに対応して少なくとも2値の値を時
間をずらして与え、相対する磁化それぞれに書き込みを
行う必要がある。
書き込む場合に、データ選択線の電流方向を反転させて
“1”,“0”を書き込んでおり、データ選択線の駆動
として3値制御が必要となり複雑となる。
を充分確保し、電流値の安定を図るために高速動作が難
しいという問題があった。
の磁気抵抗素子を用いたメモリセルの構成では、大きな
読み出し信号を得つつ高集積化を図るのが困難となる欠
点があった。さらに、読み出し及び書き込み動作でデー
タ選択線の電流方向を変化させたり、記憶するビットの
状態に合わせて書き込み時にデータ選択線の電流方向を
変化させる必要があり、データ選択線の回路が複雑とな
る欠点があった。
及び読み込み動作時におけるデータ選択線に流れる電流
の方向を一定にしてデータ選択線の回路を簡易化する共
に、高密度メモリセルを高集積化を図り得る磁気記憶装
置及び駆動方法を提供することにある。
目的を達成するために以下のように構成されている。
置は、第1の磁性体と、第1の磁性体より保磁力が小さ
い第2の磁性体と、第1の磁性体と第2の磁性体との間
に介在して形成された非磁性体とを含むデータ転送線
と、前記データ転送線に対して交差配置されたデータ選
択線とを具備し、第1の磁性体と第2の磁性体との配置
間隔は、前記非磁性体中の電気伝導を担うキャリアの平
均自由行程より短く、第1の磁性体の磁化容易方向及び
第2の磁性体の磁化容易方向は、それぞれ前記データ選
択線の長手方向に本質的に平行又は反平行であることを
特徴とする。
置は、第1の磁性体と、第1の磁性体より保磁力が小さ
い第2の磁性体と、第1の磁性体と第2の磁性体との間
に介在して形成された非磁性体とを含むデータ転送線
と、前記データ転送線に対して交差配置されたデータ選
択線とを具備し、第1の磁性体と第2の磁性体との配置
間隔は、前記非磁性体中の電気伝導を担うキャリアの平
均自由行程より短く、第1の磁性体の磁化容易方向及び
第2の磁性体の磁化容易方向は、それぞれ前記データ選
択線の長手方向に本質的に平行又は反平行であり、前記
データ転送線が行方向に複数本配列形成され、且つ前記
データ選択線が列方向に複数本配列形成されていること
を特徴とする。
様は、前記データ転送線の一端が、一定の電圧を供給す
る電圧源に接続されていることである。
置の駆動方法は、第1の磁性体と、第1の磁性体より保
磁力が小さい第2の磁性体と、第1の磁性体と第2の磁
性体との間に介在して形成された非磁性体とを含むデー
タ転送線と、前記データ転送線に対して交差配列された
データ選択線とを具備し、前記データ転送線と前記デー
タ選択線との交差部の該データ転送線にメモリセルが形
成された磁気記憶装置の駆動方法であって、前記メモリ
セルからのデータの読み出し動作時、第1の磁性体の保
持力よりも小さく、且つ第2の磁性体の保持力よりも大
きな磁場を、前記データ選択線に流れる電流によって形
成される磁場と前記データ転送線に流れる電流によって
形成される磁場との合成磁場により、前記メモリセルに
印加することを特徴とする。
以下に示す。
性体の磁化容易方向は、それぞれ前記データ選択線の長
手方向に本質的に平行又は反平行な方向であり、前記メ
モリセルへのデータの書き込み動作時、前記データ選択
線に一定方向の電流を供給し、第1の磁性体の保持力よ
りも大きな前記合成磁場を前記メモリセルに印加する。
性体の磁化容易方向は、それぞれ前記データ選択線の長
手方向に本質的に平行又は反平行な方向であり、前記デ
ータ転送線は行方向に複数本配列形成され、且つ前記デ
ータ選択線は列方向に複数本配列形成され、前記メモリ
セルへのデータの書き込み動作時、前記データ選択線に
前記読み出し動作時に供給される電流の方向と同一な方
向の電流を供給し、第1の磁性体の保持力よりも大きな
前記合成磁場を前記メモリセルに印加する。
下に示す。
おいて、前記データ転送線の電流が共通の2値を用い
る。
する。
の作用・効果を有する。
電流方向を一定として回路を構成することができ、加え
て、読み出し信号量も大きく確保できる。ここで、読み
出し及び書き込み時に必要となるデータ選択線の電流の
駆動回路に電流を一方向に流す回路だけで良い。そこ
で、データ選択線と電流源との間のスイッチ素子の面積
を、双方向に電流を流す場合に比較して小さく、及び素
子数を減らすことができる。また、データ選択線の一端
の電位を固定しても、逆端の電位を前記一端の電位より
も一方向、例えば、正に振るだけでよく、正負の電圧を
発生させる回路よりも簡単な回路で電圧振幅を大きく確
保することができ、前記一端の電位よりも負の電圧を発
生する電流源も必要なく、回路面積及び消費電力を小さ
くできる。
定することができ、変化させる必要がない。そこで、デ
ータ転送線を電源に対して低インピーダンスに保つこと
でき、例えば、データ選択線の電位を変えた時に生ず
る、データ転送線上の容量結合ノイズを小さくすること
ができ、より安定なデータ読み出しが実現できる。
つの異なる電流値を時系列で与える必要がなく、電流切
り替え回路を簡略化することができる。また、2つの異
なる電流に切り替えるのに必要な、データ選択線を充電
し、電流を安定させる時間を削減でき、より高速動作を
行うことができる。さらに、電流切り替えに必要なデー
タ選択線の充電電荷を削減でき、より消費電力を削減す
ることができる。さらに、電流源からスイッチ素子まで
の配線面積も小さくすることができ、より高密度なメモ
リセルアレイを形成できる。
データ選択線を直交させた構成を用いることができる。
よって、データ転送線及びデータ選択線を平行に配置し
た構造よりも、データ転送線またはデータ選択線の両方
を直線状に配置することができ、より高密度メモリセル
を形成できる。さらに、データ転送線またはデータ選択
線が折れ曲がったレイアウトから直線状のレイアウトに
することができ、より配線が形成する磁場を均一にする
ことができメモリセル間のばらつきを小さくし、動作を
安定にできる。また、配線レイアウトが直線状であるか
ら、より配線のリソグラフィやエッチングに対して、配
線の幅の変動を小さく抑えることができる。また、デー
タ選択線とデータ転送線を直交して形成することがで
き、データ選択線とデータ転送線を平行して形成する場
合に比較して、その平面内での合わせずれに対する余裕
が大きくなる。
ータ読み出し時のデータ転送線の電流が小さくても、デ
ータ“1”と“0”とで十分な抵抗差を得ることができ
る。そこで、読み出し時に、データ選択線の電流上昇に
よるエレクトロ・マイグレーションが起こりやすくなり
信頼性が低下する問題や、データ選択線の発生する熱に
よって、抵抗変化率が減少または、局所的に変化した
り、読み出し回数によって、温度上昇の程度が異なるた
め、読み出しの履歴に依存した抵抗変化が生ずる問題を
減少できる。また、データ選択線の発生する熱によっ
て、読み出しデータの信号出力が変化したり、近隣のメ
モリセルの抵抗値が変化する問題を減少できる。そこ
で、高集積化しても、アレイノイズが上昇して読み出し
が困難になりにくくなる。
を参照して説明する。
実施形態に係わる磁気記憶装置のメモリセルの構成を示
す図である。図1(a)は平面図、図1(b)はA−
A’部の断面図、図1(c)はB−B’部の断面図であ
る。
性体膜11上に、導電性の非磁性体膜12を介して、強
磁性体膜11より保磁力が小さい軟磁性体膜13が形成
されている。軟磁性体膜13上に凸部を有するバリアメ
タル層14が形成されている。バリアメタル層14の凸
部の天頂上に金属導電層15が形成されている。
ている。金属導電層15が形成されていない領域を中心
としてデータ選択線22が形成されている。
膜11の保磁力よりも小さいことが必要条件であり、必
ずしも強磁性体膜11が強磁性体で軟磁性体膜13が軟
磁性体でなくても良い。例えば、強磁性体膜11及び軟
磁性体膜13がともに強磁性体であっても良いし、強磁
性体膜11及び軟磁性体膜13が共に軟磁性体膜であっ
ても良い。
ば、厚さ0.5〜500nmのFe,Ni,Co,Cr
又はMnや、それらの合金であるNiFeやCoFe,
NiFeCo,CoPt並びにこれらの積層膜が用いる
ことができる。
強磁性体膜11より小さく、且つ磁化は強磁性体膜11
と同程度であることが望ましく、厚さ0.5〜500n
mのNiFe,CoFe,NiFeCo,CoTaZ
r,CoNbZr,FeTaN又はCoZrNb/Ni
Fe/CoFe等の積層膜が用いることができる。
の保磁力よりも小さくするには、例えば、軟磁性体膜1
3の材質を変えるだけでなく、強磁性体膜11と同じ材
料を用いて軟磁性体膜13の厚さを強磁性体膜11より
薄くすることによっても実現することができる。
5〜10nmのCu,AgCuやTaN等の非磁性体か
ら構成されている。さらに、非磁性体膜12の厚さは、
その中の伝導キャリアの自由行程よりも薄くなるよう形
成され、強磁性体膜11及び軟磁性体膜13の磁化ベク
トルが平行の場合に、データ転送線の抵抗が低く、それ
ぞれの膜の磁化ベクトルが反平行な場合にはデータ転送
線の抵抗が最も高くなるように選択される。また、強磁
性体膜11と軟磁性体膜13との交換磁場は、軟磁性体
膜13の保磁力よりも弱いことが、それぞれの膜の磁化
ベクトルを独立に制御するために望ましい。
を、データ転送線22縁部分の磁化と独立に、データ選
択線方向に沿った方向にするために、強磁性体膜11及
び軟磁性体膜13の膜厚を厚くして磁壁の厚さよりもデ
ータ転送線10の幅を厚くすることが望ましい。
及び軟磁性体膜13は積層構造で磁気状態に応じて抵抗
が変化する磁気記憶部16を形成している。そして磁気
記憶部16は、データ選択線22と交差する部位で磁気
状態を記憶するメモリセル23となっている。すなわ
ち、図1においては、隣接する2本のデータ選択線22
にそれぞれ、1つのメモリセルが形成されている。
1〜100nmのTaNやTiN,WN,TaWからな
り、上部構造物からの不純物汚染を防ぐ役割がある。ま
た、金属導電層15は、例えば厚さ50〜1000nm
のW,Al,AlCu又はCuから形成され、データ転
送線10の隣接するメモリセル同士の接続領域の寄生抵
抗を低減する役割がある。
00nmの厚さからなるシリコン酸化膜またはシリコン
窒化膜からなり、データ選択線22とデータ転送線10
との電気的分離を行っている。データ転送線10とデー
タ選択線22とは直交するように交差配置され、互いに
直交する方向に磁場を形成する。
軟磁性体膜13の磁化容易方向がそれぞれデータ選択線
22の長手方向に対して平行に形成されている。磁化容
易方向を形成する方法としては、例えばNiFeを磁性
体膜11,13として用いた場合、データ選択線22に
沿った方向の磁場を印加しながら膜の堆積を行うことに
よって、5〜15Oe程度の磁気異方性を作りつけるこ
とができる。
3の磁化の向きを全体として磁化容易方向に沿って1つ
の向き及び逆の向きに記憶することによって、例えば、
2つの状態、すなわち、1ビットの論理情報の記憶を行
う。
とで発生するA−A’方向の磁場をHWL、データ転送線
10に電流を流すことで発生するB−B’方向の磁場を
HBLとし、それぞれ、A→A’方向及びB→B’方向を
正とする。これら磁場の方向は、HBLが磁化容易方向と
一致し、HWLが磁化容易方向と直交し磁化困難方向と一
致する。
との保磁力が異なり、記憶保持状態における強磁性体膜
11の磁化の向きは、軟磁性体膜13の磁化の向きとほ
ぼ平行となるように形成される。このことは、記憶保持
状態において、強磁性体膜11と軟磁性体膜13との磁
化の向きは反平行状態となっている。
データ選択線22に平行して形成されているので、デー
タ選択線22とデータ転送線10とに流れる電流から生
じる合成磁場の方向は一般に磁化容易方向とは異なる。
ータ転送線10の抵抗RBLの磁場HBLに対する依存性を
図2に示す。図2において、矢印は磁場履歴の方向を示
している。さらに、図3,4に、図2の状態A〜Dに対
応した強磁性体膜11及び軟磁性体膜13の磁化状態を
矢印で示す。
体膜13の磁化状態、図3(b)は状態Aにおける強磁
性体膜11の磁化状態を示している。また、図3(c)
は状態Bにおける軟磁性体膜13の磁化状態、図3
(d)は状態Bにおける強磁性体膜11の磁化状態を示
している。
体膜13の磁化状態、図4(b)は状態cにおける強磁
性体膜11の磁化状態を示している。また、図4(c)
は状態Dにおける軟磁性体膜13の磁化状態、図4
(d)は状態Dにおける強磁性体膜11の磁化状態を示
している。
説明する。状態Aでは、軟磁性体膜13及び強磁性体膜
11の縁部から離れた中央部分の磁化が、ほぼ反平行状
態になるため、データ転送線10の抵抗RBLが大きくな
る。
印加していくと、磁場HK1で強磁性体膜11の磁化が下
向きから上向きに変化し状態Bに遷移する。状態Bで
は、縁部から離れた軟磁性体膜13及び強磁性体膜11
の中央部分の磁化が平行状態になるため、データ転送線
10の抵抗RBLは小さくなる。
変化させていき、磁場HBLが−HK2になると、軟磁性体
膜13の磁化が上向きから下向きに変化し状態Cに遷移
する。状態Cでは、縁部から離れた軟磁性体膜13及び
強磁性体膜11の中央部分の磁化がほぼ反平行状態にな
るため、データ転送線10の抵抗RBLは上昇する。
に負の方向に変化させると、磁場が−HK1で強磁性体膜
11の磁化が上向きから下向きに変化し状態Dに遷移す
る。状態Dでは、縁部から離れた軟磁性体膜13及び強
磁性体膜11の中央部分の磁化が平行状態になるため、
データ転送線10の抵抗RBLは減少する。
せていき、磁場HBLがHK2になると、軟磁性体膜13の
磁化が下向きから上向きに変化し状態Aに遷移する。
性体薄膜では、磁化困難方向の磁場が印加されると、磁
化容易方向の磁化反転が生じる臨界磁場の大きさが小さ
くなることが知られている(金原、藤原著、“薄膜”裳
華房 応用物理学選書3 p.300)。
では、強磁性体膜の磁化ベクトルMと磁化容易軸がなす
角をθとし、異方性磁場をHK として、磁化困難方向に
磁場HWLを印加し、磁場容易方向に磁場HBLを印加する
ことを考えると、磁性体膜のエネルギーEが次のように
なることから説明できる。
る点で、磁場容易軸方向で磁化が反転する磁場HBL0 が
与えられる。この場合、式(7)より、以下の関係が成
り立つ。
の、強磁性体薄膜の磁化と磁場HBL依存性を示す。
印加すると、図5に示すように、磁化反転が生ずる磁場
HBL0 を小さくすることができる。なお、一般的には、
HWLがほぼ0の場合には、磁気容易化方向の保磁力HC
は、磁壁移動による磁化機構のためにHC <HK となる
が、磁場HWLを大きくすることによってHBL0 が単調に
小さくなる特徴は保たれる。
み動作を簡単に説明する。書き込み時においては、デー
タ選択線22に、例えば正方向の電流を流し、正方向の
磁場HWLを形成する。この磁場HWLはデータ転送線10
の縁部の磁化の向きに沿っていることが、よりデータ転
送線10の書き込みに必要な電流を小さくするのに望ま
しい。ここで、磁場HWLの方向は、磁化困難方向になっ
ており、磁場HBLの方向は磁化容易方向になっている。
線10の抵抗RBLの磁場HBLに対する依存性を図6に示
す。なお、図6における磁場の履歴は、図2に示したも
のと同じとしている。また、磁場HWLが、0,HK2>H
WL>0又はHWL>HK2の3つの場合を示している。
を印加することによって、磁化が反転するのに必要な磁
場HBL0 が小さくなる。このため、磁場HWLを印加する
ことによって、磁場HBLが正の場合には、強磁性体膜1
1の磁化が反転する磁場はHK1より小さい磁場Ha とな
る。また、磁場HBLが負の場合には、−HK1より絶対値
が小さい磁場Hb となる。
(磁場HWLが印加された場合)並びに状態A及びB(磁
場HWLが印加されていない場合)に対応する強磁性体膜
11及び軟磁性体膜13の磁化状態を示す。
A’及びAにおける軟磁性体膜13の状態をそれぞれ実
線及び点線で示している。ここで、データ選択線22に
よって形成される磁場の方向をHWLとして示してある。
図7(b)は、等しいHBLに対して、状態A’及びAに
おける強磁性体膜11の磁化の状態をそれぞれ実線及び
点線で示している。また、図7(c)は、等しいHBLに
対して、状態B’及びBにおける軟磁性体膜13の磁化
状態をそれぞれ実線及び点線で示している。さらに、図
7(d)は、等しいHBLに対して、状態B’およびBに
おける強磁性体膜11の磁化の状態をそれぞれ実線及び
点線で示している。
13及び強磁性体膜11の中央部分の磁化は、状態Aよ
りもよりデータ転送線の縁に沿って平行状態になってい
るため、より小さなHBLで磁化の向きを負方向から正方
向へと変えることができる。さらに、正方向の磁場HBL
を印加すると、磁場Ha で強磁性体膜11の磁化が下向
きから上向きに変化し、状態A’から状態B’に遷移す
る。状態B’では、縁部から離れた軟磁性体膜13及び
強磁性体膜11の中央部分の膜の磁化は平行状態になる
ため、データ転送線の抵抗RBLは小さくなる。
は、例えば、データ選択線22への電流の供給によっ
て、正方向の磁場HWLを印加すると共に、データ転送線
10に電流を流して磁場HK1と磁場Ha との範囲の磁場
HBLを印加する。
データ選択線22への電流の供給によって正方向の磁場
HWLを印加して、データ転送線10への電流の供給によ
って、−HK1とHb との間の磁場HBLを印加する。さら
に、例えば選択していないデータ選択線による磁場HWL
がほぼ0となるように電流を調整する。
タ選択線のメモリセルでは、強磁性体膜11の磁化は変
化する一方、選択していないデータ選択線のメモリセル
では、データ転送線の形成する磁場の絶対値がHK1以下
なので、強磁性体膜11の磁化変化が生じない。
を接続していても、特定のメモリセルに選択的にデータ
転送線で与えたデータに対応するデータの書き込みが行
われる。この書き込み動作では、データ選択線の電流は
一方向に流すだけで良い。
説明する。読み出し時においては、選択したメモリセル
の接続されたデータ選択線22に正方向に電流を流して
正向の磁場HWLを形成し、選択されていないデータ選択
線22では印加される磁場HWLがほぼ0となるように電
流を調整する。
0)である場合の、データ転送線10の抵抗RBLの磁場
HBLに対する依存性を図8に示す。図8において、矢印
は、読み出し操作における磁場の履歴の方向を示してい
る。書き込み動作で説明したように、磁場HWLを印加す
ることによって、磁化を反転させるのに必要な磁場H
BL0 が小さくなる。このため、軟磁性体膜13の磁化が
反転する磁場も、磁場HBLが正の場合には、HK2より小
さい磁場HC となる。また、磁場HBLが負の場合には、
−HK2より絶対値が小さい磁場HD となる。
への電流の供給によって正方向の磁場HWLを形成し、デ
ータ転送線に電流を流してHC とHK2との範囲の磁場
HBLを形成する。
が書き込まれた状態では、図8の点Aから点“0”へ磁
化状態が変化する。点“0”においては、図7(c),
(d)に示した磁化状態となり、軟磁性体膜13の磁化
が右上向きに保たれる。そこで、軟磁性体膜13と強磁
性体膜11の中心部分の磁化が右上向きに揃うため、デ
ータ転送線の抵抗は小さくなる。
は、点Aから点“1”へ磁化状態が変化する。点“1”
においては、HC より大きいHBLが印加されているた
め、軟磁性体膜13の磁化が右下向きから右上向きに変
化し、図7(a),(b)に示した磁化状態となる。よ
って、軟磁性体膜13と強磁性体膜11の中心部分の磁
化がそれぞれ右上向き及び右下向きとなり、状態B’よ
りも軟磁性体膜13と強磁性体膜11との磁化のなす角
度が大きくなるため、データ転送線10の抵抗は“0”
状態よりも大きくなる。
では、磁場HWLがほぼ0となるように電流を調整し、例
えばデータ転送線10に電流を流してHK2とHC との範
囲のセンス用の磁場HBLを印加する。このようにするこ
とにより、選択していないデータ選択線に接続されデー
タが“1”状態のメモリセルでは、HK2より小さいHBL
が印加されているため磁化の反転は生じず、軟磁性体膜
13の磁化は右下向きのままに保たれる。よって、軟磁
性体膜13と強磁性体膜11の中心部分の磁化が右下向
きで揃うため、データ転送線の抵抗は小さい。選択して
いないデータ選択線に接続されデータが“0”状態のメ
モリセルでは、やはり、軟磁性体膜13と強磁性体膜1
1の中心部分の磁化が右上向きで揃うため、データ転送
線の抵抗は小さい。
接続されているメモリセルでは、選択されたデータ選択
線に接続されているメモリセルと比較して、データ
“0”とデータ“1”での出力の差が小さい。よって、
データ転送線10に複数のメモリセルを縦列接続して
も、データ選択線を用いて選択されたメモリセルのデー
タの読み出しを選択的に行うことができる。この読み出
し動作では、データ選択線の電流は一方向に流すだけで
良く、データ選択線の向きも書き込み動作と同じ向きで
よい。
1との磁気的結合が弱い場合には、データ“1”の読み
出し動作において、軟磁性体膜13の磁化が、右下向き
から右上向きに変化し、磁場HBLをデータ“0”にして
も図8の状態Bに戻り、高抵抗状態が保持され、データ
“0”とデータ“1”とで抵抗が大きく異なってしま
う。
に、共通のデータ転送線に接続された他のメモリセルを
読み出す場合を考える。すると、データ転送線に複数の
メモリセルが縦列接続されている場合には、先に読み出
しを行ったメモリセルにおける直列抵抗値が異なり、読
み出しマージンを大きく低下させる。
いては、読み出し後に軟磁性体膜13の磁化を右上向き
から右下向きに変化させ読み出し開始状態に戻すため、
例えば、データ転送線に電流を流して−HK2とHD との
範囲のHBLを印加することが望ましい。
に一方向の電流を流すことで、前記データ線に接続され
たメモリセルを選択し、データ転送線の電流方向を制御
することで読み出し、書き込みが行える。
直列接続し、データ選択線に複数のメモリセル接続し、
メモリセルマトリックスとして読み出し及び書き込み操
作が行えること、及び、従来構成よりも大きな抵抗出力
が得られることを示す。
セルマトリックスを形成した例を示す図である。図9
(a)はメモリセルマトリクスの配置を示す平面図、図
9(b)は、図9(a)のA−A’部の断面図、図9
(c)は図9(a)を回路的に表現した図である。
102 と2つのデータ選択線221,222 の交点にそ
れぞれメモリセル2311,2312,2321,2322が形
成されている。ここで、データ選択線221 は、電流源
IWLが接続された選択されたデータ選択線であり、メモ
リセル2311,2321に対して正方向の磁場HWLを与え
る。一方、データ選択線222 は、選択されていないデ
ータ選択線であり、電流源が接続されていない。
流源IBLが接続され、メモリセル2311,2321に対し
て選択的にデータの書き込み及び読み出しを行う。この
場合、選択されていないデータ選択線222 に接続され
たメモリセル2312,2322には、誤書き込みや誤読み
出し、及びデータ破壊を防ぐ必要がある。
細検討した結果、従来技術に記載されている磁気記憶装
置では、データ選択線の読み出し時に流す電流の絶対値
を、書き込み時に流す電流の絶対値以下にした場合に問
題があることが判明した。以下の検討では、簡単のため
に、データ選択線に流す電流が0の場合に、磁場HWL方
向のバイアス磁場が、式(8)のHK に比較して充分小
さく、データ転送線に流す電流が0の場合に、HBL方向
のバイアス磁場が、式(8)のHK に比較して充分小さ
く、データ転送線縁部で磁化がデータ転送線方向に揃う
効果を無視できるとする。なお、従来技術1のメモリセ
ルの配置は、図9に示した配置と同様でよい。
の抵抗変化が微少であることを説明する。書き込みに関
して、磁場HBLと磁場HWLに対する制限領域を図10
(a)に示す。図10(a)において、横軸は強磁性体
膜11及び軟磁性体膜13の異方性磁場HK で正規化し
た磁場HWLを、縦軸は磁場HK で正規化した磁場HBLを
示している。
や抵抗ばらつきのため、HWL及びHBLに関して±15.
8%の誤差があっても安定してメモリセルを書き込むこ
とができる条件をハッチングした領域で示している。
の制限領域に囲まれた領域となる。先ず、一つ目の制限
は、式(8)で求められ、強磁性体膜11及び軟磁性体
膜13の中心部の磁化が反転する磁場で決まる下限であ
る。下限以下の磁場であると、強磁性体膜11及び軟磁
性体膜13の磁化が反転せず、書き込みができない。
する磁場HWLがHK よりも大きいと、磁化のスイッチン
グを生じる磁場HBLが0となるため、メモリセル23に
蓄えられた磁化情報が消失してしまうことからくるもの
である。
タ選択線221 の形成する磁場が、隣接するメモリセル
2312,2322に正方向の磁場Hを生じ、そのため誤書
き込みを生じてしまうことからくるものである。
2の幅をw、データ選択線の間隔をs、データ選択線2
2とデータ転送線10中心とのメモリセル部での距離を
hとすると、選択されたメモリセル2311の中心部に磁
場HWLがデータ選択線221に流れる電流によって形成
されている条件で、隣接するメモリセル2321上に形成
される正方向の磁場は、wh/π{h2 +(w+
s)2 }となる。
=0.6μm、s=0.4μmとして求めた結果を用い
ており、この場合、隣接する非選択メモリセル上に0.
07HWLの磁場が形成される。この場合、誤書き込みが
生じない条件は、式(8)からHBL 2/3 +(0.07H
WL)2/3 <HK 2/3 となる。
データ選択線22の電流方向を書き込みと反対側に流す
方法は、従来技術で説明したように、読み出しに、書き
込みよりも大きな電流値を必要とする。
選択線の電流方向を書き込み時と同方向に流す方法は、
読み出し信号量が小さいことを図10(b)を用いて示
す。図10(b)は、読み出しに関して、磁場HBLと磁
場HWLに対する制限領域を示しており、横軸は強磁性体
膜11及び軟磁性体膜13の異方性磁場HK で正規化し
た磁場HWLを、縦軸は磁場HK で正規化した磁場HBLを
示している。
や抵抗ばらつきのため、磁場HWL及び磁場HBLに関して
±15.8%のばらつきがあっても安定してメモリセル
から読み出すことができる条件をハッチングした領域で
示している。
て、読み出し信号量ΔGMRとして抵抗値の反平行状態
の抵抗値からの変化量を点線で示してある。ここでΔG
MRは、強磁性体膜11及び軟磁性体膜13の磁化が反
平行状態の場合の抵抗値を基準として、平行状態になっ
た時の抵抗変化量、つまり、得られる最大の信号出力で
正規化してある。これは、強磁性体膜11と軟磁性体膜
13のそれぞれの磁化がなす角度をθとして、ΔGMR
= sin2 (θ/2)で求めることができる。
構成では、±15.8%のばらつきがあっても安定して
メモリセルから読み出すことができる条件は、ΔGMR
は高々0.2程度であり、大きな読み出し出力を得るこ
とはできない。
大きく確保できることを示す。まず、書き込みに関し
て、HBLとHWLに対する制限領域を図11(a)に示
す。ここで、軟磁性体膜13の異方性磁場をHK2とし、
強磁性体膜11の異方性磁場をHK1とし、HK1=0.4
HK2としている。
11の異方性磁場HK1で正規化したHWLを縦軸はHK1で
正規化したHBLを示している。図では、構造ばらつき、
または電流源の電流や抵抗ばらつきのため、HWL及びH
BLに関して±15.8%の誤差があっても安定してメモ
リセルを書き込むことができる条件をハッチングした領
域で示している。
は、従来技術1と同様に3つの制限領域に囲まれた領域
となる。1つめは、強磁性体膜11の中心部の磁化が反
転する磁場で決まる下限であり、HBL 2/3 +HWL 2/3 <
HK1 2/3 が条件となる。これ以下だと、メモリセルの磁
化が反転せず、書き込みができない。
場HWLがHK1よりも大きいと、磁化のスイッチングを生
じる磁場が0となるため、メモリセル23に蓄えられた
磁化情報が消失してしまうことから来る制限である。
成する磁場が、隣接するメモリセル2312,2322にH
WL方向の磁場を生じ、そのため軟磁性体膜13の磁化が
反転し誤書き込みを生じてしまうことからくる制限であ
る。
心で磁場HWLが形成されている条件で、隣接するメモリ
セル2312,2322上に形成されるHWL方向の磁場は、
wh/π{h2 +(w+s)2 }となる。
=0.6μm、s=0.4μmとして求めた結果を用い
ており、この場合、0.07HWLの磁場が隣接する非選
択メモリセル上に形成される。誤書き込みが生じない条
件は、式(8)からHBL 2/3+(0.07HWL)2/3 <
HK2 2/3 となる。
しマージンについて示す。図11(b)は、読み出しに
関して、HBLとHWLに対する制限領域を示しており、横
軸は強磁性体膜11の異方性磁場HK1で正規化した磁場
HWLを、縦軸は磁場HK1で正規化した磁場HBLを示して
いる。
流や抵抗ばらつきのため、HWL及びHBLに関して±1
5.8%のばらつきがあっても安定してメモリセルから
読み出すことができる条件をハッチングした領域で示し
ている。
域に囲まれた領域となる。1つは、強磁性体膜11の磁
化が反転する磁場で決まる上限で、HBL 2/3 +HWL 2/3
<HK1 2/3 となる。これ以上だと、強磁性体膜11の磁
化が反転し、読み出し時に誤書き込みが生じる。
磁性体膜13の磁化を反転するための磁場の下限で、選
択されたメモリセルの軟磁性体膜13の磁化を反転させ
るためには、HBL 2/3 +HWL 2/3 >HK2 2/3 が必要とな
る。
22の形成する磁場が、隣接するメモリセル2312,2
322にHWL方向の磁場を生じ、そのため軟磁性体8の磁
化が反転し誤読み出しを生じてしまう事からくる上限で
ある。
の磁場が隣接する非選択メモリセル上に形成される。デ
ータ転送線方向で隣接するメモリセルに誤読み出しが生
じないためには、HBL 2/3 +(0.07HWL)2/3 <H
K2 2/3 の条件が必要となる。
可能領域において、読み出し信号量ΔGMRとしてデー
タ保持状態である平行状態の抵抗値からの変化量を点線
で示してある。ここでΔGMRは、強磁性体膜11及び
軟磁性体膜13の磁化が平行状態の場合の抵抗値を基準
として、反平行状態になった時の抵抗変化量、つまり、
得られる最大の信号出力で正規化してある。これは、式
(8)より強磁性体膜11と軟磁性体膜13のそれぞれ
の磁化の角度を求め、それらがなす角度をθとして、Δ
GMR= sin2 (θ/2)で求めることができる。
構成では、HBL/HK1=0.2、HWL/HK1=0.2と
することによって、±15.8%のばらつきがあっても
安定してメモリセルから読み出すことができる条件内で
ΔGMRを0.7以上にすることができ、従来技術より
も大きな読み出し出力を得ることができる。
HBL/HK1=0.2と固定して、HWL/HK1=0.8と
することによって書き込みを、HWL/HK1=0.2とす
ることで読み出しを実現でき、任意のデータの読み出し
及び書き込み動作を、データ転送線の電流を2値の電流
源を用い、データ選択線の電流も2値の電流源を用いる
ことで実現できる。よって、データ転送線及びデータ選
択線の回路構成が簡単になる。
施形態で説明したメモリセルを用いてメモリマトリクス
を形成し、読み取り及び書き込み動作を行う回路構成に
ついて説明する。
メモリマトリクスを含む回路構成を示す図である。な
お、図9と同一の部分には、同一符号を付し、その詳し
い説明は省略する。
(10S ,10US)と4つのデータ選択線22(2
2S ,22US)の各交点にメモリセル23(23S ,2
3US)が一つずつ形成されている。また、4本のデータ
転送線10とデータ選択線22Dの各交点にダミーメモ
リセル23D が少なくとも1つ形成されている。
たデータ選択線22を示し、データ選択線22S に接続
されたメモリセル23S に対して選択的にデータの書き
込み及び読み出しを行う。一方、データ選択線22
USは、選択されていないデータ選択線22を示してい
る。データ選択線22USに接続されたメモリセル23US
に対しては、誤書き込みや誤読み出し、及びデータ破壊
を防ぐよう回路構成及びタイミング調整をする必要があ
る。
ンジスタ33(33S ,33US)のソース・ドレイン電
極の一端に接続されている。トランジスタ33のゲート
電極は電圧ノードW(W1〜W4)に接続されている。
電圧ノードWは、いわゆるアドレスデコーダに接続さ
れ、選択されたデータ選択線22S に電流を排他選択的
に供給する。このアドレスデコーダについては、DRA
MやSRAMで周知の回路を用いればよい。また、デー
タ選択線22の他端は、例えば、0Vとなっている電圧
供給ノードに接続されている。
イン電極の他端は、電流供給ノード22N に接続されて
いる。さらに、電流供給ノード22N はトランジスタ3
1のソースドレイン電極の一端に接続され、トランジス
タ31のソースドレインの他端は、例えば正の電位を供
給する電圧ノードVH に接続されている。電圧ノードV
H は、メモリセル書き込みに十分なデータ選択線電流を
与えるためのものであり、供給する電圧は例えば電源電
圧VDDと等しいか、その1〜3倍程度とする。
タ32のソースドレイン電極の一端に接続され、トラン
ジスタ32のソースドレインの他端は、正の電圧を供給
する電圧ノードVL に接続されている。電圧ノードVL
は、メモリセル読み出しに十分なデータ選択線電流を与
えるためのものであり、供給される電圧は例えば0Vか
ら電源電圧VDDまでの電圧とする。
型MISFETであることが、電流供給ノード22N を
充電する際に、電流供給ノード22N が電圧ノードVH
や電圧ノードVL からのしきい値による電圧低下する問
題がないため望ましい。
に接続されたメモリセル23S ,23US及びダミーメモ
リセル23D を介して、電圧Vplate を供給する電圧源
Vpl ate に接続されている。さらに、データ転送線10
の他端は、差動センスアンプ36(36S ,36US)に
接続されている。なお、差動センスアンプ36には、デ
ータ転送線10に対してそれぞれ対となるデータ転送線
35(35S ,35US)が接続されている。
ータ転送線10US,35USは、差動センスアンプ3
6S 、及びデータ転送線10S ,35S に対して並列接
続され、差動センスアンプ36S 、及びデータ転送線1
0S ,35S と同様に動作させることができるし、選択
したデータ転送線10S ,35S のみを動作させること
も可能である。
タ転送線10にそれぞれ4つのメモリセル23が接続さ
れ、4x4のメモリセル構成となっている。また、それ
ぞれのデータ転送線10には、ダミーメモリセル23D
が接続されている。もちろん、データ転送線10、及び
データ選択線10に接続するメモリセル23の数は4つ
ではなく複数であればよく、2n 個(nは正の整数)で
あることがアドレスデコードをする上で望ましい。
転送線10S ,35S 及び差動センスアンプ36S につ
いて詳しく示した回路図である。なお、図13におい
て、図12と同一な部分には同一符号を付し、その詳細
な説明を省略する。
データ転送線10US,35USと差動センスアンプ36US
は、データ転送線10S ,35S 及び差動センスアンプ
36S と同様に並列に形成すればよいので、図13では
簡単のため省略する。
T40(40S ,40US)とn型MISFET41(4
1S ,41US)とから構成されている。n型MISFE
T41USのソースドレイン電極の一端はデータ転送線1
0S に接続され、他端は電圧ノードSANに接続されて
いる。また、n型MISFET41USのゲート電極はデ
ータ転送線35S に接続されている。
ドレイン電極の一端は、データ転送線35S に接続さ
れ、他端は電圧ノードSANに接続されている。また、
n型MISFET41S のゲート電極はデータ転送線1
0S に接続されている。これらn型MISFET41S
及び41USで、いわゆる交差結合型アンプとなってい
る。
ドレイン電極の一端は、データ転送線10S に接続さ
れ、他端は電圧ノードSAPに接続されている。また、
p型MISFET40USのゲート電極はデータ転送線3
5S に接続されている。これらp型MISFET4
0S ,40USで、データ転送線10S ,35S に対す
る、いわゆる交差結合型アンプとなっている。
の一端は、データ転送線10S に接続され、他端は外部
データ入出力端子I/O1に接続されている。MISF
ET42S のソースドレイン電極の一端は、データ転送
線35S に接続され、他端は外部データ入出力端子I/
O2に接続されている。
は電圧ノードYLに接続されている。これらMISFE
T42,42USは、外部データ入出力端子I/O1,I
/O2とデータ転送線10S ,35S との接続/非接続
を電圧ノードYLの電圧を変化することで制御すること
ができる。
ン電極の一端は、データ転送線10S に接続され、他端
はデータ転送線35S に接続されている。MISFET
43のゲート電極は、電圧ノードEQに接続されてい
る。電圧ノードEQの電圧を変化させることによって、
データ転送線10S ,35S の電位を等しくし、データ
転送線10S とデータ転送線35S との電圧非平衡を小
さくする。
例えば、データ転送線10S ,35S が充分低インピー
ダンスで電圧Vplate を供給する電源に接続され、その
データ転送線の電圧非平衡が問題とならなければ省略す
ることができる。
USが、センスアンプ回路及び電圧電源Vplate に直列に
トランジスタを介することなしに接続されている。よっ
て、直列に接続するトランジスタのチャネル抵抗による
電圧低下による読み出し信号余裕の縮小を防ぐことがで
きる。また、読み出し時に読み出しプローブ電流はI/
O1,I/O2に流れ、センスアンプ部トランジスタ4
0S ,40US,41S、41USには、ほとんど流れな
い。このため、センスアンプのトランジスタでは、読み
出し電流を流すことによる電圧低下が生じず、センスア
ンプ内の電圧低下による読み出し信号余裕の縮小を防ぐ
ことができる。
データ選択線22D を選択状態から非選択状態にした場
合に、{(データ“1”であるメモリセル23の抵抗
値)−(データ“0”であるメモリセル23の抵抗
値)}の値以下の抵抗変化量を有するようにしたメモリ
セルである。
“1”であるメモリセル23の抵抗値)−(データ
“0”であるメモリセル23の抵抗値)}の半分に、
{(選択メモリセル23S の“0”状態の抵抗値)−
(非選択メモリセル23USの“0”状態の抵抗値)}を
加えたものであることが望ましい。
するには、例えば、図14に示すように、データ転送線
10の長手方向に沿った方向のメモリセル23のデータ
記憶領域の長さをzとした場合、ダミーメモリセル23
D の長さをz/2にして形成すればよい。図14(a)
は、メモリセル及びダミーメモリセルの構成を示す平面
図、図14(b)は同図(a)のA−A’部の断面図、
図14(c)は同図(a)のB−B’部の断面図であ
る。
セル23D に対する、それぞれのデータ選択線22及び
22D に流す電流を等しくすれば、データ選択時の
“1”及び“0”の状態変化に対応する抵抗変化量は、
ダミーメモリセル23D では、メモリセル23の半分と
なり、望ましい値となる。
23とダミーメモリセル23D とがデータ転送線10に
縦続して形成されている例を示している。
3上のデータ選択線22の幅とダミーメモリセル23D
上のデータ選択線22D との幅を同じにし、ダミーメモ
リセル23D の記憶領域の長さをメモリセル23の半分
に縮小した形にすることも可能である。このような構成
であると、データ選択線22,22D に電流を供給した
際、データ選択線22とデータ選択線22D によって、
それぞれ形成される磁場が等しくなる電流密度がほぼ同
じになり、データ選択線22D の信頼性上望ましい形を
形成できる。
ミーメモリセルの構成を示す平面図、図15(b)は同
図(a)のA−A’部の断面図、図15(c)は同図
(a)のB−B’部の断面図である。
の構成例を示す。図16(a)は、メモリセル及びダミ
ーメモリセルの構成を示す平面図、図16(b)は同図
(a)のA−A’部の断面図、図16(c)は同図
(a)のB−B’部の断面図である。
に余裕がある場合には、メモリセル23の幅kの2倍の
幅(2k)を持つメモリセルを形成してダミーメモリセ
ル23D としてもよい。
メモリセル23及びダミーメモリセル23D で、それぞ
れのデータ選択線22及び22D に流す電流を等しくす
れば、データ選択時の“1”及び“0”の状態変化に対
応する抵抗変化量は、ダミーメモリセル23D ではメモ
リセル23の半分となり、望ましい値となる。
リセル23と同じ材料及び構成でダミーメモリセル23
D を作成することができる。そこで、差動センスアンプ
とダミーメモリセルを用いて、メモリセル抵抗の温度変
化や、強磁性体膜11、非磁性体膜12や軟磁性体膜1
3の膜厚方向のばらつきや組成ばらつきよる磁化曲線の
変化の影響を補償することができ、より安定なメモリ読
み出し動作を実現できる。
は、データ選択線22D に読み出し選択電流を流した場
合には、通常のメモリセル23で“1”のデータ状態で
読み出しを行った場合と同じ磁化状態となるように、予
め、ダミーメモリセル23Dの強磁性体膜11の磁化を
決めてあるとする。これには、例えば、後述する“1”
データの書き込み動作をダミーメモリセル23D につい
て行えばよい。
ダミーメモリセル23D 上のデータ選択線22D に読み
出し選択電流を流した際に、{(メモリセル23の
“1”の抵抗)−(メモリセル23の“0”の抵抗)}
の値以下の抵抗変化量を有するようにしたメモリセルで
あれば、メモリセル23と同一材料及び構造で形成しな
くてもよい。
3に対する書き込み動作を、図17のタイミングチャー
トを用いて説明する。なお、以下で、トランジスタのo
n状態とは、トランジスタのしきい値よりも大きな電圧
をゲート電極に加えて、MISFETのソース電極とド
レイン電極が導通状態になっていることを示し、トラン
ジスタのoff状態とは、トランジスタのしきい値より
も小さな電圧をゲート電極に加えて、MISFETのソ
ース電極とドレイン電極が遮断状態になっていることを
示す。
レイン電極との間に流れる電流が、例えば40nA×
(チャネル幅)/(ゲート長さ)となる値になった時の
ゲート電圧とする。
ジック回路の構成が簡単なため、しきい値が正であるト
ランジスタを例として用いて説明する。もちろん、しき
い値が負のトランジスタを用いても、ゲート電圧の可変
範囲にしきい値が含まれるようにすればよいことは自明
である。
FET)31のゲート電位Φw をVDDから0Vとするこ
とによって、トランジスタ31をon状態とし、電流供
給ノード22N の電位VWLをVH に充電する。電流供給
ノード22N は、複数のトランジスタ33US及び33D
のソースドレイン電極の一端が並列に接続されているた
め、容量が大きくなり、大きな充電電流を必要とする。
そこで、電流供給ノード22N をあらかじめVH に充電
しておくことによって、電流供給ノード22Nを充電し
ない場合に比較して、トランジスタ33がon状態へ遷
移する時に、充電電流分、書き込み時のデータ選択線2
2の電流の減少を防ぐことができる。
タとして、外部データ入出力端子I/O1及びI/O2
に電位を与え、データ転送線10に書き込みデータに対
応した電流を流すシーケンスを行う。書き込みデータが
“0”状態を実線で、“1”状態を破線で示している。
ることによって、データ転送線10S 及び35S の電位
V10,V35を同電位に保つためのトランジスタ43をo
ffにし、データ転送線10S から、対となるデータ転
送線35S への電流の流入及び流出を防止し、書き込み
電流の誤流出を防止する。この電圧ノードEQの電圧遷
移は、MISFET42S ,42USがon状態となる電
圧ノードYLの遷移に先立って行われる。
データ転送線10S ,35S から、電圧ノードSANへ
の電流の流入及び流出の寄生効果が生じると、書き込み
電流が変化したり、消費電力が増えてしまう。この寄生
効果を防ぐため、n型MISFET41S 、31USで形
成された交差結合型アンプの電圧ノードSANの電圧を
{(I/O1及びI/O2に与えるデータ電位の最大
値)−(n型MISFET41S 、41USのしきい
値)}以上にし、データ転送線10S 、35S の電位V
10,V35に依らず、交差結合型アンプをoff状態にす
る。
ANの電圧をVDDとしている。また、電圧ノードSAP
についても同様の寄生効果が生じるため、p型MISF
ET40S 、40USで形成された交差結合型アンプの制
御端子である電圧ノードSAPの電圧を{(I/O1及
びI/O2に与えるデータ電位の最小値)+(p型MI
SFET41S 、41USのしきい値)}以下にし、デー
タ転送線10S 、35S の電位V10,V35に依らず、交
差結合型アンプをoff状態にする。
APの電圧を0Vとしている。これら電圧ノードSA
N,SAPの電圧遷移は、電圧ノードEQの電圧遷移
後、MISFET42S ,42USがon状態となる電圧
ノードYLの電圧遷移までに行われる。
または“1”に対応するデータ電位を与え、I/O2に
書き込みデータの反転データ“1”または“0”に対応
するデータ電位を与える。これら、I/O1及びI/O
2は低インピーダンスの電源、例えば0VやVDDと接続
されていることが書き込み電流安定及びノイズ低減のた
めには望ましい。
らVDDにすることによってMISFET42S ,42US
をonにする。ここで、Vplate とI/O1の電位差に
よって、データ転送線10S に書き込みデータに対応し
た電流を流す。
セルでは、データ書き込み時においてデータ転送線10
S に流れる書き込み電流の方向を変化させることによっ
て、データの書き換えを行う。電流の方向を変化させる
には、Vplate はI/O1のデータ電位の範囲にある必
要があり、VDD/2が“0”、“1”の書き込み電流を
等しくし電流及び磁場の余裕を広げるのに望ましい。ま
た、I/O1及びI/O2のデータ電位は、電圧ノード
YLの立ち上がりまでに決定していればよい。
n状態になった後で、例えば、選択したデータ選択線が
接続された電圧ノードW2を0VからVDDとすることに
よってトランジスタ43S をonにする。これにより、
データを書き込むメモリセルの接続されたデータ選択線
22S に書き込み電流IWLを選択的に流し、書き込みを
行う。
選択線22の電流としては、例えば、図11(a)に示
したハッチング範囲のHWL及びHBLを生じる電流を用い
れば、強磁性体膜11の磁化の方向を書き込み電流方向
に従って変化させることができる。例えば、図11
(a)の磁性体の組み合わせでは、磁場HBLとして、デ
ータ“1”の場合には0.2HK1となる磁場を形成する
ようI/O1の電圧を制御し、データ“0”の場合には
−0.2HK1となる磁場を形成するようI/O1の電圧
を制御する。さらに、データ選択線22S の書き込み電
流IW としては、磁場HWLとして、データ選択線22S
に0.8HK1の磁場が生じるようにし、非選択データ選
択線22USには、ほぼゼロ磁場が加わるようにすればよ
い。
合、非選択データ選択線22US及びダミーメモリセル2
3D に接続されたデータ選択線22D に接続されたトラ
ンジスタ33US及び33D の電圧ノードW1,W3〜W
8,WD1及びWD2は0Vとし、off状態にするのが消
費電力を減少させる上で望ましい。
ジスタ31をoff状態にし、データ選択線22S の書
き込み電流を遮断する。次いで、MISFET42S ,
42USをoff状態にし、データ転送線10S に供給さ
れる電流を遮断する。データ選択線22S への電流を先
に遮断し、データ転送線10S に書き込みデータに対応
した電流を流すことによって、軟磁性体膜13の磁化の
方向を安定して強磁性体膜11の方向に揃えることがで
きる。
定に保ち、次の読み出し操作を高速に行うために、デー
タ転送線10,35の電圧V10,V35をVplate にす
る。これには、センスアンプ制御の電圧ノードSAN、
並びに電圧ノードSAPの電圧をVplate に戻す。さら
に、電圧ノードEQの電圧を0VからVDDにして、デー
タ転送線10と35の電位V10,V35を等しくし、平衡
状態にする。
れていないデータ選択線22USに接続されたメモリセル
23USでは、データ選択線によって生じる磁場HWLが軟
磁性体膜13の抗磁力以下となるため、誤って軟磁性体
膜13及び強磁性体膜11にデータが書き込みされるこ
とがなく、選択したメモリセル23S のみに選択的に書
き込みを行うことができる。
3の読み出し動作を、図18のタイミングチャートを用
いて説明する。
ゲート電位Φr をVDDから0Vとすることによって、p
型MISFET41をon状態とし、電圧ノード22N
をVL に充電する。
のトランジスタ33US及び33D のソースドレイン電極
の一方が並列に接続されるため、容量が大きくなり、大
きな充電電流を必要とする。そこで、電圧ノード22N
をあらかじめVL に充電しておくことによって、電圧ノ
ード22N を充電しない場合に比較して、トランジスタ
33のon状態への遷移で前記充電電流分、読み出し時
のデータ選択線の電流の減少を防ぐことができる。
及びI/O2を同電位、例えば0Vを与えることによっ
て、データ転送線10S 及びデータ転送線35S に等し
い読み出しセンス用電流を流すシーケンスを行う。
実線で、“1”状態を破線で示している。まず、I/O
1及びI/O2を低インピーダンスの電源、例えば0V
と接続し同電位を与える。この電位としては、書き込み
に用いた“0”状態の電位や“1”状態の電位と等しく
すればよい。
とすることによってMISFET42S 及び42USをo
nにする。ここで、Vplate とI/O1の電位差、及
び、Vplate とI/O2の電位差によって、データ転送
線10S 及びデータ転送線35S に等しい電流を流す。
この際、データ選択線には電流を流していないので、I
/O1及びI/O2の電位を書き込みに用いた“0”状
態の電位や“1”状態の電位と等しくすれば、書き込み
の場合の非選択データ選択線に接続されたメモリセルと
同様に、強磁性体膜11及び軟磁性体膜13の磁化情報
の破壊による誤書き込み及び誤読み出しは生じない。
2を0VからVDDとすることによってトランジスタ33
S 及び33D をonにする。ここで、電圧ノードW2は
読み出しを行うメモリセル23S に接続されたデータ選
択線22S を選択するためのトランジスタ入力である。
また、電圧ノードWD2は、データ転送線35S に接続
されたダミーメモリセル23D を選択するためのトラン
ジスタ入力であり、読み出すメモリセル23S に接続さ
れたデータ転送線10S と、選択するダミーメモリセル
23D に接続されたデータ転送線35S は対となって、
差動センスアンプ36の入力となっている。
10及びデータ選択線22の電流としては、例えば、図
11(b)に示したハッチング範囲のHWL及びHBLを生
じる電流を用いれば、軟磁性体膜13の磁化の方向を読
み出し時のHBLの方向に従って変化させることができ、
抵抗変化出力を得ることができる。
せでは、HBLとして、0.2HK1となる磁場を形成する
ようI/O1及びI/O2の電圧を制御する。さらに、
選択したメモリセル23S のデータ選択線22S の読み
出し電流Ir 及び、ゲート入力がWD2であるトランジ
スタと接続されたダミーメモリセル23D の読み出し電
流としては、HWLとして、選択データ選択線22S に
0.2HK1〜0.3HK1の磁場が生じるように制御す
る。さらに、非選択データ選択線22USには、メモリセ
ルにHWL方向にほぼゼロ磁場が加わるように制御する。
“1”及び“0”状態に対する抵抗値変化が、非選択の
メモリセル23USの“0”及び“1”状態の抵抗値変化
よりも充分大きいものとする。また、選択したメモリセ
ル23S の“0”に対応する抵抗値をRsel 、“1”状
態に対応する抵抗値をRsel +ΔRsel とし、非選択の
メモリセル23USの抵抗値をRunsel とし、ダミーメモ
リセル23D の“0”に対応する抵抗値をRdummy 、
“1”状態に対応する抵抗値をRdummy +ΔRdummyと
し、MISFET42S ,42USのon時のチャネル抵
抗をRchとする。
r は、MISFET42をonした直後で、メモリセル
23S が“0”の状態で、 Vplate /(Rsel +3* Runsel +Rdummy +
Rch)、 “1”の状態で、 Vplate /(Rsel +ΔRsel +3* Runsel +R
dummy +Rch) となる。
ンジスタ32をonした直後で、 Vplate /(4* Runsel +ΔRdummy +Rdummy +R
ch) となる。そこで、 ΔRdummy =(Rsel −Runsel )+ΔRsel /2 となるようにすれば、データ転送線35S の電流とデー
タ転送線10S の電流の大小によって、メモリセル23
S の“0”及び“1”を判別できる。
変化した後、データ転送線10S ,35S のセンスアン
プ端の電圧降下量が、データ転送線に流れる電流が異な
るため、メモリセル23のデータ状態によって、データ
転送線10S とデータ転送線35S との間で異なる結果
が得られる。
データ転送線35S のセンスアンプ端の電圧差が200
mV以上となった時に、電圧ノードSANを0Vとする
ことによって、n型MISFET41S 及び41USで形
成された交差結合型アンプを動作させる。ここで、メモ
リセル23S が“0”状態の場合には、データ転送線1
0S のセンスアンプ端の電位V10が0Vまで低下し、メ
モリセル23が“1”状態の場合には、データ転送線3
5S のセンスアンプ端の電位V35が0Vまで低下する。
Vとし、I/O1、2とデータ転送線10S ,35S と
を切り離す。次いで、p型MISFET40S 及び40
USで形成された交差結合型アンプを動作させる。ここ
で、メモリセル23S が“1”状態の場合には、データ
転送線10のセンスアンプ端の電位V10がVDDまで上昇
する。これによって、メモリセル23S のデータ転送線
10の電流方向を反転させ、磁場HBLを反転させる。メ
モリセル23S のデータが“1”の場合には、読み出し
電流によって、メモリセル23S の強磁性体膜11と軟
磁性体膜13の磁化が、データ保持状態の平行に近い状
態から反平行に近い状態にスイッチしている。
膜13の磁化を強磁性体膜11の磁化の方向に戻し、メ
モリセル23S をデータ保持状態に戻すことができる。
本タイミングチャートではrestoreと書いた範囲
がこれに該当する。
合には、データ転送線35S のセンスアンプ端の電圧V
35がVDDまで上昇する。これによって、ダミーメモリセ
ル23D のデータ転送線10S の電流方向を反転させ、
磁場HBLを反転させる。
には、読み出し電流によって、ダミーメモリセル23D
の強磁性体膜11と軟磁性体膜13の磁化が、データ保
持状態の平行に近い状態から反平行に近い状態にスイッ
チしている。
膜13の磁化を強磁性体膜11の磁化の方向に戻し、ダ
ミーメモリセル23D を初期状態に戻すことができる。
本タイミングチャートでは、restoreと書いた範
囲がこれに該当する。
ス電源と切り離し、あらかじめ等しい電圧、例えば0V
に充電して、例えば浮遊状態にして高インピーダンス状
態とする。その後、入力YLを再度0VからVDDに上
げ、データ転送線10S ,35S とI/O1,2とを接
続する。これによって、読み出したデータをI/O1,
2に出力する。I/O1,2を高インピーダンス状態に
するのにI/O1,2に生じるノイズ及び負荷容量によ
って誤ってデータ反転が起こらず、P型MISFET4
0に充分駆動力がある場合は、電圧ノードYLを一度0
Vに下げ再びVDDに上げるシーケンスを省略することが
できる。次いで、入力YLをVDDから0Vとし、I/O
1,2とデータ転送線10S ,35S とを切り離す。
ち、次の読み出し操作を高速に行うために、データ転送
線10S ,35S の電位V10,V35をVplate にする。
これには、センスアンプ制御入力SAN及びSAPの電
圧をVplate に戻す。さらに、電圧ノードEQの電圧を
0VからVDDとして、データ転送線10S ,35S の電
位V10,V35を等しくし、平衡状態にする。
転送線10S ,35S の電流の絶対値は、書き込みシー
ケンスにおける値と等しい。よって、この読み出しシー
ケンスにおいて、選択されていないデータ選択線に接続
されたメモリセルでは、データ選択線が生じるHBLが軟
磁性体膜13の抗磁力以下となるため、誤って軟磁性体
膜13及び強磁性体膜11に書き込みされることがな
く、選択したメモリセル23S のみに読み出しを行うこ
とができる。
書き込みに対して、データ転送線の電流として“0”、
“1”に対応した2値のみで読み出し及び書き込みを行
うことができる。そのため、よりデータ転送線の周辺回
路が簡単となる。さらに、メモリセルが、センスアンプ
回路及びVplate を有する電圧ノードに直列にトランジ
スタを介することなしに接続されている。よって、直列
に接続するトランジスタのチャネル抵抗ばらつきによる
読み出し信号余裕の縮小を防ぐことができる。
では、メモリセル23と同じ材料及び構造でダミーメモ
リセル23D を作成することができる。そこで、差動セ
ンスアンプとダミーメモリセルを用いて、メモリセル抵
抗の温度変化や読み出し電流による変化、及び、強磁性
体膜11、非磁性導電膜12や軟磁性体膜13の膜厚方
向のバラツキによる磁化曲線の変化の影響を補償するこ
とができ、より安定なメモリ読み出し動作を実現でき
る。
実施形態に係わる磁気記憶装置の構成を示す図である。
図19(a)は図1(a)の平面図のA−A’部に対応
する断面図で、図19(b)はB−B’部に対応する断
面図である。なお、図19において、図1と同一な部分
には同一符号を付し、その詳細な説明を省略する。
体膜11,非磁性導電膜12及び軟磁性体膜13からな
る磁気記憶部をグラニュラー薄膜52で置き換えたこと
である。なお、51は絶縁膜である。
造を示す。例えばCuやAg等の非磁性体からなる非磁
性体母相521 に、例えばCo等の磁性材料からなる直
径0.1μm以下の強磁性粒子522 と、強磁性粒子5
22 より保磁力が小さく、例えば直径0.1μm以下の
NiやFeの軟磁性粒子523 とを、例えばそれぞれ、
10から50%体積分率で分散させた構造となってい
る。そして、強磁性粒子522 と軟磁性粒子523 の磁
化ベクトルの配列変化に対して抵抗変化が生ずる。
521 中に分散させた例として、CuにCoを分散させ
た膜では、10kOeの磁場印加で5%以上の抵抗の減
少があることが知られている(三谷誠司、高梨弘毅、藤
森啓安、固体物理Vol.32、No.4、p.238
(1997))。
2 O3 やSiO2 、MgO、HfO2 などの非磁性絶縁
体母相を用いてもよく、例えば、酸化アルミニウムにC
oを分散させたCo52Al20O28膜では、10kOeの
磁場印加で8%以上の抵抗の減少があることが知られて
いる(三谷誠司、高梨弘毅、藤森啓安、固体物理Vo
l.32、No.4、p.235(1997))。
抵抗変化量は、強磁性粒子522 と軟磁性粒子523 と
の配置間隔によって決まる。従って、第1実施形態の非
磁性体膜12の膜厚をキャリアの平均自由行程、つまり
典型的には室温で10nm以下にする必要があったのに
対し、グラニュラー薄膜52の膜厚は、例えば、10n
m程度でもよい。このため、より抵抗値の製膜条件のば
らつきを抑えることができる。
2 O3 やSiO2 、MgO、HfO2 などの非磁性絶縁
体を用いた場合には、メモリセルのデータ転送線方向の
抵抗を、非磁性体母相を用いた場合よりも大きくするこ
とができ、チャネル抵抗が金属よりも大きなMISFE
Tを読み出し書き込み回路に用いる場合には、インピー
ダンス整合上都合がよい。
す。図20(a)は図1(a)の平面図のA−A’部に
対応する断面図で、図20(b)はB−B’部に対応す
る断面図、図20(c)はグラニュラー薄膜の構成を示
す図である。なお、図20において、図19と同一な部
分には同一符号を付し、その詳細な説明を省略する。
と同じであるが、グラニュラー薄膜52を軟磁性膜55
で挟んだ構造を有する。
(c)に示すように、例えばCuやAgからなる非磁性
体母相521 中に例えばCo,Ni又はFe等の磁性材
料からなる直径0.1μm以下の強磁性粒子522 を、
例えば10から50%体積分率で分散させた構造となっ
ている。そして、グラニュラー薄膜52を、強磁性粒子
522 の保磁力より小さい軟磁性膜55で挟んでいる。
磁性膜55との磁化の方向変化によって、グラニュラー
薄膜52と軟磁性膜55との界面において磁化の方向に
依存した散乱またはトンネル現象が生じ、抵抗変化が生
ずる。
1 として、Al2 O3 やSiO2 、MgO、HfO2 な
どの非磁性絶縁体母相を用いてもよい。本変形例では、
強磁性粒子と軟磁性膜55との間隔によって、抵抗値及
び抵抗変化量が決まるので、グラニュラー薄膜52を極
端に薄くする必要がない。よって、グラニュラー薄膜5
2を例えば10nm以上に厚く成膜することによって、
より抵抗値のばらつきを抑えることができる。もちろ
ん、本変形例で、グラニュラー薄膜52として、軟磁性
体となる粒子を分離させた構造とし、軟磁性膜55の代
わりに強磁性体膜を用いた構造でもよい。また、軟磁性
膜55の片側のみを形成した構造を用いることが可能で
ある。
実施形態に係わる磁気記憶装置の構成を示す図である。
図21(a)は平面図、図21(b)は同図(a)のA
−A’部の断面図、図21(c)は同図(a)のB−
B’部の断面図、図21(d)は同図(a)のC−C’
部の断面図を示す。なお、図1と同一なものには同一符
号を付し、その説明を省略する。
されている。データ選択線22の表面及び側部に、それ
ぞれ表面絶縁膜63及び側壁絶縁膜64が形成されてい
る。そして、側壁絶縁膜64の間の絶縁基体61上に側
壁間導電膜65が形成されている。表面絶縁膜63,側
壁絶縁膜64及び側壁間導電膜65の表面は同一平面に
形成されている。また、絶縁基体61上、且つ側壁間導
電膜の間に層間絶縁膜70が形成されている。
間導電膜65上に、バリアメタル66,強磁性体膜11
及び非磁性導電膜12及び軟磁性体膜13が順次積層さ
れている。
タ選択線22と自己整合的に形成されている点、及びデ
ータ選択線22の上にデータ転送線10が形成されてい
る点が第1実施形態と異なっている。
0nmのTaN,TiN,WN,TaW等からなり、下
部構造からの不純物汚染を防ぎ、側壁間導電膜65及び
表面絶縁膜63と、強磁性体膜11との密着性を向上さ
せ、強磁性体膜11を堆積する場合の下地平坦性を向上
させる役割がある。
0〜1000nmでW,Al,AlCu又はCuから形
成され、データ転送線10のメモリセル同士の接続領域
の寄生抵抗を削減する役割があり、軟磁性体膜13のパ
ターンと自己整合的に形成されている。また、層間導電
膜65はバリアメタル66と接触している。
は、例えば5〜100nmの厚さからなるシリコン酸化
膜またはシリコン窒化膜からなる絶縁膜からなり、デー
タ選択線22とデータ転送線10との電気的分離を行っ
ている。
2は直交する方向に形成され、互いに直交する方向に磁
場を形成する。また、絶縁基体61は、例えばシリコン
酸化膜、シリコン窒化膜、またはアルミナからなる絶縁
膜で構成されている。
て、図21の磁気記憶装置の製造工程を説明する。図2
2〜25の工程断面図において、それぞれ(a)〜
(d)に示す部位は、図21の(a)〜(d)に示す部
位に対応している。
MP法を用いて平坦にした絶縁基体61上に、例えば、
厚さ50〜1000nmのW、Al、AlCuからなる
導電膜,厚さ5〜200nmのシリコン酸化膜又はシリ
コン窒化膜からなる絶縁膜を順次全面に堆積する。さら
に、リソグラフィと異方性エッチングによって、導電膜
及び絶縁膜を選択的にパターンニングして取り除き、デ
ータ選択線22及び表面絶縁膜63を形成する。
リコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面
に堆積する。この絶縁膜の厚さは、データ選択線22の
配置間隔の1/2以下とする。そして、図23に示すよ
うに、例えば異方性エッチングによって絶縁膜を垂直方
向にエッチングし、データ選択線22の切り立った側壁
に絶縁膜を選択的に残し、側壁絶縁膜64を形成する。
ここで、側壁絶縁膜64の材質は、絶縁基体61の材質
と異なっていることが、データ選択線22の側壁に選択
的に側壁絶縁膜64を形成するのに望ましい。
ば厚さ50〜2000nmのW、Al、AlCu、Cu
からなる導電膜を全面堆積した後、例えばCMP法によ
り表面絶縁膜63の表面に現れる程度に前記導電膜を研
磨エッチングして平坦化し、側壁絶縁膜64に囲まれた
領域に側壁間導電膜65を形成する。このCMP工程
は、平滑化レジストを全面塗布した後エッチングする、
いわゆるエッチバックプロセスで代替してもよい。
1〜100nmのTaNやTiN,WN,TaWからな
るバリアメタル66、厚さ500〜0.5nmのFe、
Ni、Co、Cr、Mnやそれらの合金NiFeやCo
Fe、NiFeCo、CoPt、及びこれらの積層膜か
らなる強磁性体膜11、及び10〜0.5nmの厚さの
Cu、AgCuやTaNからなる非磁性体の非磁性導電
膜12、厚さ500〜0.5nmのNiFe、CoF
e、NiFeCo、CoTaZr、CoNbZr、Fe
TaNまたは、CoZrNb/NiFe/CoFeなど
の積層膜からなる軟磁性体膜13を全面に順次堆積す
る。
後、リソグラフィ技術を用いてレジスト71をパターニ
ングし、エッチングまたはイオンミリングによって軟磁
性体膜13,非磁性導電膜12,強磁性体膜11,バリ
アメタル66及び側壁間導電膜65をエッチングする。
このようにして軟磁性体膜13,非磁性導電膜12,強
磁性体膜11,バリアメタル66からなる各データ転送
線10に対して電気的に接続された側壁間導電膜65を
自己整合的に形成することができる。この後、例えばレ
ジスト71は灰化させて取り除く。
シリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全
面に堆積し、例えば、エッチバックによって絶縁膜を側
壁絶縁膜64と側壁間導電膜65に囲まれた溝内にのみ
残すことによって層間絶縁膜70を形成し図21に示し
た形状を形成する。
される絶縁基体61をあらかじめ平坦にすることができ
る。よって、データ転送線22の厚さや粒径、配向を第
1実施形態に比べて均一にすることが容易となる。この
ため、よりエレクトロ・マイグレーションによる断線が
起きにくいデータ選択線22を形成することができ、デ
ータ選択線22に流せる電流密度を大きくすることがで
きる。
磁性体膜11,非磁性導電膜12及び軟磁性体膜13が
劣化する温度よりも上昇させることができる。例えば、
強磁性体膜11としてNiFe、非磁性導電膜12とし
てCuを用いた場合には、250℃以上の温度にする
と、NiFeとCuとの界面拡散のため抵抗変化率が劣
化する問題が生じる。
12及び軟磁性体膜13からなる磁気記憶部16を形成
した後のプロセスは、250℃以下の低温で構成する必
要があり、磁気記憶部16の形成後にデータ選択線22
の形成を行う構成では、データ転送線10とデータ選択
線22間の絶縁膜として、例えば、250℃以上の成膜
温度を必要とするプラズマSiN膜、TEOS分解を用
いたプラズマSiO2膜、常圧CVDで形成したSiO
2 絶縁膜のように、電気絶縁特性が良い膜を形成するの
は困難であった。
ることができないため、400℃以上の基板温度を必要
とするCVD法を用いてAlやW膜を形成することが困
難であった。そのため、室温から100℃程度の基板温
度でデータ転送線10を形成すると、粒界成長が起きに
くく粒界が多く信頼性が低く電気抵抗が高い膜が形成さ
れてしまう問題点があった。
いれば、例えば、400℃以上の温度でデータ選択線2
2を形成した後に、データ転送線10を形成することが
できるので、上記のデータ転送線10の耐熱性の問題を
解決することができ、表面絶縁膜63として、よりエッ
チング加工性や電気的絶縁特性の良い膜を使用できる。
また、データ選択線22を加工する際のエッチングダメ
ージが磁気記憶部16に入らないため、より信頼性の高
い磁気メモリセルを形成することができる。
要する工程は、データ選択線22を形成する工程とデー
タ転送線10を形成する工程の2工程であり、第1実施
形態と比べて、リソグラフィ工程を減らすことができ
る。また、データ転送線10の抵抗を下げる側壁間導電
膜65が自己整合的に形成されるので、データ転送線2
2と側壁間導電膜65との合わせずれによるメモリセル
領域のデータ転送線10の形成する磁場の不均一性を防
ぐことができる。ここで、より抵抗変化を均一にでき、
よりメモリセルの特性のばらつきを小さくできる。
造を示す。図26(a)は平面図、図26(b)は
(a)のA−A’部の断面図、図26(c)は(a)の
B−B’部の断面図、図26(d)は(a)のC−C’
部の断面図である。なお、図1及び図21と同一の部分
には、同一符号をつけて詳しい説明は省略する。
及び側壁絶縁膜が一体化され、絶縁基体61及びデータ
選択線22を覆うように層間絶縁膜81が形成されてい
ることである。
よい。予めCMP法によって平坦にした絶縁基体61上
に、例えば厚さ50〜1000nmのW、Al、AlC
uからなる導電膜を全面に堆積した後、パターニングを
行いデータ選択線22を形成する。さらに、例えば、デ
ータ選択線22の配置間隔の1/2以下の厚さ、例えば
厚さ5〜200nmのシリコン酸化膜またはシリコン窒
化膜を等方的な成膜手法を用いて全面に堆積して層間絶
縁膜81を形成し、図27に示した形状を得る。後の工
程は、図24,25を用いて説明した製造工程と一致す
るので省略する。
膜64の厚さをそれぞれ任意に選択することはできない
が、表面絶縁膜63を形成する際の微細な異方性エッチ
ングが不要である。よって、異方性エッチングを行うこ
とが困難な、例えばアルミナやMgOなどを用いること
ができ、工程も簡単となる。また、データ転送線10の
エッチングの際に、表面絶縁膜63と側壁絶縁膜64の
境界からエッチングガスが侵入し、側壁絶縁膜64をデ
ータ選択線22がエッチングされてしまう問題を防ぐこ
とができる。
れるものではない。上記実施形態では、層間絶縁膜,表
面絶縁膜及び側壁絶縁膜等の絶縁膜の形成法としては、
熱酸化による酸化膜形成法、30keV程度の低加速エ
ネルギーで酸素を注入した酸化膜を形成してもよいし、
絶縁膜を堆積する方法で形成してもよいし、シリコン窒
化膜を堆積する方法、これらを組み合わせてもよい。
磁性膜や金属膜を絶縁膜に変換するこれら以外の方法、
例えば酸化イオンを堆積した磁性膜に注入する方法や、
堆積した磁性膜を酸化する方法を用いてもかまわない。
ト、Spin−on−glassやシリコン窒化膜、そ
の他チタン酸化膜、タンタル酸化膜、レジスト、または
Al2 O3 、有機常誘電体膜の単層膜またはそれらの複
合膜を用いることもできる。
22 、及び軟磁性体膜13、軟磁性粒子523 の材料
は、希薄磁性半導体であるHgMnTeやCdMnS
e、InMnAs、GaMnAs、やペロブスカイト型
強磁性体LaCaMnOやLaSrMnOやスピネルフ
ェライトFeO、MnFeO、CoFeO、NiFe
O、PtMnSb、NiMnSbでもよい。また、この
場合非磁性導電膜12、非磁性体母相521 としては、
例えば、n型またはp型にドープしたHgCdTe、I
nGaAs、SrTiO、MgOを用いることが可能で
ある。また、強磁性体膜11及び軟磁性体膜13の上下
関係は入れ替えても構わない。
てn型MISFET又はp型MISFETを用いたが、
これらは、ゲート入力を反転すれば、p型とn型とを入
れ替えてもよい。また、n型MISFETでなく、例え
ばnpnバイポーラトランジスタでもよいし、pnpバ
イポーラトランジスタでもよい。バイポーラトランジス
タを用いた場合には、ドレイン電極の代わりにコレクタ
電極、ソース電極の代わりにエミッタ電極、ゲート電極
の代わりにベース電極を用い、on状態にするのに、例
えばベース−エミッタ電極間にnpnトランジスタで正
にpn接合の順方向電圧、例えばSiでは0.6V以
上、pnpトランジスタで負に順方向電圧以上に印加
し、off状態にするにはベース電極を0Vとすればよ
い。
範囲で、種々変形して実施することが可能である。
ータの書き込み動作時及び読み込み動作時におけるデー
タ選択線に流れる電流の方向を一定にしてデータ選択線
の回路が簡易化されると共に、メモリセルの高集積化を
図り得る。
す図。
存性を示す特性図。
磁性体膜の磁化状態を示す図。
磁性体膜の磁化状態を示す図。
性体薄膜の磁化と磁場HBL依存性を示す特性図。
抵抗RBLの磁場HBLに対する依存性を示す特性図。
対応する強磁性体膜及び軟磁性体膜の磁化状態を示す特
性図。
転送線の抵抗RBLの磁場HBLに対する依存性を示す特性
図。
を示す図。
時の磁場HBLと磁場HWLに対する制限領域を示す図。
作時の磁場HBLと磁場HWLに対する制限領域を示す図。
む回路構成を示す図。
ャートを示す図。
ャートを示す図。
示す図。
示す図。
示す図。
流IWL依存性を示す特性図。
構成を示す図。
Claims (6)
- 【請求項1】第1の磁性体と、第1の磁性体より保磁力
が小さい第2の磁性体と、第1の磁性体と第2の磁性体
との間に介在して形成された非磁性体とを含むデータ転
送線と、 前記データ転送線に対して交差配置されたデータ選択線
とを具備し、 第1の磁性体と第2の磁性体との配置間隔は、前記非磁
性体中の電気伝導を担うキャリアの平均自由行程より短
く、 第1の磁性体の磁化容易方向及び第2の磁性体の磁化容
易方向は、それぞれ前記データ選択線の長手方向に本質
的に平行又は反平行であることを特徴とする磁気記憶装
置。 - 【請求項2】第1の磁性体と、第1の磁性体より保磁力
が小さい第2の磁性体と、第1の磁性体と第2の磁性体
との間に介在して形成された非磁性体とを含むデータ転
送線と、 前記データ転送線に対して交差配置されたデータ選択線
とを具備し、 第1の磁性体と第2の磁性体との配置間隔は、前記非磁
性体中の電気伝導を担うキャリアの平均自由行程より短
く、 第1の磁性体の磁化容易方向及び第2の磁性体の磁化容
易方向は、それぞれ前記データ選択線の長手方向に本質
的に平行又は反平行であり、 前記データ転送線が行方向に複数本配列形成され、且つ
前記データ選択線が列方向に複数本配列形成されている
ことを特徴とする磁気記憶装置。 - 【請求項3】前記データ転送線の一端が、一定の電圧を
印加する電圧源に接続されていることを特徴とする請求
項1又は2に記載の磁気記憶装置。 - 【請求項4】第1の磁性体と、第1の磁性体より保磁力
が小さい第2の磁性体と、第1の磁性体と第2の磁性体
との間に介在して形成された非磁性体とを含むデータ転
送線と、前記データ転送線に対して交差配列されたデー
タ選択線とを具備し、前記データ転送線と前記データ選
択線との交差部の該データ転送線にメモリセルが形成さ
れた磁気記憶装置の駆動方法であって、 前記メモリセルからのデータの読み出し動作時、第1の
磁性体の保持力よりも小さく、且つ第2の磁性体の保持
力よりも大きな磁場を、前記データ選択線に流れる電流
によって形成される磁場と前記データ転送線に流れる電
流によって形成される磁場との合成磁場により、前記メ
モリセルに印加することを特徴とする磁気記憶装置の駆
動方法。 - 【請求項5】第1の磁性体の磁化容易方向及び第2の磁
性体の磁化容易方向は、それぞれ前記データ選択線の長
手方向に本質的に平行又は反平行な方向であり、 前記メモリセルへのデータの書き込み動作時、前記デー
タ選択線に一定方向の電流を供給し、第1の磁性体の保
持力よりも大きな前記合成磁場を前記メモリセルに印加
することを特徴とする請求項4に記載の磁気記憶装置の
駆動方法。 - 【請求項6】第1の磁性体の磁化容易方向及び第2の磁
性体の磁化容易方向は、それぞれ前記データ選択線の長
手方向に本質的に平行又は反平行な方向であり、 前記データ転送線は行方向に複数本配列形成され、且つ
前記データ選択線は列方向に複数本配列形成され、 前記メモリセルへのデータの書き込み動作時、前記デー
タ選択線に前記読み出し動作時に供給される電流の方向
と同一な方向の電流を供給し、第1の磁性体の保持力よ
りも大きな前記合成磁場を前記メモリセルに印加するこ
とを特徴とする請求項4に記載の磁気記憶装置の駆動方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07457798A JP4226679B2 (ja) | 1998-03-23 | 1998-03-23 | 磁気記憶装置 |
US09/272,192 US6169688B1 (en) | 1998-03-23 | 1999-03-18 | Magnetic storage device using unipole currents for selecting memory cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07457798A JP4226679B2 (ja) | 1998-03-23 | 1998-03-23 | 磁気記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11273338A true JPH11273338A (ja) | 1999-10-08 |
JP4226679B2 JP4226679B2 (ja) | 2009-02-18 |
Family
ID=13551183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07457798A Expired - Fee Related JP4226679B2 (ja) | 1998-03-23 | 1998-03-23 | 磁気記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4226679B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001229665A (ja) * | 1999-12-08 | 2001-08-24 | Motorola Inc | スタックされたmtjセル・メモリの検出方法および装置 |
JP2002190199A (ja) * | 2000-09-01 | 2002-07-05 | Infineon Technologies Ag | Mramのエージングを促進するための回路レイアウトおよび方法 |
JP2003007982A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 磁気記憶装置及び磁気記憶装置の設計方法 |
JP2003204044A (ja) * | 2001-10-25 | 2003-07-18 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2003338610A (ja) * | 2002-05-20 | 2003-11-28 | Hynix Semiconductor Inc | マグネティックram |
JP2004055918A (ja) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004088045A (ja) * | 2002-06-25 | 2004-03-18 | Renesas Technology Corp | 薄膜磁性体記憶装置およびそれを備える半導体集積回路装置 |
JP2004179192A (ja) * | 2002-11-22 | 2004-06-24 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2005523575A (ja) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ |
JP2005294848A (ja) * | 2004-04-01 | 2005-10-20 | Headway Technologies Inc | 磁気メモリセルアレイおよびその製造方法 |
JP2007250185A (ja) * | 2000-11-27 | 2007-09-27 | Hitachi Ltd | 半導体装置 |
JP2009021004A (ja) * | 2008-09-02 | 2009-01-29 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP2019114816A (ja) * | 2015-10-22 | 2019-07-11 | エイチジーエスティーネザーランドビーブイ | 磁気抵抗ランダムアクセスメモリの製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021044444A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
-
1998
- 1998-03-23 JP JP07457798A patent/JP4226679B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001229665A (ja) * | 1999-12-08 | 2001-08-24 | Motorola Inc | スタックされたmtjセル・メモリの検出方法および装置 |
JP2002190199A (ja) * | 2000-09-01 | 2002-07-05 | Infineon Technologies Ag | Mramのエージングを促進するための回路レイアウトおよび方法 |
JP2007250185A (ja) * | 2000-11-27 | 2007-09-27 | Hitachi Ltd | 半導体装置 |
JP2003007982A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 磁気記憶装置及び磁気記憶装置の設計方法 |
JP2003204044A (ja) * | 2001-10-25 | 2003-07-18 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
JP2005523575A (ja) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ |
JP2003338610A (ja) * | 2002-05-20 | 2003-11-28 | Hynix Semiconductor Inc | マグネティックram |
JP2004088045A (ja) * | 2002-06-25 | 2004-03-18 | Renesas Technology Corp | 薄膜磁性体記憶装置およびそれを備える半導体集積回路装置 |
JP4646485B2 (ja) * | 2002-06-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP2004055918A (ja) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004179192A (ja) * | 2002-11-22 | 2004-06-24 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2005294848A (ja) * | 2004-04-01 | 2005-10-20 | Headway Technologies Inc | 磁気メモリセルアレイおよびその製造方法 |
JP2009021004A (ja) * | 2008-09-02 | 2009-01-29 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP2019114816A (ja) * | 2015-10-22 | 2019-07-11 | エイチジーエスティーネザーランドビーブイ | 磁気抵抗ランダムアクセスメモリの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4226679B2 (ja) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6169688B1 (en) | Magnetic storage device using unipole currents for selecting memory cells | |
US8779496B2 (en) | Spin FET, magnetoresistive element and spin memory | |
US6462980B2 (en) | MRAM memory with drive logic arrangement | |
JP4458703B2 (ja) | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 | |
US8357982B2 (en) | Magnetic memory | |
US8173447B2 (en) | Magnetoresistive element and magnetic memory | |
US7109539B2 (en) | Multiple-bit magnetic random access memory cell employing adiabatic switching | |
US6946712B2 (en) | Magnetic memory device using SOI substrate | |
US20060203539A1 (en) | Magnetization reversal methods for magnetic film, magnetoresistive films, and magnetic memories using them | |
JP5677347B2 (ja) | 磁気抵抗素子及び磁気メモリの書き込み方法 | |
KR20050039842A (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
JP4226679B2 (ja) | 磁気記憶装置 | |
KR101958420B1 (ko) | 자기 메모리소자 및 그 동작방법 | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
JP2005203702A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
CN110956988A (zh) | 存储装置 | |
JP3839958B2 (ja) | 磁気記憶装置 | |
JP2004146614A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2002299574A (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
JP2004303837A (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP2005203443A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
US7522450B2 (en) | Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |