CN111293216A - 磁性隧穿结器件及其制作方法 - Google Patents

磁性隧穿结器件及其制作方法 Download PDF

Info

Publication number
CN111293216A
CN111293216A CN201811495874.3A CN201811495874A CN111293216A CN 111293216 A CN111293216 A CN 111293216A CN 201811495874 A CN201811495874 A CN 201811495874A CN 111293216 A CN111293216 A CN 111293216A
Authority
CN
China
Prior art keywords
layer
cmos circuit
metal transition
metal
tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811495874.3A
Other languages
English (en)
Inventor
刘强
俞文杰
陈治西
刘晨鹤
任青华
赵兰天
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811495874.3A priority Critical patent/CN111293216A/zh
Publication of CN111293216A publication Critical patent/CN111293216A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

本发明提供一种磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，形成于一CMOS电路基底上，且与MOS管的漏极连接；第一金属过渡层，形成于第一金属连接层上；固定磁层，形成于第一金属过渡层上；隧穿层，形成于固定磁层；自由磁层，形成于隧穿层上；第二金属过渡层，形成于自由磁层上；第二金属连接层，形成于第二金属过渡层上。本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离‑转移工艺制作自由磁层，相比于溅射工艺来说，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明可以将磁性隧穿结器件直接制备于传统的硅基CMOS电路上，也可制备在柔性衬底电路上，减小了器件制备成本，扩大了其应用范围。

Description

磁性隧穿结器件及其制作方法
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种磁性隧穿结器件及其制作方法。
背景技术
随着便携式计算器件和无线通信器件使用的增长，存储器件可能需要更高的密度、更低的功耗和/或非易失性。磁性存储器件可以能够满足上述的技术要求。
许多电子器件都包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在失电时储存数据，然而易失性存储器不能在失电时储存数据。由于磁阻式随机存取存储器(MRAM)优于目前的电子存储器的优势，所以该MRAM是下一代电子存储器的一种有前景的候选者。与目前的诸如闪速随机存取存储器的非易失性存储器相
比，MRAM通常更快并且具有更好的耐用性。与目前的诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器相比，MRAM通常具有类似的性能和密度，但是MRAM具有更低的功耗。由于MTJ器件具有高运行速度和低功耗并且被用于替代DRAM的电容器，可以将MTJ器件应用于具有低功耗和高速度的图像设备和移动设备。
当两个磁层的自旋方向(即磁通量的方向)彼此相同时磁电阻器件具有低电阻，而当自旋方向彼此相反时具有高电阻。这样，可以使用依赖于磁层磁化状态而改变的单元电阻改变将位数据写入磁电阻存储器件。将通过例子描述具有MTJ结构的磁电阻存储器。在具有由铁磁层/绝缘层/铁磁层组成的结构的MTJ存储单元中，当穿过了第一铁磁层的电子穿过用作隧穿阻挡(tunneling barrier)的绝缘层时，隧穿几率依赖于第二铁磁层的磁化方向而改变。也就是，当两个铁磁层的磁化方向平行时，隧穿电流被最大化，而当它们反平行时，隧穿电流被最小化。例如，可以认为，当电阻高时，写入数据“1”，而当电阻低时，写入数据“0”。电流流过磁性层时，电流将被极化，形成自旋极化电流。自旋电子将自旋动量传递给自由磁层的磁矩，使自旋磁性层的磁矩获得自旋动量后改变方向，这个过程称为自旋传输矩，因此，STT-MRAM是通过自旋电流实现信息写入的。
STT-MRAM存储单元的核心仍然是一个MTJ，由两层不同厚度的铁磁层及一层几个纳米厚的非磁性隔离层组成。通过外部电路，电流可以从垂直于MJT表面的方向通过MTJ。电流通过较厚的铁磁层(称为固定磁层)时，电子被自旋极化，其自旋方向为固定磁层的磁矩方向。如果中间非磁性隔离层的厚度足够的小，以确保高度的极化，自旋极化电子能够将其自旋角动量转移给较薄的铁磁层(称为自由磁层)，改变自由磁层的磁化平衡状态。扮演“极化层”角色的固定磁层一般较厚(几十个纳米)，其饱和磁化强度很大，它的平衡状态是不会发生变化的。相反，要受到自旋矩效应的自由磁层，一般很薄，其饱和磁化强度较小，因此，它的磁矩矢量能根据自旋电流中自旋电子的极化方向自由地变化取向。
STT-MRAM存储单元的结构简单，它省略了带磁性外壳的附加写信息线，最大限度地减少了制备工艺程序，并使存储单元的横截面积减小、存储密度高、存储速度快，满足高性能计算机系统的设计要求。
STT-MRAM存储单元的MTJ自旋阀中，自旋电子的隧穿几率和各磁层材料、隧穿层材料、厚度等有关。根据隧穿几率公式，隧穿层越薄，隧穿几率越大，对隧穿层的自身质量要求也越来越高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种磁性隧穿结器件及其制作方法，用于解决现有技术中隧穿层的生长质量难以保证，隧穿层缺陷较多问题。
为实现上述目的及其他相关目的，本发明提供一种磁性隧穿结器件的制作方法，所述制作方法包括步骤：1)于基底上形成固定磁层；2)于所述固定磁层上形成隧穿层；3)采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层上沉积自由磁层。
可选地，步骤1)包括：1-1)提供一CMOS电路基底，于所述CMOS电路基底上形成第一金属连接层并对所述第一金属连接层进行平坦化处理，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；1-2)于所述第一金属连接层上形成第一金属过渡层；1-3)采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述第一金属过渡层上沉积所述固定磁层。
可选地，所述第一金属过渡层具有平整表面，所述固定磁层与所述第一金属过渡层紧密结合，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，以降低所述固定磁层与所述第一金属过渡层的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
可选地，所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
可选地，所述CMOS电路基底包括柔性衬底、位于所述柔性衬底上的CMOS电路层以及覆盖于所述CMOS电路层的柔性介质层，其中，所述柔性介质层的表面粗糙度小于0.2nm。
可选地，所述柔性衬底包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。
可选地，步骤3)还包括：3-1)于所述自由磁层上形成第二金属过渡层；3-2)于所述第二金属过渡层上形成第二金属连接层；3-3)图形化刻蚀所述第二金属连接层、第二金属过渡层、自由磁层、隧穿层、固定磁层、第一金属过渡层及第一金属连接层，以形成柱形结构的磁性隧穿结器件。
可选地，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
可选地，所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
可选地，所述隧穿层为单晶结构的二维绝缘材料层。
可选地，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
本发明还提供一种磁性隧穿结器件，包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；第一金属过渡层，形成于所述第一金属连接层上；固定磁层，形成于所述第一金属过渡层上；隧穿层，形成于所述固定磁层；自由磁层，形成于所述隧穿层上；第二金属过渡层，形成于所述自由磁层上；第二金属连接层，形成于所述第二金属过渡层上。
可选地，所述第一金属过渡层具有平整表面，所述固定磁层与所述第一金属过渡层紧密结合，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，以降低所述固定磁层与所述第一金属过渡层的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
可选地，所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
可选地，所述CMOS电路基底包括柔性衬底、位于所述柔性衬底上的CMOS电路层以及覆盖于所述CMOS电路层的柔性介质层，其中，所述柔性介质层的表面粗糙度小于0.2nm。
可选地，所述柔性衬底包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。
可选地，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
可选地，所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
可选地，所述隧穿层为单晶结构的二维绝缘材料层。
可选地，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
如上所述，本发明的磁性隧穿结器件及其制作方法，具有以下有益效果：
本发明在制作完隧穿层之后，采用原子层沉积工艺制作自由磁层，相比于溅射工艺来说，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。
通过采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，本发明的隧穿层可以选用厚度非常薄的二维绝缘材料层，隧穿层的一致性非常好，可在保证隧穿层的质量及功能的同时，大大提高隧穿几率。
本发明可以将磁性隧穿结器件直接制备于传统的硅基CMOS电路上，也可制备在柔性衬底电路上，减小了器件制备成本，扩大了其应用范围。
附图说明
图1～图8显示为本发明的磁性隧穿结器件的制作方法各步骤所呈现的结构示意图。
图9显示为本发明实施例2的磁性隧穿结器件的隧穿层的结构示意图。
图10显示为本发明的磁性隧穿结器件的制作方法的步骤流程示意图。
元件标号说明
10 CMOS电路基底
101 柔性衬底
102 CMOS电路层
103 柔性介质层
201 第一金属连接层
202 第一金属过渡层
203 固定磁层
204 隧穿层
205 自由磁层
206 第二金属过渡层
207 第二金属连接层
S11～S18 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8及图10所示，本实施例提供一种磁性隧穿结器件的制作方法，所述制作方法包括步骤：
如图1及图10所示，首先进行步骤1)S11，提供一CMOS电路基底10，于所述CMOS电路基底10上形成第一金属连接层201并对所述第一金属连接层201进行平坦化处理，所述第一金属连接层201与所述CMOS电路的MOS管的漏极连接。
在本实施例中，所述CMOS电路基底10包括柔性衬底101、位于所述柔性衬底101上的CMOS电路层102以及覆盖于所述CMOS电路层102的柔性介质层103，其中，所述柔性介质层103的表面粗糙度小于0.2nm。例如，所述柔性衬底101包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。本发明采用柔性衬底101，所形成的磁性隧穿结器件相比现有的固体铁磁材料的磁性隧穿结器件更为轻薄，形成的MRAM适合柔性电路的应用，并且对柔性衬底101的宏观形貌基本没有要求，例如，所述柔性衬底101可以为圆形、椭圆形、多边形或其他的任意所需形状，所述柔性衬底101的加工工艺较为简单，相比于现有的固体铁磁材料的磁性隧穿结器件具有更大的优势。
当然，所述CMOS电路基底10也可以为基于SOI衬底的CMOS电路层102以及覆盖所述CMOS电路层102的平坦化的介质层，且并不限于此处所列举的示例。
所述第一金属连接层201的材质可以为W、Cu及Al中的一种。
本实施例的第一金属连接层201形成于一平坦的柔性介质层103上，可以对所述第一金属连接层201进行平坦化处理，获得表面平整的第一金属连接层201，以提高后续第一金属过渡层202的平坦度。
如图2及图10所示，然后进行步骤2)S12，于所述第一金属连接层201上形成第一金属过渡层202。
例如，所述第一金属过渡层202具有平整表面，所述第一金属过渡层202的费米能级与后续形成的固定磁层203的费米能级相等或相近，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻，所述固定磁层203的晶格常数与所述第一金属过渡层202相近，以降低所述固定磁层203与所述第一金属过渡层202的热失配及晶格失配。
如图3及图10所示，然后进行步骤3)S13，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述第一金属过渡层202上沉积所述固定磁层203。
由于所述第一金属过渡层202具有平整表面，且所述第一金属过渡层202的费米能级与所述固定磁层203的费米能级相等或相近，可以使得所述固定磁层203与所述第一金属过渡层202紧密结合，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻。
例如，所述固定磁层203的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于可有效提高所述固定磁层203的沉积质量，且其表面更为平整，可有效提高后续制作的隧穿层204的质量。
如图4及图10所示，接着进行步骤4)S14，于所述固定磁层203上形成隧穿层204。
作为示例，所述隧穿层204可以为Al2O3单晶层或非晶层，或MgO单晶层或非晶层等，所述隧穿层204厚度的范围可以为1～2nm。所述隧穿层204可以采用如化学气相沉积工艺或原子层沉积工艺等形成，以避免如溅射粒子等对所述固定磁层203及所述隧穿层204之间的界面造成损坏。
如图5及图10所示，接着进行步骤5)S15，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层204上沉积自由磁层205。
本实施例在制作完隧穿层204之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层205，相比于溅射工艺来说，可以避免隧穿层204不被溅射粒子损伤，提高隧穿层204的质量。
所述自由磁层205的材质可以为CoFeB、单质铁磁材料及合金铁磁材料中的一种。
如图6及图10所示，然后进行步骤6)S16，于所述自由磁层205上形成第二金属过渡层206。
如图7及图10所示，接着进行步骤7)S17，于所述第二金属过渡层206上形成第二金属连接层207。
例如，所述第二金属连接层207的材质可以为W、Cu及Al中的一种。
如图8及图10所示，最后进行步骤8)图形化刻蚀所述第二金属连接层207、第二金属过渡层206、自由磁层205、隧穿层204、固定磁层203、第一金属过渡层202及第一金属连接层201，以形成柱形结构的磁性隧穿结器件。
例如，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
如图8所示，本实施例还提供一种磁性隧穿结器件，包括：第一金属连接层201，所述第一金属连接层201形成于一CMOS电路基底10上，所述第一金属连接层201与所述CMOS电路的MOS管的漏极连接；第一金属过渡层202，形成于所述第一金属连接层201上；固定磁层203，形成于所述第一金属过渡层202上；隧穿层204，形成于所述固定磁层203；自由磁层205，形成于所述隧穿层204上；第二金属过渡层206，形成于所述自由磁层205上；第二金属连接层207，形成于所述第二金属过渡层206上。
例如，所述第一金属过渡层202具有平整表面，所述固定磁层203与所述第一金属过渡层202紧密结合，所述第一金属过渡层202的费米能级与所述固定磁层203的费米能级相等或相近，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻，所述固定磁层203的晶格常数与所述第一金属过渡层202相近，以降低所述固定磁层203与所述第一金属过渡层202的热失配及晶格失配。
在本实施例中，所述CMOS电路基底10包括柔性衬底101、位于所述柔性衬底101上的CMOS电路层102以及覆盖于所述CMOS电路层102的柔性介质层103，其中，所述柔性介质层103的表面粗糙度小于0.2nm。例如，所述柔性衬底101包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。本发明采用柔性衬底101，所形成的磁性隧穿结器件相比现有的固体铁磁材料的磁性隧穿结器件更为轻薄，形成的MRAM适合柔性电路的应用，并且对柔性衬底101的宏观形貌基本没有要求，例如，所述柔性衬底101可以为圆形、椭圆形、多边形或其他的任意所需形状，所述柔性衬底101的加工工艺较为简单，相比于现有的固体铁磁材料的磁性隧穿结器件具有更大的优势。
当然，所述CMOS电路基底10也可以为基于SOI衬底的CMOS电路层102以及覆盖所述CMOS电路层102的平坦化的介质层，且并不限于此处所列举的示例。
例如，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
例如，所述固定磁层203的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层205的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
实施例2
如图1～图10所示，本实施例提供一种磁性隧穿结器件的制作方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于，所述隧穿层204为单晶结构的二维绝缘材料层，如图9所示。例如，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。本实施例通过采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层205，本实施例的隧穿层204可以选用厚度非常薄的二维绝缘材料层，隧穿层204的一致性非常好，可在保证隧穿层204的质量及功能的同时，大大提高隧穿几率。
如图8及图9所示，本实施例还提供一种磁性隧穿结器件，其中，所述磁性隧穿结器件的基本结构如实施例1，其中，与实施例1的不同之处在于，所述隧穿层204为单晶结构的二维绝缘材料层，如图9所示。例如，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。本实施例的隧穿层204选用为厚度非常薄的二维绝缘材料层，隧穿层204的一致性非常好，可在保证隧穿层204的质量及功能的同时，大大提高隧穿几率。
如上所述，本发明的磁性隧穿结器件及其制作方法，具有以下有益效果：
本发明在制作完隧穿层204之后，采用原子层沉积工艺制作自由磁层205，相比于溅射工艺来说，可以避免隧穿层204不被溅射粒子损伤，提高隧穿层204的质量。
通过采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层205，本发明的隧穿层204可以选用厚度非常薄的二维绝缘材料层，隧穿层204的一致性非常好，可在保证隧穿层204的质量及功能的同时，大大提高隧穿几率。
本发明可以将磁性隧穿结器件直接制备于传统的硅基CMOS电路上，也可制备在柔性衬底101电路上，减小了器件制备成本，扩大了其应用范围。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种磁性隧穿结器件的制作方法，其特征在于，所述制作方法包括步骤：
1)于基底上形成固定磁层；
2)于所述固定磁层上形成隧穿层；
3)采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层上沉积自由磁层。
2.根据权利要求1所述的磁性隧穿结器件的制作方法，其特征在于：步骤1)包括：
1-1)提供一CMOS电路基底，于所述CMOS电路基底上形成第一金属连接层并对所述第一金属连接层进行平坦化处理，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；
1-2)于所述第一金属连接层上形成第一金属过渡层；
1-3)采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述第一金属过渡层上沉积所述固定磁层。
3.根据权利要求2所述的磁性隧穿结器件的制作方法，其特征在于：所述第一金属过渡层具有平整表面，所述固定磁层与所述第一金属过渡层紧密结合，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，以降低所述固定磁层与所述第一金属过渡层的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
4.根据权利要求2所述的磁性隧穿结器件的制作方法，其特征在于：所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
5.根据权利要求2所述的磁性隧穿结器件的制作方法，其特征在于：所述CMOS电路基底包括柔性衬底、位于所述柔性衬底上的CMOS电路层以及覆盖于所述CMOS电路层的柔性介质层，其中，所述柔性介质层的表面粗糙度小于0.2nm。
6.根据权利要求5所述的磁性隧穿结器件的制作方法，其特征在于：所述柔性衬底包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。
7.根据权利要求2所述的磁性隧穿结器件的制作方法，其特征在于：步骤3)还包括：
3-1)于所述自由磁层上形成第二金属过渡层；
3-2)于所述第二金属过渡层上形成第二金属连接层；
3-3)图形化刻蚀所述第二金属连接层、第二金属过渡层、自由磁层、隧穿层、固定磁层、第一金属过渡层及第一金属连接层，以形成柱形结构的磁性隧穿结器件。
8.根据权利要求7所述的磁性隧穿结器件的制作方法，其特征在于：所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
9.根据权利要求1所述的磁性隧穿结器件的制作方法，其特征在于：所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
10.根据权利要求1～9任意一项所述的磁性隧穿结器件的制作方法，其特征在于：所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
11.一种磁性隧穿结器件，其特征在于，包括：
第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；
第一金属过渡层，形成于所述第一金属连接层上；
固定磁层，形成于所述第一金属过渡层上；
隧穿层，形成于所述固定磁层；
自由磁层，形成于所述隧穿层上；
第二金属过渡层，形成于所述自由磁层上；
第二金属连接层，形成于所述第二金属过渡层上。
12.根据权利要求11所述的磁性隧穿结器件，其特征在于：所述第一金属过渡层具有平整表面，所述固定磁层与所述第一金属过渡层紧密结合，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，以降低所述固定磁层与所述第一金属过渡层的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
13.根据权利要求11所述的磁性隧穿结器件，其特征在于：所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
14.根据权利要求11所述的磁性隧穿结器件，其特征在于：所述CMOS电路基底包括柔性衬底、位于所述柔性衬底上的CMOS电路层以及覆盖于所述CMOS电路层的柔性介质层，其中，所述柔性介质层的表面粗糙度小于0.2nm。
15.根据权利要求14所述的磁性隧穿结器件，其特征在于：所述柔性衬底包括聚二甲基硅氧烷、聚酰亚胺、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯及聚对萘二甲酸乙二醇酯中的一种。
16.根据权利要求11所述的磁性隧穿结器件，其特征在于：所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
17.根据权利要求11所述的磁性隧穿结器件，其特征在于：所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
18.根据权利要求11～17任意一项所述的磁性隧穿结器件的制作方法，其特征在于：所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
CN201811495874.3A 2018-12-07 2018-12-07 磁性隧穿结器件及其制作方法 Pending CN111293216A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811495874.3A CN111293216A (zh) 2018-12-07 2018-12-07 磁性隧穿结器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811495874.3A CN111293216A (zh) 2018-12-07 2018-12-07 磁性隧穿结器件及其制作方法

Publications (1)

Publication Number Publication Date
CN111293216A true CN111293216A (zh) 2020-06-16

Family

ID=71021177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811495874.3A Pending CN111293216A (zh) 2018-12-07 2018-12-07 磁性隧穿结器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111293216A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089970A (ko) * 2002-05-20 2003-11-28 주식회사 하이닉스반도체 마그네틱 램
CN1564260A (zh) * 2004-04-01 2005-01-12 中国科学院物理研究所 一种基于垂直电流写入的磁随机存取存储器及其控制方法
CN102194848A (zh) * 2010-03-19 2011-09-21 株式会社东芝 自旋存储器和自旋晶体管
CN102621188A (zh) * 2011-01-30 2012-08-01 北京慈欣生物科技有限公司 电磁生物传感器装置及其制作方法
CN103180960A (zh) * 2010-09-30 2013-06-26 艾沃思宾技术公司 用于场复位自旋矩mram的结构和操作方法
US20140301136A1 (en) * 2013-04-03 2014-10-09 Kabushiki Kaisha Toshiba Magnetic memory, spin element, and spin mos transistor
CN106711323A (zh) * 2016-12-20 2017-05-24 清华大学 一种利用二维材料的磁性异质结构磁性隧道结
CN108767107A (zh) * 2018-06-01 2018-11-06 厦门大学 一种电场调控的二维自旋电子器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089970A (ko) * 2002-05-20 2003-11-28 주식회사 하이닉스반도체 마그네틱 램
CN1564260A (zh) * 2004-04-01 2005-01-12 中国科学院物理研究所 一种基于垂直电流写入的磁随机存取存储器及其控制方法
CN102194848A (zh) * 2010-03-19 2011-09-21 株式会社东芝 自旋存储器和自旋晶体管
CN103180960A (zh) * 2010-09-30 2013-06-26 艾沃思宾技术公司 用于场复位自旋矩mram的结构和操作方法
CN102621188A (zh) * 2011-01-30 2012-08-01 北京慈欣生物科技有限公司 电磁生物传感器装置及其制作方法
US20140301136A1 (en) * 2013-04-03 2014-10-09 Kabushiki Kaisha Toshiba Magnetic memory, spin element, and spin mos transistor
CN106711323A (zh) * 2016-12-20 2017-05-24 清华大学 一种利用二维材料的磁性异质结构磁性隧道结
CN108767107A (zh) * 2018-06-01 2018-11-06 厦门大学 一种电场调控的二维自旋电子器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAN, LONGFEI ET AL.: "Large tunneling magnetoresistance in magnetic tunneling junctions based on two-dimensional CrX3 (X = Br, I) monolayers", 《NANOSCALE》 *

Similar Documents

Publication Publication Date Title
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
Thomas et al. Perpendicular spin transfer torque magnetic random access memories with high spin torque efficiency and thermal stability for embedded applications
US8416620B2 (en) Magnetic stack having assist layer
Li et al. Voltage-controlled magnetoelectric memory and logic devices
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
CN109817805B (zh) 提供磁性结的方法以及使用该磁性结制造的存储器
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
EP2847806B1 (en) Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods of manufacturing thereof
JP2009212323A (ja) 不揮発性磁気メモリ装置
JP2017516303A (ja) 高垂直磁気異方性材料用の均一な結晶性テクスチャを有する滑らかなシード層
TW201719947A (zh) 具延長之自由層的磁性接面及提供其的方法及磁性記憶體
WO2016209257A1 (en) Perpendicular magnetic memory with reduced switching current
JP2016092066A (ja) 磁気抵抗素子
CN111293212B (zh) 基于隧穿隔离层的磁性隧穿结器件及其制作方法
CN113224232B (zh) 基于底电极垂直向电压控制的sot-mram及制造、写入方法
CN111293216A (zh) 磁性隧穿结器件及其制作方法
US20140084399A1 (en) Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
CN111293213A (zh) 基于二维材料的磁性隧穿结器件及其制作方法
CN111293215A (zh) 基于二维自由磁层的磁性隧穿结器件及其制作方法
CN111293214A (zh) 基于柔性衬底的磁性隧穿结器件及其制作方法
Sverdlov et al. CMOS technology compatible magnetic memories
CN111293137A (zh) 基于二维cmos的三维mram存储结构及其制作方法
CN111293136A (zh) 基于二维器件的三维mram存储结构及其制作方法
CN111293138A (zh) 三维mram存储结构及其制作方法
WO2022077499A1 (zh) 一种存储器及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200616

WD01 Invention patent application deemed withdrawn after publication