CN111293212B - 基于隧穿隔离层的磁性隧穿结器件及其制作方法 - Google Patents
基于隧穿隔离层的磁性隧穿结器件及其制作方法 Download PDFInfo
- Publication number
- CN111293212B CN111293212B CN201811495192.2A CN201811495192A CN111293212B CN 111293212 B CN111293212 B CN 111293212B CN 201811495192 A CN201811495192 A CN 201811495192A CN 111293212 B CN111293212 B CN 111293212B
- Authority
- CN
- China
- Prior art keywords
- layer
- tunneling
- isolation
- metal transition
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 176
- 230000005641 tunneling Effects 0.000 title claims abstract description 166
- 238000002955 isolation Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 230000007704 transition Effects 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims description 36
- 239000003302 ferromagnetic material Substances 0.000 claims description 24
- 229910052582 BN Inorganic materials 0.000 claims description 14
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910021389 graphene Inorganic materials 0.000 claims description 14
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 16
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 239000002245 particle Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 357
- 230000015654 memory Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 229910019236 CoFeB Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离‑转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
Description
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种基于隧穿隔离层的磁性隧穿结器件及其制作方法。
背景技术
随着便携式计算器件和无线通信器件使用的增长，存储器件可能需要更高的密度、更低的功耗和/或非易失性。磁性存储器件可以能够满足上述的技术要求。
许多电子器件都包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在失电时储存数据，然而易失性存储器不能在失电时储存数据。由于磁阻式随机存取存储器(MRAM)优于目前的电子存储器的优势，所以该MRAM是下一代电子存储器的一种有前景的候选者。与目前的诸如闪速随机存取存储器的非易失性存储器相比，MRAM通常更快并且具有更好的耐用性。与目前的诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器相比，MRAM通常具有类似的性能和密度，但是MRAM具有更低的功耗。由于MTJ器件具有高运行速度和低功耗并且被用于替代DRAM的电容器，可以将MTJ器件应用于具有低功耗和高速度的图像设备和移动设备。
当两个磁层的自旋方向(即磁通量的方向)彼此相同时磁电阻器件具有低电阻，而当自旋方向彼此相反时具有高电阻。这样，可以使用依赖于磁层磁化状态而改变的单元电阻改变将位数据写入磁电阻存储器件。将通过例子描述具有MTJ结构的磁电阻存储器。在具有由铁磁层/绝缘层/铁磁层组成的结构的MTJ存储单元中，当穿过了第一铁磁层的电子穿过用作隧穿阻挡(tunneling barrier)的绝缘层时，隧穿几率依赖于第二铁磁层的磁化方向而改变。也就是，当两个铁磁层的磁化方向平行时，隧穿电流被最大化，而当它们反平行时，隧穿电流被最小化。例如，可以认为，当电阻高时，写入数据“1”，而当电阻低时，写入数据“0”。电流流过磁性层时，电流将被极化，形成自旋极化电流。自旋电子将自旋动量传递给自由磁层的磁矩，使自旋磁性层的磁矩获得自旋动量后改变方向，这个过程称为自旋传输矩，因此，STT-MRAM是通过自旋电流实现信息写入的。
STT-MRAM存储单元的核心仍然是一个MTJ，由两层不同厚度的铁磁层及一层几个纳米厚的非磁性隔离层组成。通过外部电路，电流可以从垂直于MJT表面的方向通过MTJ。电流通过较厚的铁磁层(称为固定磁层)时，电子被自旋极化，其自旋方向为固定磁层的磁矩方向。如果中间非磁性隔离层的厚度足够的小，以确保高度的极化，自旋极化电子能够将其自旋角动量转移给较薄的铁磁层(称为自由磁层)，改变自由磁层的磁化平衡状态。扮演“极化层”角色的固定磁层一般较厚(几十个纳米)，其饱和磁化强度很大，它的平衡状态是不会发生变化的。相反，要受到自旋矩效应的自由磁层，一般很薄，其饱和磁化强度较小，因此，它的磁矩矢量能根据自旋电流中自旋电子的极化方向自由地变化取向。
STT-MRAM存储单元的结构简单，它省略了带磁性外壳的附加写信息线，最大限度地减少了制备工艺程序，并使存储单元的横截面积减小、存储密度高、存储速度快，满足高性能计算机系统的设计要求。
STT-MRAM存储单元的MTJ自旋阀中，自旋电子的隧穿几率和各磁层材料、隧穿层材料、厚度等有关。根据隧穿几率公式，隧穿层越薄，隧穿几率越大，对隧穿层的自身质量要求也越来越高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，用于解决现有技术中隧穿层的生长质量难以保证，以及固定磁层和自由磁层需要与金属电极连接以实现其功能，金属电极会与固定磁层和自由磁层产生界面态而影响铁磁性能的问题。
为实现上述目的及其他相关目的，本发明提供一种基于隧穿隔离层的磁性隧穿结器件的制作方法，所述制作方法包括步骤：1)提供一CMOS电路基底，于所述CMOS电路基底上形成第一金属连接层并对所述第一金属连接层进行平坦化处理，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；2)于所述第一金属连接层上形成第一金属过渡层；3)于所述第一金属过渡层上形成隧穿隔离底层，于所述隧穿隔离底层上形成固定磁层；4)于所述固定磁层上形成隧穿层；5)采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层上沉积自由磁层，于所述自由磁层上形成隧穿隔离顶层；6)于所述隧穿隔离顶层上形成第二金属过渡层；7)于所述第二金属过渡层上形成第二金属连接层；8)图形化刻蚀所述第二金属连接层、第二金属过渡层、隧穿隔离底层、自由磁层、隧穿层、固定磁层、隧穿隔离顶层、第一金属过渡层及第一金属连接层，以形成柱形结构的磁性隧穿结器件。
可选地，所述隧穿隔离底层为单层二维绝缘材料层，所述隧穿隔离顶层为单层二维绝缘材料层。
可选地，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
可选地，所述第一金属过渡层具有平整表面，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近。
可选地，所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
可选地，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
可选地，所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
可选地，所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
本发明还提供一种基于隧穿隔离层的磁性隧穿结器件，包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；第一金属过渡层，形成于所述第一金属连接层上；隧穿隔离底层，形成于所述第一金属过渡层上；固定磁层，形成于所述隧穿隔离底层上；隧穿层，形成于所述固定磁层；自由磁层，形成于所述隧穿层上；隧穿隔离顶层，形成于所述自由磁层上；第二金属过渡层，形成于所述隧穿隔离顶层上；第二金属连接层，形成于所述第二金属过渡层上。
可选地，所述隧穿隔离底层为单层二维绝缘材料层，所述隧穿隔离顶层为单层二维绝缘材料层。
可选地，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
可选地，所述第一金属过渡层具有平整表面，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近。
可选地，所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
可选地，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
可选地，所述固定磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
可选地，所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
如上所述，本发明的基于隧穿隔离层的磁性隧穿结器件，具有以下有益效果：
本发明在制作完隧穿层之后，采用原子层沉积工艺制作自由磁层，相比于溅射工艺来说，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。
通过采用原子层沉积工艺制作自由磁层，本发明的隧穿层可以选用厚度非常薄的二维绝缘材料层，隧穿层的一致性非常好，可在保证隧穿层的质量及功能的同时，大大提高隧穿几率。
本发明的隧穿隔离层可有效隔绝所述金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。金属过渡层与固定磁层、自由磁层之间通过电子的隧穿效应导电。当隧穿隔离层足够薄时，电子发生隧穿的概率变得足够大，隧穿隔离层表现为较小的串联电阻。
本发明可以将磁性隧穿结器件直接制备于传统的硅基CMOS电路上，减小了器件制备成本。
附图说明
图1～图8显示为本发明的磁性隧穿结器件的制作方法各步骤所呈现的结构示意图。
图9显示为本发明的磁性隧穿结器件的隧穿层的结构示意图。
图10显示为本发明的磁性隧穿结器件的制作方法的步骤流程示意图。
元件标号说明
10 CMOS电路基底
101 SOI衬底
102 CMOS电路层
103 介质层
201 第一金属连接层
202 第一金属过渡层
203 固定磁层
204 隧穿层
205 自由磁层
206 第二金属过渡层
207 第二金属连接层
208 隧穿隔离顶层
209 隧穿隔离底层
S11～S18 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所示，本实施例提供一种磁性隧穿结器件的制作方法，所述制作方法包括步骤：
如图1及图10所示，首先进行步骤1)S11，提供一CMOS电路基底10，于所述CMOS电路基底10上形成第一金属连接层201并对所述第一金属连接层201进行平坦化处理，所述第一金属连接层201与所述CMOS电路的MOS管的漏极连接。
在本实施例中，所述CMOS电路基底10可以为基于SOI衬底101的CMOS电路层102以及覆盖所述CMOS电路层102的平坦化的介质层103，且并不限于此处所列举的示例。
所述第一金属连接层201的材质可以为W、Cu及Al中的一种。
本实施例的第一金属连接层201形成于一平坦的介质层103上，可以对所述第一金属连接层201进行平坦化处理，获得表面平整的第一金属连接层201，以提高后续第一金属过渡层202的平坦度。
如图2及图10所示，然后进行步骤2)S12，于所述第一金属连接层201上形成第一金属过渡层202。
例如，所述第一金属过渡层202具有平整表面，所述第一金属过渡层202的费米能级与后续形成的固定磁层203的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
如图3及图10所示，然后进行步骤3)S13，于所述第一金属过渡层202上形成隧穿隔离底层209，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿隔离底层209上沉积所述固定磁层203。
由于所述第一金属过渡层202具有平整表面，且所述第一金属过渡层202的费米能级与所述固定磁层203的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。例如，所述固定磁层203的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
在本实施例中，所述隧穿隔离底层209为二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。所述隧穿隔离底层209可有效隔绝所述第一金属过渡层以及后续的固定磁层，使固定磁层与第一金属过渡层间没有界面态，以保证固定磁层良好的铁磁性能。第一金属过渡层与固定磁层之间通过电子的隧穿效应导电。当隧穿隔离底层209足够薄时，例如，所述隧穿隔离底层209可以为1层原子层，电子发生隧穿的概率变得足够大，隧穿隔离底层209表现为较小的串联电阻。
采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于可有效提高所述固定磁层203的沉积质量，且其表面更为平整，可有效提高后续制作的隧穿层204的质量。
如图4及图10所示，接着进行步骤4)S14，于所述固定磁层203上形成隧穿层204。
作为示例，所述隧穿层204可以为Al2O3单晶层或非晶层，或MgO单晶层或非晶层等，所述隧穿层204厚度的范围可以为1～2nm。所述隧穿层204可以采用如化学气相沉积工艺或原子层沉积工艺等形成，以避免如溅射粒子等对所述固定磁层203及所述隧穿层204之间的界面造成损坏。
如图5及图10所示，接着进行步骤5)S15，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层204上沉积自由磁层205，于所述自由磁层205上形成隧穿隔离顶层208。
本实施例在制作完隧穿层204之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层205，相比于溅射工艺来说，可以避免隧穿层204不被溅射粒子损伤，提高隧穿层204的质量。
所述自由磁层205的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
所述隧穿隔离顶层208为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。所述隧穿隔离顶层208可有效隔绝后续的第二金属过渡层与所述自由磁层，使自由磁层与第二金属过渡层间没有界面态，以保证自由磁层良好的铁磁性能。第二金属过渡层与自由磁层之间通过电子的隧穿效应导电。当隧穿隔离顶层208足够薄时，例如，所述隧穿隔离顶层208可以为1层原子层，电子发生隧穿的概率变得足够大，隧穿隔离顶层208表现为较小的串联电阻。
如图6及图10所示，然后进行步骤6)S16，于所述隧穿隔离顶层208上形成第二金属过渡层206。
如图7及图10所示，接着进行步骤7)S17，于所述第二金属过渡层206上形成第二金属连接层207。
例如，所述第二金属连接层207的材质可以为W、Cu及Al中的一种。
如图8及图10所示，最后进行步骤8)图形化刻蚀所述第二金属连接层207、第二金属过渡层206、隧穿隔离顶层208、自由磁层205、隧穿层204、固定磁层203、隧穿隔离底层209、第一金属过渡层202及第一金属连接层201，以形成柱形结构的磁性隧穿结器件。
例如，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
如图8所示，本实施例还提供一种磁性隧穿结器件，包括：第一金属连接层201，所述第一金属连接层201形成于一CMOS电路基底10上，所述第一金属连接层201与所述CMOS电路的MOS管的漏极连接；第一金属过渡层202，形成于所述第一金属连接层201上；隧穿隔离底层209，形成于所述第一金属过渡层201上；固定磁层203，形成于所述隧穿隔离底层209上；隧穿层204，形成于所述固定磁层203；自由磁层205，形成于所述隧穿层204上；隧穿隔离顶层208，形成于所述自由磁层上；第二金属过渡层206，形成于所述隧穿隔离顶层208上；第二金属连接层207，形成于所述第二金属过渡层206上。
例如，所述第一金属过渡层202具有平整表面，所述固定磁层203与所述第一金属过渡层202紧密结合，所述第一金属过渡层202的费米能级与所述固定磁层203的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层203与所述第一金属过渡层202的接触电阻，所述固定磁层的晶格常数与所述第一金属过渡层相近，以降低所述固定磁层与所述第一金属过渡层的热失配及晶格失配。
在本实施例中，所述CMOS电路基底10可以为基于SOI衬底101的CMOS电路层102以及覆盖所述CMOS电路层102的平坦化的介质层103，且并不限于此处所列举的示例。
例如，所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm～200nm之间。
例如，所述固定磁层203的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种，所述自由磁层205的材质包括CoFeB、单质铁磁材料及合金铁磁材料中的一种。
在本实施例中，所述隧穿隔离底层209为二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。所述隧穿隔离底层209可有效隔绝所述第一金属过渡层以及后续的固定磁层，使固定磁层与第一金属过渡层间没有界面态，以保证固定磁层良好的铁磁性能。第一金属过渡层与固定磁层之间通过电子的隧穿效应导电。当隧穿隔离底层209足够薄时，例如，所述隧穿隔离底层209可以为1层原子层，电子发生隧穿的概率变得足够大，隧穿隔离底层209表现为较小的串联电阻。
在本实施例中，所述隧穿隔离顶层208为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。所述隧穿隔离顶层208可有效隔绝后续的第二金属过渡层与所述自由磁层，使自由磁层与第二金属过渡层间没有界面态，以保证自由磁层良好的铁磁性能。第二金属过渡层与自由磁层之间通过电子的隧穿效应导电。当隧穿隔离顶层208足够薄时，例如，所述隧穿隔离顶层208可以为1层原子层，电子发生隧穿的概率变得足够大，隧穿隔离顶层208表现为较小的串联电阻。
实施例2
如图1～图10所示，本实施例提供一种磁性隧穿结器件的制作方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于，所述隧穿层204为单晶结构的二维绝缘材料层，如图9所示。例如，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。本实施例通过采用原子层沉积工艺制作自由磁层205，本实施例的隧穿层204可以选用厚度非常薄的二维绝缘材料层，隧穿层204的一致性非常好，可在保证隧穿层204的质量及功能的同时，大大提高隧穿几率。
如图8～图10所示，本实施例还提供一种磁性隧穿结器件，其中，所述磁性隧穿结器件的基本结构如实施例1，其中，与实施例1的不同之处在于，所述隧穿层204为单晶结构的二维绝缘材料层，如图9所示。例如，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。本实施例的隧穿层204选用为厚度非常薄的二维绝缘材料层，隧穿层204的一致性非常好，可在保证隧穿层204的质量及功能的同时，大大提高隧穿几率。
如上所述，本发明的磁性隧穿结器件及其制作方法，具有以下有益效果：
本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，相比于溅射工艺来说，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。
通过采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，本发明的隧穿层可以选用厚度非常薄的二维绝缘材料层，隧穿层的一致性非常好，可在保证隧穿层的质量及功能的同时，大大提高隧穿几率。
本发明的隧穿隔离层可有效隔绝所述金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。金属过渡层与固定磁层、自由磁层之间通过电子的隧穿效应导电。当隧穿隔离层足够薄时，电子发生隧穿的概率变得足够大，隧穿隔离层表现为较小的串联电阻。
本发明可以将磁性隧穿结器件直接制备于传统的硅基CMOS电路上，减小了器件制备成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于，所述制作方法包括步骤：
1）提供一CMOS电路基底，于所述CMOS电路基底上形成第一金属连接层并对所述第一金属连接层进行平坦化处理，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；
2）于所述第一金属连接层上形成第一金属过渡层；
3）于所述第一金属过渡层上形成隧穿隔离底层，于所述隧穿隔离底层上形成固定磁层；
4）于所述固定磁层上形成隧穿层；
5）采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺于所述隧穿层上沉积自由磁层，于所述自由磁层上形成隧穿隔离顶层；
6）于所述隧穿隔离顶层上形成第二金属过渡层；
7）于所述第二金属过渡层上形成第二金属连接层；
8）图形化刻蚀所述第二金属连接层、第二金属过渡层、隧穿隔离底层、自由磁层、隧穿层、固定磁层、隧穿隔离顶层、第一金属过渡层及第一金属连接层，以形成柱形结构的磁性隧穿结器件；
所述隧穿隔离底层为二维绝缘材料层，所述隧穿隔离顶层为二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
2.根据权利要求1所述的基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于：所述第一金属过渡层具有平整表面，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近。
3.根据权利要求1所述的基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于：所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
4.根据权利要求1所述的基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于：所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm~200nm之间。
5.根据权利要求1所述的基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于：所述固定磁层的材质包括单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括单质铁磁材料及合金铁磁材料中的一种。
6.根据权利要求1所述的基于隧穿隔离层的磁性隧穿结器件的制作方法，其特征在于：所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
7.一种基于隧穿隔离层的磁性隧穿结器件，其特征在于，包括：
第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上，所述第一金属连接层与所述CMOS电路的MOS管的漏极连接；
第一金属过渡层，形成于所述第一金属连接层上；
隧穿隔离底层，形成于所述第一金属过渡层上；
固定磁层，形成于所述隧穿隔离底层上；
隧穿层，形成于所述固定磁层；
自由磁层，形成于所述隧穿层上；
隧穿隔离顶层，形成于所述自由磁层上；
第二金属过渡层，形成于所述隧穿隔离顶层上；
第二金属连接层，形成于所述第二金属过渡层上；
所述隧穿隔离底层为二维绝缘材料层，所述隧穿隔离顶层为二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
8.根据权利要求7所述的基于隧穿隔离层的磁性隧穿结器件，其特征在于：所述第一金属过渡层具有平整表面，所述第一金属过渡层的费米能级与所述固定磁层的费米能级相等或相近，所述固定磁层的晶格常数与所述第一金属过渡层相近。
9.根据权利要求7所述的基于隧穿隔离层的磁性隧穿结器件，其特征在于：所述CMOS电路基底包括基于SOI衬底的CMOS电路层以及覆盖所述CMOS电路层的平坦化的介质层。
10.根据权利要求7所述的基于隧穿隔离层的磁性隧穿结器件，其特征在于：所述磁性隧穿结器件的形状包括圆柱形结构，所述圆柱形结构的直径范围介于10nm~200nm之间。
11.根据权利要求7所述的基于隧穿隔离层的磁性隧穿结器件，其特征在于：所述固定磁层的材质包括单质铁磁材料及合金铁磁材料中的一种，所述自由磁层的材质包括单质铁磁材料及合金铁磁材料中的一种。
12.根据权利要求7所述的基于隧穿隔离层的磁性隧穿结器件，其特征在于：所述隧穿层为单晶结构的二维绝缘材料层，所述二维绝缘材料层包括二维氮化硼、氟化石墨烯及氧化石墨烯中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811495192.2A CN111293212B (zh) | 2018-12-07 | 2018-12-07 | 基于隧穿隔离层的磁性隧穿结器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811495192.2A CN111293212B (zh) | 2018-12-07 | 2018-12-07 | 基于隧穿隔离层的磁性隧穿结器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111293212A CN111293212A (zh) | 2020-06-16 |
| CN111293212B true CN111293212B (zh) | 2021-11-16 |
Family
ID=71022038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811495192.2A Active CN111293212B (zh) | 2018-12-07 | 2018-12-07 | 基于隧穿隔离层的磁性隧穿结器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111293212B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080205126A1 (en) * | 2007-02-27 | 2008-08-28 | Takeshi Kajiyama | Magnetic random access memory |
| US20140284739A1 (en) * | 2010-12-03 | 2014-09-25 | Iii Holdings 1, Llc | Memory circuit and method of forming the same using reduced mask steps |
| US20140301136A1 (en) * | 2013-04-03 | 2014-10-09 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin mos transistor |
| CN104752358A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| US9230623B2 (en) * | 2012-06-21 | 2016-01-05 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
| CN105552214A (zh) * | 2015-12-09 | 2016-05-04 | 中电海康集团有限公司 | 一种垂直磁化的磁电阻随机存储器 |
| CN106328805A (zh) * | 2015-07-02 | 2017-01-11 | 中国科学院物理研究所 | 具有量子效应的磁隧道结及包括其的自旋二极管和晶体管 |
| CN106711323A (zh) * | 2016-12-20 | 2017-05-24 | 清华大学 | 一种利用二维材料的磁性异质结构磁性隧道结 |
| US20180069173A1 (en) * | 2016-09-02 | 2018-03-08 | Yoshiaki Sonobe | Magnetic tunnel junction device |
| CN108701758A (zh) * | 2016-03-01 | 2018-10-23 | 索尼公司 | 磁阻元件和电子设备 |
| CN108933192A (zh) * | 2017-05-23 | 2018-12-04 | 上海凯世通半导体股份有限公司 | 磁存储器件的制作方法 |
-
2018
- 2018-12-07 CN CN201811495192.2A patent/CN111293212B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080205126A1 (en) * | 2007-02-27 | 2008-08-28 | Takeshi Kajiyama | Magnetic random access memory |
| US20140284739A1 (en) * | 2010-12-03 | 2014-09-25 | Iii Holdings 1, Llc | Memory circuit and method of forming the same using reduced mask steps |
| US9230623B2 (en) * | 2012-06-21 | 2016-01-05 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
| US20140301136A1 (en) * | 2013-04-03 | 2014-10-09 | Kabushiki Kaisha Toshiba | Magnetic memory, spin element, and spin mos transistor |
| CN104752358A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
| CN106328805A (zh) * | 2015-07-02 | 2017-01-11 | 中国科学院物理研究所 | 具有量子效应的磁隧道结及包括其的自旋二极管和晶体管 |
| CN105552214A (zh) * | 2015-12-09 | 2016-05-04 | 中电海康集团有限公司 | 一种垂直磁化的磁电阻随机存储器 |
| CN108701758A (zh) * | 2016-03-01 | 2018-10-23 | 索尼公司 | 磁阻元件和电子设备 |
| US20180069173A1 (en) * | 2016-09-02 | 2018-03-08 | Yoshiaki Sonobe | Magnetic tunnel junction device |
| CN106711323A (zh) * | 2016-12-20 | 2017-05-24 | 清华大学 | 一种利用二维材料的磁性异质结构磁性隧道结 |
| CN108933192A (zh) * | 2017-05-23 | 2018-12-04 | 上海凯世通半导体股份有限公司 | 磁存储器件的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 2D-MTJs：introducing 2D materials in magnetic tunnel junctions;Unité Mixte de Physique等;《J. Phys. D: Appl. Phys.》;20170426;第50卷;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111293212A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
| US10043967B2 (en) | Self-compensation of stray field of perpendicular magnetic elements | |
| US8416620B2 (en) | Magnetic stack having assist layer | |
| US7981697B2 (en) | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) | |
| US8803266B2 (en) | Storage nodes, magnetic memory devices, and methods of manufacturing the same | |
| US9385309B2 (en) | Smooth seed layers with uniform crystalline texture for high perpendicular magnetic anisotropy materials | |
| US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
| US20140210025A1 (en) | Spin transfer mram element having a voltage bias control | |
| KR102130054B1 (ko) | 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들 | |
| US7583529B2 (en) | Magnetic tunnel junction devices and magnetic random access memory | |
| US20160163974A1 (en) | Electric field assisted perpendicular stt-mram | |
| US20220044718A1 (en) | Stt-sot hybrid magnetoresistive element and manufacture thereof | |
| US20140084399A1 (en) | Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same | |
| CN111293212B (zh) | 基于隧穿隔离层的磁性隧穿结器件及其制作方法 | |
| CN113224232B (zh) | 基于底电极垂直向电压控制的sot-mram及制造、写入方法 | |
| US20220045267A1 (en) | Magnetoresistive element having a sidewall-current-channel structure | |
| CN111293215A (zh) | 基于二维自由磁层的磁性隧穿结器件及其制作方法 | |
| CN111293213A (zh) | 基于二维材料的磁性隧穿结器件及其制作方法 | |
| CN111293216A (zh) | 磁性隧穿结器件及其制作方法 | |
| CN111293214A (zh) | 基于柔性衬底的磁性隧穿结器件及其制作方法 | |
| CN110265427B (zh) | Stt-mram存储器及其制备方法 | |
| CN111293137A (zh) | 基于二维cmos的三维mram存储结构及其制作方法 | |
| CN111293136A (zh) | 基于二维器件的三维mram存储结构及其制作方法 | |
| US20240023347A1 (en) | Memory array, memory, preparing method and writing method | |
| US20210265561A1 (en) | Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |