KR20120003007A - 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리 - Google Patents

상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리 Download PDF

Info

Publication number
KR20120003007A
KR20120003007A KR1020117026163A KR20117026163A KR20120003007A KR 20120003007 A KR20120003007 A KR 20120003007A KR 1020117026163 A KR1020117026163 A KR 1020117026163A KR 20117026163 A KR20117026163 A KR 20117026163A KR 20120003007 A KR20120003007 A KR 20120003007A
Authority
KR
South Korea
Prior art keywords
resistive sense
layers
sense memory
magnetic orientation
selected direction
Prior art date
Application number
KR1020117026163A
Other languages
English (en)
Inventor
유안카이 쳉
시아오후아 루
쳉 가오
웨이 티안
디미타르 브이. 디미트로브
데신 왕
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20120003007A publication Critical patent/KR20120003007A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

저항성 감지 메모리 (130, 150) 및 저항성 감지 메모리에 데이터를 기입하는 방법에 관한 것이다. 다양한 실시예에 따르면, 저항성 감지 메모리는 제 1 터널링 배리어 (136) 에 연결된 선택된 방향으로 고정 자성 방위를 갖는 제 1 레퍼런스 층 (132), 제 2 터널링 배리어 (138) 에 연결된 상기 선택된 방향의 고정 자성 방위를 갖는 제 2 레퍼런스 층 (134) 및 제 1 및 제 2 자유층 (142, 144) 을 포함하는 제 1 및 제 2 터널링 배리어 사이에 배치되는 기록 구조체 (140) 를 포함한다. 각각의 제 1 및 제 2 자유층으로 상보적인 제 1 및 제 2 프로그램된 자성 방위를 주도록 프로그래밍 입력 (148) 을 인가함으로써 선택된 로직 상태는 각각의 저항성 감지 메모리 (206, 208) 에 기입된다.

Description

상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리{RESISTIVE SENSE MEMORY WITH COMPLEMENTARY PROGRAMMABLE RECORDING LAYERS}
데이터 저장 디바이스들은 일반적으로 신속하고 효율적인 방식으로 데이터를 저장하고 리트리브 (retrieve) 하도록 동작한다. 일부 저장 디바이스들은 고체 상태 메모리 셀의 반도체 어레이를 이용하여 데이터의 개별적인 비트들을 저장한다. 이러한 메모리 셀들은 휘발성 (예를 들어, DRAM, SRAM) 이거나 비휘발성 (RRAM, STRAM, 플래시 등) 일 수 있다.
설명될 바와 같이, 휘발성 메모리 셀들은 일반적으로 동작 전압이 디바이스에 지속적으로 공급되는 동안만 메모리에 저장되는 데이터를 유지할 수 있는 반면, 비휘발성 메모리 셀들은 일반적으로 동작 전압의 적용이 부재하더라도 메모리 내의 데이터 저장을 유지한다.
이러한 타입과 다른 타입들의 데이터 저장 디바이스들에서, 메모리 셀 동작, 특히 메모리 셀의 데이터의 기입과 관련하여 효율성을 증가시키는 것이 바람직하다.
요약
본 발명의 다양한 실시예는 일반적으로 저항성 감지 메모리 및 저항성 감지 메모리에 데이터를 기입하는 방법에 관한 것이다.
다양한 실시예에 따르면, 저항성 감지 메모리는 제 1 터널링 배리어에 연결된 선택된 방향의 고정 자성 방위를 갖는 제 1 레퍼런스 층, 및 제 2 터널링 배리어에 연결된 선택된 방향의 고정 자성 방위를 갖는 제 2 레퍼런스 층을 포함한다. 기록 구조체는 제 1 및 제 2 터널링 배리어 사이에 위치되고 제 1 및 제 2 자유층을 포함한다. 선택된 로직 상태는 제 1 및 제 2 자유층 각각에 상보적인 제 1 및 제 2 프로그램된 자성 방위를 주도록 프로그래밍 입력을 인가함으로써 저항성 감지 메모리에 기입된다.
본 발명의 다양한 실시예들을 특징짓는 이러한 특징 및 다른 특징들과 유리한 점들은 이하의 상세한 설명 및 첨부된 도면을 통해 이해될 수 있다.
도 1 은 본 발명의 다양한 실시예에 따라 동작되고 구성되는 예시적인 데이터 저장 디바이스의 일반화된 기능 대표도이다.
도 2 는 도 1 의 메모리 어레이의 메모리 셀에 데이터가 기입되는 방식을 일반적으로 설명한다.
도 3 은 도 2 의 메모리 셀로부터 데이터가 판독되는 방식을 일반적으로 설명한다.
도 4 는 관련된 기술에 따라 스핀-토크 전달 랜덤 액세스 메모리 (STRAM) 메모리 셀의 자화 터널링 접합 (MTJ) 의 예식적인 구성을 도시한다.
도 5 는 본 발명의 다양한 실시예에 따라 구성되는 저항성 감지 메모리를 도시한다.
도 6 은 본 발명의 다양한 실시예에 따라 대체적인 구성을 갖는 저항성 감지 메모리를 도시한다.
도 7 은 본 발명의 다양한 실시예에 따라 동작되는 저항성 감지 메모리 셀들의 어레이를 나타낸다.
도 8 은 본 발명의 다양한 실시예에 따라 수행되는 검증 동작에 대한 흐름도이다.
상세한 설명
도 1 은 본 발명의 다양한 실시예가 유리하게 실시될 수 있는 예시적인 환경을 설명하기 위한 데이터 저장 디바이스 (100) 의 기능 블록도를 제공한다. 디바이스 (100) 는 최상위 제어기 (102), 인터페이스 (I/F) 회로 (104) 및 비휘발성 데이터 저장 어레이 (106) 를 포함한다. I/F 회로 (104) 는 어레이 (106) 와 호스트 디바이스 (미도시) 사이에서 사용자 데이터를 전달하도록 제어기 (102) 의 지시 아래 동작한다. 일부 실시예에서, 디바이스는 고체-상태 드라이브 (SSD) 로 특징지어질 수 있고, 제어기 (102) 는 프로그램가능 마이크로제어기이고, 어레이 (106) 는 비휘발성 메모리 셀들의 어레이 (단위 셀들) 를 포함한다.
예시적인 메모리 셀이 도 2 의 110 으로 도시된다. 데이터는 기입 파워 소스 (112) 를 사용하여 메모리 셀 (110) 에 기입된다. 소스 (112) 는 메모리 셀 (110) 을 원하는 프로그램된 상태로 구성하도록 기입 전력 및/또는 전류와 같은 형태로 적합한 프로그래밍 입력을 인가한다.
프로그램된 상태는 그 후에 도 3 에 도시된 바와 같이 메모리 셀 (110) 로부터 판독될 수 있다. 판독 전류는 적합한 판독 전류 소스 (114) 로부터 공급된다. 메모리 셀을 통한 전압 강하 VMC 는 감지 증폭기 (116) 에 의해 감지되고, 전압 레퍼런스 소스 (118) 로부터의 레퍼런스 전압 VREF 와 비교된다. 감지 증폭기 (116) 의 출력 상태는 메모리 셀의 프로그램된 상태 (예를 들어, 로직 0, 로직 1, 로직 "10" 등) 를 명목적으로 반영할 것이다.
도 4 는 관련된 기술에 따른 메모리 셀 구성을 도시한다. 도 4 의 메모리 셀은 자화 터널링 접합 (MTJ; 120) 을 갖는 스핀-토크 전달 랜덤 액세스 메모리 (STRAM) 구성을 갖는다. MTJ (120) 는 개입 터널링 (배리어) 층 (126) 에 의해 분리되는 고정 레퍼런스 층 (122) 및 프로그램가능 자유층 (124; 기록층) 을 포함한다.
레퍼런스 층 (122) 은 도 4 에 도시된 관련된 화살에 의해 표시된 바와 같이 선택된 방향의 고정 자성 방위를 갖는다. 이러한 고정 자성 방위는, 개별적인 마그넷 (미도시) 에 고정시키는 등의 다양한 방법으로 설정될 수 있다. 자유층 (124) 은 레퍼런스 층 (122) 의 선택된 방향과 평행 (실선 화살) 또는 역평행 (점선 화살) 할 수 있는 선택적으로 프로그램가능한 자성 방위를 가진다.
MTJ (120) 에 대한 낮은 저항 상태는 자유층 (124) 의 자화가 레퍼런스 층 (122) 의 자화와 실질적으로 동일한 방향 (평행) 으로 향할 때 달성된다. MTJ (120) 가 평행한 낮은 저항 상태로 향하게 하려면, 레퍼런스 층 (122) 의 자화 방향이 자유층 (124) 의 자화 방향을 설정하도록 기입 전류가 MTJ (120) 를 통과한다. 전자들이 전류 방향의 반대 방향으로 흐르기 때문에, 기입 전류 방향은 자유층 (124) 으로부터 레퍼런스 층 (122) 으로 통과하여, 전자들이 레퍼런스 층 (122) 으로부터 자유층 (124) 으로 통과하게 된다. 이러한 프로그래밍 입력 방향이 128 로 표시된다.
MTJ (120) 에 대한 높은 저항 상태는 자유층 (124) 의 자화가 레퍼런스 층 (122) 의 자화와 실질적으로 반대 방향 (역평행) 으로 향할 때 역평행 방향으로 설정된다. MTJ (120) 가 역평행 저항 상태로 향하게 하려면, 스핀-분극화된 전자들이 자유층 (124) 으로 흐르도록 레퍼런스 층 (122) 으로부터 자유층 (124) 으로 기입 전류가 MTJ (120) 를 통과한다. 이러한 프로그래밍 입력 방향은 화살표 (128) 의 방향과 반대이다.
상이한 로직 상태가 MTJ 의 프로그램가능한 저항들 각각에 할당된다. 일부 실시예에서, 낮은 저항, 평행 상태는 로직 0 을 나타내도록 사용되고, 높은 저항, 역평행 상태는 로직 1 을 나타내도록 사용된다. 추가적인 프로그램된 상태는 MTJ 가 다중 비트들을 저장하도록 구성될 때 사용될 수 있다. 예를 들어, R1<R2<R3<R4 로 프로그램된 저항들은 각각 다중-비트 값들 "00", "01", "10" 및 "11" 을 저장하도록 사용될 수 있다.
동작가능한 동안, 도 4 에 도시된 바와 같은 STRAM 구성들은 다수의 제한들을 받을 수 있다. 스핀 분극 기입 전류가 보다 용이하게 자성 세차 및 기록층의 자화의 전환을 유도한다는 것이 알려진다. MTJ 의 로직 상태를 전환하는데 필요한 전류는 다음과 같다.
Figure pct00001
여기서, η 는 전류의 스핀 분극이고, α는 댐핑 상수이고, HK 및 H 는 비등방성 필드 및 외부 필드이고, M 은 기록층의 포화자화이다.
기록층은 보통 평면 비등방성 2πM 이 HK 보다 상당히 클 수도 있는 강자성 물질 (예를 들어, NiFe 또는 CoFeB) 을 포함한다. 이러한 경우에, MTJ 의 열 안정성 및 장기적인 데이터 보유 특징은 비등방성 필드 HK 에 의해 상당히 제어될 것인 반면에, 전환 전류는 평면 비등방성 2πM 에 의해 지배될 것이다.
도 4 에서와 같은 통상적인 설계는 상대적으로 높은 평면 비등방성 효과를 가질 수 있고, 이것은 프로그램된 상태 (특별히 역평행 방향에서) 를 전환하는데 상대적으로 높은 전류 요구로 이어진다. 동시에, 이러한 디바이스들은 열 자극에 대해 셀을 안정화시키고 프로그램된 상태의 장기간 보유를 제공하는 상대적으로 낮은 단축의 비등방성 필드를 가질 수 있다. 이러한 요인들은 디바이스가 보다 양호한 장시간 데이터 보유 특성을 가지도록 구성될 수 있지만, 동작동안 더 높은 전환 전류를 요구하게 되는 대가가 필요한 트레이드오프를 제공할 수 있다.
따라서, 본 발명의 다양한 실시예들은 일반적으로 선행 기술의 이러한 제한들 및 다른 제한들을 극복하기 위한 신규한 저항성 감지 메모리 구조와 그것에 데이터를 기입하는 연관된 방법에 관한 것이다.
이하에서 설명되는 바와 같이, 다양한 실시예들은 제 1 터널링 배리어에 연결된 선택된 방향의 고정 자성 방위를 갖는 제 1 레퍼런스 층, 및 제 2 터널링 배리어에 연결된 선택된 방향의 고정 자성 방위를 갖는 제 2 레퍼런스 층을 포함하는 저항성 감지 메모리를 제공한다. 프로그램가능한 기록 구조체는 제 1 및 제 2 터널링 배리어 사이에 위치되고 제 1 및 제 2 자유층을 포함한다.
선택된 로직 상태는 선택된 기입 전류의 형태와 같은 식으로 프로그래밍 입력을 메모리에 인가함으로써 저항성 감지 메모리에 기입된다. 이러한 프로그래밍 입력은 제 1 및 제 2 자유층 각각에 상보적인 (반대되는) 제 1 및 제 2 프로그램된 자성 방위를 준다. 더 큰 열 안정성 및 장기간의 데이터 보유가 선택된 상태를 프로그램하는데 요구되는 기입 전류를 감소시킴으로써 달성된다. 제 1 및 제 2 자유층들의 상보적인 상태는 0 의 순 자기 모멘트를 갖는 기록 구조체를 제공할 수 있고, 열 안정성 및 장기간의 데이터 보유를 향상시키고 인터-셀 간섭을 감소시킬 수 있다.
도 5 는 본 발명의 일부 실시예에 따른 저항성 감지 메모리 엘리먼트 (130) 에 대한 구성을 나타낸다. 엘리먼트 (130) 는 제 1 및 제 2 레퍼런스 층 (132, 134) 들을 포함한다. 레퍼런스 층 (132, 134) 들은 (도 5 에서 관련된 화살표에 의해 나타나듯이) 선택된 방향의 고정 자성 방위를 갖는다.
레퍼런스 층 (132, 134) 은 각각의 제 1 및 제 2 터널링 배리어 (136, 138) 에 연결된다. 프로그램가능한 기록 구조체 (140) 는 각각의 터널링 배리어 (136, 138) 사이에 위치된다. 기록 구조체 (140) 는 개입 스페이서 층 (146) 에 의해 분리되는 제 1 및 제 2 자유 (기록) 층 (142, 144) 을 포함한다. 스페이서 층 (146) 은 자유층 (142, 144) 이 분리된, 상보적인 자화 모멘트를 갖도록 한다.
기록 구조체 (140) 는 제 1 및 제 2 기록층 (142, 144) 을 스페이서 층 (146) 과 반강자성적으로 연결한 합성형 반강자성 (Synthetic Antiferromagnetic: SAF) 층일 수 있다. 층간 커플링 및 전환 전류에 크게 영향을 주지 않도록 약한 연결 필드를 일으키도록 하는 정전 결합을 포함하며, 이에 제한되지 않는 다양한 기술이 반강자성적으로 SAF 를 연결하는데 이용될 수 있다.
본 발명의 다양한 실시예에서, 레퍼런스 층 (132, 134) 은 148 으로 나타나는 바와 같이, 입력되는 전류 펄스를 단일하게 스핀하는 스핀 분극화 물질을 각각 포함한다. 레퍼런스 층 (132, 134) 은 기록 구조체 (140) 내에 세차를 유도하는데 필요한 전류의 양을 줄이도록 실질적으로 동일한 모멘트 방향 및 자기 모멘트를 갖는다.
프로그래밍 입력 (예를 들어, 기입 전류) 의 인가는 제 1 및 제 2 자유층 (142, 144) 의 선택된 하나를 제 1 자성 방위로 설정하도록 동작할 것이고, 제 1 및 제 2 자유층 (142, 144) 의 다른 하나를 제 1 방위의 반대 방향인 제 2 자성 방위로 설정하도록 동작할 것이다. 이러한 상보적 자화 방위는 각각의 실선 및 점선 화살표에 의해 도 5 에 나타나고, 이러한 상보적인 자화 방위들의 하나는 레퍼런스 층 (132, 134) 의 고정 자화 방향과 평행 (즉, 고정 자화 방향과 동일) 할 것이다.
설명의 방법으로서, 도 5 에서 기입 전류 (148) 의 인가는 일반적으로 실선 화살표 (즉, 층 (142) 에서는 왼쪽으로, 층 (144) 에서는 오른쪽으로) 로 표시된 기록층 (142, 144) 의 자화 방위를 갖도록, 메모리 (130) 를 높은 저항 상태로 설정하도록 동작할 것이다. 높은 저항 상태는 기록층 (142) 과 레퍼런스 층 (132) 사이의 역평행 관계로 특징지어질 수 있고, 도 3 에서 도시된 바와 같이 감지될 수 있다.
반대 방향으로 (도 5 에서 엘리먼트 (130) 를 통과하여 아래 방향으로) 의 기입 전류의 인가는 도 5 에서 점선 화살표에 의해 나타나는 기록층 (142, 144) 의 자화 방위를 일으킬 수 있다. 이러한 낮은 저항 상태는 기록층 (142) 과 레퍼런스 층 (132) 사이의 평행 관계로 특징지어질 수 있고, 이전과 같이 도 3 에서 도시된 바와 같이 감지될 수 있다.
주어진 프로그래밍 전류에서의 전자들은 제 1 접촉 레퍼런스 층에 의해 스핀 분극화될 것이고, 제 1 접촉 터널링 배리어에서 기록 구조체 (140) 로 통과할 것이며, 여기서 전류는 제 1 접촉 기록층의 초기 자기 모멘트에 따라서 두 기록층 (142, 144) 모두의 자성 세차 및 이어지는 자기 모멘트의 전환을 일으킬 것이다. 다시 말하면, 전류가 충분히 크고 제 1 기록층이 초기에 반대되는 자기 모멘트 방향에 있다면, 스핀 분극된 전류는 기록 구조체의 자기 모멘트 및 메모리 셀 (130) 의 저항 상태를 전환 (switch) 시킬 것이다.
판독 감지 전류가 도 5 에서 전체 스택 (stack) 을 통과하도록 방향지어지는 것으로 이해되지만, 반드시 그래야하는 것은 아니다. 감지 전류의 방향은 원하는 바에 따라 선택될 수 있다.
당업자는 기록 구조체 (140) 의 0 의 순 자기 모멘트 및 다중 층들이 레퍼런스 층 (132, 134) 의 스핀 분극화로 인한 전환 전류의 무시할만한 증가와 함께 높은 열 안정성을 제공한다는 것을 이해할 것이다. 유도된 간섭 및 근처의 메모리 셀에 인가되는 고정 필드의 결핍으로 인해 도 4 에서와 같이 종래 기술의 구조체에서보다 증가된 시간동안 메모리 (130) 는 안정하다.
스핀 분극 레퍼런스 층 (132, 134) 은 Co, Ni 또는 Fe 및 관련된 합금을 포함하지만 이에 제한되지 않는, 허용할만한 스핀 분극 범위를 갖는 다양한 강자성 물질로 형성될 수 있다. 기록층 (142, 144) 은 Co, Ni 또는 Fe 및 관련된 합금을 포함하지만 이에 제한되지 않는, 허용할만한 비등방성을 갖는 강자성 물질을 포함할 수 있다.
스페이서 층 (146) 은 Ta, Cu, Ru, 또는 Au 와 같은 그러나 이에 제한되지 않는, 도전성 비-강자성 물질로 구성될 수 있다. 터널링 배리어 층 (136, 138) 은 각각 메모리 셀 (130) 의 프로그램된 저항 상태의 판독을 촉진하기 위한 터널링 절연체 층일 수 있다. 일부 실시예에서, 메모리 셀 (130) 의 총 자기 저항 비율 (MR) 은 40% 보다 크다.
도 6 은 본 발명의 다른 실시예에 따른 저항성 감지 메모리 (150) 에 대한 대체적인 구성을 도시한다. 도 6 의 메모리 구성은 도 5 의 구성과 유사하고, 대응되는 참조 번호가 유사한 컴포넌트에 대해 사용되었다. 도 6 은 추가적으로 관련 터널링 배리어 (156, 158) 에 연결되는 제 3 및 제 4 레퍼런스 층 (152, 154) 을 포함한다. 레퍼런스 층 (152, 154) 은 부차적인 레퍼런스 층으로 기능한다. 일부 실시예에서, 레퍼런스 층 (152, 154) 은 도시된 바와 같이 레퍼런스 층 (132, 134) 의 자성 방위의 공통 방향에 반대되는 자성 방위의 공통 방향을 갖는다.
터널링 배리어 및 레퍼런스 층의 각각의 세트는 반대되는 레퍼런스 구조체 (160, 162) 를 형성하는 것으로 특징지어질 수 있다. 전과 같이, 기록 구성체 (140) 는 이러한 레퍼런스 구조체 (160, 162) 사이에 위치되고 일반적으로 상술된 바와 같이 동작한다.
도 7 은 도 5 에서의 저항성 감지 메모리 셀 (130) 의 어레이 (170) 를 설명한다. 어레이 (170) 는 도 6 의 셀 (150) 로 대체적으로 구성될 수 있다는 것이 이해될 것이다.
각각의 셀 (130) 은 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET) 와 같은 셀 전환 디바이스 (172) 와 연결된다. 트랜지스터 (172) 는 각각 대응하는 워드 라인 (WL 174) 에 의해 선택가능하다. 선택되는 WL 174 에 적합한 전압을 인가하는 것은 관련된 셀을 도전성 상태로 놓고, 비트 라인 (BL 176) 과 소스 라인 (SL 178) 사이의 전류 통로를 촉진시킨다. 기입 전류 드라이버 (180, 182) 는 각각 필요한 프로그래밍 입력 (예를 들어, 기입 전류) 을 셀을 통해 적합한 방향으로 인가하도록 연결된다.
도 8 은 본 발명의 다양한 실시예에 따라 수행되는 예시적인 기입 동작 루틴 (200) 의 흐름도를 도시한다. 루틴 (200) 은 170 과 같은 어레이에 130 또는 150 과 같은 저항성 감지 메모리를 제공함으로써 단계 202 에서 시작한다. 일반적으로, 각각의 저항성 감지 메모리는 132, 134 와 같은 제 1 및 제 2 레퍼런스 층 사이의 140 과 같은 기록 구성체를 갖는다. 기록 구성체는 142, 144 와 같은 상보적인 제 1 및 제 2 기록층을 포함한다.
저항성 감지 메모리에 연결되는 172 와 같은 트랜지스터는 단계 204 에서 확정된다. 단계 206 에서 제 1 프로그래밍 상태가 저항성 감지 메모리에 기입되고, 단계 208 에서 제 2 프로그래밍 상태가 저항성 감지 메모리에 기입된다. 이러한 각각의 프로그래밍 상태들은 도 7 에 도시된 바와 같이 저항성 감지 메모리를 통해 반대 방향으로 적합한 기입 전류를 흘려줌으로써 획득되고, 그에 따라서 레퍼런스 층의 자화 방위와 관련한 기록층의 자화 방위를 설정한다.
당업자에 의해 이해되는 바와 같이, 여기서 개시된 다양한 실시예는 증가된 열 안정성 및 감소된 고정 간섭으로 인해 메모리 셀 효율 및 신뢰도에서 유리한 점들을 제공한다. 저항성 감지 메모리 셀의 향상된 열 보유의 이용은 데이터 기입의 정확도를 향상시킨다. 더욱, 스핀 분극 스위칭 전류로 인한 낮은 스위칭 파워 요건에 대응하는 메모리 셀의 향상된 열 안정성은 메모리 셀의 수행성을 향상시킨다. 여기서 논의된 다양한 실시예들이 다수의 잠재적인 응용을 가지며 전자적 미디어 또는 데이터 저장 디바이스 타입의 분야에만 제한되지 않을 것임이 이해될 것이다.
본 발명의 다양한 실시예의 다수의 특징 및 이점이 상술된 설명에서 제시되었지만, 발명의 다양한 실시예의 구조 및 기능의 상세사항과 함께, 이러한 상세한 설명은 단지 설명을 위한 것이고 상세한 부분에서 변경이 이루어질 수 있고, 특히 본 발명의 원칙 내에서는 첨부된 클레임에 표현된 용어의 광범위한 일반적 의미가 나타내는 온전한 범위까지 부품들의 구성 및 배열에 있어서 변경이 이루어질 수 있다는 것이 이해될 것이다.

Claims (20)

  1. 제 1 터널링 배리어에 연결되는 선택된 방향의 고정 자성 방위를 갖는 제 1 레퍼런스 층;
    제 2 터널링 배리어에 연결되는 상기 선택된 방향의 고정 자성 방위를 갖는 제 2 레퍼런스 층; 및
    프로그래밍 입력에 응답하여 상보적인 제 1 및 제 2 프로그램된 자성 방위를 갖도록 구성된 제 1 및 제 2 자유층을 포함하는 제 1 및 제 2 터널링 배리어 사이에 배치되는 기록 구조체를 포함하는,
    저항성 감지 메모리.
  2. 제 1 항에 있어서,
    상기 저항성 감지 메모리를 낮은 프로그램된 저항 상태로 위치시키는 프로그래밍 입력은 제 1 프로그램된 자성 방위를 상기 선택된 방향으로 향하게 하고, 제 2 프로그램된 자성 방위를 상기 선택된 방향과 반대되는 방향으로 향하게 하는,
    저항성 감지 메모리.
  3. 제 1 항에 있어서,
    상기 기록 구조체는 0 의 순 자기 모멘트를 제공하는,
    저항성 감지 메모리.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 자유층은 강자성 층들인,
    저항성 감지 메모리.
  5. 제 4 항에 있어서,
    상기 강자성 층들은 상기 프로그래밍 입력에 응답하여 반대되는 자기 모멘트를 갖도록 선택적으로 프로그램되는,
    저항성 감지 메모리.
  6. 제 4 항에 있어서,
    상기 강자성 층들은 스페이서 층에 고정적으로 연결되는,
    저항성 감지 메모리.
  7. 제 1 항에 있어서,
    상기 기록 구조체 및 레퍼런스 층들은 합성형 반강자성 (synthetic antiferromagnetic: SAF) 층을 포함하는,
    저항성 감지 메모리.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 레퍼런스 층은 스핀 분극 물질을 포함하는,
    저항성 감지 메모리.
  9. 제 1 항에 있어서,
    상기 레퍼런스 층들은 고정 강자성 층들인,
    저항성 감지 메모리.
  10. 제 1 항에 있어서,
    제 3 터널링 배리어에 연결되는 제 2 선택된 방향의 고정 자성 방위를 갖는 제 3 레퍼런스 층; 및
    제 4 터널링 배리어에 연결되는 상기 제 2 선택된 방향의 고정 자성 방위를 갖는 제 4 레퍼런스 층을 더 포함하는,
    저항성 감지 메모리.
  11. 제 1 터널링 배리어에 연결되는 선택된 방향의 고정 자성 방위를 갖는 제 1 레퍼런스 층, 제 2 터널링 배리어에 연결되는 상기 선택된 방향의 고정 자성 방위를 갖는 제 2 레퍼런스 층; 제 1 및 제 2 자유층을 포함하는 제 1 및 제 2 터널링 배리어 사이에 배치되는 기록 구조체를 포함하는 저항성 감지 메모리를 제공하는 단계; 및
    제 1 및 제 2 자유층 각각에 상보적인 제 1 및 제 2 프로그램된 자성 방위를 부여하기 위해 프로그래밍 입력을 인가함으로써 상기 저항성 감지 메모리에 선택된 로직 상태를 기입하는 단계를 포함하는,
    방법.
  12. 제 11 항에 있어서,
    상기 기입하는 단계의 프로그래밍 입력은 상기 제 1 프로그램된 자성 방위를 상기 선택된 방향으로 향하게 하고, 상기 제 2 프로그램된 자성 방위를 상기 선택된 방향의 반대 방향으로 향하게 하는 낮은 프로그램된 저항 상태로 상기 저항성 감지 메모리를 위치시키도록 상기 제 1 레퍼런스 층으로부터 상기 제 2 레퍼런스 층의 방향으로 상기 저항성 감지 메모리를 통해 기입 전류를 통과시키는 것을 포함하는,
    방법.
  13. 제 11 항에 있어서,
    상기 기입하는 단계의 프로그래밍 입력은 상기 제 2 프로그램된 자성 방위를 상기 선택된 방향으로 향하게 하고, 상기 제 1 프로그램된 자성 방위를 상기 선택된 방향의 반대 방향으로 향하게 하는 높은 프로그램된 저항 상태로 상기 저항성 감지 메모리를 위치시키도록 상기 제 2 레퍼런스 층으로부터 상기 제 1 레퍼런스 층의 방향으로 상기 저항성 감지 메모리를 통해 기입 전류를 통과시키는 것을 포함하는,
    방법.
  14. 제 11 항에 있어서,
    상기 기록 구조체는 0 의 순 자기 모멘트를 제공하는,
    방법.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 자유층은 반대되는 자기 모멘트를 갖는 강자성 층들인,
    방법.
  16. 제 14 항에 있어서,
    상기 강자성 층들은 스페이서 층에 고정적으로 연결되는,
    방법.
  17. 제 11 항에 있어서,
    상기 기록 구성체 및 레퍼런스 층들은 합성형 반강자성 (SAF) 층들을 포함하는,
    방법.
  18. 제 11 항에 있어서,
    상기 제 1 및 제 2 레퍼런스 층은 스핀 분극 물질을 포함하는,
    방법.
  19. 제 11 항에 있어서,
    상기 레퍼런스 층들은 고정 강자성 층들인,
    방법.
  20. 제 11 항에 있어서,
    상기 제공하는 단계의 상기 저항성 감지 메모리는 제 3 터널링 배리어에 연결되는 제 2 선택된 방향의 고정 자성 방위를 갖는 제 3 레퍼런스 층 및 제 4 터널링 배리어에 연결되는 상기 제 2 선택된 방향의 고정 자성 방위를 갖는 제 4 레퍼런스 층을 더 포함하는,
    방법.
KR1020117026163A 2009-04-02 2010-03-31 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리 KR20120003007A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/416,976 US20100254174A1 (en) 2009-04-02 2009-04-02 Resistive Sense Memory with Complementary Programmable Recording Layers
US12/416,976 2009-04-02

Publications (1)

Publication Number Publication Date
KR20120003007A true KR20120003007A (ko) 2012-01-09

Family

ID=42236565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117026163A KR20120003007A (ko) 2009-04-02 2010-03-31 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리

Country Status (4)

Country Link
US (1) US20100254174A1 (ko)
EP (1) EP2415050A1 (ko)
KR (1) KR20120003007A (ko)
WO (1) WO2010114893A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487062B1 (ko) * 2012-04-13 2015-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 동일 극성 전류를 이용하여 기록을 가능하게 하는 상대적으로 반전된 자기 터널 접합 엘리먼트들을 갖는 차동 ｍｒａｍ 구조물

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63164017A (ja) * 1986-12-26 1988-07-07 Kao Corp 磁気記録媒体
US6738236B1 (en) * 1998-05-07 2004-05-18 Seagate Technology Llc Spin valve/GMR sensor using synthetic antiferromagnetic layer pinned by Mn-alloy having a high blocking temperature
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7518835B2 (en) * 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487062B1 (ko) * 2012-04-13 2015-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 동일 극성 전류를 이용하여 기록을 가능하게 하는 상대적으로 반전된 자기 터널 접합 엘리먼트들을 갖는 차동 ｍｒａｍ 구조물
US8964458B2 (en) 2012-04-13 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current

Also Published As

Publication number Publication date
EP2415050A1 (en) 2012-02-08
WO2010114893A1 (en) 2010-10-07
US20100254174A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US10347314B2 (en) Method and apparatus for bipolar memory write-verify
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
Durlam et al. A 0.18/spl mu/m 4 Mbit toggling MRAM
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US10102893B2 (en) Systems for implementing word line pulse techniques in magnetoelectric junctions
JP5730933B2 (ja) 静磁場によりアシストされた抵抗性検知素子
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
CN103137851B (zh) 存储元件和存储装置
JP4438806B2 (ja) メモリ
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자
KR20120003007A (ko) 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리
JP2011198416A (ja) 磁気メモリ
Prejbeanu Development of thermally assisted MRAMs: From basic concepts to industrialization
JP2008205186A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application