KR100745767B1 - 자구벽 이동을 이용한 반도체 장치 - Google Patents

자구벽 이동을 이용한 반도체 장치 Download PDF

Info

Publication number
KR100745767B1
KR100745767B1 KR1020060069495A KR20060069495A KR100745767B1 KR 100745767 B1 KR100745767 B1 KR 100745767B1 KR 1020060069495 A KR1020060069495 A KR 1020060069495A KR 20060069495 A KR20060069495 A KR 20060069495A KR 100745767 B1 KR100745767 B1 KR 100745767B1
Authority
KR
South Korea
Prior art keywords
magnetic
domain wall
semiconductor device
magnetic domain
wire
Prior art date
Application number
KR1020060069495A
Other languages
English (en)
Inventor
임지경
김용수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060069495A priority Critical patent/KR100745767B1/ko
Priority to CN200610168680.3A priority patent/CN101114693B/zh
Priority to US11/655,927 priority patent/US7710756B2/en
Priority to JP2007150690A priority patent/JP5111945B2/ja
Application granted granted Critical
Publication of KR100745767B1 publication Critical patent/KR100745767B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing

Abstract

본 발명은 자구벽 이동을 이용한 반도체 장치에 관한 것이다. 개시된 본 발명의 반도체 장치는 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서, 상기 자성 와이어는 펄스 자기장 및 펄스 전류중 어느 하나에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)인 것을 특징으로 한다. 본 발명에 따른 반도체 장치의 자성 와이어는 펄스 자기장 또는 펄스 전류의 세기 및 폭에 따라 이동거리가 제어되는 자구벽을 구비하므로, 자구벽 이동의 제어를 위한 별도의 노치(notch)를 요구하지 않는다.

Description

자구벽 이동을 이용한 반도체 장치{Semiconductor divece using magnetic domain wall moving}
도 1은 종래 기술에 따른 U자형 자성 와이어의 사시도이다.
도 2는 다른 종래 기술에 따른 자성 와이어의 평면도이다.
도 3은 동일한 댐핑 상수를 갖는 샘플들의 자기장 강도에 따른 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다.
도 4는 서로 다른 댐핑 상수를 갖는 샘플들의 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다.
도 5a는 연속 자기장이 인가되었을 때 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다.
도 5b는 펄스 자기장이 인가되었을 때 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다.
도 6은 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 평면도이다.
* 도면의 주요 부분에 대한 부호설명 *
30 : 자구 35 : 자구벽
300 : 자성 와이어
본 발명은 반도체 장치에 관한 것으로서, 보다 자세하게는 자성 재료의 자구벽(magnetic domain wall) 이동을 이용하는 반도체 장치에 관한 것이다.
데이터 저장 장치는 크게 휘발성 데이터 저장 장치와 비휘발성 데이터 저장 장치로 나눌 수 있다. 휘발성 데이터 저장 장치의 경우 전원이 차단되면 기록된 데이터가 모두 지워지지만, 비휘발성 데이터 저장 장치의 경우 전원이 차단되더라도 기록된 데이터가 지워지지 않는다.
비휘발성 데이터 저장 장치는 HDD(hard disk drive)와 비휘발성 RAM(ramdom access memory) 등이 있다. HDD는 읽기/쓰기 헤드와 데이터가 기록되는 회전하는 매체를 포함하고, 100GB(gigabite) 이상의 많은 데이터가 저장될 수 있다. 그런데 HDD와 같이 회전하는 부분을 갖는 저장 장치는 마모되는 경향이 있고, 동작시 페일(fail)이 발생할 가능성이 크기 때문에 신뢰성이 떨어진다.
한편, 비휘발성 RAM으로는 현재 널리 사용되고 있는 플래쉬 메모리가 대표적이지만, 플래쉬 메모리는 읽기/쓰기 동작 속도가 느리고 수명이 짧다는 단점이 있다. 이러한 플래쉬 메모리의 단점을 극복하기 위해 FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등과 같은 새로운 메모리들이 소개되었고, 이들 중 일부는 제한적으로나마 제품화되고 있다. 그러나, FRAM은 셀 면적 축소가 어려워 대용량 메모리로서의 개발이 어려울 수 있고, MRAM의 경우는 쓰기 전류가 크고 데이터 신호 구별을 위한 센싱(sensing) 마진이 작기 때문에 대용량화가 어려울 수 있다. PRAM은 FRAM 및 MRAM 보다 미세화가 비교적 용이하나 저전력화를 위해 리세트(reset) 전류를 낮출 필요가 있다. 또한, 플래쉬 메모리, FRAM, MRAM 및 PRAM 모두는 HDD에 비하여 데이터 저장 용량이 매우 적고 생산 비용이 높다는 문제가 있다.
이에, 최근에는 상기한 바와 같은 종래의 비휘발성 데이터 저장 장치의 문제점을 극복하기 위한 방법으로서, 자성 물질의 자구벽(magnetic domain wall) 이동 원리를 이용하는 새로운 데이터 저장 장치에 관한 연구 및 개발이 이루어지고 있다.
먼저, 자성 물질의 자구 및 자구벽에 대해 설명한 후, 그를 이용한 데이터 저장 장치에 대해 설명한다.
강자성체를 구성하는 자기적인 미소영역을 자기 구역(magnetic domain ; 이하, 자구라 함)이라 한다. 이러한 자구 내에서는 전자의 자전, 즉 자기 모멘트의 방향이 동일하다. 이러한 자구의 크기 및 자화 방향은 자성 재료의 모양, 크기 및 외부의 에너지에 의해 적절히 제어될 수 있다.
자구벽(magnetic domain wall)은 서로 다른 자화 방향을 갖는 자구들의 경계 부분이고, 이러한 자구벽은 자성 재료에 인가되는 자기장 또는 전류에 의해 이동될 수 있다. 즉, 소정의 폭 및 두께를 갖는 자성 와이어(magnetic wire) 내에 특정 방향을 갖는 다수의 자구들을 만들 수 있고, 적절한 강도를 갖는 자기장 또는 전류를 이용해서 상기 자구들을 이동시킬 수 있다.
상기 자구벽 이동 원리는 HDD와 같은 데이터 저장 장치에 적용될 수 있다. 즉, 자성 물질 내에 특정 데이터와 대응되도록 자화된 자구들을 읽기/쓰기 헤드를 통과하도록 이동시킴으로써 데이터의 읽기/쓰기 동작이 가능하다. 이 경우, 기록 매체를 직접 회전시키지 않고도 읽기/쓰기가 가능하므로, 종래 HDD의 마모 및 페일 문제가 해결된다. 이와 같이, 자구벽 이동 원리를 HDD와 같이 데이터 저장 장치에 적용한 일 예가 미국특허 6,834,005 B1에 소개되었다.
또한, 자구벽 이동 원리는 비휘발성 RAM과 같은 메모리에 적용될 수 있다. 즉, 특정 방향으로 자화된 자구들 및 그들의 경계인 자구벽을 갖는 자성 물질에서 자구벽이 이동됨에 따라 자성 물질 내의 전압이 변화되는 원리를 이용하여 '0' 또는 '1'의 데이터를 쓰고 읽을 수 있는 비휘발성 메모리 소자를 구현할 수 있다. 이 경우, 라인 형태의 자성 물질 내에 특정 전류를 흘려주어 자구벽의 위치를 변화시키면서 데이터를 쓰고 읽을 수 있기 때문에, 매우 간단한 구조를 갖는 고집적 소자 구현이 가능하다. 그러므로, 자구벽 이동 원리를 이용하는 경우 종래 FRAM, MRAM 및 PRAM 등에 비해 매우 큰 저장 용량을 갖는 메모리의 제조가 가능하다. 이와 같이, 자구벽 이동 원리를 RAM과 같은 메모리에 적용한 일 예는, 한국공개특허 10-2006-0013476호에 소개되었다.
그러나, 자구벽 이동을 이용한 반도체 장치들은 아직 개발 초기단계에 있고, 그 실용화를 위해서는 몇몇 문제점들이 해결되어야 한다. 중요한 문제점들 중에 하나는 자구벽 이동의 안정성과 관련된다.
자구벽 이동의 안정성을 확보하기 위해서는 일반적으로 인위적인 노치(notch)가 이용된다. 도 1은 미국특허 6,834,005 B1에 소개된 것으로서, 노치(notch)가 형성된 U자형 자성 와이어(100)의 사시도이다. 도 1에서 미설명된 도면부호 10은 1 비트(bit)에 해당하는 자구를 나타내고, 15는 자구벽을 나타낸다. 도 2는 한국공개특허 10-2006-0013476호에 소개된 것으로서, 노치(notch)가 형성된 자성 와이어(200)의 평면도이다. 도 2에서 미설명된 도면부호 20 및 25는 각각 자구 및 자구벽을 나타낸다. 도 1 및 도 2에 도시된 바와 같이, 노치(notch)는 자구벽 예정 부분에 해당하는 자성 와이어(100, 200) 부분의 양측에 형성된 홈으로써, 이동하는 자구벽을 안정적으로 멈추게 하는 역할을 한다.
그러나, 수십 나도미터 정도의 두께 및 폭을 갖는 자성 와이어에 미세한 크기의 노치(notch)를 형성하는 것은 현실적으로 매우 어렵다. 더욱이, 미세한 노치(notch)들을 균일한 간격, 크기 및 모양을 갖도록 형성하는 것은 더욱 어렵다. 만약 노치(notch)의 간격, 크기 및 모양이 불균일하면, 그에 따라 자구벽을 정지시키는 자기장의 강도, 즉 핀닝(pinning) 자기장의 강도가 달라지기 때문에 소자 특성이 불균일해진다.
이와 같이 자구벽 이동의 안정성을 위해 노치(notch)를 이용하는 것은 공정의 용이성 및 소자 특성의 균일성 측면에서 부적절하다. 따라서, 노치(notch) 없이 자구벽을 1 비트(bit) 단위로 안정적으로 이동시킬 수 있는 기술이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 전술한 종래 기술의 문제점을 개선 하기 위한 것으로서, 노치(notch) 없이 자구벽 이동의 안정성을 확보할 수 있도록 한 반도체 장치를 제공함에 그 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서, 상기 자성 와이어는 펄스 전류(pulse current)에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)이고, 상기 자성 와이어 전체는 동일 물질로 형성된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치를 제공한다.
또한, 상기 기술적 과제를 달성하기 위하여, 본 발명은 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서, 상기 자성 와이어는 펄스 자기장(pulse field)에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치를 제공한다.
여기서, 상기 펄스 자기장의 강도는 상기 자구벽을 주기적으로 진동 이동시키는 연속 자기장의 강도 만큼의 강도로서, 15∼200 Oe일 수 있다.
상기 펄스 자기장은 상기 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는다.
상기 펄스 전류의 강도는 상기 자구벽을 주기적으로 진동 이동시키는 연속 전류의 강도 만큼의 강도로서, 1.5×107∼2.0×1010A/cm일 수 있다.
상기 펄스 전류는 상기 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는다.
상기 자성 와이어의 폭은 5∼100㎚일 수 있다.
상기 자성 와이어의 두께는 5∼50㎚일 수 있다.
상기 자성 와이어의 댐핑 상수(damping constant)는 0.001∼0.1일 수 있다.
상기 자성 와이어는 Ni-Fe, Co, Co-Ni, Co-Fe 및 Co-Fe-Ni로 구성된 그룹으로부터 선택되는 어느 하나로 이루어질 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치를 자세하게 설명하도록 한다.
이후 보다 자세히 설명하겠지만, 본 발명은 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서, 상기 자성 와이어는 펄스 자기장(pulse field) 및 펄스 전류(pulse current)중 어느 하나에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치를 제공한다. 먼저, 상기한 본 발명의 원리, 즉, 펄스 자기장 또는 펄스 전류를 사용함에 따라 노치 프리(notch free) 자성 와이어의 사용이 가능하게 되는 본 발명의 원리를 설명하면 다음과 같다.
본 출원인은 자기장 내에서 자구벽이 이동하는 현상을 연구하기 위해 아래와 같은 시뮬레이션 실험을 수행하였다.
본 출원인은 먼저 동일한 댐핑 상수(damping constant)를 갖고, 서로 다른 방향으로 자화된 두 개의 자구를 포함하는 다섯 개의 샘플에 서로 다른 자기장을 인가하면서 자구벽의 이동 현상을 평가하였다. 그 결과는 도 3과 같다. 즉, 도 3은 동일한 댐핑 상수(α=0.01)를 갖는 샘플들의 자기장 강도에 따른 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다. 이때, 상기 샘플은 바(bar) 형상으로서 길이 방향에 따라 서로 반대 방향으로 자회된 두 개의 자구를 포함하며, 그의 댐핑 상수(α)는 0.01이다. 그리고, 샘플에 인가되는 자기장은 연속적인(continuous) 자기장으로서 샘플의 길이 방향 중 어느 한 방향으로 인가되며 그 크기는 5, 10, 15, 20, 40 Oe(oersted)이다. 여기서, 상기 댐핑 상수는 자성 물질에 인가된 에너지의 분산 정도와 관련된 상수로서 아래의 Landau-Lifshitz-Gilbert 방정식(수학식 1)에서 α이다.
Figure 112006053068114-pat00001
상기 수학식 1에서 M은 단위 체적당 자기 모멘트인 자화량(magnetization)을 나타내고, γ는 회전자기 비(gyromagnetic ratio)를 나타내고, Heff는 샘플에 인가된 유효 자기장(effective field)를 나타내고, Ms는 포화 자화량(saturation magnetization)을 나타낸다.
도 3을 참조하면, 인가된 자기장이 5 Oe에서 15 Oe 정도이면 단위 체적당 자기 모멘트 값(magnetization : M)은 0.5 부근에서 -1.0로 직선적으로 떨어지는 경향을 보인다. 그러나, 인가된 자기장이 20 Oe 이상이면 단위 체적당 자기 모멘트 값(M)은 진동하면서 감소하는 경향을 보이게 되고, 특히, 인가된 자기장이 40 Oe 정도이면 M-T(magnetization-time) 곡선은 거의 규칙적으로 진동하는 경향을 보인다.
또한, 본 출원인은 댐핑 상수(α)가 다른 두 개의 샘플에 동일한 강도의 자 기장을 인가하면서 자구벽 이동 현상을 평가하였다. 그 결과는 도 4와 같다. 즉, 도 4는 서로 다른 댐핑 상수(α)를 갖는 샘플들의 자화 특성을 보여주는 M-T(magnetization-time) 그래프이다. 이때, 상기 샘플은 바(bar) 형상으로서 길이 방향에 따라 서로 반대 방향으로 자회된 두 개의 자구를 포함하며, 각 샘플의 댐핑 상수(α)는 0.015 및 0.03이다. 그리고, 샘플에 인가되는 자기장은 연속적인(continuous) 자기장으로서 샘플의 길이 방향 중 어느 한 방향으로 인가되며 그 크기는 40 Oe이다.
도 4를 참조하면, 댐핑 상수(α)가 0.03인 샘플은 단위 체적당 자기 모멘트 값(M)이 0.5 부근에서 -1.0로 직선적으로 떨어지는 경향을 나타내지만, 댐핑 상수(α)가 0.015인 샘플은 동일한 40 Oe 조건하에서도 단위 체적당 자기 모멘트 값(M)이 규칙적으로 진동하면서 떨어지는 경향을 나타낸다.
즉, 도 3 및 도 4로 부터 인가되는 자기장(혹은 전류)의 크기 및 댐핑 상수(α)의 크기에 따라 M-T(magnetization-time) 곡선이 주기적으로 진동하는 경향을 보일 수 있음을 확인할 수 있다. 이러한 M-T(magnetization-time) 곡선의 주기적인 진동은 특정 조건하에서 자구벽이 주기적으로 진동하면서 이동함을 의미한다.
도 3의 부분 확대도를 참조하면, 자구벽의 주기적 진동은 단위 체적당 자기 모멘트 값(M)이 감소되는 제1 단계와, 단위 체적당 자기 모멘트 값(M)이 거의 일정하게 유지되는 제2 단계와, 단위 체적당 자기 모멘트 값(M)이 증가하는 제3 단계의 반복이다. 상기 제1 단계는 자구벽이 자기장의 방향으로 이동하는 단계이고, 상기 제2 단계는 자구벽이 이동하지 않고 정지하고 있는 단계이며, 상기 제3 단계는 자 기장의 반대 방향으로 이동하는 단계이다.
여기서, 도면부호 P는 상기 제1, 제2 및 제3 단계가 1회 반복되는 자구벽 진동 주기로서, 자구벽 진동 주기(P)는 인가된 자기장과 자성 와이어의 댐핑 상수(α) 및 재질에 따라 달라질 수 있다. 예컨대, 댐핑 상수(α)가 0.01인 NixFey의 자구벽 진동 주기(P)는 아래와 같은 수학식 2에 의해 결정될 수 있다.
P = 10.3 - (0.2 × m)
여기서, P의 단위는 ns이고, m는 인가된 자기장의 강도(Oe)이다.
그러므로, 특정 조건하에서 자성 와이어의 자구벽은 상기한 제1, 제2 및 제3 단계와 같은 단계들을 반복하면서 이동할 수 있다.
본 발명은 상기 자구벽의 진동 이동 현상을 자구벽 이동의 안정성 확보를 위해 이용한다. 보다 구체적으로 설명하면, 본 발명에서는 자구벽이 이동을 멈추는 상기 제2 단계에서 오프(off) 상태가 되는 펄스 자기장(또는 펄스 전류)을 자성 와이어에 인가함으로써 자구벽이 안정적으로 정지될 수 있도록 한다.
도 5a 및 도 5b는 각각 연속 자기장을 인가한 경우 및 펄스 자기장을 인가한 경우의 자구벽 이동 경향을 보여주는 M-T(magnetization-time) 곡선으로서, 이때 사용된 샘플은 도 1의 샘플과 동일하다. 그리고, 연속 자기장 및 펄스 자기장의 강도는 20 Oe이고, 펄스 자기장의 경우 상기 제2 단계에 해당하는 6ns 부근에서 오프(off) 상태가 된다.
도 5b를 참조하면, 상기 제2 단계 부근에서 오프(off) 상태가 되는 펄스 자기장이 인가되면, 상기 제2 단계 이후 단위 체적당 자기 모멘트 값(M)이 일정하게 유지되는 것을 확인할 수 있다. 이것은 펄스 자기장에 의해 상기 제2 단계에서 자구벽이 안정적으로 정지될 수 있음을 의미한다. 이때, 상기 펄스 자기장의 1회 인가에 의해 이동되는 자구벽의 거리는 1 비트 거리에 대응될 수 있다. 한편, 도 5a를 참조하면, 종래와 같이 연속 자기장이 인가된 경우 앞서 설명한 바와 같이 자기장의 반대 방향으로 자구벽이 이동되는 제3 단계가 나타난다.
그러므로, 본 발명의 원리를 이용하면 인위적으로 형성된 노치(notch) 없이도 자구벽을 안정적으로 정지시킬 수 있다. 따라서, 본 발명의 원리를 적용하면, 노치(notch) 형성에 따른 공정의 어려움 없이 신뢰성 높은 자구벽 이동 반도체 장치를 제조할 수 있다.
도 6은 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 평면도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치는 다수의 자구(30)를 갖는 자성 와이어(300)를 포함하는 반도체 장치로서, 여기서 상기 자성 와이어(300)는 노치(notch)가 없는 노치 프리(notch free) 와이어이고, 그의 자구벽(35)은 펄스 자기장 및 펄스 전류중 어느 하나에 의해 이동된다.
여기서, 상기 펄스 자기장의 강도는 상기 자구벽을 주기적으로 진동 이동시키는 연속 자기장의 강도 만큼의 강도로서, 15∼200 Oe일 수 있다. 그리고, 상기 펄스 자기장은 상기 자구벽 진동 주기(P)의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는다. 즉, 도 5에서 펄스 자기장의 1회 온(on) 지속 시간은 4∼8ns 정도일 수 있다.
만약, 자구벽이 펄스 전류에 의해 이동된다면, 상기 펄스 전류의 강도는 상기 자구벽을 주기적으로 진동 이동시키는 연속 전류의 강도 만큼의 강도로서, 1.5×107∼2.0×1010A/cm일 수 있다. 이것은 상기 펄스 자기장의 강도에 상응하는 값이다. 그리고, 상기 펄스 전류는 상기 펄스 자기장과 마찬가지로 상기 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는다.
한편, 상기 자성 와이어는 Ni-Fe, Co, Co-Ni, Co-Fe 및 Co-Fe-Ni로 구성된 그룹으로부터 선택되는 어느 하나로 이루어질 수 있고, 그 폭(W)과 두께 및 댐핑 상수는 각각 5∼100㎚, 5∼50㎚ 및 0.001∼0.1일 수 있다.
이와 같이, 본 발명은 펄스 자기장 또는 펄스 전류를 사용하여 자구벽을 이동시킴으로써 노치(notch) 없이도 자구벽 이동의 안정성이 확보된 자성 와이어를 구비하는 반도체 장치를 제조할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 반도체 장치는 읽기/쓰기 헤드를 더 포함하는 HDD와 같은 스토리지 장치일 수 있고, 읽기/쓰기 전극을 더 포함하는 RAM과 같은 메모리 소자일 수도 있으며, 경우에 따라서는 로직(Logic) 소자일 수도 있음을 알 수 있을 것이고, 각각의 경우에 부가 되는 구성 요소가 보다 다양화 될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 유지 시간을 갖는 펄스 자기장(또는 펄스 전류)을 사용하여 자성 와이어의 자구벽을 이동시킴으로써, 노치(notch) 없이도 자구벽을 1 비트(bit) 단위로 정확하게 이동시킬 수 있다.
그러므로, 본 발명에 따르면 노치(notch) 형성에 따른 공정의 어려움 및 소자 특성의 균일성 저하의 문제점 없이 신뢰성 높은 자구벽 이동 반도체 장치를 구현할 수 있다.
특히, 노치(notch) 형성이 현실적으로 어렵고, 그 균일성 확보는 더욱 어렵다는 것을 감안하면, 본 발명은 자구벽 이동을 이용한 반도체 장치의 대량 생산 및 재현성 확보에 크게 기여할 수 있다.

Claims (19)

  1. 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서,
    상기 자성 와이어는 펄스 전류에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)이고,
    상기 자성 와이어 전체는 동일 물질로 형성된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 펄스 전류는 1.5×107∼2.0×1010A/cm의 강도를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  6. 제 1 항에 있어서, 상기 펄스 전류는 상기 자구벽을 주기적으로 진동 이동시키는 연속 전류의 강도 만큼의 강도를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  7. 제 6 항에 있어서, 상기 펄스 전류는 상기 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  8. 제 1 항에 있어서, 상기 자성 와이어는 5∼100㎚의 폭을 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  9. 제 1 항에 있어서, 상기 자성 와이어는 5∼50㎚의 두께를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  10. 제 1 항에 있어서, 상기 자성 와이어는 0.001∼0.1의 댐핑 상수를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  11. 제 1 항에 있어서, 상기 자성 와이어는 Ni-Fe, Co, Co-Ni, Co-Fe 및 Co-Fe- Ni로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  12. 다수의 자구를 갖는 자성 와이어를 포함하는 반도체 장치에 있어서,
    상기 자성 와이어는 펄스 자기장에 의해 이동되는 자구벽을 구비하여 노치 프리(notch free)인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  13. 제 12 항에 있어서, 상기 펄스 자기장은 15∼200 Oe의 강도를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  14. 제 12 항에 있어서, 상기 펄스 자기장은 상기 자구벽을 주기적으로 진동 이동시키는 연속 자기장의 강도 만큼의 강도를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  15. 제 14 항에 있어서, 상기 펄스 자기장은 상기 자구벽 진동 주기의 40∼80%에 해당하는 1회 온(on) 지속 시간을 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  16. 제 12 항에 있어서, 상기 자성 와이어는 5∼100㎚의 폭을 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  17. 제 12 항에 있어서, 상기 자성 와이어는 5∼50㎚의 두께를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  18. 제 12 항에 있어서, 상기 자성 와이어는 0.001∼0.1의 댐핑 상수를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  19. 제 12 항에 있어서, 상기 자성 와이어는 Ni-Fe, Co, Co-Ni, Co-Fe 및 Co-Fe-Ni로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
KR1020060069495A 2006-07-25 2006-07-25 자구벽 이동을 이용한 반도체 장치 KR100745767B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060069495A KR100745767B1 (ko) 2006-07-25 2006-07-25 자구벽 이동을 이용한 반도체 장치
CN200610168680.3A CN101114693B (zh) 2006-07-25 2006-12-22 利用磁畴壁移动的半导体器件
US11/655,927 US7710756B2 (en) 2006-07-25 2007-01-22 Semiconductor device using magnetic domain wall moving
JP2007150690A JP5111945B2 (ja) 2006-07-25 2007-06-06 磁壁の移動を利用した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069495A KR100745767B1 (ko) 2006-07-25 2006-07-25 자구벽 이동을 이용한 반도체 장치

Publications (1)

Publication Number Publication Date
KR100745767B1 true KR100745767B1 (ko) 2007-08-02

Family

ID=38601790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069495A KR100745767B1 (ko) 2006-07-25 2006-07-25 자구벽 이동을 이용한 반도체 장치

Country Status (4)

Country Link
US (1) US7710756B2 (ko)
JP (1) JP5111945B2 (ko)
KR (1) KR100745767B1 (ko)
CN (1) CN101114693B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910369B1 (ko) 2007-12-24 2009-08-04 인하대학교 산학협력단 기억 장치, 그 동작 방법 및 그 형성 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070072522A (ko) * 2004-10-27 2007-07-04 각고호우징 게이오기주크 자기 저항 효과 소자 및 자기 메모리 장치
KR101430170B1 (ko) * 2008-06-16 2014-08-13 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치의 구동방법
WO2010004881A1 (ja) 2008-07-10 2010-01-14 日本電気株式会社 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP5545213B2 (ja) 2008-07-15 2014-07-09 日本電気株式会社 磁気ランダムアクセスメモリ及びその初期化方法
CN101752003B (zh) * 2008-11-28 2012-11-07 财团法人工业技术研究院 磁性移位寄存存储器以及数据存取方法
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8279667B2 (en) * 2009-05-08 2012-10-02 Samsung Electronics Co., Ltd. Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement
DE102009021400A1 (de) 2009-05-14 2010-11-18 Forschungszentrum Jülich GmbH Magnetoelektronische Bauelemente und Messverfahren
JP2011100517A (ja) * 2009-11-06 2011-05-19 Nippon Hoso Kyokai <Nhk> 光磁気記録媒体再生装置および光磁気記録媒体再生方法
JP5400731B2 (ja) * 2010-09-02 2014-01-29 日本放送協会 磁気記録媒体、磁気再生装置、磁気再生方法
US8638601B1 (en) * 2012-07-06 2014-01-28 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having magnetic multilayers with engineered interfaces
CN104575581B (zh) * 2013-10-21 2017-10-10 华为技术有限公司 一种存储单元、存储器及存储单元控制方法
CN105097008B (zh) * 2014-04-28 2018-03-09 华为技术有限公司 一种驱动脉冲的确定方法、控制器及磁性存储设备
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置
KR20210052093A (ko) 2019-10-31 2021-05-10 삼성전자주식회사 자기 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050030786A1 (en) 2002-05-02 2005-02-10 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7034374B2 (en) 2003-08-22 2006-04-25 Micron Technology, Inc. MRAM layer having domain wall traps
US20060120132A1 (en) 2004-12-04 2006-06-08 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452240B1 (en) * 2000-10-30 2002-09-17 International Business Machines Corporation Increased damping of magnetization in magnetic materials
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6970379B2 (en) * 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP2006005308A (ja) * 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
KR20070072522A (ko) * 2004-10-27 2007-07-04 각고호우징 게이오기주크 자기 저항 효과 소자 및 자기 메모리 장치
JP4682585B2 (ja) * 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
KR100933888B1 (ko) 2005-12-29 2009-12-28 서울시립대학교 산학협력단 자성 금속을 이용한 자기 기억 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050030786A1 (en) 2002-05-02 2005-02-10 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7034374B2 (en) 2003-08-22 2006-04-25 Micron Technology, Inc. MRAM layer having domain wall traps
US20060120132A1 (en) 2004-12-04 2006-06-08 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910369B1 (ko) 2007-12-24 2009-08-04 인하대학교 산학협력단 기억 장치, 그 동작 방법 및 그 형성 방법

Also Published As

Publication number Publication date
US20080025060A1 (en) 2008-01-31
CN101114693B (zh) 2014-06-11
CN101114693A (zh) 2008-01-30
US7710756B2 (en) 2010-05-04
JP5111945B2 (ja) 2013-01-09
JP2008034808A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
KR100745767B1 (ko) 자구벽 이동을 이용한 반도체 장치
JP5403888B2 (ja) 磁区壁の移動を利用した情報保存装置
US7652906B2 (en) Memory device employing magnetic domain wall movement
KR101430170B1 (ko) 자구벽 이동을 이용한 정보저장장치의 구동방법
KR101584099B1 (ko) 자성층을 구비한 트랙 및 이를 포함하는 자성소자
JP2007525840A (ja) 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
KR20040035824A (ko) 비결정질의 페리자화된 합금을 이용한 스핀-분극 전류에의하여 입력을 수행하는 자기 메모리 및 그 입력 방법
US7864556B2 (en) Magnetic domain information storage device and method of manufacturing the same
JP2006196708A (ja) 磁気情報記録素子、磁気情報記録媒体および磁気情報記録素子の磁壁生成方法
KR100813261B1 (ko) 자구벽 이동을 이용한 반도체 장치
KR100873637B1 (ko) 자기장 인가부를 이용한 자구벽 이동 장치 및 이를 이용한메모리 장치
US7924594B2 (en) Data writing and reading method for memory device employing magnetic domain wall movement
US7808814B2 (en) Magnetization state control device and magnetic information recording device
WO2008090305A1 (en) Magnetic structure with multiple-bit storage capabilities
KR101423188B1 (ko) 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
KR101323717B1 (ko) 자구벽 이동을 이용한 정보 저장 장치 및 그 제조 방법
JP2020061481A (ja) 磁壁移動型磁気記録装置および磁気記録アレイ
US9196280B2 (en) Low-field magnetic domain wall injection pad and high-density storage wire
Kunz et al. Injecting, controlling, and storing magnetic domain walls in ferromagnetic nanowires
KR20090074873A (ko) 자구벽 이동을 이용한 자기 기억 소자
KR101251417B1 (ko) 자기 랜덤 액세스 메모리 장치 및 그것의 쓰기 방법
US20170092374A1 (en) Method for controlling magnetic multi-domain state

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12