JPWO2012002156A1 - 磁気メモリ素子、磁気メモリ - Google Patents

磁気メモリ素子、磁気メモリ Download PDF

Info

Publication number
JPWO2012002156A1
JPWO2012002156A1 JP2012522553A JP2012522553A JPWO2012002156A1 JP WO2012002156 A1 JPWO2012002156 A1 JP WO2012002156A1 JP 2012522553 A JP2012522553 A JP 2012522553A JP 2012522553 A JP2012522553 A JP 2012522553A JP WO2012002156 A1 JPWO2012002156 A1 JP WO2012002156A1
Authority
JP
Japan
Prior art keywords
magnetization
layer
magnetization fixed
region
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012522553A
Other languages
English (en)
Inventor
俊輔 深見
俊輔 深見
鈴木 哲広
哲広 鈴木
聖万 永原
聖万 永原
石綿 延行
延行 石綿
則和 大嶋
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2012002156A1 publication Critical patent/JPWO2012002156A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁化自由層の両端部の磁化を磁化固定層によって固定する垂直磁化磁壁移動MRAMにおいて、磁化固定層からの漏洩磁界による書き込み電流の増大を防ぐことが望まれる。垂直磁気異方性を有する第1磁化自由層は、第1磁化固定領域と第2磁化固定領域と磁化自由領域から構成される。磁化固定層は、前記第1磁化固定領域に磁気的に接続された第1磁化固定層を備える。第1磁化固定層の外周線のうち第1磁化自由層を横断する曲線部を第1境界線とし、磁化自由領域と第1磁化固定領域の中心を結ぶ線分を第1線分とし、第1線分の垂線であって、かつ第1境界線と接する線分を第1垂線とすると、第1境界線と第1垂線の間に第1変位が存在する。この第1変位により磁壁がデピンしやすくなる。

Description

本発明は、磁気メモリ素子、磁気メモリ、及びその製造方法に関する。特に本発明は磁壁移動を利用し、垂直磁気異方性を有する材料により構成された磁気メモリ素子、磁気メモリ、及びその製造方法に関する。
磁気メモリ、又は磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリであり、既に一部で実用化が始まり、またより汎用性を高めるための開発が行われている。MRAMでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されており、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要である。非特許文献1によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。これは書き込み電流が0.2mA程度まで低減されると、非特許文献1で提案されている2T−1MTJ(two transistors−one magnetic tunnnel junction)回路構成において最小レイアウトが可能となり、DRAM、SRAMなどの既存の揮発性メモリと同等以上のコストパフォーマンスを実現できるためである。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁場によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁場による磁化反転となるため、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら熱安定性、外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は一般的には数10Oe(エールステッド)程度となり、このような磁場を発生させるためには数mA程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の2つの方法が提案されている。一つ目はスピン注入磁化反転である。この方法では、これは反転可能な磁化を有する第1の磁性層(磁化自由層)と、それに電気的に接続され、磁化が固定された第2の磁性層(リファレンス層)によって積層膜が形成される。第2の磁性層(リファレンス層)と第1の磁性層(磁化自由層)の間で電流を流したときのスピン偏極した伝導電子と第1の磁性層(磁化自由層)中の局在電子との間の相互作用を利用して、第1の磁性層(磁化自由層)の磁化が反転される。読み出しの際には第1の磁性層(磁化自由層)と第2の磁性層(リファレンス層)の間で発現される磁気抵抗効果を利用する。従ってスピン注入磁化反転方式を用いたMRAMは2端子の素子となる。
スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層(磁化自由層)と第2の磁性層(リファレンス層)の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
一方で二つ目の方法である電流誘起磁壁移動(Current Driven Magnetic Domain Wall Motion)現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流誘起磁壁移動現象を利用したMRAMは例えば特許文献1で開示されている。電流誘起磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層(磁化自由層)において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、非特許文献2で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層(磁化自由層)内に電流を流すことにより書き込みが可能となる。
情報を読み出す際には、磁壁が移動する領域に設けられる磁気トンネル接合(Magnetic Tunnel Junction;MTJ)を用い、磁気抵抗効果により読み出しを行う。従って、電流誘起磁壁移動方式を利用したMRAMは3端子の素子となり、上述の非特許文献1で提案されている2T−1MTJ構成とも整合する。電流誘起磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流誘起磁壁移動を利用したMRAM素子では、書き込み電流が磁気トンネル接合中の絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となる。そのため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
また非特許文献2では電流誘起磁壁移動に必要な電流密度として1×1018[A/cm]程度を要している。この場合、例えば磁壁移動の起こる層(磁化自由層)の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これは前述の書き込み電流に関する条件を満たすことができない。一方で、非特許文献3で述べられているように、電流誘起磁壁移動が起こる強磁性層(磁化自由層)として垂直磁気異方性を有する材料を用いることによって、書き込み電流を十分小さく低減できることが報告されている。このようなことから、電流誘起磁壁移動を利用してMRAMを製造する場合、磁壁移動が起こる層(磁化自由層)としては垂直磁気異方性を有する強磁性体を用いることが好ましいと言える。
特開2005−191032号公報 国際公開第2009/001706号
IEEE Journal of Solid−State Circuits,vol.42,p.830(2007). Physical Review Letters,vol.92,p.077205,(2004). Journal of Applied Physics,vol.103,p.07E718,(2008). Applied Physics Express,vol.1,p.101303,(2008).
特許文献2には、電流誘起磁壁移動を書き込み方法に利用したMRAM(磁壁移動MRAM)において、互いに反平行の磁化を有する磁化固定層が磁化自由層の両端部に隣接して設けられる構造が提案されている。この構造により上述の磁壁移動が起こる層(磁化自由層)の両端部の磁化が反平行方向に固定され、単一の磁壁が導入される。
特許文献2の構造において、磁化固定層の飽和磁化(Ms)が大きい場合や膜厚(t)が厚い場合などは、磁化固定層からの漏洩磁界によって磁壁が過度に強く固定され、低電流での書き込みが困難になる。
本発明の第1の目的は、特許文献2で提案されているような、磁化自由層の両端部の磁化を磁化固定層によって固定する構成において、磁化固定層からの漏洩磁界による書き込み電流の増大を防ぎ、低電流での書き込みを実現できるような垂直磁化磁壁移動MRAMの構造を提供することにある。
本発明の一側面において、磁気メモリ素子は、第1磁化自由層と、非磁性層と、リファレンス層と、磁化固定層を備える。第1磁化自由層は垂直磁気異方性を有する強磁性体から構成される。第1磁化自由層は第1磁化固定領域と第2磁化固定領域と磁化自由領域から構成される。磁化固定層は、第1磁化固定領域に磁気的に接続された第1磁化固定層を少なくとも備える。第1磁化固定層の外周線のうち第1磁化自由層を横断する曲線部を第1境界線とし、磁化自由領域と第1磁化固定領域の中心を結ぶ線分を第1線分とし、第1線分の垂線であって、かつ第1境界線と接する線分を第1垂線としたとき、第1境界線と第1垂線の間に第1変位が存在する。
本発明により、磁化固定層からの漏洩磁界による書き込み電流の増大を防ぎ、低電流での書き込みを実現できるような垂直磁化磁壁移動MRAMの構造を提供することが可能である。
本発明の上記目的、他の目的、効果、及び特徴は、添付される図面と連携して実施の形態の記述から、より明らかになる。
磁気メモリ素子の構造 磁気メモリ素子の構造 磁気メモリ素子の構造 磁気メモリ素子の構造 メモリ状態 メモリ状態 メモリ状態 メモリ状態 初期化方法 初期化方法 初期化方法 書き込み方法 書き込み方法 読み出し方法 読み出し方法 セル回路図 回路ブロック図 製造方法 製造方法 製造方法 製造方法 製造方法 製造方法 製造方法 製造方法 レイアウト方法 本発明の一実施形態における課題を説明するための模式図と計算結果 本発明の一実施形態における作用、効果を説明するための平面図 本発明の一実施形態における作用、効果を説明するための平面図 本発明の一実施形態における作用、効果を説明するための平面図 第1の変形例 第1の変形例 第1の変形例 第2の変形例 第2の変形例 第3の変形例 第3の変形例 第3の変形例 第3の変形例(その2) 第3の変形例(その2) 第4の変形例 第4の変形例 第4の変形例 第4の変形例
添付図面を参照して、本発明の実施形態に係る磁気メモリ素子、磁気メモリ、及びその製造方法を説明する。本実施形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは磁気メモリ素子を有している。本実施形態は当該磁気メモリ素子、磁気メモリの構造、及びその製造方法に関する。
(構造) 図1A〜図1Dは本実施形態に係る磁気メモリ素子70の主要な部分の代表的な構造を模式的に示している。図1Aはその斜視図を、図1Bはx−z断面図を示している。図1C、図1Dは磁気メモリ素子70が備える第1磁化自由層10のx−y平面図を示している。なお、図に示されているx−y−z座標系において、z軸は基板垂直方向を示し、x−y軸は基板平面に平行であるものとする。
本実施形態に係る磁気メモリ素子70は少なくとも第1磁化自由層10、非磁性層30、リファレンス層40、磁化固定層60を具備する。第1磁化自由層10、リファレンス層40、磁化固定層60は強磁性体から構成される。図1B、図1Cにおいては、前記のそれぞれの磁性層の磁化の方向の例が矢印で示されている。
図1Cは第1磁化自由層10の構造を模式的に示した平面図である。第1磁化自由層10は垂直磁気異方性を有する強磁性体から構成される。そして第1磁化自由層10は第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域12の3つの領域から構成される。第1磁化固定領域11a、第2磁化固定領域11bは実質的に一方向に固定された磁化を有する。また第1磁化固定領域11a、第2磁化固定領域11bの磁化は互いに反平行方向に固定されている。図1Cでは第1磁化自由領域11a、第2磁化固定領域11bはそれぞれ+z方向、−z方向に固定されているものとして描かれている。磁化自由領域12の磁化は反転可能である。この場合+z、−zのいずれかの方向を向くことができる。
第1磁化自由層10内の3つの領域が上述のような磁化構造であるとき、磁化自由領域12の磁化方向に応じて、第1磁化固定領域11aと磁化自由領域12の境界、および第2磁化固定領域11bと磁化自由領域12の境界のいずれか一方に磁壁が形成される。図1Cの場合、磁化自由領域12の磁化が+z方向のとき、第2磁化固定領域11bと磁化自由領域12の境界に磁壁が形成され、磁化自由領域12の磁化が−z方向のとき、第1磁化固定領域11aと磁化自由領域12の境界に磁壁が形成される。
また図1A〜図1Dに示される実施形態においては、第1磁化固定領域11aは磁化自由領域12の一方の端部に隣接し、第2磁化固定領域11bは磁化自由領域12の別の端部に隣接する。具体的には、図1Cの例では、第1磁化固定領域11aは磁化自由領域12の−x方向側の端部に隣接し、第2磁化固定領域11bは磁化自由領域12の+x方向側の端部に隣接している。しかし一般的には、第1磁化固定領域11a、第2磁化固定領域11bは磁化自由領域12に接続されればよく、それらの間での位置関係には任意性がある。例えば、第1磁化固定領域11aが磁化自由領域12の一方の端部に接続され、また第2磁化固定領域11bも磁化自由領域12の前記一方の端部に接続されてもよい。この場合には磁化自由層10は三叉路を有する構造となる。
また図1A〜図1Dに示される実施形態においては、第1磁化自由層10、非磁性層30、リファレンス層40はこの順に積層して設けられる。リファレンス層40は強磁性体から構成される。また非磁性層30は非磁性体から構成され、好適には絶縁体から構成される。このとき、第1磁化自由層10、非磁性層30、リファレンス層40の3つの層の積層体によって磁気トンネル接合(Magnetic Tunnel Junction;MTJ)が構成される。非磁性層30、及び非磁性層30を介して第1磁化自由層10に接続されるリファレンス層40は、第1磁化自由層10のうちの磁化自由領域12に接続される。また非磁性層30、リファレンス層40の形状には任意性がある。
図1A〜図1Dに示される実施形態においては、リファレンス層40は好適には垂直磁気異方性を有する強磁性体から構成され、かつ実質的に一方向に固定された磁化を有する。図1Bの例ではリファレンス層40の磁化は+z方向に固定されている。また図示されていないが、リファレンス層40は以下のような積層構造を有していてもよい。例えばリファレンス層40は強磁性体、非磁性体、強磁性体の3層がこの順に積層された構造を有していてもよい。ここで二つの強磁性体に挟まれた非磁性体は上下の強磁性体を反平行方向に磁気結合させる(積層フェリ結合させる)機能を有していることが好ましい。このような機能を有する非磁性体としてはRu(ルテニウム)が知られている。リファレンス層40を積層フェリ結合を有する積層構造にすることによって、外部への漏洩磁界を低減し、第1磁化自由層10などのその他の層への磁気的な影響を低減することができる。これに加えて、リファレンス層には反強磁性体が隣接していてもよい。これは、反強磁性体を隣接させ、磁場中で熱処理を行うことによって界面の磁化方向を一方向に固定することができるためである。代表的な反強磁性体としてはPt−Mn、Ir−Mnなどが例示される。
磁化固定層60は少なくとも第1磁化固定層60aを有する。図1A〜図1Dに示される実施形態においては、磁化固定層60は第1磁化固定層60aと第2磁化固定層60bからなる。第1磁化固定層60aは第1磁化固定領域11aに磁気的に接続して設けられる。また第2磁化固定層60bは第2磁化固定領域11bに磁気的に接続して設けられる。なお、ここで言う「磁気的に接続する」とは磁気的な相互作用を及ぼしあうという意味であって、隣接している必要はないし、また電気的に接続されている必要もない。
磁化固定層60は第1磁化固定領域11aと第2磁化固定領域11bの磁化の方向を上述のように反平行方向に向けた上でその方向に固定する役割を有する。従って図1A〜図1Dに示される例においては、第1磁化自由層10のうち、第1磁化固定層60aとオーバーラップする領域が第1磁化固定領域11aとなり、第2磁化固定層60bとオーバーラップする領域が第2磁化固定領域11bとなり、それ以外の領域が磁化自由領域12となる。ここで第1磁化固定領域11aと磁化自由領域12の境界線を第1境界線B1と定義し、第2磁化固定領域11bと磁化自由領域12の境界線を第2境界線B2と定義する。従って、第1境界線B1は第1磁化固定層60aの外周線のうち第1磁化自由層10をx−y面内において横切る曲線で規定される。同様に第2境界線B2は第2磁化固定層60bの外周線のうち第1磁化自由層10をx−y面内において横切る曲線で規定される。
次に本実施形態の特徴について説明する。本実施形態の特徴は、上記第1境界線B1、第2境界線B2の形態にある。その要件を図1Dを用いて説明する。いま、第1磁化固定領域11a、第2磁化固定領域11b、磁化自由領域12のx−y面内における中心を点P11a、点P11b、点P12と定義する。また点P11a、点P12を結ぶ線分を第1線分S1、点P11bと点P12を結ぶ線分を第2線分S2と定義する。また第1線分S1の垂線であり、かつ第1境界線B1に接する直線を第1垂線N1、また第2線分S2の垂線であり、かつ第2境界線B2に接する直線を第2垂線N2と定義する。このとき、本実施形態においては、少なくとも第1境界線B1が第1線分N1に対して第1変位D1を有していることを特徴とする。なお、図1A〜図1Dに示されるような、磁化固定層60が第1磁化固定層60aと第2磁化固定層60bを備える構成の場合、第1境界線B1が第1線分N1に対して第1変位D1を有し、かつ第2境界線B2が第2線分N2に対して第2変位D2を有していることが好ましい。
なお、第1変位D1、及び第2変位D2の大きさについては、第1磁化自由層10に形成される磁壁の磁壁幅と概ね同程度か、それ以上であることが好ましい。ここで磁壁幅は第1磁化自由層10に用いる強磁性体の磁気異方性定数Kuと交換スティフネス定数Aにより決定される量である。一般的な垂直磁気異方性を有する強磁性体の場合の磁壁幅は5〜20nm程度となる。従って第1変位D1、第2変位D2の大きさは5nm以上であることが好ましいと言える。
また図には示されていないが、第1磁化固定領域11a、第2磁化固定領域11bはそれぞれ異なる外部の配線に接続され、リファレンス層40は別の外部の配線へと接続される。すなわち、当該磁気メモリ素子70は3端子の素子となる。なお、第1磁化固定領域11a、第2磁化固定領域11bと外部の配線の経路、及びリファレンス層40と外部の配線の経路には別の層が挿入されても構わない。例えば第1磁化固定領域11aと第1磁化固定層60aが電気的に接続され、この第1磁化固定層60aが外部の配線に接続され、一方第2磁化固定領域11bと第2磁化固定層60bが電気的に接続され、この第2磁化固定層60bが異なる外部の配線に接続されても構わない。
(メモリ状態)
次に本実施形態に係る磁気メモリ素子のメモリ状態について説明する。
図2A、図2Bは本実施形態に係る磁気メモリ素子70の“0”、“1”それぞれのメモリ状態における磁化の状態の例を模式的に示している。図2Aは“0”状態における磁化の状態を、図2Bは“1”状態における磁化の状態を示している。なおここでは第1磁化固定領域11aの磁化は+z方向に固定され、第2磁化固定領域11bの磁化は−z方向に固定されているものとしている。
いま、図2Aに示されるような“0”状態においては、磁化自由領域12の磁化は+z方向成分を有している。このとき第2磁化固定領域11bとの境界に磁壁DWが形成される。一方図2Bに示されるような“1”状態においては、磁化自由領域12の磁化は−z方向成分を有している。このとき第1磁化固定領域11aとの境界に磁壁DWが形成される。
図2A、図2Bではリファレンス層40の磁化は+z方向に固定されているものとして描かれている。このとき図2Aに示される“0”状態、及び図2Bに示される“1”状態において、第1磁化自由層10、非磁性層30、及びリファレンス層40から形成されるMTJの磁化配置は、それぞれ平行、反平行となる。従って、当該MTJに電流を通じたときにはそれぞれ低抵抗、高抵抗が実現される。なお、図2A、図2Bで定義された磁化状態とメモリ状態(“0”、“1”)の間の対応には任意性があり、この限りではないことは明らかである。
(初期化方法)
次に本実施形態に係る磁気メモリ素子70のメモリ状態の初期化方法について説明する。なお、ここで言う初期化とは、第1磁化固定領域11aと第2磁化固定領域11bの磁化を互いに反平行方向になるように向け、第1磁化自由層10に単一の磁壁を導入するプロセスのことを意味する。
図3A〜図3Cは本実施形態に係る磁気メモリ素子70のメモリ状態の初期化方法の一例を模式的に示している。なお、図3A〜図3Cでは簡単のために第1磁化自由層10と磁化固定層60以外の層は省略されている。図3A〜図3Cにおいては、磁化固定層60は第1磁化固定層60aと第2磁化固定層60bからなるものとしている。また第1磁化固定層60aは第2磁化固定層60bに比べてハードであるものとしている。
図3A〜図3Cに示された初期化方法の例においては、以下のステップで外部磁界を印加することによりメモリ状態の初期化を行う。はじめに+z方向に十分大きな外部磁界を印加する。このとき、図3Aに示されるように、全領域の磁化は+z方向を向く。次に比較的小さな外部磁界を−z方向に印加する。このとき図3Bに示されるように磁化自由領域12の磁化がはじめに反転し、−z方向を向く。続いて−z方向の外部磁界をやや強くする。このとき図3Cに示されるように第2磁化固定領域11bと第2磁化固定層60bが反転し、−z方向を向く。図3Cに示された状態は第1磁化固定領域11aと磁化自由領域12の境界、すなわち段差S1に磁壁がトラップされた状態であり、これは図2Bの“1”状態に一致する。このように外部磁界を印加することによって当該磁気メモリ素子70のメモリ状態を初期化することが可能となる。
(書き込み方法)
次に本実施形態に係る磁気メモリ素子70への情報の書き込み方法について説明する。図4A、図4Bは本実施形態に係る磁気メモリ素子70への情報の書き込み方法を模式的に示している。なお、図4A、図4Bでは簡単のために第1磁化自由層10以外の層の図示は省略されている。いま、図2Aで定義された“0”状態において図4Aに矢印Iwriteで示された方向に電流を導入する。このとき伝導電子は第1磁化自由層10において第2磁化固定領域11bから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルク(Spin Transfer Torque;STT)が働き、x軸の負方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第1磁化固定領域11aと磁化自由領域12の境界よりもx軸の負の方向では減少するため、磁壁DWは第1磁化固定領域11aと磁化自由領域12の境界で停止する。この状態は図2Bで定義された“1”状態に相当する。このようにして“1”書き込みを行うことができる。
また図2Bで定義された“1”状態において図4Bに矢印Iwriteで示された方向に電流を導入する。このとき伝導電子は第1磁化自由層10において第1磁化固定領域11aから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルク(Spin Transfer Torque;STT)が働き、x軸の正方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第2磁化固定領域11bと磁化自由領域12の境界よりもx軸の正の方向では減少するため、磁壁DWは第2磁化固定領域11bと磁化自由領域12の境界で停止する。この状態は図2Aで定義された“0”状態に相当する。このようにして“0”書き込みを行うことができる。
なお、“0”状態における“0”書き込み、及び“1”状態における“1”書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。
(読み出し方法)
次に本実施形態に係る磁気メモリ素子からの情報の読み出し方法について説明する。図5A、図5Bは図1A〜図1Dに示された構成を有する磁気メモリ素子からの情報の読み出し方法を模式的に示している。これらの図において、磁化固定層60の図示は省略されている。本実施形態においては主にトンネル磁気抵抗効果(Tunneling Magnetoresistive effect;TMR effect)を利用して情報の読み出しを行う。そのために第1磁化自由層10、非磁性層30、リファレンス層40から構成される磁気トンネル接合(MTJ)を貫通する方向に電流Ireadを導入する。なおこのIreadの方向には任意性がある。
いま、図5Aに示されるように図2Aで定義された“0”状態においてIreadを導入したとき、当該MTJにおいて磁化は平行状態となっているので、低抵抗が実現される。また図5Bに示されるように図2Bで定義された“1”状態においてIreadを導入したとき、当該MTJにおいて磁化は反平行状態となっているので、高抵抗が実現される。このようにして、当該磁気メモリ素子に格納された情報は抵抗値の差として検出することができる。
(回路構成)
次に、本実施形態に係る磁気メモリ素子70を有する磁気メモリセル80に書き込み電流及び読み出し電流を導入するための回路構成について説明する。
図6は、磁気メモリセル80の1ビット分の回路の構成例を示している。図6に示される例では、磁気記憶素子70は3端子の素子であり、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。例えば、リファレンス層40につながる端子は、読み出しのためのグラウンド線GLに接続されている。第1磁化固定領域11aにつながる端子は、トランジスタTRaのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLaに接続されている。第2磁化固定領域11bにつながる端子は、トランジスタTRbのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLbに接続されている。トランジスタTRa、TRbのゲートは、共通のワード線WLに接続されている。なお、図6では第1磁化固定領域11aは第1磁化固定層60aを経由してトランジスタTRaに接続され、第2磁化固定領域11bは第2磁化固定層60bを経由してトランジスタTRbに接続される例が示されている。
データ書き込み時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線対BLa、BLbのいずれか一方がHighレベルに設定され、他方がLowレベル(グラウンドレベル)に設定される。その結果、トランジスタTRa、TRb、第1磁化自由層10を経由して、ビット線BLaとビット線BLbとの間で書き込み電流が流れる。
データ読み出し時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線BLaはオープン状態に設定され、ビット線BLbはHighレベルに設定される。その結果、読み出し電流が、ビット線BLbからトランジスタTRb及び磁気メモリ素子70のMTJを貫通してグラウンド線GLへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。
図7は、本実施形態の実施例に係る磁気メモリ90の構成の一例を示すブロック図である。磁気メモリ90は、メモリセルアレイ110、Xドライバ120、Yドライバ130、コントローラ140を備えている。メモリセルアレイ110は、アレイ状に配置された複数の磁気メモリセル80を有している。磁気メモリセル80の各々は、上述の磁気メモリ素子70を有している。既出の図6で示されたように、各磁気メモリセル80は、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。Xドライバ120は、複数のワード線WLに接続されており、それら複数のワード線WLのうちアクセス対象の磁気メモリセル80につながる選択ワード線を駆動する。Yドライバ130は、複数のビット線対BLa、BLbに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ140は、データ書き込みあるいはデータ読み出しに応じて、Xドライバ120とYドライバ130のそれぞれを制御する。
(製造方法)
次に、本実施形態に係る磁気メモリ素子70の製造方法について図8A〜図8H、図9を用いて説明する。
図8A〜図8Hは、図1A〜図1Dに示される磁気メモリ素子70を製造するためのプロセスの一例のフローを模式的に示した断面図である。はじめに電極が埋め込まれた基板上に第1磁化固定層60aとなる層を堆積させる(電極は図では省略されている)。この状態が図8Aに相当する。次に第1磁化固定層60aのパターニングを行う。この状態が図8Bに相当する。次に第2磁化固定層60bとなる層を堆積させる。この状態が図8Cに相当する。次に第2磁化固定層60bのパターニングを行う。この状態が図8Dに相当する。
続いて、絶縁性の材料による埋め込みを行い、絶縁性の材料(層間膜)と第1磁化固定層60a、第2磁化固定層60bの表面を平坦化する。この状態が図8Eに相当する。次に第1磁化自由層10、非磁性層30、リファレンス層40となる層を堆積させる。この状態が図8Fに相当する。続いて、リファレンス層40のパターニングを行う。この状態が図8Gに相当する。最後に第1磁化自由層10のパターニングを行う。この際はその下の第1磁化固定層60a、第2磁化固定層60bも同一形状でパターニングすることが好ましい。これによって図8Hに示されるような構造が完成する。この後、上部配線層の形成などが必要となるが、本実施形態の範疇を外れるのでここでは省略する。また、ここで述べた製造方法は磁気メモリ素子70を形成する方法の一例であって、他の方法を用いても形成することが出来る。
ところで本実施形態においては、上述のように第1磁化固定領域11aと磁化自由領域12の境界の第1境界線B1、及び第2磁化固定領域11bと磁化自由領域12の境界の第2境界線B2がそれぞれ、第1垂線N1、及び第2垂線N2に対して第1変位D1、第2変位D2を有することが特徴である。このような変位は例えば以下のようにして形成することが出来る。まず、第1境界線B1、第2境界線B2は第1磁化固定層60a、第2磁化固定層60bの形状で規定されるので、上述のような変位は第1磁化固定層60a、第2磁化固定層60bの形状を制御することによって形成することが出来る。具体的には、図8B及び図8Dの工程において、図9に示されるようなフォトマスクを用いてフォトリソグラフィーを行うことで上述のような変位を形成することが可能である。
図9においては、第1磁化自由層10を形成するための第1磁化自由層パターンL10に対して、第1磁化固定層60aを形成するための第1磁化固定層パターンL60a、及び第2磁化固定層60bを形成するための第2磁化固定層パターンL60bがy方向にマージンMだけ大きく設計されている。このとき、フォトリソグラフィーにおいては用いるレーザーの波長λと同程度のボケが生じ、実線で描かれた第1磁化固定層パターンL60a、第2磁化固定層パターンL60bに対して、実際に形成される第1磁化固定層60a、第2磁化固定層60bはそれぞれ破線で示されたように、角が落ちた形状となる。これによって、上記のような変位を有する第1境界線B1、第2境界線B2が形成できることになる。
なお、上述のような原理から、図9におけるマージンMはフォトリソグラフィーにおいては用いるレーザーの波長λと同程度かそれ以上であることが好ましいと言える。また図9の破線のような角が落ちた形状は、フォトリソグラフィーの際のフォーカスをジャストフォーカスからシフトさせることによっても調整することが出来る。
(材料)
次に第1磁化自由層10、非磁性層30、リファレンス層40、及び磁化固定層50に用いることのできる材料について説明する。
第1磁化自由層10は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはFe−Pt合金、Fe−Pd合金、Co−Pt合金、Co−Pd合金、Tb−Fe−Co合金、Gd−Fe−Co合金、Tb−Fe合金、Tb−Co合金、Gd−Fe合金、Gd−Co合金、Co−Cr−Pt合金、Co−Re−Pt合金、Co−Ru−Pt合金、Co−W合金などの合金系材料のほか、Co/Pt積層膜、Co/Pd積層膜、Co/Ni積層膜、Co/Cu積層膜、Co/Ag積層膜、Co/Au積層膜、Fe/Pt積層膜、Fe/Pd積層膜、Fe/Au積層膜などの交互積層膜が例示される。特にこの中で発明者らはCo/Ni積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しており(非特許文献4参照)、この点でCo/Ni積層膜が第1磁化自由層10の好適な材料として挙げられる。
非磁性層30は絶縁性材料により構成されることが好ましい。具体的にはMg−O、Al−O、Al−N、Ti−Oなどが例示される。リファレンス層40は例えば垂直磁気異方性を有する強磁性体から構成される。このときリファレンス層40に用いることのできる材料は第1磁化自由層10に用いることのできる材料として例示したものと重複するので省略する。ただし、リファレンス層40は磁化が安定して固定されていることが求められるので、なるべくハードな磁性体であることが好ましい。この点でFe−Pt合金、Fe−Pd合金、Co−Pt合金、Co/Pt積層膜、Co/Pd積層膜などが好適である。またその磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、リファレンス層40は、例えば強磁性体/Ru/強磁性体というような積層構成を有することが好適である。またリファレンス層40は面内磁気異方性を有する強磁性体から構成されてもよい。この場合にはあらゆる磁性体を用いることができる。代表的にはCo−Feなどが挙げられる。なお、リファレンス層に面内磁気異方性を有する材料を用いた場合の実施形態の例は、後に第4の変形例として説明される。
また磁化固定層60には、垂直磁気異方性を有する強磁性体から構成される。この場合に用いることのできる材料は第1磁化自由層10に用いることのできる材料として例示したものと重複するので省略する。
(効果)
次に本実施形態で得られる効果について説明する。本実施形態によって垂直磁化磁壁移動MRAMにおける書き込み電流の低減がもたらされる。その原理を以下に説明する。
図10は第1磁化自由層10と磁化固定層60からなる構造において、第1磁化自由層10の位置(線分A−B)における磁化固定層60からの漏洩磁界の計算結果を示している。なお、磁化固定層60の材料としては膜厚10nmのCo−Pt合金を想定している。計算結果からわかるように、第1磁化固定層60a、第2磁化固定層60bの上部でそれぞれ+z方向、−z方向に1000Oe程度の漏洩磁界(Hz)が出ている。さらに第1磁化固定領域11aと磁化自由領域12の境界、すなわち第1境界線B1付近、及び第2磁化固定領域11bと磁化自由領域12の境界、すなわち第2境界線B2付近において、2000Oeと比較的大きなx方向の漏洩磁界(Hx)が出ている。第1境界線B1、第2境界線B2は磁壁がトラップされる部分であり、このような大きなx方向の磁界(Hx)が磁壁に対してかかっている場合、電流によって磁壁をデピンさせるのに必要な電流密度は増大し、書き込み電流の増大に帰結する。
ここで本発明の発明者は、第1境界線B1、第2境界線B2近傍におけるx方向の磁界(Hx)のx方向の分布、及び形成される磁壁の構造に着目した。まず図10からわかるようにx方向の漏洩磁界(Hx)は第1境界線B1、及び第2境界線B2近傍において非常にシャープなピークをとり、10nmも離れれば、その大きさは約10分の1程度まで小さくなっていることがわかる。従って磁壁の形成される位置がHxのピーク位置に対して10nm程度でも離れればほとんどこの漏洩磁界の影響は受けずに電流によってデピンできることがわかる。
ところで上述のような、第1境界線B1、第2境界線B2が変位を有する場合に形成される磁壁の構造が図11Aにおいて太線で示されている。磁壁はその面積がなるべく小さくなるように形成された方が交換エネルギー的に有利であり、そのため図11Aに示されるように第1境界線B1付近に形成される場合、完全に第1境界線B1に沿っては形成されない。このとき、磁壁の一部は第1境界線B1から離れた場所に存在することになる。すなわち、磁壁DWの一部と第1境界線B1の間にギャップが形成される。図11Aの例では、第1磁化自由層10の両端部(±y方向の端部)にそのような領域が形成されている。
このような領域は、第1境界線B1からは離れているため、前述の磁化固定層60からのx方向の漏洩磁界(Hx)の影響は受けにくくなる。従って、書き込み電流を導入した場合、図11Bに示されるように、第1境界線B1との間にギャップがある領域が最初にデピンすることになる。図11Bのような状態が形成された場合、磁壁内部にブロッホラインが形成されるなどして、それまでピニングされていた領域(図の場合、磁壁の中央部)もつられてデピンすることになる。このようにして第1境界線B1が変位Dを有さない場合に比べて極めて小さな電流においても磁壁は図11Cのようにデピンすることが可能となる。
なお、本実施形態は磁化固定層60として用いる強磁性体の飽和磁化(Ms)が大きい場合や、膜厚(t)が厚い場合に特に有効である。従って、例えば、第1磁化固定層60aと第2磁化固定層60bのうち、第1磁化固定層60aのみ飽和磁化(Ms)が大きい、或いは膜厚(t)が厚い場合、第1境界線B1のみが第1垂線N1に対して第1変位D1を有するように形成され、第2境界線B2は第2垂線N2に重なるように形成されても構わないことがわかる。
[変形例]
以上で説明された磁気メモリ素子70は以下に説明される変形例を用いても実施することができる。
(第1の変形例)
図12A〜図12Cは本実施形態に係る磁気メモリ素子70の第1の変形例の構造を模式的に示している。第1の変形例は第1境界線B1、及び第2境界線B2の形態に関する。
本実施形態においては、第1境界線B1、及び第2境界線B2がそれぞれ第1垂線N1、及び第2垂線N2に対して第1変位D1、第2変位D2を有している。このような第1境界線B1、及び第2境界線B2の形態として、これまでの図面では内側に凸となる曲線を例示されている(例えば図1A、図1C、図1D)。しかし実際には第1境界線B1、第2境界線B2の形態には任意性がある。図12A〜図12Cはその具体例を示したx−y平面図である。
例えば第1境界線B1、及び第2境界線B2は図12Aに示されるように外側に凸となるように形成されていてもよい。また、図12Bに示されるように、第1垂線N1、及び第2垂線N2(図示されていない)に対して斜めに形成されてもよい。また、図12Cに示されるように、凹凸を有するように形成されてもよい。それぞれの場合に第1境界線B1近傍に形成されることが予測される磁壁DWの構造が図中に太線で示されている。いずれの場合も、第1境界線B1との間にギャップが形成されており、図11A〜図11Cを用いて説明したように、低電流でのデピンが可能となる。
(第2の変形例)
図13A、図13Bは本実施形態に係る磁気メモリ素子70の第2の変形例の構造を模式的に示している。第2の変形例は磁化固定層60の位置に関する。
本実施形態においては、第1磁化固定領域11a、第2磁化固定領域11bの磁化を反平行方向に向けた状態で固定するために、磁化固定層60が設けられる。これまでの図面では、この磁化固定層60は第1磁化自由層10に対して基板側(−z方向)に形成されるものとして図示されているが、この位置には任意性がある。図13A、図13Bはその磁化固定層60の位置についての任意性に関する一つの変形例を示している。
図13A、図13Bにおいては、磁化固定層60が第1磁化自由層10に対して基板とは反対側(+z方向)に配置されている。より詳細には、第1磁化固定層60aは第1磁化固定領域11aの上側に設けられており、第2磁化固定層60bは第2磁化固定領域11bの上側に設けられている。このように、本実施形態においては、第1境界B1、第1垂線N1に関して上述の要件を満たしさえすればよく、磁化固定層60の位置には任意性がある。
(第3の変形例)
図14A〜図14C、図15A、図15Bは本実施形態に係る磁気メモリ素子70の第3の変形例の構造を模式的に示している。第3の変形例は磁化固定層60の数に関する。
本実施形態においては、第1磁化固定領域11a、第2磁化固定領域11bの磁化を反平行方向に向けた状態で固定するために、磁化固定層60が設けられる。これまでの図面では、この磁化固定層60は第1磁化固定層60aと第2磁化固定層60bの2つからなり、第1磁化固定層60aは第1磁化固定領域11aに磁気的に接続して設けられ、第2磁化固定層60bは第2磁化固定領域11bに磁気的に接続して設けられる例が示されてきた。しかし、この磁化固定層60の数には任意性がある。図14A〜図14C、図15A、図15Bはその磁化固定層60の数についての任意性に関する変形例を示している。
図14A〜図14Cにおいては、磁化固定層60は第1磁化固定領域11aに磁気的に接続された第1磁化固定層60aのみからなり、第1磁化固定層60aは第1磁化固定領域11aに対して下側に接続され、第2磁化固定領域11bには導電層50が下側に接続されている。導電層50は非磁性の金属から構成される。
このような構造においても、第1磁化自由層10に単一の磁壁を導入する、いわゆる初期化は可能である。またこの場合、第2境界線B2は導電層50の外周線のうち、第1磁化自由層10を横切る曲線で規定される。この場合には、導電層50は非磁性体なので、第2境界線B2は第2垂線N2(図14A〜図14Cでは図示されていない)に対して、第2変位D2(図14A〜図14Cでは図示されていない)を有するように形成される必要はない。
また図15A、図15Bにおいては、図14A〜図14Cと同じく磁化固定層60は第1磁化固定領域11aに磁気的に接続された第1磁化固定層60aのみからなり、第1磁化固定層60aは第1磁化自由領域11aに対して上側に磁気的に接続されている。また第1磁化固定領域11aと第2磁化固定領域11bは、下部の配線、トランジスタに接続されるために、導電層50に下面で隣接している。このような構造においても、本発明を実施することができる。
(第4の変形例)
図16A〜図16Dは本実施形態に係る磁気メモリ素子70の第4の変形例の構造を模式的に示している。第4の変形例は読み出し方法に関する。
本実施形態においては情報記憶層である第1磁化自由層10から情報を読み出すために非磁性層30とリファレンス層40が設けられる。これまでの説明ではこの非磁性層30とリファレンス層40は第1磁化自由層10に隣接して設けられる場合について示されてきた。第4の変形例は他の読み出しの形態に関する。
第4の変形例においては、第2磁化自由層20が新たに設けられる。さらに、コンタクト層25が設けられることが好ましい。また、第2磁化自由層20、非磁性層30、リファレンス層40はこの順に隣接して設けられ、これらによって磁気トンネル接合(Magnetic Tunnel Junction;MTJ)が形成される。また好適には第2磁化自由層20の重心(幾何学的重心)は第1磁化自由層10の磁化自由領域12の重心に対してx−y面内でずれて設けられる。いまこのずれの方向を第1の方向と定義する。
第2磁化自由層20、リファレンス層40は面内方向に磁気異方性を有する強磁性体から構成される。また第2磁化自由層20の磁気異方性の方向は面内方向において任意である。一方リファレンス層40の磁化は実質的に一方向に固定されている。この方向は第1の方向に平行方向であることが望ましい。図13A、図13Bはこのうち第1の方向がy方向、すなわち第1磁化自由層10の長手方向に垂直方向である例が示されている。ただし、この第1の方向には任意性があり、例えばx方向であっても構わない。
本変形例によれば、磁化自由領域12の垂直方向の磁化の方向で記憶された情報を、第2磁化自由層20、非磁性層30、リファレンス層40から構成される面内磁化を有するMTJによって読み出すことができる。例えば、磁化自由領域12が上方向に磁化した“0”状態においては第2磁化自由層20の磁化は、磁化自由領域12の上方向の磁化によって生ずる漏れ磁束によってy軸正方向を向く。これは第2磁化自由層20が磁化自由領域12の上側(z軸正の方向)に配置され、かつ第2磁化自由層20の重心が磁化自由領域12に対してy軸の正の方向にずれて設けられているためである。これによって第2磁化自由層20、リファレンス層40の磁化は平行となり、このMTJは低抵抗状態となる。
一方、磁化自由領域12が下方向に磁化した“1”状態においては第2磁化自由層20の磁化は、磁化自由領域12の下方向の磁化によって生ずる漏れ磁束によってy軸負方向を向く。これによって第2磁化自由層20、リファレンス層40の磁化は反平行となり、このMTJは高抵抗状態となる。かくして磁化自由領域12の垂直方向の磁化として記憶された情報は、面内磁化を有する第2磁化自由層20の磁化に伝達され、面内磁化から構成されるMTJによって読み出すことができる。
面内磁化によって構成されるMTJでは一般的に高い磁気抵抗効果比(MR比)を得ることができる。これによって大きな読み出し信号を得ることができる。
第2磁化自由層20、リファレンス層40は面内方向の磁気異方性を有する材料により構成される。具体的にはCo−Fe−Bなどが例示される。また非磁性層30は非磁性体により構成されることが好ましい。具体的にはMg−Oなどが例示される。
[産業上の利用可能性]
本発明の活用例として、携帯電話、モバイルパソコンやPDAに使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。またレーストラックメモリのような大規模のストレージデバイスなどへの活用も可能である。

Claims (8)

  1. 第1磁化自由層と、非磁性層と、リファレンス層と、磁化固定層を具備し、
    前記第1磁化自由層は垂直磁気異方性を有する強磁性体から構成され、
    前記第1磁化自由層は第1磁化固定領域と第2磁化固定領域と磁化自由領域から構成され、
    前記磁化固定層は、前記第1磁化固定領域に磁気的に接続された第1磁化固定層を少なくとも具備し、
    前記第1磁化固定層の外周線のうち第1磁化自由層を横断する曲線部を第1境界線とし、前記磁化自由領域と前記第1磁化固定領域の中心を結ぶ線分を第1線分とし、前記第1線分の垂線であって、かつ第1境界線と接する線分を第1垂線としたとき、前記第1境界線と前記第1垂線の間に第1変位が存在する
    磁気メモリ素子。
  2. 請求項1記載の磁気メモリ素子であって、
    前記磁化固定層はさらに前記第2磁化固定領域に磁気的に接続された第2磁化固定層を具備し、
    前記第2磁化固定層の外周線のうち第1磁化自由層を横断する曲線部を第2境界線とし、前記磁化自由領域と前記第2磁化固定領域の中心を結ぶ線分を第2線分とし、前記第2線分の垂線であって、かつ第2境界線と接するような線分を第2垂線としたとき、前記第2境界線と前記第2垂線の間に第2変位が存在する
    磁気メモリ素子。
  3. 請求項1または請求項2に記載の磁気メモリ素子であって、
    前記第1変位と前記第2変位のうちの少なくとも一方が5nm以上である
    磁気メモリ素子。
  4. 請求項1乃至3のいずれかに記載の磁気メモリ素子であって、
    前記第1境界線と前記第2境界線のうちの少なくとも一方が基板平行平面内において凹、凸、凹凸のいずれかを有している
    磁気メモリ素子。
  5. 請求項1乃至3のいずれかに記載の磁気メモリ素子であって、
    前記第1境界線と前記第2境界線のうちの少なくとも一方が、それぞれ前記第1垂線、前記第2垂線に対して斜めに交わる
    磁気メモリ素子。
  6. 請求項1乃至5のいずれかに記載の磁気メモリ素子であって、
    前記非磁性層は、前記磁化自由領域に隣接して設けられ、
    前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられ、
    前記リファレンス層は垂直磁気異方性を有する強磁性体により構成される
    磁気メモリ素子。
  7. 請求項1乃至5のいずれかに記載の磁気メモリ素子であって、
    さらに第2磁化自由層が設けられ、
    前記非磁性層は、前記第2磁化自由層に隣接して設けられ、
    前記リファレンス層は、前記非磁性層に隣接して前記第2磁化自由層とは反対側に設けられ、
    前記第2磁化自由層は基板平行平面内において前記磁化自由領域に対して第1方向にずれて設けられ、
    前記第2磁化自由層、及び前記リファレンス層は面内磁気異方性を有する強磁性体により構成され、
    前記リファレンス層は前記第1の方向に略平行方向に固定された磁化を有する
    磁気メモリ素子。
  8. 請求項1乃至7のいずれかに記載された磁気メモリ素子を複数具備する磁気メモリ。
JP2012522553A 2010-06-29 2011-06-16 磁気メモリ素子、磁気メモリ Withdrawn JPWO2012002156A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010148138 2010-06-29
JP2010148138 2010-06-29
PCT/JP2011/063779 WO2012002156A1 (ja) 2010-06-29 2011-06-16 磁気メモリ素子、磁気メモリ

Publications (1)

Publication Number Publication Date
JPWO2012002156A1 true JPWO2012002156A1 (ja) 2013-08-22

Family

ID=45401881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012522553A Withdrawn JPWO2012002156A1 (ja) 2010-06-29 2011-06-16 磁気メモリ素子、磁気メモリ

Country Status (3)

Country Link
US (1) US8791534B2 (ja)
JP (1) JPWO2012002156A1 (ja)
WO (1) WO2012002156A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909201B1 (ko) 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
JP5571142B2 (ja) * 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
JP6219200B2 (ja) 2014-02-27 2017-10-25 株式会社東芝 磁気装置
US9349397B2 (en) * 2014-03-26 2016-05-24 HGST Netherlands B.V. Higher stability read head utilizing a partial milling process
JP6555256B2 (ja) * 2014-05-27 2019-08-07 日本電気株式会社 磁性体素子とその初期化方法および半導体集積回路
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108604604B (zh) * 2016-04-21 2021-05-07 Tdk株式会社 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
US9830935B1 (en) * 2016-08-10 2017-11-28 Seagate Technology Llc Read sensor capable of providing multiple effective read widths
US10079337B2 (en) 2017-01-11 2018-09-18 International Business Machines Corporation Double magnetic tunnel junction with dynamic reference layer
JP6555404B1 (ja) * 2018-08-02 2019-08-07 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
US10885961B2 (en) 2019-03-14 2021-01-05 Samsung Electronics Co., Ltd. Race-track memory with improved writing scheme
US10910435B2 (en) 2019-03-27 2021-02-02 International Business Machines Corporation Stackable symmetrical operation memory bit cell structure with bidirectional selectors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450348B2 (en) * 2003-06-25 2008-11-11 Panasonic Corporation Electronic device, magnetoresistance effect element; magnetic head, recording/reproducing apparatus, memory element and manufacturing method for electronic device
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
JP2006185961A (ja) * 2004-12-24 2006-07-13 Toshiba Corp 磁気ランダムアクセスメモリ
JP2008147488A (ja) * 2006-12-12 2008-06-26 Nec Corp 磁気抵抗効果素子及びmram
CN101689600B (zh) 2007-06-25 2012-12-26 日本电气株式会社 磁阻效应元件及磁性随机存取存储器
WO2009019948A1 (ja) 2007-08-08 2009-02-12 Nec Corporation 磁気記録装置及び磁化固定方法
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
WO2012002156A1 (ja) 2012-01-05
US8791534B2 (en) 2014-07-29
US20130140660A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
WO2012002156A1 (ja) 磁気メモリ素子、磁気メモリ
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8787076B2 (en) Magnetic memory and method of manufacturing the same
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JPWO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5445970B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902